KR100578976B1 - 접착력이 우수한 다층 박막 및 이의 제조방법 - Google Patents

접착력이 우수한 다층 박막 및 이의 제조방법 Download PDF

Info

Publication number
KR100578976B1
KR100578976B1 KR1020040082581A KR20040082581A KR100578976B1 KR 100578976 B1 KR100578976 B1 KR 100578976B1 KR 1020040082581 A KR1020040082581 A KR 1020040082581A KR 20040082581 A KR20040082581 A KR 20040082581A KR 100578976 B1 KR100578976 B1 KR 100578976B1
Authority
KR
South Korea
Prior art keywords
film
thin film
tantalum
tantalum nitride
multilayer thin
Prior art date
Application number
KR1020040082581A
Other languages
English (en)
Other versions
KR20060033456A (ko
Inventor
김주용
권호진
김재정
안진구
권오중
Original Assignee
삼성에스디아이 주식회사
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사, 재단법인서울대학교산학협력재단 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040082581A priority Critical patent/KR100578976B1/ko
Priority to US11/250,120 priority patent/US7545043B2/en
Priority to CNB2005101291861A priority patent/CN100470778C/zh
Priority to JP2005301304A priority patent/JP2006114917A/ja
Publication of KR20060033456A publication Critical patent/KR20060033456A/ko
Application granted granted Critical
Publication of KR100578976B1 publication Critical patent/KR100578976B1/ko
Priority to US12/385,621 priority patent/US7799677B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 접착력이 우수한 다층 박막 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 기판 상에 형성된 질화탄탈륨막과, 상기 질화탄탈륨막 상에 형성된 탄탈륨막과, 상기 탄탈륨막 상에 형성된 금 박막을 포함하는 다층 박막에 관한 것이다. 또한, 본 발명은 질화탄탈륨막이 형성된 기판 상에 탄탈륨을 소정 두께로 증착시킨 다음, 금 박막을 증착시켜 250 내지 800 ℃에서 열처리하여 제조되는 다층 박막의 제조방법에 관한 것이다.
상기 질화탄탈륨막 및 금 박막 사이에 탄탈륨막을 형성하여 상기 층간 사이의 접착력을 효과적으로 증가시켜 반도체 소자, MEMS 및 연료전지 분야에 바람직하게 적용할 수 있다.
금, 질화탄탈륨, 탄탈륨, 열처리, 접착, 반도체 소자, MEMS, 연료전지

Description

접착력이 우수한 다층 박막 및 이의 제조방법{MULTILAYER HAVING AN EXCELLENT ADHESION AND A METHOF FOR FABRICATING METHOD THE SAME}
도 1은 본 발명에 제1실시예에 따른 기판, 질화탄탈륨막, 탄탈륨막 및 금 박막이 순차적으로 형성된 다층 박막을 보여주는 단면도이고,
도 2는 본 발명에 제3실시예에 따른 기판, 질화탄탈륨막, 탄탈륨막 및 자연 탄탈륨 산화막이 형성되고 그 위에 금 박막이 순차적으로 형성된 다층 박막을 보여주는 단면도이고,
도 3a 및 도 3b는 FESEM 사진으로, 도 3a는 실시예 1에서 얻어진 다층 박막을, 도 3b는 실시예 2에서 얻어진 다층 박막을 보여준다.
<도면의 주요부호에 대한 간단한 설명>
10a, 10b : 기판 20a, 20b: 질화탄탈륨막
30a, 30b : 탄탈륨막 40a, 40b : 금 박막
31b : 자연 산화 탄탈륨막
본 발명은 기판 상에 형성된 질화탄탈륨막과 금 박막 사이에 탄탈륨막을 형 성하여 상기 층간 사이의 접착력을 증가시켜 반도체 소자, 초소형 정밀 기계(Micro Electro Mechanical System, 이하 'MEMS'라 한다) 및 연료전지 분야에 바람직하게 적용할 수 있는 다층 박막 및 이의 제조방법에 관한 것이다.
반도체 소자에서 전기 배선과 같은 소자간 전기적 연결 물질로 알루미늄(Al) 또는 구리(Cu)의 사용이 일반적이다. 그러나, 소자의 집적도가 증가하여 배선 폭이 감소하고 총 길이가 증가되고 있으며, 가능한 한 동작 속도가 빠르고 신뢰성 있는 소자를 제작하기 위해서 알루미늄 보다는 비저항이 작고 전기적 이동 또는 응력에 대한 저항성이 우수한 구리를 선호하고 있다.
그러나, 구리는 알루미늄과 비교하여 비저항 면에서 우수한 측면이 있으나, 상기 알루미늄의 Al2O3 등의 산화막과 같은 보호막이 없어 기판으로 사용되는 실리콘 기판에 대한 접착력이 저하된다. 또한, 구리의 확산계수가 알루미늄에 비해 약 100 배 이상 커 실리콘 기판 내부로 확산되고, 결국 소자의 신뢰성을 저하시킴에 따라 이러한 확산을 방지하기 위해 상기 실리콘과 구리막 사이에 확산방지막(Diffusion Barrier)을 형성한다.
종래 반도체 소자의 확산방지막으로는 질화티타늄(TiN), 질화탄탈륨(TaN) 및 질화텅스텐(WN)이 사용되고 있으며, 알루미늄(Al), 지르코늄(Zr), 티타늄(Ti) 및 크롬(Cr)과 같이 산화가 잘되는 금속 물질에 대해 효과적으로 확산을 방지하는 역할을 하고 있다.
그 중 질화탄탈륨막은 상기와 같이 반도체 소자 분야에 사용될 뿐만 아니라, MEMS 분야에서 널리 응용되고 있는 물질이다. 대표적으로, MEMS 분야에서 소자 동작시 국부적인 가열이 필요한 경우에 질화탄탈륨막에 전류를 흐르게 하여 발열을 유도하는 방식으로 적용된다.
질화탄탈륨막의 형성은 반응성 스퍼터링(Reactive Sputtering)에 의한 증착 방법이 사용된다. 부연하면, 상기 반응성 스퍼터링이란 타겟 물질로 탄탈륨 디스크를 증착 챔버 안에 위치시키고 플라즈마의 기원이 되는 아르곤 기체에 더하여 질소나 산소 등 박막에 혼입하기를 원하는 기체를 함께 흘려 넣어 주면서 증착하는 기술을 지칭한다. 이러한 스퍼터링 방식은 실리콘 웨이퍼(wafer)나 파이렉스(pyrex) 유리 웨이퍼 위에서 다채롭게 행하여질 수 있으며, 박막 증착 기술 중에서 화학 기상 증착과 함께 가장 널리 쓰이는 방법이다.
한편, 금(Au)의 경우 은(Ag)이나 구리보다는 전기 전도도의 측면에서 다소 높은 값을 나타내나, 금속과 금속을 전기적으로 접촉하였을 때에 발생하는 접촉 저항의 값을 최소화할 수 있다는 장점이 있다. 이에 따라, 상기 금을 MEMS 및 연료 전지 분야에서 각종 금속 전극 물질 및 집전체의 역할을 하는 재료로 널리 사용되고 있다. 일례로, 연료전지의 개질기(reformer)의 구성 요소로 실리콘 기판 상에 질화탄탈륨막을 형성하고, 상기 질화탄탈륨막 상에 금 박막을 형성하여, 상기 질화탄탈륨 박막을 발열체로 하고, 상기 금 박막을 전극으로 하는 다층 박막이 제안되었다.
그러나, 이와 같은 질화탄탈륨막 상에 금 박막을 직접 형성하는 경우 상기 금 박막이 쉽게 벗겨지는 문제점이 발생하였다. 즉, 질화탄탈륨 박막과 금 박막과 같이 두 종류의 서로 다른 물질을 차례로 형성하는 경우, 각각의 박막을 이루는 원자간 격자 상수는 물질에 따라 다르기 때문에, 상기 격자 상수의 차이에서 유래하는 박막간의 응력(compressive stress) 또는 장력(tensile stress)으로 인하여 박막간의 접착성이 크게 저하되어, 결과적으로 금 박막의 박리가 발생한다.
이에, 상기 질화탄탈륨막과 금 박막간의 접착력을 증가시키기 위해 다양한 연구가 진행되고 있다.
일례로, 상기 질화탄탈륨막 및 금 박막을 실리콘 기판 상에 차례로 형성한 다음, 열처리 함으로써 상기 격자 상수의 차이에 의해 야기되는 박막간의 응력 및 장력을 줄이는 방법이 제시되었다. 그러나, 이러한 방법은 오히려 박막간의 접착력 향상에 전혀 도움이 되지 못한다.
이에 대한 대안으로, 상기 질화탄탈륨 박막 및 금 박막 사이에 접착층의 역할을 할 수 있는 또 다른 박막을 구조적으로 삽입하는 방법이 제시되었다.
대한민국등록특허 제2438호는 금도금용 박막 전도체에서, 금속층과 도금된 층과의 접착력을 증가시키기 위해, 크롬 또는 티타늄을 접착층으로 형성함을 언급하고 있다.
그러나 이러한 접착층을 삽입함에도 불구하고 여전히 금 박막의 박리가 발생하였다. 이에 대한 해결책으로 접착층 삽입 후 열처리 공정을 수행함으로써 박막의 응력을 낮추고, 박막간의 접착력을 증가시킬 수 있음을 알게 되었다.
그러나, 전술한 바의 방법들은 접착층을 두거나 열처리를 수행함으로써 각 박막 간의 접착력을 증가시킬 수 있으나, 상기 접착층 형성 물질로 크롬, 티타늄 또는 티타늄-텅스텐 합금을 이용하여 증착 공정을 수행하기 위해서는 반응 챔버를 옮겨 수행하여야 하는 바 생산비의 증가를 유도하고, 여러 가지 조건을 새로 제어하여야 하는 번거로움이 있다.
상기한 문제점을 해결하기 위한 본 발명의 목적은 기판 상에 형성된 질화탄탈륨막과 금 박막의 접착력을 증가시키기 위해, 상기 막 사이에 접착층으로 탄탈륨막을 형성하여 열처리하여 제조되는 다층 박막 및 이의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명은
기판 상에 형성된 질화탄탈륨막과, 상기 질화탄탈륨막 상에 형성된 탄탈륨막과, 상기 탄탈륨막 상에 형성된 금 박막을 포함하는 다층 박막을 제공한다.
또한, 본 발명은 기판 상에 질화탄탈륨막을 형성하고,
상기 질화탄탈륨막 상에 탄탈륨막을 형성하고,
상기 질화탄탈륨막 상에 금 박막을 형성하고,
얻어진 다층 박막을 250 내지 800 ℃에서 열처리 공정을 수행하는 단계를 포함하는 다층 박막의 제조방법을 제공한다.
또한, 상기 질화탄탈륨막의 두께는 10 내지 500 nm, 바람직하기로 50 내지 200 nm로 형성하며, 상기 탄탈륨막은 10 내지 200 nm, 바람직하기로 10 내지 50 nm의 두께로 형성한다.
이러한 질화탄탈륨막 및 탄탈륨막의 형성은 공지된 방법을 따르며, 대표적으로 원자층 증착법(ALD), 화학 기상 증착법(CVD), 물리 기상 증착법(PVD) 및 플라즈마 화학 증착법(PECVD)으로 이루어진 군에서 선택된 1종의 방법으로 형성한다. 특히, 상기 질화탄탈륨막 및 탄탈륨막 모두 탄탈륨 원소를 사용함에 따라 별도의 챔버를 이용하지 않고 동일한 챔버 내에서 연속적으로 증착 수행한다.
상기 금 박막은 금 박막은 10 내지 1500 nm, 바람직하기로 30 내지 1000 nm의 두께로 형성하며, 원자층 증착법, 화학 기상 증착법, 물리 기상 증착법, 플라즈마 증착법, 전해 도금 및 무전해 도금법으로 이루어진 군에서 선택된 1종의 방법으로 형성한다.
이하, 본 발명을 더욱 상세히 설명한다.
본 발명은 질화탄탈륨막과 금 박막 사이에 형성된 탄탈륨막을 형성하여, 상기 질화탄탈륨막과 금 박막 간의 접착력을 증가시킨다.
본 발명의 다층 박막은 기판, 질화탄탈륨막, 탄탈륨막 및 금 박막이 순차적으로 적층된 구조를 가진다.
도 1은 본 발명의 바람직한 제1실시예에 따른 다층 박막을 보여주는 단면도이다.
도 1을 참조하면, 먼저, 기판(10a) 상에 질화탄탈륨막(20a)을 형성한다.
상기 기판(10a)은 본 발명에서 한정하지는 않으나, 통상적으로 반도체 분야, MEMS 분야 및 연료 전지 분야에서 사용되는 기판(10a)이면 어느 것이든 사용가능하며, 대표적으로 실리콘 웨이퍼 또는 유리가 가능하다.
상기 질화탄탈륨막(20a)은 후속 공정에서 형성되는 금 박막(40a)의 확산을 방지하기 위해 형성되며, 공지된 방법에 의해 상기 기판(10a)의 전면 또는 일부에 형성한다. 사용 가능한 방법은 원자층 증착법(ALD), 화학 기상 증착법(CVD), 물리 기상 증착법(PVD) 및 플라즈마 화학 증착법(PECVD)으로 이루어진 군에서 선택된 1종의 방법으로 형성하며, 챔버 내에서 공기 중에 노출시키지 않고 수행한다.
이때 상기 질화탄탈륨막의 두께는 10 내지 500 nm, 바람직하기로 50 내지 200 nm로 형성한다.
특히, 본 발명에서는 질화탄탈륨막(20a)과 후속 공정의 금 박막(40a)과의 접착력을 증가시키기 위해, 상기 질화탄탈륨막(20a)과 금 박막(40a) 사이에 질화탄탈륨(TaN)과 동종의 금속 원소인 탄탈륨(Ta)으로 탄탈륨막(30a)을 형성한다.
탄탈륨막(30a)은 이전 공정의 질화탄탈륨막(20a)과 동종의 탄탈륨으로 형성됨에 따라 상기 층간(20a, 30a)의 격자 상수가 거의 유사함에 따라 각 박막에 인가되는 응력 또는 장력을 낮춘다. 더욱이, 이러한 탄탈륨막(30a)을 형성함에 따라 하부의 질화탄탈륨막(20a) 내 존재하는 질화탄탈륨의 결정립계를 효과적으로 충진하여 후속 공정의 금 박막(40a)을 구성하는 금속으로부터 확산되는 금속 원소를 효과적으로 막아주는 이점이 있다.
본 발명에 따른 탄탈륨막(30a)은 질화탄탈륨막(20a)과 금 박막(40a)간의 적절한 접착력을 유지시키고, 상기 금 원소의 확산 정도를 고려하여 10 내지 200 nm, 바람직하기로 10 내지 50 nm의 두께로 형성한다. 이때, 상기 탄탈륨막(30a)의 형성은 전술한 바의 질화탄탈륨막(20a)과 동일한 방식으로 수행한다. 특히, 질화탄 탈륨막(20a) 형성 이후 탄탈륨막(30a)을 연속 증착함에 따라 동일한 챔버내에서 증착 공정을 수행할 수 있어, 종래 챔버의 이동 및 새로의 공정 조건의 확립 같은 번거로움 및 생산비의 증가를 억제할 수 있다.
계속하여, 상기 탄탈륨막(30a) 상에 도전성 박막으로 금 박막(40a)을 형성한다. 상기 금 박막(40a)은 금속 적층 박막을 전기적으로 접촉하였을 때 발생하는 접촉 저항을 최소화 할 수 있으며, 바람직하기로 30 내지 1000 nm의 두께로 형성한다.
상기 금 박막(40a)의 두께는 이전 공정의 탄탈륨막(30a)과의 접착력이 우수하여 종래 질화탄탈륨막 상에 직접 형성된 경우와 비교하여 볼 때, 1500 nm 정도의 두께를 가지는 박막의 형성이 가능해졌다. 이러한 금 박막(40a)의 형성은 이 분야에서 공지된 바의 방법을 따르며, 사용가능한 방은 원자층 증착법, 화학 기상 증착법, 물리 기상 증착법, 플라즈마 화학 증착법, 전해 및 무전해 도금 방법이 가능하다.
다음으로, 상기한 방법에 의해 제조된 기판/질화탄탈륨막/탄탈륨막/금 박막(10a/20a/30a/40a)이 순차적으로 적층된 다층 박막을 층간 접착력을 증가시키기 위해 열처리 공정을 수행한다.
상기 열처리 공정은 250 내지 800 ℃, 바람직하기로 300 내지 500 ℃에서 공기, 산소, 질소 또는 불활성 분위기 하에서 수초에서 5시간 동안 수행한다.
이러한 열처리를 통해 박막의 응력 및 장력을 적절히 제거하여 층간 접착력이 증가된다.
또한, 본 발명의 바람직한 제1실시예에 따른 다층 박막은 접착층인 탄탈륨막 상에 자연산화막이 형성되어도 금 박막과의 접착력은 유지되었다.
도 2는 본 발명의 제3실시예에 따른 다층 박막을 보여주는 단면도이다.
도 2을 참조하면, 기판(10b) 상에 질화탄탈륨막(20b)이 형성되고, 상기 질화탄탈륨막(20b) 상에 탄탈륨막(30b)이 형성되고, 상기 탄탈륨막(30b) 상에 산화 탄탈륨막(31b)이 형성되고, 상기 산화 탄탈륨막(31b) 상에 금 박막(40b)이 형성된 다층 박막을 보여준다.
한편 본 발명에 따른 산화 탄탈륨막(31b)은 탄탈륨막(30b)의 증착 후 공기 중에 소정 시간 방치시켜 자연 산화를 유도하여 생성하며 이러한 산화막이 생겨도 접착력의 감소는 나타나지 않는다.
상기 제조된 다층 박막은 금 박막을 적용하는 분야에 바람직하게 적용될 수 있다. 특히, 상기 금 박막 하부에 질화탄탈륨막을 형성하여 금 원소의 내부 확산을 방지하고, 상기 금 박막과 질화탄탈륨막 사이에 탄탈륨막을 형성하여 상기 박막 간의 접착력을 증가시킨다.
이와 더불어, 상기 질화탄탈륨을 형성한 후 동일한 챔버 내에서 탄탈륨막을 형성할 수 있어, 종래 진공을 깨거나 다른 챔버로 이송하는 등의 공정을 수행하지 않아 비용 저감 면에서 매우 효과적이다.
본 발명에 따른 다층 박막은 종래 반도체 소자, MEMS 분야 및 연료 전지 분야에 적용할 수 있다.
구체적으로, 반도체 소자의 배선 부분에 적용하여 종래 고집적 소자에서 발 생하는 배선 단락과 같은 문제가 발생하지 않고, 비저항이 작고 전기적 이동 및 응력이 커, 동작 속도가 빠르고 신뢰성 있는 소자를 제작할 수 있다.
또한, 연료 전지 분야, 특히 연료를 개질하여 수소 가스를 발생시키고, 발생된 수소 가스를 연료 전지 본체로 공급하는 개질기(reformer)에 적용되어, 상기 수소 가스의 발생을 안전하고 빠르게 하여, 결과적으로 연료 전지의 출력을 증가시킨다.
그리고, MEMS 분야에서는 소형 전열기가 필요한 구조에 적용할 수 있으며, 전력 공급을 위한 전극의 구조로서 적용되어 접촉 저항을 줄이고 전력 소비 효율을 높이는 효과를 얻을 수 있다.
이하 본 발명의 바람직한 실시예를 기재할 것이나, 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 의해 한정되는 것은 아니다.
<실시예 1> 기판/질화탄탈륨막/탄탈륨막/금 박막이 순차적으로 적층된 다층 박막의 제조
챔버 내에 n-타입 실리콘 웨이퍼를 위치시키고, 상기 웨이퍼 상에 질소 및 탄탈륨을 스퍼터링하여 80 nm 두께의 질화탄탈륨막이 형성될 때까지 증착하였다. 이어서, 동일한 챔버 내에서 탄탈륨 스퍼터 타겟과 진공을 유지한 채 탄탈륨을 스퍼터링하여 상기 질화탄탈륨막 상에 탄탈륨막을 증착하였고, 상기 탄탈륨막이 10 nm 가 될 때까지 수행하였다.
계속해서, 상기 얻어진 탄탈륨막/질화탄탈륨/실리콘의 다층 박막에 금 원소를 스퍼터링 하여 60 nm의 금 박막을 형성하였다.
다음으로, 상기 얻어진 다층 박막을 300 ℃의 공기 분위기에서 3 시간 동안 열처리하여 금 박막이 안정하게 형성된 다층 박막을 제조하였다.
<실시예 2 > 기판/질화탄탈륨막/탄탈륨막/금 박막이 순차적으로 적층된 다층 박막의 제조
금 박막을 1000 nm로 형성한 것을 제외하고, 상기 실시예 1과 동일하게 수행하여 다층 박막을 제조하였다.
<실시예 3> 탄탈륨 산화막이 형성된 다층 박막의 제조
탄탈륨막 형성 후 얻어진 다층 박막을 공기 중에 방치시켜 상기 탄탈륨막 상에 탄탈륨 산화막(Ta2O5)을 형성시킨 것을 제외하고, 상기 실시예 1과 동일하게 수행하여 다층 박막을 제조하였다.
<실시예 4> 질소 분위기하에서 열처리를 수행하는 다층 박막의 제조
실시예 1에서 얻어진 다층 박막을 400 ℃에서 질소 분위기 하에 열처리 하여 다층 박막을 제조하였다.
<실시예 5> 비활성 분위기하에서 열처리를 수행하는 다층 박막의 제조
실시예 1에서 얻어진 다층 박막을 600 ℃에서 할로겐 원소 분위기 하에 열처리 하여 다층 박막을 제조하였다.
<비교예 1> 기판/질화탄탈륨막/금 박막이 순차적으로 적층된 다층 박막의 제조
챔버 내에 n-타입 실리콘 웨이퍼를 위치시키고, 상기 웨이퍼 상에 질소 및 탄탈륨을 스퍼터링하여 80 nm 두께의 질화탄탈륨막이 형성될 때까지 증착하였다.
이어서, 상기 얻어진 질화탄탈륨/실리콘의 다층 박막에 금 원소를 스퍼터링 하여 60 nm의 금 박막을 형성하였다.
다음으로, 상기 얻어진 다층 박막을 300 ℃의 공기 분위기에서 3 시간 동안 열처리하여 다층 박막을 제조하였다.
<비교예 2> 기판/질화탄탈륨막/탄탈륨막/금 박막이 순차적으로 적층된 다층 박막의 제조
열처리 공정을 삭제한 것을 제외하고는 상기 실험에 1과 동일하게 수행하여 다층 박막을 제조하였다.
<비교예 3> 기판/질화탄탈륨막/구리막/금 박막이 순차적으로 적층된 다층 박막의 제조
접착층으로 탄탈륨막 대신 구리막을 형성하여 다층 박막을 제조하였다.
먼저, 상기 실시예 1과 동일한 방법으로 수행하여 기판 상에 질화탄탈륨막을 형성하였다.
이어서, 상기 얻어진 박막을 구리를 타겟으로 하는 다른 반응 챔버로 이송한 다음, 질화탄탈륨막 상에 구리를 스퍼터링하여 10 nm의 구리막을 형성하였다.
다음으로, 상기 얻어진 구리막 상에 상기 실시예 1과 동일한 방법으로 금 박막을 형성한 다음, 열처리 하여 다층 박막을 형성하였다.
<비교예 4> 기판/질화탄탈륨막/구리막/금 박막이 순차적으로 적층된 다층 박막의 제조
상기 비교예 3과 동일하게 수행하여 구리막 상에 금 박막을 100 nm의 두께로 형성하였다.
그러나, 형성된 금 박막이 크랙 등 표면 불량이 발생하여 더 이상 실험을 진행할 수 없었다.
<시험예 1> 접착력 테스트 1
상기 실시예 및 비교예에서 얻어진 다층 박막의 접착력을 알아보기 위해 ASTM D3359-97 X-cut tape test에 의거하여 3M 테이프로 필-오프 테스트(peel-off test)를 10번 수행하였으며, 측정된 평균치를 하기 표 1에 나타내었다.
결과 실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 비교예 1 비교예 2 비교예 3
5A 5A 5A 5A 4A 0A 0A 2A
5A : 벗겨짐이 전혀 없는 경우 4A : 절단선을 따라 박막이 약간 묻어나는 경우 3A : 절단선을 따라 1/16in.까지 들려 일어나는 경우 2A : 절단선을 따라 1/8in.까지 들려 일어나는 경우 1A : 박막 대부분이 벗겨지고 약간만 남아 있는 경우 0A : 박막이 모두 벗겨지고 하나도 남지 않는 경우
상기 표 1에 따르면, 본원발명에 따라 접착층으로 탄탈륨막 또는 산화 탄탈륨막/탄탈륨막이 형성된 다층 박막의 경우 테이프에 금 박막이 묻어 나지 않아 만족할 만한 접착력을 가짐을 확인할 수 있었다.
이에 비하여, 비교예 1의 경우 접착층을 포함하지 않음에 따라 접착력 테스트에서 테이프에 금 박막이 모두 묻어 나와 상기 금 박막층과 하부의 질화탄탈륨막과의 접착이 매우 불량함을 알 수 있었다.
비교예 2의 경우 접착층으로 탄탈륨막을 포함하고는 있으나, 열처리를 수행하지 않음에 따라 금 박막과 질화탄탈륨막과의 접착력 증대를 전혀 기대할 수 없었 다.
또한, 비교예 3의 경우 접착층으로 구리막을 포함함에 따라 비교예 1의 그것에 비해 접착력이 다소 상승한 효과를 얻을 수 있었다.
<시험예 2> 접착력 테스트 2
온도에 따른 접착력을 알아보기 위해, 200 ℃, 300 ℃ 및 500 ℃ 각각에서 3 시간 동안 열처리를 수행한 후, 상기 시험예 1과 동일한 방법으로 접착력을 측정하였다.
그 결과, 200 ℃에서 열처리된 다층 박막은 1A를, 300 ℃의 경우는 5A를, 500 ℃의 그것은 4A를 나타내 300 ℃ 근처에서 접착력이 급상승됨을 알 수 있었다.
<시험예 3> 표면 상태
상기 실시예 1 및 2에서 얻어진 다층 박막의 단면을 절단하여 FESEM(Field Emission Scanning Electron Microscopy)를 측정하였고, 얻어진 현미경 사진을 도 3a 및 3b에 나타내었다.
도 3a 및 도 3b를 참조하면, 접착층인 탄탈륨막이 10 nm로 매우 얇게 형성되었으며, 상기 표 1의 결과로서 탄탈륨막을 형성함에 따라 금 박막과 질화탄탈륨막간의 접착력의 증대를 가져올 수 있었다. 이러한 얇은 탄탈륨막의 형성은 FESEM으로 관찰하기에는 무리가 있었으나, 탄탈륨이 미처 형성되지 않은 질화탄탈륨만의 면저항이 평균 28.3 ohm/sq.인 반면, 질화탄탈륨 위의 탄탈륨까지 증착된 막의 면저항이 평균 26.7 ohm/sq.인 것으로 보아 얇게나마 탄탈륨이 형성되어 있음을 확실히 알 수 있었다.
또한, 도 3a 및 도 3b의 금 박막은 각각 그 두께가 60 nm 및 1000 nm로, 상기 금 박막의 두께가 증가하더라고 안정하게 형성됨을 확인할 수 있었다.
상술한 바와 같이, 본 발명에 따라 접착층으로 탄탈륨막을 사용하여 금 박막/탄탈륨막/질화탄탈륨 순으로 적층되는 다층 박막을 제조하였다.
본 발명에 따른 다층 박막은 탄탈륨막을 접착층으로 사용함에 따라 금 박막과 질화탄탈륨막 간의 접착력을 증가시킬 수 있었으며, 질화탄탈륨을 형성한 후 동일한 챔버 내에서 탄탈륨막을 형성할 수 있어, 종래 진공을 깨거나 다른 챔버로 이송하는 등의 공정을 수행하지 않아 비용 저감 면에서 매우 효과적이다.
더욱이, 상기 다층 박막은 박막을 형성해야 하는 반도체 공정 혹은 MEMS 분야에서 기판에 대한 접착력을 향상시키는 방법 중의 하나로 효과적으로 적용 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 기판 상에 형성된 질화탄탈륨막과,
    상기 질화탄탈륨막 상에 형성된 탄탈륨막과,
    상기 탄탈륨막 상에 형성된 금 박막을 포함하는 다층 박막.
  2. 제1항에 있어서, 상기 다층 박막은 탄탈륨막과 금 박막 사이에 산화 탄탈륨막을 더욱 포함하는 것을 특징으로 하는 다층 박막.
  3. 제1항에 있어서, 상기 기판은 실리콘 웨이퍼 또는 유리 기판 중에서 선택된 것을 특징으로 하는 다층 박막.
  4. 제1항에 있어서, 상기 질화탄탈륨막의 두께는 10 내지 500 nm 인 것을 특징으로 하는 다층 박막.
  5. 제1항에 있어서, 상기 탄탈륨막의 두께는 10 내지 200 nm 인 것을 특징으로 하는 다층 박막.
  6. 제1항에 있어서, 상기 금 박막의 두께는 10 내지 1500 nm 인 것을 특징으로 하는 다층 박막.
  7. 기판 상에 질화탄탈륨막을 형성하고,
    상기 질화탄탈륨막 전면에 걸쳐 탄탈륨막을 형성하고,
    상기 질화탄탈륨막 상에 금 박막을 형성하고,
    얻어진 다층 박막을 250 내지 800 ℃에서 열처리 공정을 수행하는 단계를 포함하는 다층 박막의 제조방법.
  8. 제7항에 있어서, 상기 탄탈륨막과 금 박막 형성 단계 사이에 자연 산화 탄탈륨막을 더욱 형성하는 것을 특징으로 하는 제조방법.
  9. 제8항에 있어서, 상기 산화 탄탈륨막의 형성은 탄탈륨막을 공기 중에 소정 시간 방치시켜 형성하는 것을 특징으로 하는 제조방법.
  10. 　　　　 제7항에 있어서, 상기 질화탄탈륨막 및 탄탈륨막의 형성은 원자층 증착법(ALD), 화학 기상 증착법(CVD), 물리 기상 증착법(PVD) 및 플라즈마 화학 증착법(PECVD)으로 이루어진 군에서 선택된 1종의 방법으로 수행하는 것을 특징으로 하는 제조방법.
  11. 　　　　 제7항에 있어서, 상기 금 박막의 원자층 증착법 화학 기상 증착법, 물리 기상 증착법, 플라즈마 화학 증착법, 전해 도금법, 및 무전해 도금법으로 이루어진 군에서 선택된 1종의 방법으로 수행하는 것을 특징으로 하는 제조방법.
  12. 　　　　 제7항에 있어서, 상기 열처리는 300 내지 500 ℃에서 수행하는 것을 특징으로 하는 제조방법.
  13. 　　　　 제7항에 있어서, 상기 열처리는 공기 분위기, 질소 분위기 및 비활성 기체 분위기로 이루어진 군에서 선택된 분위기 하에서 수행하는 것을 특징으로 하는 제조방법.
KR1020040082581A 2004-10-15 2004-10-15 접착력이 우수한 다층 박막 및 이의 제조방법 KR100578976B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040082581A KR100578976B1 (ko) 2004-10-15 2004-10-15 접착력이 우수한 다층 박막 및 이의 제조방법
US11/250,120 US7545043B2 (en) 2004-10-15 2005-10-14 Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same
CNB2005101291861A CN100470778C (zh) 2004-10-15 2005-10-17 包含具有优异粘着强度的多层薄膜的装置及其制造方法
JP2005301304A JP2006114917A (ja) 2004-10-15 2005-10-17 接着力に優れた多層薄膜を含む素子及びその製造方法
US12/385,621 US7799677B2 (en) 2004-10-15 2009-04-14 Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040082581A KR100578976B1 (ko) 2004-10-15 2004-10-15 접착력이 우수한 다층 박막 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20060033456A KR20060033456A (ko) 2006-04-19
KR100578976B1 true KR100578976B1 (ko) 2006-05-12

Family

ID=36383110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082581A KR100578976B1 (ko) 2004-10-15 2004-10-15 접착력이 우수한 다층 박막 및 이의 제조방법

Country Status (4)

Country Link
US (2) US7545043B2 (ko)
JP (1) JP2006114917A (ko)
KR (1) KR100578976B1 (ko)
CN (1) CN100470778C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997993B1 (ko) 2009-03-20 2010-12-03 삼성전기주식회사 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법
WO2023038484A1 (ko) * 2021-09-13 2023-03-16 솔브레인 주식회사 막질 개선제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578976B1 (ko) * 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법
US8766177B2 (en) 2010-10-11 2014-07-01 University Of North Texas Nanomanipulation coupled nanospray mass spectrometry (NMS)
CN102191500B (zh) * 2011-04-07 2012-08-01 周建奇 一种防止海洋生物污损的复合涂层及其喷涂方法
CN104661786B (zh) * 2012-09-28 2017-05-24 Ev 集团 E·索尔纳有限责任公司 涂覆及接合衬底的方法
CN108122790B (zh) * 2016-11-29 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107946235A (zh) * 2017-11-21 2018-04-20 上海华虹宏力半导体制造有限公司 改善超薄铝铜薄膜表面粗糙度的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194310B1 (en) 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
JP2002329680A (ja) 2001-03-27 2002-11-15 Sharp Corp ＡＬＣＶＤによるＣｕインターコネクトのための多層バリアメタル薄膜

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641402A (en) * 1969-12-30 1972-02-08 Ibm Semiconductor device with beta tantalum-gold composite conductor metallurgy
FR2112667A5 (ko) * 1970-11-05 1972-06-23 Lignes Telegraph Telephon
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JPS56137463U (ko) 1980-03-14 1981-10-17
JPS57104221A (en) 1980-12-22 1982-06-29 Ricoh Co Ltd Plasma etching method
JP2750125B2 (ja) 1988-07-12 1998-05-13 日本発条株式会社 サーマルヘッドの基板構造
JPH02274154A (ja) 1989-04-17 1990-11-08 Ricoh Co Ltd ファクシミリ装置
JPH0819516B2 (ja) 1990-10-26 1996-02-28 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄膜状のアルファＴａを形成するための方法および構造
JP3204977B2 (ja) 1992-03-09 2001-09-04 日立建機株式会社 油圧駆動装置
EP0763861B1 (en) 1995-03-31 2004-08-18 Seiko Epson Corporation Nonlinear mim device, production thereof and liquid crystal display device
CN1150624C (zh) 1995-12-08 2004-05-19 株式会社日立制作所 半导体集成电路器件及其制造方法
KR100262908B1 (ko) 1997-01-07 2000-09-01 노영민 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6221757B1 (en) 1999-01-20 2001-04-24 Infineon Technologies Ag Method of making a microelectronic structure
JP2001345325A (ja) 2000-06-02 2001-12-14 Nec Kyushu Ltd 半導体装置の配線形成方法
JP2003264159A (ja) 2002-03-11 2003-09-19 Ebara Corp 触媒処理方法及び触媒処理液
US6921469B2 (en) * 2002-03-26 2005-07-26 Lattice Energy Llc Electrode constructs, and related cells and methods
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
KR100940566B1 (ko) 2003-01-17 2010-02-03 삼성전자주식회사 배선 구조 및 박막 트랜지스터 기판
KR100578976B1 (ko) * 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194310B1 (en) 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
JP2002329680A (ja) 2001-03-27 2002-11-15 Sharp Corp ＡＬＣＶＤによるＣｕインターコネクトのための多層バリアメタル薄膜

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
02024154
1020040066286 *
1020040082581 - 605437
1020040082581 - 605476
1020040082581 - 605563

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997993B1 (ko) 2009-03-20 2010-12-03 삼성전기주식회사 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법
WO2023038484A1 (ko) * 2021-09-13 2023-03-16 솔브레인 주식회사 막질 개선제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Also Published As

Publication number Publication date
US20090200678A1 (en) 2009-08-13
CN1801485A (zh) 2006-07-12
CN100470778C (zh) 2009-03-18
JP2006114917A (ja) 2006-04-27
KR20060033456A (ko) 2006-04-19
US20060145349A1 (en) 2006-07-06
US7799677B2 (en) 2010-09-21
US7545043B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
JP3955386B2 (ja) 半導体装置及びその製造方法
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
KR940010520B1 (ko) 반도체장치 및 그 제조방법
TWI518862B (zh) 銅互連結構中之微結構修改
US7799677B2 (en) Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
TWI397125B (zh) 半導體裝置的製造方法
KR20090042245A (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
US8661664B2 (en) Techniques for forming narrow copper filled vias having improved conductivity
US7531891B2 (en) Semiconductor device
TW202401505A (zh) 用於接合的膨脹控制
WO1993013555A1 (en) Semiconductor device
US20140193944A1 (en) Multilayer Thin-Film Back Contact System For Flexible Photovoltaic Devices On Polymer Substrates
CN100530565C (zh) 半导体器件及其制造方法
US20100007022A1 (en) Semiconductor device and manufacturing method thereof
CN100387738C (zh) 用于互连的自密封的银合金
US20160380123A1 (en) Multilayer thin-film back contact system for flexible photovoltaic devices on polymer substrates
JPH04116829A (ja) 半導体装置およびその製造方法
CN114855124A (zh) 一种自形成双层非晶扩散阻挡层及其制备方法
WO2018049022A1 (en) Multilayer thin-film back contact system for flexible photovoltaic devices on polymer substrates
JPH1187508A (ja) 半導体素子の金属配線形成方法
JP2003124216A (ja) 配線用シード膜および半導体装置の配線方法
WO2017079008A1 (en) Multilayer thin-film back contact system for flexible photovoltaic devices on polymer substrates
KR20040001470A (ko) 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee