TWI518862B - 銅互連結構中之微結構修改 - Google Patents

銅互連結構中之微結構修改 Download PDF

Info

Publication number
TWI518862B
TWI518862B TW101132036A TW101132036A TWI518862B TW I518862 B TWI518862 B TW I518862B TW 101132036 A TW101132036 A TW 101132036A TW 101132036 A TW101132036 A TW 101132036A TW I518862 B TWI518862 B TW I518862B
Authority
TW
Taiwan
Prior art keywords
copper
layer
manganese
manganese alloy
seed layer
Prior art date
Application number
TW101132036A
Other languages
English (en)
Other versions
TW201330209A (zh
Inventor
卡布萊爾塞拉爾二世
野上武
卡比諾傑佛瑞Ｐ
黃強
羅德貝爾肯尼士Ｐ
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201330209A publication Critical patent/TW201330209A/zh
Application granted granted Critical
Publication of TWI518862B publication Critical patent/TWI518862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Conductive Materials (AREA)

Description

銅互連結構中之微結構修改
本發明係關於半導體結構。更特定言之，本發明係關於在金屬互連線之底部處具有大晶粒尺寸的金屬互連結構及製造該金屬互連結構的方法。
目前90奈米以下的銅互連技術具有非竹節狀微結構，即，在線路和介層插銷(via)內的微結構不具有竹節狀特徵。該非竹節狀的微結構引發銅擴散作用的相關疑慮，例如電致遷移(electrormigration)和應力遷移(stress voiding)現象。
目前有三種不同的銅擴散模式。其中一模式是沿著銅互連結構的晶界進行銅擴散作用。另一種模式是在同互連結構的表面處發生銅擴散作用，即，在該銅互連結構與其他材料鄰接的界面處發生銅擴散作用。一替代模式是穿過晶粒的銅體擴散作用(copper bulk diffusion)，即，該擴散作用跨越兩晶界相遇的界面。通常，沿晶界發生之銅擴散作用的擴散速率較高，且穿過晶粒之銅體擴散作用的擴散速率較低。因此，最佳是形成包含金屬線的銅互連結構，其中該金屬線在該晶粒微結構內具有竹節狀圖案，或稱「竹節狀微結構」。在竹節狀微結構中，晶粒的橫向寬度與該金屬線或金屬介層插銷的寬度相同。 該晶粒的長度大於該金屬線的長度，使得晶界看起來類似具有凹狀分節的竹子莖部。
較佳具有竹節狀微結構，在該竹節狀微結構中，晶粒跨越一線路或介層插銷的寬度和高度。當電流在該線路中流動時，會因外部施加的電場導致銅(Cu)離子在電流方向中產生淨漂移，而發生電致遷移現象。由於該漂移最終會因為在諸多分散位置處(例如在晶界與材料界面處)發生銅損失，從而導致線路故障。由於電流沿著金屬線的方向流動，且使得所發生的任何電致遷移作用被迫「穿過」晶界平面，也就是電致遷移作用與該晶界平面呈實質垂直，故該竹節狀微結構比非竹節狀微結構明顯更能抵抗電致遷移作用。由於竹節狀晶界與該電流呈實質直角，因此該竹節狀微結構能實質停止沿著晶界進行的擴散作用。
尚有抑制金屬互連結構中之電致遷移現象的替代方法。若金屬線路的長度小於「布萊奇(Blech)」長度，將不會發生銅離子移動作用，從而停止電致遷移過程。當長度小於「布萊奇」長度時的機械應力可阻止銅離子漂移。就銅所組成的電流互連結構而言，典型的「布萊奇」長度是10微米。原則上，將所有互連金屬線路設計成比「布萊奇」長度要短將可解決上述問題。在實務上，此設限為互連結構的設計和佈局設下嚴格限制，且實際上此種佈局幾乎無法實現。
在共同轉讓的相關專利案US7,843,063中揭示鈷(Co) 具有能促進精密線路和介層插銷內正常晶粒成長(所有取向同時成長)或異常晶粒成長(某些晶粒取向的成長優先於其他取向)而導致生成竹節狀晶粒(跨越該線路之寬度和長度)的類似性質。雖然鈷(Co)和錳(Mn)具有類似性質，然而相較於使用Co而言，錳具有較佳的最適百分比。
曾思及使用銅-錳晶種層以形成「自我形成(self-forming)」式擴散阻障層。於銅晶種層內放置錳，且經熱處理後，錳擴散至界面與氧(O)發生反應而形成氧化錳(MnO)且可能形成矽酸錳(MnSiO)層。位於該介電質-銅(Cu)界面或阻障層-銅(Cu)界面處的該等膜層作為擴散阻障層。某些公開文獻描述使用MnO作為擴散阻障層，該等文獻為：J.Koike等人發表於Appl.Phys.Lett.87,(2005),041911之論文；J.Iijima等人發表於Proc.of IITC,(2006),246頁之論文；T.Watanabe等人發表於Proc.of IITC,(2007),7之論文；M.Haneda等人發表於Proc.of AMC(2007),59之論文。
需要能在無需借助使用設計規則規定使所有金屬互連線小於「布萊奇」長度的情況下抑制銅擴散現象。因此，需要具有精細特徵結構尺寸且含有竹節狀微結構的金屬互連結構，該精細結構特徵尺寸係例如90奈米以下之金屬線(即，寬度小於90奈米之金屬線)，從而避免發生銅擴散現象和相關之疑難雜症。每「布萊奇」長度(10微米)內有一個跨越互連線或介層插銷之寬度與高度的竹節狀晶粒將可實質阻止沿著晶界發生電致遷移現象。
本發明係於銅互連結構中納入錳，藉以修改微結構而實現90奈米以下之技術中的竹節狀晶界。
根據本發明實施例，提供一種金屬互連結構。該金屬互連結構包含：介電材料層，該介電材料層包含下凹線路圖案；金屬阻障層，該金屬阻障層鄰接位於該下凹線路圖案之側壁處的該介電材料層且覆蓋整個該介電材料層；含銅晶種層，該含銅晶種層鄰接該金屬阻障層且覆蓋整個該介電材料層；及含銅層，該含銅層含有電鍍銅且鄰接該含銅晶種層；其中該含銅晶種層和該含銅層之其中至少一者包含銅-錳合金，及其中該含銅晶種層和該含銅層在該下凹線路圖案中形成竹節狀晶粒，且在至少每個「布萊奇(Blech)」長度內於該含銅層之底表面處所測得的晶粒尺寸超過該銅-錳合金線的寬度。
根據本發明之進一步實施例提供另一種金屬互連結構。該金屬互連結構包含：介電材料層，該介電材料層包含下凹線路圖案；金屬阻障層，該金屬阻障層鄰接位於該下凹線路圖案之側壁處的該介電材料層且覆蓋整個該介電材料層；含銅晶種層，該含銅晶種層鄰接該金屬阻障層且覆蓋整個該介電材料層；含銅層，該含銅層含有電鍍銅且鄰接該含銅晶種層；其中該含銅晶種層和該含銅層在該下凹線路圖案內形成竹節狀晶粒，且在至少 每個「布萊奇(Blech)」長度內於該含銅層之底表面處所測得的晶粒尺寸超過該銅-錳合金線的寬度；及銅-錳合金蓋層，該銅-錳合金蓋層鄰接該含銅層。
根據本發明另一實施例提供進一步的金屬互連結構。該金屬互連結構包含：鍍銅層，該鍍銅層含有線路圖案；銅-錳晶種層，該銅-錳晶種層在該鍍銅線之底表面處具有約1 ppm至約20原子%的錳原子濃度，該銅-錳晶種層夾在該鍍銅線與阻障層之間，且所有層皆經圖案化，其中在至少每個「布萊奇」長度內於該銅-錳合金線之底部處所測得的晶粒尺寸超過該銅-錳合金線的寬度；及阻障介電層，該阻障介電層圍繞該銅-錳合金線。
根據本發明之進一步實施例提供一種形成金屬互連結構的方法。該方法包含：提供介電材料層，該介電材料層含有下凹線路圖案；於位在該下凹線路圖案之側壁處的該介電材料層上形成金屬阻障層；於該金屬阻障層上形成含銅晶種層；及於該含銅晶種層上電鍍含銅層，其中該含銅晶種層和該含銅層之其中至少一者包含銅-錳合金，該銅-錳合金含有約1 ppm至約10原子%之錳濃度。
根據本發明之另一實施例提供一種形成金屬互連結構的進一步方法。該方法包含：提供介電材料層，該介電材料層含有下凹線路圖案；於位在該下凹線路圖案之側壁處的該介電材料層上直接形成金屬阻障層；於該金屬阻障層上直接形成含銅晶種層；於該含銅晶種層上直接電鍍含銅層；及於該含銅層上直接形成銅-錳合金蓋層， 該銅-錳合金蓋層含有約1 ppm至約50原子%之錳濃度。
以下內容係參閱圖式描述本發明多個實施例。該等實施例為本發明之例示實例，且該等例示實例可實施成各種形式。本發明不限於以下所述實施例，而是代表性地教示所屬技術領域中熟悉該項技藝者如何製造和使用本發明。該等圖式的某些形態會重複出現於下個圖中。該等形態在各個前述圖式中維持使用自第一次出現時所使用的相同元件符號。
本發明係於銅(Cu)互連結構中納入錳(Mn)，藉以修改微結構而實現90奈米以下(sub-90nm)之技術的竹節狀晶界。較佳地，竹節狀晶粒的間隔距離小於「布萊奇(Blech)」長度，而得以避免銅(Cu)擴散通過晶界。可當欲於金屬線上方形成蓋層或於電鍍製程期間，在形成於金屬線下方的銅(Cu)晶種層中納入錳(Mn)。當Cu晶種層中添加錳時，在室溫下或高於室溫的溫度下使該銅(Cu)互連結構退火可誘使晶粒以較快的速率成長(再結晶)。所添加的Mn亦引發Cu晶粒向下成長至金屬線之底表面，而形成實際到達該下表面的竹節狀微結構，並消除沿金屬線長度定向之晶界所發生的Cu擴散機制。
係於銅(Cu)晶種層、銅(Cu)鍍層或銅(Cu)蓋層中加入錳(Mn)，藉以修改銅(Cu)線和介層插銷的微結構。錳(Mn) 可採用銅-錳合金或極薄錳(Mn)層的形式。錳(Mn)能促進精密線路和介層插銷內正常晶粒成長(所有取向同時成長)或異常晶粒成長(某些晶粒取向的成長優先於其他取向)，而導致生成竹節狀晶粒(跨越該線路之寬度和長度)。經特製而使每隔一段小於「布萊奇」長度的距離出現一個晶界，配置在本發明金屬互連結構中之竹節狀微結構內的該等晶界能停止銅(Cu)的晶界擴散作用。每一段「布萊奇」長度內有至少一個竹節狀晶粒可作為用於阻擋銅(Cu)擴散作用的阻滯位置(blocking site)。於晶粒成長後，金屬互連結構的組成含有約1 ppm至約10%的錳(Mn)原子濃度。
參閱第1圖，根據本發明第一實施例之金屬互連結構包含介電層110、金屬阻障層120、銅-錳合金晶種層130和含銅鍍層140。介電層110通常形成在含有半導體元件(圖中未示出)的半導體基板(圖中未示出)上。介電層110包含介電材料，例如氧化矽(SiO)、氮化矽(SiN)、有機矽酸鹽玻璃(OSG)、SiCOH、旋塗低介電常數之介電材料，例如SiLKTM，等等。介電層110可為多孔性或無孔性。在整合方案(所屬技術領域中熟知的雙鑲嵌整合方案)中，介層插銷腔與線腔疊在一起。
為了說明，係以雙鑲嵌整合方案為例描述本發明。然而可思及本發明在單鑲嵌整合方案中的各種變化態樣，在單鑲嵌整合方案中，係利用兩個種獨立的電鍍製程形成該等金屬介層插銷(metal vias)和金屬線。若使用單鑲 嵌整合方案，本發明方法較佳重複兩次，第一次係用於形成金屬介層插銷，該金屬介層插銷含有銅-錳合金並具有單個晶粒或大型晶粒且該等晶粒的邊界與該介層插銷成垂直(與基板呈平行)，及第二次係用於形成金屬線，該等金屬線包含具有竹節狀結構的銅-錳合金，該竹節狀結構與以下針對雙鑲嵌整合方案所描述的竹節狀結構相同。
形成金屬阻障層120係用於防止污染物擴散進入後續形成的金屬介層插銷和金屬線中及/或從該後續形成之金屬插銷和金屬線中擴散出來，並且用於促進金屬介層插銷和金屬線附著於介電層110。金屬阻障層120可包含Ta、TaN、W、WN、TiN或上述材料之堆疊，例如Ta/TaN、Ta/TaN/Ta、TaN/Ta，等等。可利用化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、原子層沉積法(ALD)等方法形成金屬阻障層120。於線腔之底表面處所測得金屬阻障層120的厚度係介於約1奈米至約25奈米的範圍間，且通常介於約3奈米至約10奈米範圍間，然而於本案中亦思及更小或更大的厚度。
例如使用物理氣相沉積法(PVD)、化學氣相沉積法、原子層沉積法(ALD)、電沉積法或無電沉積法於金屬阻障層120上形成銅-錳合金晶種層130。銅-錳合金晶種層130是一種含銅晶種層，該含銅晶種層亦含有錳，即是含有銅與錳的合金。銅-錳合金晶種層130內的錳濃度可為約1 ppm至10原子百分比，且較佳約10 ppm至約2原子 百分比。例如使用含銅-錳合金之靶材取代PVD製程中之純銅濺射靶材可將錳併入該銅-錳合金130中。
所沉積的銅-錳合金晶種層130具有多晶結構，在該結構中，晶粒的平均尺寸相當於該銅-錳合金晶種層130的厚度或較小。通常，銅-錳合金晶種層130具有介於約2奈米至約10奈米間的平均晶粒尺寸。於該線腔之底表面上方所測得之銅-錳合金晶種層130的厚度可為約2奈米至約60奈米且通常為約5奈米至約50奈米，然而本案亦思及更小或更大的厚度。
藉著在銅-錳合金晶種層130上鍍含銅材料而形成該含銅鍍層140。該鍍銅製程可採用電鍍法或無電鍍法。鑒於該用於形成鍍層之製程的本性，即該鍍膜製程的本性，該含銅鍍層140含有O、N、C、Cl和S。O、N、C、Cl和S的濃度總和通常約1 ppm至約200 ppm。較佳係使用電鍍法形成該含銅鍍層140。通常採用超充填製程(superfill，由底部向上充填)以避免在該介層插銷腔和線腔內形成任何縫隙，使得該含銅鍍層140內部不含任何空腔。
含銅鍍層140可包含或不含錳。在一實例中，含銅鍍層140可實質上由銅構成，使得該含銅鍍層140中除了銅以外的任何其他材料皆處於痕量濃度。在另一實例中，含銅鍍層140可包含銅-錳合金，該銅-錳合金具有約1 ppm至10原子%的錳濃度且較佳為約10 ppm至約2原子%的錳濃度。藉著改用含有銅-錳合金溶液的鍍液浴 (即，在該鍍液浴中加入錳)以於鍍膜期間將錳併入該膜中，而可將錳併入該含銅鍍層140內。
於使用該含銅鍍層140充填該介層插銷腔和該線腔之前，在含有該介層插銷腔和線腔之區域外處所測得該含銅鍍層140的厚度可為約40奈米至約800奈米且通常約100奈米至約300奈米，然而本案亦思及可使用更小和更大的厚度。剛沉積之含銅鍍層140具有晶粒尺寸介於約5奈米至約400奈米(且通常介於約10奈米至約200奈米)的微結構，然而該晶粒尺寸取決於鍍膜製程的細節且可能小於或大於以上所指出的範圍。
第一示例性金屬互連結構經歷再結晶(recrystallization)製程處理，在該製程中銅-錳合金晶種層130與含銅鍍層140中的晶粒進行成長。該再結晶製程通常採用在介於約20℃至約400℃間的溫度下進行退火約1秒至約1週的時間。於退火期間，該銅-錳合金晶種層130和該含銅鍍層140內的晶粒尺寸增大。雖然在高於50℃的溫度下退火較佳，但在室溫下可進行某種程度的再結晶，因此即使不使用退火製程也能有利地使用本發明，即是將該第一示例性金屬互連結構靜置於室溫下持續一段延長時間，從而提高晶粒尺寸。
藉著使銅-錳合金晶種層130再結晶並於再結晶製程之後形成含銅鍍層140而形成銅-錳合金層，加入銅-錳合金晶種層130中的錳會影響銅-錳合金層的微結構。錳未與銅形成介金屬化合物(intermetallic compound)。因此， 於再結晶製程期間，錳沈澱在晶界內。即使在與金屬阻障層120相接的界面處，錳亦可誘發成長大型晶粒，使得在該銅-錳合金層之頂部處和該銅-錳合金層之底部處的晶粒尺寸實質相同。
根據本發明，該銅-錳合金晶種層130中的錳在含銅鍍層140中成核生成新晶粒，使得含銅鍍層140中之晶粒的尺寸可成長到比後續形成金屬線的特徵尺寸要大。再者，晶粒成長延伸至該銅-錳合金晶種層130中，使得該晶粒成長作用於整個銅-錳合金層。此外，於再結晶製程期間，該含銅鍍層140可選用性地供應額外的錳以加速晶粒成長。
該經歷再結晶製程之銅-錳合金層的晶粒尺寸大於從該銅-錳合金層之線路特徵區域上測量至該介電層110之頂表面處的厚度。在第一示例性金屬互連結構中，該銅-錳合金層的底部(包含對應於形成銅錳合金晶種層130以前的該介層插銷腔和該線腔的該等部分)含有實質少量的小晶粒。該銅-錳合金層之底部的晶粒尺寸與該銅-錳合金層之頂部的晶粒尺寸實質相同，且因此該銅-錳合金層之底部的晶粒尺寸大於該銅-錳合金層的厚度。在該銅-錳合金層之底部處缺乏小尺寸晶粒的網狀結構可防止銅原子或錳原子沿著晶界擴散。存在於下凹線路特徵內的晶界傾向沿該下凹線路特徵的寬度方向延伸。因此，銅-錳合金層內的該等晶界實質上不會彼此銜接，且該銅-錳合金層具有竹節狀微結構，在該竹節狀微結構內的晶 界延伸至銅-錳合金層的底表面，且該等晶界彼此之間相隔至少一個晶粒。每個「布萊奇」長度有一個竹節狀晶粒可實質停止因晶界擴散作用所造成的電致遷移現象。
例如可使用化學機械平坦化法使該銅-錳合金層平坦化以形成銅-錳合金線，該銅-錳合金線與該介電層110之頂表面實質共平面。靠近該銅-錳合金線之頂表面處的晶粒尺寸可約為或大於該銅-錳合金線之寬度的2倍至3倍。因此，該銅-錳合金線實質上遍佈竹節狀微結構且不含晶粒尺寸小於該銅-錳合金線之寬度的小型晶粒。晶界之間的竹節式分段結構實質出現在整個銅-錳合金線各處。由於任何殘留的晶界與該電流方向呈實質垂直，因此該竹節狀微結構能消除沿著晶界進行的銅擴散作用。
參閱第2圖，根據本發明第二實施例的第二示例性金屬互連結構包含介電層110、金屬阻障層120、含銅晶種層230和銅-錳合金鍍層240。介電層110通常形成在含有半導體元件(圖中未示出)的半導體基板(圖中未示出)上且介電層110可包含與第一實施例中所述之相同材料。藉由微影圖案化法和蝕刻法在該介電層110內形成介層插銷腔和線腔，使得在整合方案(所屬技術領域中熟知的雙鑲嵌整合方案)中，該介層插銷腔與線腔重疊。使用如第一實施例中所述的相同方式形成該金屬阻障層120，且該金屬阻障層120具有如第一實施例中所述的相同組成和厚度。
例如使用物理氣相沉積法(PVD)、化學氣相沉積法 (CVD)、原子層沉積法(ALD)、電沉積法或無電沉積法於金屬阻障層120上形成含銅晶種層230。含銅晶種層230可含有或不含錳。在一實例中，含銅晶種層230可實質由銅構成，使得該含銅晶種層230中除了銅以外的任何其他材料皆處於痕量濃度。在另一實例中，含銅晶種層230可包含銅-錳合金，該銅-錳合金具有約1 ppm至10原子%的錳濃度且較佳為約10 ppm至2原子%的錳濃度。例如藉著使用含銅-錳合金之靶材取代PVD製程中之純銅濺射靶材可將錳併入該含銅晶種層230中。
所沉積的含銅晶種層230具有多晶結構，在該結構中，晶粒的平均尺寸相當於該含銅晶種層230的厚度或較小。通常，含銅晶種層230具有約2奈米至約10奈米間的平均晶粒尺寸。於該線腔之底表面上方所測得之含銅晶種層230的厚度可為約2奈米至約60奈米且通常為約5奈米至約50奈米，然而本案亦思及更小或更大的厚度。
藉著在含銅晶種層230上鍍銅-錳合金而形成該銅-錳合金鍍層240。該鍍層製程可採用電鍍法或無電鍍法。鑒於該用於形成鍍層之製程的本性，即該鍍膜製程的本性，該銅-錳合金鍍層240含有O、N、C、Cl和S。O、N、C、Cl和S的濃度總和通常約1 ppm至約200 ppm。較佳係使用電鍍法形成該銅-錳合金鍍層240。通常採用超充填製程(由底部向上充填)以避免在該介層插銷腔和線腔內形成任何縫隙，使得該銅-錳合金鍍層240內不含 任何空腔。
銅-錳合金鍍層240是一種含銅層，該含銅層亦含有錳，即是含有銅與錳的合金。非必要但較佳為該銅-錳合金鍍層240的金屬成分可由銅和錳組成。銅-錳合金鍍層240內的錳濃度可為約1 ppm至約10原子百分比，且該錳濃度較佳約10 ppm至約2原子百分比。例如藉著使用含有銅-錳合金溶液的鍍液浴取代含有純銅溶液的鍍液浴(即，在該鍍液浴中加入錳)以於鍍膜期間將錳併入該膜中，而可將錳併入該銅-錳合金鍍層240內。
於使用該含銅鍍層充填該介層插銷腔和該線腔之前，在含有該介層插銷腔和線腔之區域外處所測得該銅-錳合金鍍層240的厚度可為約40奈米至約800奈米且通常約100奈米至約300奈米，然而本案亦思及可使用更小和更大的厚度。所沉積之銅-錳合金鍍層240具有晶粒尺寸介於約5奈米至約400奈米(且通常介於約10奈米至約200奈米)的微結構，然而該晶粒尺寸取決於鍍膜製程的細節且可能小於或大於以上所指出的範圍。
第二示例性金屬互連結構經歷再結晶製程處理，在該製程中含銅晶種層230與銅-錳合金鍍層240中的晶粒進行成長。於再結晶製程之後，該第二示例性金屬互連結構與第1圖中之第一實施例的第一示例性金屬互連結構實質相同。該含銅晶種層230和該銅-錳合金鍍層240組成銅-錳合金層。可採用如第一實施例中所示之相同類型的再結晶製程，並以如第一實施例中之同樣方式提高晶 粒尺寸。藉著使含銅晶種層230再結晶和銅-錳合金鍍層240而形成銅-錳合金層，加入銅-錳合金鍍層240中的錳會影響該銅-錳合金層的微結構。如第一實施例中所示之相同方式，於再結晶製程期間，錳沈澱在晶界內。即使在與金屬阻障層120相接的界面處，錳亦可誘發成長大型晶粒，使得在該銅-錳合金層之頂部處和該銅-錳合金層之底部處的晶粒尺寸實質相同，且該銅-錳合金層係與第1圖中之銅-錳合金層140實質相同。
第二示例性金屬互連結構與第1圖中所示之第一示例性金屬互連結構實質相同。以第一實施例中之相同方式使該銅-錳合金層平坦化以形成銅-錳合金線。至此，第二示例性金屬互連結構與第1圖中之第一示例性金屬互連結構實質相同。第二示例性金屬互連結構包含該銅-錳合金線，該銅-錳合金線實質上具有竹節狀微結構且不具有小尺寸晶粒(晶粒尺寸小於該銅錳合金線寬度)的網狀結構。晶界之間的竹節式分段結構係如同第一示例性金屬互連結構中所示般地實質出現在整個銅-錳合金線各處。由於任何殘留的晶界與該電流方向呈實質垂直，因此該竹節狀微結構能消除沿著晶界進行的銅擴散作用。
參閱第3圖，根據本發明第三實施例的第三示例性金屬互連結構包含介電層110、金屬阻障層120、含銅晶種層330、含銅鍍層340和銅-錳合金蓋層350。介電層110通常形成在含有半導體元件(圖中未示出)的半導體基板(圖中未示出)上且介電層110可包含與第一實施例中所 述之相同材料。藉由微影圖案化法和蝕刻法在該介電層110內形成介層插銷腔和線腔，使得在整合方案(所屬技術領域中熟知的雙鑲嵌整合方案)中，該介層插銷腔與線腔重疊。使用如第一實施例中所述的相同方式形成該金屬阻障層120，且該金屬阻障層120具有如第一實施例中所述的相同組成和厚度。
例如使用物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、原子層沉積法(ALD)、電沉積法或無電沉積法於金屬阻障層120上形成含銅晶種層330。含銅晶種層330可含有或不含錳。在一實例中，含銅晶種層330可實質由銅構成，使得該含銅晶種層330中除了銅以外的任何其他材料皆處於痕量濃度。在另一實例中，含銅晶種層330可包含銅-錳合金，該銅-錳合金具有約1 ppm至10原子%的錳濃度且較佳為約10 ppm至約2原子%的錳濃度。例如藉著使用含銅-錳合金之靶材取代PVD製程中之純銅濺射靶材可將錳併入該含銅晶種層330中。所沉積的含銅晶種層330可具有與第一實施例相同之多晶結構與厚度。
藉著在含銅晶種層330上鍍含銅材料而形成該含銅鍍層340。該鍍層製程可採用電鍍法或無電鍍法。鑒於該用於形成鍍層之製程的本性，即該鍍膜製程的本性，該含銅鍍層340含有O、N、C、Cl和S。O、N、C、Cl和S的濃度總和通常約1 ppm至約200 ppm。較佳係使用電鍍法形成該含銅鍍層340。通常採用超充填製程(由底部 向上充填)以避免在該介層插銷腔和線腔內形成任何縫隙，使得該含銅鍍層340內不含任何空腔。
含銅鍍層340可含有或不含錳。在一實例中，含銅鍍層340可實質由銅構成，使得該含銅鍍層340中除了銅以外的任何其他材料皆處於痕量濃度。在另一實例中，含銅鍍層340可包含銅-錳合金，該銅-錳合金具有約1 ppm至10原子%的錳濃度且較佳為約10 ppm至約2原子%的錳濃度。例如藉著使用含有銅-錳合金溶液的鍍液浴取代含有純銅溶液的鍍液浴(即，在該鍍液浴中加入錳)以於鍍膜期間將錳併入該膜中，而可將錳併入該含銅鍍層340內。該含銅鍍層340之微結構和厚度可與第一實施例中所示者相同。
銅-錳合金蓋層350包含銅與錳的合金且可由銅與錳的合金組成。銅-錳合金蓋層350中的錳濃度可為約1 ppm至50原子%、較佳約10 ppm至約40原子%且更佳約100 ppm至約30原子%。例如可使用物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、原子層沉積法(ALD)、電沉積法或無電沉積法形成銅-錳合金蓋層350。
銅-錳合金蓋層350的厚度可為約1奈米至約50奈米，且通常約3奈米至約30奈米，然而本案亦思及更小和更大的厚度。所沉積的銅-錳合金蓋層350具有晶粒尺寸介於約2奈米至約20奈米(且通常介於約5奈米至約10奈米)的微結構，然而晶粒尺寸取決於沉積製程的細節且可能小於或大於以上所指出的範圍。
第三示例性金屬互連結構經歷再結晶製程處理，在該製程中，銅-錳合金蓋層350、含銅鍍層340和含銅晶種層330中的晶粒進行成長。於再結晶製程之後，該第三示例性金屬互連結構與第1圖中之第一實施例的第一示例性金屬互連結構實質相同。銅-錳合金蓋層350、含銅鍍層340和含銅晶種層330共同成為銅-錳合金層。可採用如第一實施例中所示之相同類型的再結晶製程，並以如第一實施例中的同樣方式提高晶粒尺寸。於再結晶製程之後，加入銅-錳合金蓋層350中的錳會影響銅-錳合金層的微結構。如第一實施例中所示之相同方式，於再結晶製程期間，錳沈澱在晶界內。錳可在與銅-錳合金蓋層350相接的頂界面處誘發成長大型晶粒，使得在該銅-錳合金蓋層之頂部處和該銅-錳合金層之底部處的晶粒尺寸實質相同。
存在於該銅-錳合金蓋層350中的錳可於再結晶製程期間誘發晶粒成長。該晶粒成長延伸至該含銅鍍層340和含銅晶種層330中，使得該晶粒成長作用於由銅-錳合金蓋層350、含銅鍍層340和含銅晶種層330所形成的整個銅-錳合金層。若含銅鍍層340進一步包含錳，該含銅晶種層330中附加的錳亦可於再結晶製程期間促進晶粒成長。
該第三示例性金屬互連結構與第1圖中所示之第一示例性金屬互連結構實質相同，且因此兩者具有相同的物理特性、組成特性和結構特性。以如第一實施例中之相 同方式使該銅-錳合金層平坦化以形成銅-錳合金線。至此，第三示例性金屬互連結構與第1圖中之第一示例性金屬互連結構實質相同。第三示例性金屬互連結構包含該銅-錳合金線，該銅-錳合金線實質上具有竹節狀微結構且實質上不含小尺寸晶粒(晶粒的尺寸小於該銅錳合金線寬度)。晶界之間的竹節式分段結構係如同第一示例性金屬互連結構中所示般地實質出現在整個銅-錳合金線各處。由於任何殘留的晶界與該電流方向呈實質垂直，因此該竹節狀微結構能消除沿著晶界進行的銅擴散作用。每個「布萊奇」長度有一個竹節狀晶粒可實質停止因晶界擴散作用所造成的電致遷移現象。
參閱第4A圖至第4E圖，圖中示出形成上述金屬互連結構的方法。在預先存在的半導體結構(圖中未示出)上提供介電材料110。介電材料110係經蝕刻，藉以在該介電材料110中形成下凹線路圖案。於該介電材料110上形成金屬阻障層120。較佳沿該介電材料110中之下凹線路圖案的頂部和側壁形成該金屬阻障層120。在該金屬阻障層上(較佳在位於介電材料110之下凹線路圖案之頂部和側壁上的該金屬阻障層上)形成含銅晶種層430。在含銅晶種層430上沉積且電鍍含銅層440。該含銅晶種層430和該含銅層440之其中至少一者包含銅-錳合金。該銅-錳合金含有約1 ppm至約10原子百分比的錳濃度。較佳地，該銅-錳合金含有約10 ppm至約2原子百分比的錳濃度。亦在該含銅層440上形成銅-錳合金蓋 層350。該銅-錳合金蓋層350較佳具有約1ppm至約50原子百分比的錳濃度。
含銅晶種層430和含銅層440在介於約20℃至約400℃間的溫度下進行退火約1秒至約1週的時間。於退火製程期間，含銅層440和含銅晶種層430內的晶粒尺寸增大。晶粒尺寸增大亦降低含銅晶種層430和含銅層440內的電阻。含銅晶種層430和含銅層440實質形成該下凹線路圖案內的竹節狀微結構。至少每個「布萊奇」長度中，該竹節狀微結構內的晶界延伸至該含銅層440的底表面。一些錳(Mn)將擴散至該下凹線路圖案的表面並與任何可用的氧氣(O2)反應而形成氧化錳(MnO)層或矽酸錳(MnSiO)層，故而從銅(Cu)中去除錳合金。可增大晶粒尺寸，使得在該金屬線之底表面處，晶界彼此之間相隔至少一金屬線的寬度。
如第5圖所示，對該含銅層440進行平坦化至該介電層頂部處停止。含銅晶種層430與含銅層440的剩餘部分560構成銅-錳合金線。於該銅-錳合金線之底部處所測得的晶粒尺寸可超過該銅-錳合金線之寬度。該銅-錳合金線實質具有竹節狀微結構，在該微結構中，每個晶界從該銅-錳合金線的頂表面延伸至該銅-錳合金線的底表面，且每個晶界與任何其他晶界之間的間隔距離大於該銅-錳合金線的寬度。
第6圖圖示氧化矽上覆30奈米Cu-Mn晶種層且再上覆500奈米鍍銅膜的結構於室溫下，該結構之片電阻下 降百分比對時間作圖的曲線圖。該銅晶種層中之Mn的百分比範圍係介於0.15至0.84原子百分比間。圖中清楚顯示在該等Cu-Mn晶種層上的鍍銅片電阻下降情形快上許多，且顯示在具有0.84原子百分比之錳的Cu-Mn晶種層上的片電阻下降得最快(在5小時內完成)。片電阻是一種用於測量室溫Cu晶粒成長作用(再結晶作用)的方法，此方法廣用於鍍銅膜。錳能增進再結晶作用。經過11.5天後，該純Cu晶種層顯示片電阻僅下降約8%，然而在該等Cu-Mn晶種層上約1.5天後便完成再結晶。
第7圖同樣圖示針對氧化矽上覆Cu-Mn晶種層且再上覆鍍銅膜之結構於室溫下，該結構之片電阻下降百分比對時間作圖之曲線圖。在第7圖中，該鍍銅膜的厚度為300奈米。同樣地，該Cu-Mn晶種層增進Cu再結晶作用，且具有0.84原子百分比之錳的Cu-Mn晶種層顯示出最快的再結晶速率。
本案中使用的術語僅為達到說明特定實施例之目的，且不應用於限制本發明。當用於本案中，除非文中內容另有明確指示，否則單數用語「一」、「一個」、「該」亦欲包含複數形式。可進一步瞭解，當用於本案說明書時，「包含」及/或「含有」之用語係指明所述特徵、整數、步驟、操作、元素及/或構件的存在，但不排除可能存在或附加一或多個其他特徵、整數、步驟、操作、元素、構件及/或上述多者之群組。
在後附申請專利範圍中，對應於所有手段功能技術特 徵或步驟功能技術特徵的結構、材料、動作及上述各者之均等物亦應涵蓋可與特別聲明之其他所主張技術特徵結合而執行該功能的任何結構、材料或動作。所提出的本發明說明係作為例示與說明之用，但並非巨細靡遺地揭示本發明或不欲將本發明侷限於所揭示的形式。所屬技術領域中具有通常技藝者將明白可在不偏離本發明範圍和精神下作出諸多修改與變化態樣。所選用和描述的實施例係為能最佳地解說本發明之原理和實際應用，並使所屬技術領域中其他具有通常技藝者能夠瞭解到本發明可對各種實施例做出各項不同修改而適用於預期的特定用途。
110‧‧‧介電層
120‧‧‧金屬阻障層
130‧‧‧銅-錳合金晶種層
140‧‧‧含銅鍍層
230‧‧‧含銅晶種層
240‧‧‧銅-錳合金鍍層
330‧‧‧含銅晶種層
340‧‧‧含銅鍍層
350‧‧‧銅-錳合金蓋層
430‧‧‧含銅晶種層
440‧‧‧含銅層
所提出的本發明特徵和元件係與後附申請專利範圍有關且圖示於該等圖式中。
第1圖圖示本發明金屬互連結構之第一實施例的概要剖面圖。
第2圖圖示本發明金屬互連結構之第二實施例的概要剖面圖。
第3圖圖示本發明金屬互連結構之第三實施例的概要剖面圖。
第4A~4E圖圖示製造本發明之金屬互連結構的方法。
第5圖圖示本發明金屬互連結構之第四實施例的概要 剖面圖。
第6圖圖示氧化矽上覆30奈米Cu-Mn晶種層且再上覆500奈米鍍銅膜的結構於室溫下，該結構之片電阻下降百分比對時間作圖之曲線圖。
第7圖圖示針對氧化矽上覆30奈米Cu-Mn晶種層且再上覆300奈米鍍銅膜之結構於室溫下，該結構之片電阻下降百分比對時間作圖之曲線圖。
110‧‧‧介電層
120‧‧‧金屬阻障層
130‧‧‧銅-錳合金晶種層
140‧‧‧含銅鍍層

Claims (15)

  1. 一種金屬互連結構，該結構包含：一介電材料層，該介電材料層包含一下凹線路圖案；一金屬阻障層，該金屬阻障層在該下凹線路圖案之側壁處鄰接該介電材料層且覆蓋整個該介電材料層；一含銅晶種層，該含銅晶種層鄰接該金屬阻障層且覆蓋整個該金屬阻障層；以及一含銅層，該含銅層含有電鍍銅且鄰接該含銅晶種層；其中該含銅晶種層和該含銅層中之至少一者包含一銅-錳合金，其中該含銅晶種層和該含銅層構成一銅-錳合金線，以及其中該含銅晶種層和該含銅層在該下凹線路圖案內形成一竹節狀晶粒，且在至少每個「布萊奇(Blech)」長度內於該含銅層之一底表面處所測得的晶粒尺寸超過該銅-錳合金線的一寬度。
  2. 如請求項1所述之結構，其中該含銅層包含O、N、C、Cl和S，上述元素之一濃度總和的範圍係從約1ppm至約200ppm。
  3. 如請求項1所述之結構，其中該含銅晶種層和該含銅 層中之至少一者含有約1ppm至約10原子%的一錳濃度；或其中該銅-錳合金含有約10ppm至約2原子%的一錳濃度。
  4. 如請求項1所述之結構，其中該含銅晶種層包含含有約1ppm至約10原子%之一錳濃度且具有約2奈米至約60奈米之一厚度的一銅-錳合金。
  5. 如請求項1所述之結構，其中該含銅層包含含有約1ppm至約10原子%之一錳濃度且在位於該下凹線路圖案外側的該介電材料層之一部位上方具有約40奈米至約800奈米的一厚度的一銅-錳合金。
  6. 一種金屬互連結構，該結構包含：一介電材料層，該介電材料層包含一下凹線路圖案；一金屬阻障層，該金屬阻障層在該下凹線路圖案之側壁處鄰接該介電材料層且覆蓋整個該介電材料層；一含銅晶種層，該含銅晶種層鄰接該金屬阻障層且覆蓋整個該金屬阻障層；一含銅層，該含銅層含有電鍍銅且鄰接該含銅晶種層；其中該含銅晶種層和該含銅層在該下凹線路圖案內形成一竹節狀晶粒及構成一銅-錳合金線，且在至少每個「布萊奇」長度內於該含銅層之一底表面處所測得的晶 粒尺寸超過該銅-錳合金線的一寬度；以及一銅-錳合金蓋層，該銅-錳合金蓋層鄰接該含銅層。
  7. 如請求項6所述之結構，其中該含銅層包含O、N、C、Cl和S，上述元素之一濃度總和係從約1ppm至約200ppm；或其中該銅-錳合金含有約1ppm至約10原子%之一錳濃度；或其中該銅-錳合金蓋層含有約1ppm至約50原子%之一錳濃度。
  8. 一種金屬互連結構，該結構包含：一阻障與介電層；一鍍銅層，該鍍銅層包含一線路圖案；及一銅-錳晶種層，該銅-錳晶種層在該鍍銅層之一底表面處具有約1ppm至約10原子%的一錳原子濃度，而該銅-錳晶種層夾在該鍍銅層與該阻障與介電層之間，且所有層皆經圖案化，其中該銅-錳晶種層和該鍍銅層構成一銅-錳合金線，其中該阻障與介電層圍繞該銅-錳合金線，其中在至少每個「布萊奇」長度內於該銅-錳合金線之一底表面處所測得的一晶粒尺寸超過該銅-錳合金線的一寬度。
  9. 一種用於形成一金屬互連結構的方法，該方法包含以 下步驟：形成一介電材料層，該介電材料層含有一下凹線路圖案；在該下凹線路圖案之側壁處的該介電材料層上形成一金屬阻障層；於該金屬阻障層上形成一含銅晶種層；於該含銅晶種層上電鍍一含銅層，其中該含銅晶種層和該含銅層中之至少一者包含一銅-錳合金，該銅-錳合金含有約1ppm至約10原子%之一錳濃度；以及對該含銅層進行平坦化，其中該含銅晶種層和該含銅層的一剩餘部份構成一銅-錳合金線，其中在至少每個「布萊奇」長度內於該銅-錳合金線之一底部處所測得的一晶粒尺寸超過該銅-錳合金線的一寬度。
  10. 如請求項9所述之方法，該方法進一步包含以下步驟：使該含銅晶種層和該含銅層在介於約20℃至約400℃間的一溫度下退火約1秒至約1週的時間，其中於該退火期間內該含銅層和該含銅晶種層中的晶粒尺寸提高；或進一步包含以下步驟：提高該含銅晶種層和該含銅層中的晶粒尺寸且降低該含銅晶種層和該含銅層中的電阻，其中該含銅晶種層和該含銅層在該下凹線路圖案內形成一竹節狀晶粒，及 其中竹節狀微結構內的每個竹節狀晶界延伸至該含銅層的一底表面，且在至少每個「布萊奇」長度重複出現一晶界。
  11. 如請求項9所述之方法，其中該含銅晶種層和該含銅層內的該晶粒尺寸可增大，使得晶界在一金屬線之一底表面處係彼此間相隔至少該金屬線的一寬度。
  12. 如請求項9所述之方法，其中該銅-錳合金線具有一竹節狀微結構，在該竹節狀微結構中，每個晶界從該銅-錳合金線的一頂表面延伸至該銅-錳合金線的一底表面，且每個晶界與任何其他晶界間的一間隔距離大於該銅-錳合金線的該寬度；或其中該含銅晶種層包含一銅-錳合金，該銅-錳合金含有約1ppm至約10原子%之一錳濃度，且其中該含銅晶種層係藉由物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、原子層沉積法(ALD)、電沉積法或無電沉積法所形成。
  13. 一種用於形成一金屬互連結構的方法，該方法包含以下步驟：形成一介電材料層，該介電材料層含有一下凹線路圖案；在該下凹線路圖案之側壁處的該介電材料層上直接 形成一金屬阻障層；於該金屬阻障層上直接形成一含銅晶種層；於該含銅晶種層上直接電鍍一含銅層；於該含銅層上直接形成一銅-錳合金蓋層，該銅-錳合金蓋層含有約1ppm至約50原子%之一錳濃度；以及對該含銅層進行平坦化，其中該含銅晶種層和該含銅層的一剩餘部份構成一銅-錳合金線，其中於該銅-錳合金線之一底部處所測得的一晶粒尺寸超過該銅-錳合金線的一寬度且在至少每個「布萊奇」長度內重複此情況。
  14. 如請求項13所述之方法，該方法進一步包含以下步驟：提高該含銅晶種層和該含銅層中的晶粒尺寸且降低該含銅晶種層和該含銅層中的電阻，其中該含銅晶種層和該含銅層在該下凹線路圖案內形成竹節狀晶粒，及其中竹節狀微結構內的每個竹節狀晶界延伸至該含銅層的一底表面，且在該竹節狀微結構內至少每個「布萊奇」長度重複出現一晶界。
  15. 如請求項13所述之方法，其中該銅-錳合金線具有一竹節狀微結構，其中每個晶界從該銅-錳合金線的該頂表面延伸至該銅-錳合金線的一底表面，且每個晶界與任何其他晶界間的一間隔距離大於該銅-錳合金線的該寬度。
TW101132036A 2011-09-14 2012-09-03 銅互連結構中之微結構修改 TWI518862B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/232,085 US8492897B2 (en) 2011-09-14 2011-09-14 Microstructure modification in copper interconnect structures

Publications (2)

Publication Number Publication Date
TW201330209A TW201330209A (zh) 2013-07-16
TWI518862B true TWI518862B (zh) 2016-01-21

Family

ID=47829120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132036A TWI518862B (zh) 2011-09-14 2012-09-03 銅互連結構中之微結構修改

Country Status (7)

Country Link
US (3) US8492897B2 (zh)
JP (1) JP6005160B2 (zh)
CN (1) CN103828025B (zh)
DE (1) DE112012003823T5 (zh)
GB (1) GB2508749B (zh)
TW (1) TWI518862B (zh)
WO (1) WO2013039604A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US9190323B2 (en) * 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
US8736055B2 (en) * 2012-03-01 2014-05-27 Lam Research Corporation Methods and layers for metallization
US20150179508A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Tantalum-Based Copper Barriers and Methods for Forming the Same
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
TW201545895A (zh) 2014-01-08 2015-12-16 Applied Materials Inc 鈷錳氣相沉積
US20150228585A1 (en) * 2014-02-10 2015-08-13 Globalfoundries Inc. Self-forming barrier integrated with self-aligned cap
CN105448809B (zh) * 2014-06-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 铜互连结构的形成方法
US9455182B2 (en) 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US9379057B2 (en) * 2014-09-02 2016-06-28 International Business Machines Corporation Method and structure to reduce the electric field in semiconductor wiring interconnects
US9224686B1 (en) 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
US10074594B2 (en) * 2015-04-17 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9449874B1 (en) * 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US9842805B2 (en) * 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating
KR102546659B1 (ko) 2015-12-11 2023-06-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9997406B2 (en) 2016-02-04 2018-06-12 International Business Machines Corporation Columnar interconnects and method of making them
US9754883B1 (en) * 2016-03-04 2017-09-05 International Business Machines Corporation Hybrid metal interconnects with a bamboo grain microstructure
JP6788393B2 (ja) * 2016-06-29 2020-11-25 東京エレクトロン株式会社 銅膜を形成する方法
US9768065B1 (en) 2016-07-06 2017-09-19 Globalfoundries Inc. Interconnect structures with variable dopant levels
US9793156B1 (en) * 2016-09-12 2017-10-17 International Business Machines Corporation Self-aligned low resistance metallic interconnect structures
WO2018063815A1 (en) * 2016-10-02 2018-04-05 Applied Materials, Inc. Doped selective metal caps to improve copper electromigration with ruthenium liner
US10256191B2 (en) 2017-01-23 2019-04-09 International Business Machines Corporation Hybrid dielectric scheme for varying liner thickness and manganese concentration
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US20210114923A1 (en) * 2018-04-20 2021-04-22 Corning Incorporated Systems and methods for adhering copper interconnects in a display device
US10600686B2 (en) * 2018-06-08 2020-03-24 International Business Machines Corporation Controlling grain boundaries in high aspect-ratio conductive regions
US10699945B2 (en) 2018-10-04 2020-06-30 International Business Machines Corporation Back end of line integration for interconnects
US10529663B1 (en) * 2018-10-14 2020-01-07 International Business Machines Corporation Copper interconnect with filled void
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
US11581298B2 (en) 2019-05-24 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Zero mask high density capacitor
US11309216B2 (en) 2020-01-27 2022-04-19 International Business Machines Corporation Large grain copper interconnect lines for MRAM
KR20230008068A (ko) 2020-04-14 2023-01-13 코닝 인코포레이티드 금속 산화물 층의 생성을 통해 유리 기판에 대한 금속의 증가된 결합성을 제공하기 위한 유리 물품의 제조 방법, 및 금속 산화물 층을 포함하는 유리 인터포저와 같은 유리 물품
US11562961B2 (en) 2021-03-16 2023-01-24 Nanya Technology Corporation Method of manufacturing semiconductor structure and semiconductor structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051154A (en) 1988-08-23 1991-09-24 Shipley Company Inc. Additive for acid-copper electroplating baths to increase throwing power
US6946716B2 (en) 1995-12-29 2005-09-20 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips
US6268291B1 (en) 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6709562B1 (en) 1995-12-29 2004-03-23 International Business Machines Corporation Method of making electroplated interconnection structures on integrated circuit chips
US6043153A (en) 1997-09-25 2000-03-28 Advanced Micro Devices, Inc. Method for reducing electromigration in a copper interconnect
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US7033940B1 (en) 2004-03-30 2006-04-25 Advanced Micro Devices, Inc. Method of forming composite barrier layers with controlled copper interface surface roughness
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
US7105445B2 (en) 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
TW200707640A (en) * 2005-03-18 2007-02-16 Applied Materials Inc Contact metallization scheme using a barrier layer over a silicide layer
JP4589835B2 (ja) 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2007081113A (ja) 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
EP1845554A3 (en) * 2006-04-10 2011-07-13 Imec A method to create super secondary grain growth in narrow trenches
JP4955008B2 (ja) 2006-10-03 2012-06-20 Ｊｘ日鉱日石金属株式会社 Ｃｕ−Ｍｎ合金スパッタリングターゲット及び半導体配線
JP5010265B2 (ja) 2006-12-18 2012-08-29 株式会社東芝 半導体装置の製造方法
JP5141683B2 (ja) 2007-03-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US7737013B2 (en) 2007-11-06 2010-06-15 Varian Semiconductor Equipment Associates, Inc. Implantation of multiple species to address copper reliability
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
US7843063B2 (en) 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
KR101803221B1 (ko) * 2008-03-21 2017-11-29 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
JP2009272563A (ja) 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及びその製造方法
US20090321935A1 (en) 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby
JP5501586B2 (ja) * 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5493096B2 (ja) * 2009-08-06 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures

Also Published As

Publication number Publication date
JP2014534609A (ja) 2014-12-18
GB2508749B (en) 2015-12-02
US8492897B2 (en) 2013-07-23
US20130285245A1 (en) 2013-10-31
GB2508749A (en) 2014-06-11
DE112012003823T5 (de) 2014-08-07
US20140127899A1 (en) 2014-05-08
GB201403444D0 (en) 2014-04-16
TW201330209A (zh) 2013-07-16
US8828870B2 (en) 2014-09-09
JP6005160B2 (ja) 2016-10-12
CN103828025B (zh) 2017-03-22
CN103828025A (zh) 2014-05-28
WO2013039604A1 (en) 2013-03-21
US20130062769A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
TWI518862B (zh) 銅互連結構中之微結構修改
TWI360845B (en) Semiconductor device
EP2248164B1 (en) Microstructure modification in copper interconnect structure
US7842600B2 (en) Methods of forming interlayer dielectrics having air gaps
US8508018B2 (en) Barrier layers
US20120161320A1 (en) Cobalt metal barrier layers
JP4083968B2 (ja) 半導体装置の製造方法
US7944054B2 (en) Semiconductor device and method for fabricating semiconductor device
TW200301952A (en) A copper interconnection and the method for fabricating the same
US8779589B2 (en) Liner layers for metal interconnects
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
JP2006080234A (ja) 半導体装置およびその製造方法
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
JPH11283979A (ja) 半導体装置の製造方法
CN103094193A (zh) 一种铜互连结构的制造方法
KR100886257B1 (ko) 구리 다마신 형성 방법
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
TWI569391B (zh) 線路結構及其製備方法
TWI587367B (zh) 用於金屬化之方法及層
JP2009296014A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees