JP5141683B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5141683B2
JP5141683B2 JP2009508757A JP2009508757A JP5141683B2 JP 5141683 B2 JP5141683 B2 JP 5141683B2 JP 2009508757 A JP2009508757 A JP 2009508757A JP 2009508757 A JP2009508757 A JP 2009508757A JP 5141683 B2 JP5141683 B2 JP 5141683B2
Authority
JP
Japan
Prior art keywords
layer
copper
forming
semiconductor device
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009508757A
Other languages
English (en)
Other versions
JPWO2008126206A1 (ja
Inventor
雅希 羽根田
紀嘉 清水
理江 砂山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008126206A1 publication Critical patent/JPWO2008126206A1/ja
Application granted granted Critical
Publication of JP5141683B2 publication Critical patent/JP5141683B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、高速な信号伝送が可能なＣｕ配線構造を有する半導体装置の製造方法に関する。
情報通信機器等に使用されるＬＳＩ（Large Scale Integration）等の半導体装置では、信号遅延の問題を解消させるため、層間絶縁膜として低誘電率膜（いわゆるlow−k膜）が使用されると共に、配線や配線ビア等に低抵抗の銅（Ｃｕ）が使用された配線構造が開発されている。このような配線構造では、Ｃｕ原子が層間絶縁膜中に拡散してしまわないように、配線の周囲を、高融点金属を含んだバリア膜で覆うことが一般に行われている。
近年、配線構造の微細化等によって、数ｎｍのバリア膜を均一に形成することが要求されているが、現状の物理気層堆積（ＰＶＤ：Physical Vapor Deposition）法や化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法では、このような薄い膜を均一に形成することが難しく、これらの方法でバリア膜を形成したＣｕ配線構造を有する半導体装置は、十分な信頼性を確保することが出来ない。そこで、これらの方法を使用せずに、配線材料としてＣｕ合金を用い、加熱プロセス中に合金元素と層間絶縁膜中の元素とを反応させ、Ｃｕ拡散バリア膜を形成する技術が提案されている（例えば、特許文献１参照）。
特許文献１では、層間絶縁膜に形成した配線溝部の表面に、Ｃｕと他の金属（添加金属）との合金を形成する。そして、熱処理により添加金属を拡散させ、Ｃｕ拡散バリア膜を形成する方法を使用する。Ｃｕに添加する金属としては、高い酸化傾向を有すると共にＣｕよりも拡散し易いマンガン（Ｍｎ）等を使用する。この方法により、Ｃｕ層と層間絶縁膜との界面に自己整合的に、ＭｎＳｉＸＯＹの組成を有する拡散バリア膜が形成することができる。
特開２００５−２７７３９０号公報
（発明が解決しようとする課題）
しかしながら、特許文献１に開示されたような方法でＣｕ拡散バリア層を形成する場合、Ｃｕ配線の抵抗を低く抑えるために、Ｃｕ配線中に残存するＭｎ等の添加金属の濃度を低くする必要がある。
本発明は、上述の問題点に鑑みてなされたものであり、Ｃｕ拡散バリア膜を形成するためにＣｕ中に添加した金属を、Ｃｕ配線中から効率的に除去することを可能とする半導体装置の製造方法を提供することを目的とする。
（課題を解決するための手段）
上記の課題を解決するために、本発明では、以下の手段を採用する。
すなわち、本発明の一観点によれば、本発明は、基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程と、前記開口部の内面を覆うように、マンガンと銅とを含む合金層を形成する工程と、前記合金層上に、銅を主成分とする材料からなる第１の銅層を、前記開口部を埋めるように形成する工程と、前記第１の銅層上に、銅を主成分とする材料からなり、且つ、酸素、炭素又は窒素のいずれかの濃度が前記第１の銅層よりも高い第２の銅層を形成する工程と、前記第２の銅層が形成された基板を加熱して、前記第２の銅層中の前記マンガンの濃度を前記第１の銅層中の前記マンガンの濃度より高くする工程と、前記加熱工程の後に、前記第２の銅層を除去する工程とを有することを特徴とする。
また、本発明の他の観点によれば、本発明は、基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程と、前記開口部の内面を覆うように、マンガンと銅を含む合金層を形成する工程と、前記合金層上に、銅を主成分とする材料からなる第１の銅層を、前記開口部を埋めるように形成する工程と、前記第１の銅層に酸素、炭素又は窒素のイオンを注入し、前記第１の銅層に注入層を形成する工程と、前記注入層を形成する工程の後、前記第１の銅層が形成された基板を加熱して、前記注入層中の前記マンガンの濃度を前記第１の銅層中の前記マンガンの濃度より高くする工程と、前記加熱工程の後、前記注入層を除去する工程とを有することを特徴とする。
（発明の効果）
このような構成にすることにより、本発明によれば、Ｃｕ拡散バリア膜を形成するために添加した金属元素を、Ｃｕ配線中から効率的に除去することが可能となる。
図１は、Ｃｕ配線構造を形成する概略工程を示すフローチャートである。 図２は、ＮとＭｎとの濃度分布を示すグラフである。 図３は、ＣとＭｎとの濃度分布を示すグラフである。 図４は、ＯとＭｎとの濃度分布を示すグラフである。 図５Ａ〜図５Ｃは、実施例１によるＣｕ配線の形成方法を工程毎に示す断面図（その１）である。 図６Ｄ及び図６Ｅは、実施例１によるＣｕ配線の形成方法を工程毎に示す断面図（その２）である。 図７Ｆ〜図７Ｈは、実施例１によるＣｕ配線の形成方法を工程毎に示す断面図（その３）である。 図８Ｉ及び図８Ｊは、実施例１によるＣｕ配線の形成方法を工程毎に示す断面図（その４）である。 図９Ｇ及び図９Ｈは、実施例２によるＣｕ配線の形成方法を工程毎に示す断面図（その１）である。 図１０Ｉ及び図１０Ｊは、実施例２によるＣｕ配線の形成方法を工程毎に示す断面図（その２）である。 図１１Ｇ及び図１１Ｈは、実施例３によるＣｕ配線の形成方法を工程毎に示す断面図（その１）である。 図１２Ｉ及び図１２Ｊは、実施例３によるＣｕ配線の形成方法を工程毎に示す断面図（その２）である。 図１３は、実施例１によるＣＶＤを行なう際に、使用した原料の化学式を示した図である。 図１４は、電解めっきに使用される添加剤の化学式を示した図である。
符号の説明
１９、２１、２３、２５…層間絶縁膜
２０…配線溝部
２１Ａ…銅配線
２１Ｂ…バリアメタル膜
２２、２４…エッチングストッパ膜（層間絶縁膜）
２２Ａ、２３Ａ、２４Ａ、２５Ａ…開口部
２６…Ｃｕ−Ｍｎ合金層
３０、３１、３２、３３、３４…銅層
３０Ａ、３２Ａ、３４Ａ…配線部
３０Ｂ、３２Ｂ、３４Ｂ…拡散バリア膜
３４Ｍ…高濃度領域
以下、本発明の実施形態を、図面を参照しながら詳細に説明する。なお、本実施形態は例示であり、実施形態に示された構成に限定されない。
先ず、本実施形態における製造工程の概略を示す。図１は、Ｃｕ配線構造を形成する概略工程を示すフローチャートである。フローチャートに示されるように、先ず、例えばシリコンウェハ等の基板を用意し（工程１）、用意した基板上に層間絶縁膜の形成を行なう（工程２）。次に、層間絶縁膜に配線溝部を形成する（工程３）。次に、工程３で形成した配線溝部に、Ｃｕ−Ｍｎ合金からなるシード層を形成する（工程４）。次に、シード層を覆うようにＣｕ層を形成する。このとき、配線溝部の上部、即ち配線溝部の外側の部分には、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が多く添加されたＣｕ層を形成する（工程５）。次に、基板を加熱し、バリア膜を形成するとともに、残存したＭｎ原子を、Ｃｕ層中に拡散させる（工程６）。次に、Ｃｕ層のうち、配線溝内部以外の部分のＣｕ層を除去する（工程７）。以上のような工程によって、基板に、Ｍｎ濃度が低く抑えられたＣｕ配線構造が形成される。
発明者らは、Ｃｕ配線に含まれる酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）の量と、Ｍｎの量との関係について着目し、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が多く偏析する部分にはＭｎも同様に偏析するという現象があることを見い出した。図２〜図４は、従来技術によって形成されたＣｕ−Ｍｎ合金層における窒素（Ｎ）、炭素（Ｃ）、酸素（Ｏ）とＭｎとの濃度分布を、２次イオン質量分析（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometry）法により調べたグラフである。
図２は、横軸が深さを示し、縦軸がＮ及びＭｎの濃度を示したグラフである。グラフ中、Ｎの濃度を実線で示し、Ｍｎの濃度を点線で示した。グラフから、領域Ａにおいて、Ｎの濃度とＭｎの濃度が局所的に高くなっていることがわかる。
図３は、横軸が深さを示し、縦軸がＣ及びＭｎの濃度を示したグラフである。グラフ中、Ｃの濃度を実線で示し、Ｍｎの濃度を点線で示した。グラフから、領域Ｂにおいて、Ｃの濃度とＭｎの濃度が局所的に高くなっていることがわかる。
図４は、横軸が深さを示し、縦軸がＯ及びＭｎの濃度を示したグラフである。グラフ中、Ｏの濃度を実線で示し、Ｍｎの濃度を点線で示した。グラフから、領域Ｃにおいて、Ｏの濃度とＭｎの濃度が局所的に高くなっていることがわかる。
このように、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が多く添加されたＣｕ層の部分に、Ｍｎの濃度が高くなる部分が重なるという現象が生じる。このような現象が生じる理由は未だ完全に解明されていないが、ＭｎがＣｕ層２７中に含まれる酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）に吸引されたものと推測される。実施例１〜３では、この現象を利用して、Ｃｕ配線中のＭｎを効率的に除去するため、シード層上に形成されるＣｕ層を、次のような方法で形成する。すなわち、配線溝部に第１のＣｕ層を形成した後、前記第１のＣｕ層上に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が第１のＣｕ層よりも多く添加される条件で第２のＣｕ層を形成し、加熱処理を行う。この方法により、酸素（Ｏ），炭素（Ｃ），窒素（Ｎ）が多く含まれる第２のＣｕ層中にＭｎを意図的に多く偏析させることができる。そして第２のＣｕ層を除去することにより、配線溝内、即ちＣｕ配線中に含まれるＭｎの量を減少させることができる。
・実施例１では、電解めっきによってＣｕを堆積させ、配線溝部に第１のＣｕ層を形成した後、電解めっきを行う条件である電流密度を変化させることによって、前記第１のＣｕ層上に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が第１のＣｕ層よりも多く添加された第２のＣｕ層を形成する例について説明する。なお、本実施例では、第２のＣｕ層を、ＣＶＤ法を用いて形成した例も併せて説明する。
・実施例２では、電解めっきによって配線溝部に第１のＣｕ層を形成した後、前記第１のＣｕ層上に、ＣＯ、ＣＯ２、Ｎ２等のガスを導入したＣｕスパッタを行うことにより、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が第１のＣｕ層よりも多く添加された第２のＣｕ層を形成する例を説明する。
・実施例３では、電解めっきによって配線溝内部及び当該溝部外側にＣｕ層を形成した後、前記Ｃｕ層の表面に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を導入する例を説明する。
なお、本実施形態において、第１のＣｕ層も、スパッタリング或いはＣＶＤによって形成することが可能であるが、微細な配線溝部内にＣｕを埋め込むためには、これらの方法で行うよりも電解めっきで形成する方が適している。そのため、以下の実施例では、第１のＣｕ層を形成する方法として、電解めっき法を用いた場合についてのみ説明する。
（実施例１）
次に、実施例１におけるＣｕ配線構造を形成する方法について説明する。実施例１では、上述したように、電解めっきによってＣｕを堆積させ、配線溝部に第１のＣｕ層を形成した後、電解めっきを行う条件である電流密度を変化させることによって、前記第１のＣｕ層上に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が第１のＣｕ層よりも多く添加された第２のＣｕ層を形成する例について説明する。なお、第２のＣｕ層を、ＣＶＤ法を用いて形成した例も併せて説明する。図５〜８は、実施例１によるＣｕ配線の形成方法を工程毎に示した断面図である。
−工程１及び工程２−
本工程では、図示しない基板上に層間絶縁膜１９（層間絶縁膜２１〜２５）を形成する。なお、基板は、例えばシリコンウェハ等のシリコン基板である。図５Ａは、本実施例１の工程１及び工程２により形成された半導体装置を示した断面図である。具体的には、先ず、基板上に層間絶縁膜２１を形成する。層間絶縁膜２１中にはタンタル（Ｔａ）或いは窒化タンタル（ＴａＮ）等からなるバリアメタル膜２１Ｂを介して、Ｃｕ配線２１Ａが埋設されている。Ｃｕ配線２１Ａの幅は、例えば５００ｎｍである。
次に、層間絶縁膜２１上に、例えば炭化シリコン（ＳｉＣ）或いは窒化シリコン（ＳｉＮ）よりなるエッチングストッパ膜２２を形成し、その後、エッチングストッパ膜２２上に、膜厚が１００〜３００ｎｍの層間絶縁膜２３を形成する。更に、層間絶縁膜２３上に、炭化シリコン（ＳｉＣ）或いは窒化シリコン（ＳｉＮ）よりなるエッチングストッパ膜２４、及び、膜厚が１００〜３００ｎｍの層間絶縁膜２５を、順次形成する。なお、層間絶縁膜２３，２５は、ＳｉとＯを含む絶縁膜であり、例えばＳｉＯ２やＳｉＯＦ等の低誘電率材料から成るＬｏｗ−ｋ絶縁膜である。また、ここでのエッチングストッパ膜２２及び２４はプラズマＣＶＤ法により形成される。
−工程３−
本工程では、工程２において基板上に形成された層間絶縁膜１９（エッチングストッパ２２，２４及び層間絶縁膜２３，２５）に、配線溝部２０を形成する（工程３−１）。図５Ｂ〜図６Ｅは、実施例１の工程３により形成された半導体装置を示した断面図である。
具体的には、先ず、図５Ｂに示すように、エッチングストッパ膜２４が露出するように、配線溝２５Ａを形成する（工程３−１）。配線溝２５Ａの幅は、例えば５００ｎｍである。
次に、図５Ｃに示すように、露出されたエッチングストッパ膜２４中に開口部２４Ａを形成する（工程３−２）。開口部２４Ａは、層間絶縁膜２３が露出するように形成される。なお、開口部２４Ａの直径は、例えば７０ｎｍである。
次に、図６Ｄに示すように、露出された層間絶縁膜２３中に開口部２３Ａを形成する（工程３−３）。開口部２３Ａは、エッチングストッパ膜２２が露出するように形成される。なお、開口部２３Ａの直径は、例えば６５ｎｍである。
次に、図６Ｅに示すように、露出されたエッチングストッパ膜２２中に開口部２２Ａを形成する（工程３−４）。開口部２２Ａは、Ｃｕ配線２１Ａが露出するように形成される。このとき、図６Ｅに示すように、エッチングストッパ膜２２の露出部分が除去されるのと同時に、エッチングストッパ膜２４の露出部分も除去される。
−工程４−
本工程では、工程３で形成された配線溝部２０（配線溝２５Ａ及び開口部２２Ａ〜２４Ａ）を覆うＣｕ−Ｍｎ合金層２６を形成する。Ｃｕ−Ｍｎ合金層２６は、銅とマンガンとを含む合金層である。図７Ｆは、実施例１の工程４により形成された半導体装置を示した断面図である。ここで、Ｃｕ−Ｍｎ合金層２６は配線溝部２０の底面及び側壁を覆い、シード層としても機能する。なお、Ｃｕ−Ｍｎ合金層２６は、例えば、Ｍｎを０．１〜１０原子％含んだ合金層であり、配線溝２５Ａにおける底面及び側壁と、開口部２２Ａ〜２４Ａおける底面及び側壁とを連続的に覆う膜である。Ｃｕ−Ｍｎ合金層２６の膜厚は、例えば１０〜８０ｎｍであり、例えばスパッタリングにより形成される。また、スパッタリング以外にも、ＣＶＤや原子層堆積（ＡＬＤ：Atomic Layer Deposition）法により形成することができる。
−工程５−
本工程では、電解めっきにより、Ｃｕ−Ｍｎ合金層２６が形成された基板上に、配線溝部２０を充填するようにＣｕ層３０（第１の銅層）及びＣｕ層３１（第２の銅層）を形成する。図７Ｇ及び図７Ｈは、実施例３の工程５により形成された半導体装置を示す断面図である。なお、ここで、Ｃｕ層３０及びＣｕ層３１は、いずれも銅（Ｃｕ）を主成分とする材料からなる層である。
本工程における電解めっきは、例えば、基板に形成されたＣｕ−Ｍｎ合金層２６をカソード電極とし、Ｃｕ−Ｍｎ合金層２６と他方の電極であるアノード電極との間に電圧を印加することによって行なう。ここで、Ｃｕ層３０を形成する際の電流密度（電極における電流密度）を、例えば、４９．７ｍＡ／ｃｍ２に設定し、Ｃｕ層３１を形成する際の電流密度を、例えば３．３ｍＡ／ｃｍ２に設定する。なお、Ｃｕ層３０及びＣｕ層３１を連続して形成する際には、途中で電流密度の設定を変更する。このような電流密度の設定でＣｕ層３０及びＣｕ層３１を形成することにより、Ｃｕ層３１中取り込まれる酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）の量は、Ｃｕ層３０中に比べて、約１０〜１５倍程度多くなる。
電解めっきに使用されるめっき液には、例えば、銅イオン，塩化物イオン等が所定量含まれる。電解めっきに使用される添加剤には、例えば、アクセレレータ（Accelerator），サプレッサー（Suppressor），レベラー（Leveler）等が所定量含まれる。これらの添加剤を構成する材料の例を図１４に示す。図１４は、電解めっきに使用可能な添加剤の化学式を示した図である。図１４に示すように、アクセレレータとしては、例えば炭素（Ｃ），酸素（Ｏ），硫黄（Ｓ）を主成分とする硫黄系の化合物が使用可能である。サプレッサーとしては、例えば炭素（Ｃ），酸素（Ｏ）を主成分とする化合物が使用可能である。レベラーとしては、例えば、炭素（Ｃ），水素（Ｈ），窒素（Ｎ）を主成分とするメチルアミン系の化合物が使用可能である。
なお、電圧の印加は、基板をめっき液に浸漬する前に行なっても良いし（Hot Entry）、浸漬後に行なってもよい（Cold Entry）。ホットエントリーの中には、次のような方法がある。
・接液時に電流密度がほぼ一定になるように電流を制御しながら基板を浸漬するポテンシオ・スタティックエントリー（Potentiostatic Entry）。
・基板とアノード間へ微小の電圧（例えば０．２５Ｖ）を印加して浸漬し、その浸漬時の電圧降下後から一定時間保持した後に、所定の電流密度になるように電圧を印加するトリガードエントリー（Triggered Entry）。
・基板とアノード間へ微小の電圧（例えば０．２５Ｖ）を印加して浸漬し、その浸漬時の電圧降下後から一定時間保持した後に、所定の電流密度まで、直線的に電圧を印加するランプドエントリー（Ramped Entry）。
なお、上述したように、Ｃｕ層３１の形成は、ＣＶＤ法により行うようにしても良い。その場合、ＣＶＤを行う際の装置内におけるステージの温度を、例えば１００℃〜３００℃に設定して行う。より具体的には、装置内の設定温度を約２００℃としてＣＶＤを行うことが望ましい。ＣＶＤを行う際の原料としては、例えば次に示すようなＣｕの有機化合物が使用可能である。
図１３は、ＣＶＤを行なう際に使用される原料の化学式を示す図である。図１３に示すように、ＣＶＤを行なう際の原料として、例えばヘキサフルオロアセチルアセトネート銅（Trimethylvinylsilyl hexafluoroacetylacetonate Cu（I））を使用する。なお、本原料はCu（hfac）tmvsと略記される。本ＣＶＤでは、上記原料のガスを、ＣＶＤ装置内に０．２ｇ／ｍｉｎの速度で導入して、Ｃｕ層３１を成膜する。また、成膜時におけるＣＶＤ装置内の圧力を、例えば、１０−１０００Ｐａに設定する。なお、この圧力の最適な値は１００Ｐａ程度である。また、キャリアガスとしては、例えばアルゴン（Ａｒ）を５００ｓｃｃｍ使用する。なお、図１３中のＴＭＶＳは、貯蔵タンク内で、成膜前に反応してしまわないように反応を抑制させる反応調整剤である。また、図１３中のＨｈｆａｃは、成膜時における反応を促進させる機能を有する反応調整剤である。
このように、本工程では、ＣＶＤを行なう際に、ヘキサフルオロアセチルアセトネート銅を原料としてＣＶＤを行うため、Ｃｕ層３１中に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）
等の元素を、Ｃｕ層３０よりも多く取り込むことができる。勿論、Ｃｕの原料として他の有機原料を用いてもよい。
−工程６−
本工程では、Ｃｕ層３０及びＣｕ層３１が形成された基板に熱処理を施す。図８Ｉは、実施例１の工程６により形成された半導体装置を示した断面図である。具体的には、Ｃｕ層３０及びＣｕ層３１が形成された基板を、例えば２５０℃以上４００℃以下の温度で、約３０分間加熱する。このとき、Ｃｕ層３０及びＣｕ層３１が形成された基板を、水素ガス、或いは、窒素，アルゴン等の不活性ガスの雰囲気中で加熱する。また、当該加熱を行う際に使用するガスとして、蟻酸等の強酸性ガスを用いてもよい。
このような熱処理を基板に施すことにより、前記Ｃｕ−Ｍｎ合金層２６中のＭｎが、エッチングストッパ膜２２，２４及び層間絶縁膜２３，２５のＳｉ及びＯと反応する。このとき、ＣｕがＳｉ及びＯと反応しないのは、ＭｎがＣｕよりも高いイオン化傾向（酸化傾向）を有すためである。その結果、配線溝部２０の表面には、ＭｎＳｉＸＯＹの組成を有する拡散バリア膜３０Ｂが形成される。なお、このような膜の形成は、自己形成と呼ばれることがある。
なお、エッチングストッパ膜２２，２４は、炭化シリコン（ＳｉＣ）或いは窒化シリコン（ＳｉＮ）を主とした材料よりなるが、これらの膜中にも、少量の酸素が含まれているため、エッチングストッパ膜２２，２４の露出部においても、ＭｎＳｉＸＯＹの組成を有する拡散バリア膜３０Ｂが形成される。
また、工程４に先立ってＣｕ配線２１Ａを逆スパッタし、Ｃｕ配線２１Ａの表面に形成される自然酸化膜を除去することが望ましい。このような処理を行うことによって、Ｃｕ配線２１ＡとＣｕ層３０とは、良好なコンタクトが確保される。なお、ここでの逆スパッタとは、プラズマ化したアルゴン（Ａｒ）などを、対象となる金属表面に衝突させ、金属表面の自然酸化膜等を除去する処理のことである。
一方、層間絶縁膜２３中のＳｉ及びＯと反応せずにＣｕ−Ｍｎ合金層２６中に残存したＭｎは、Ｃｕ層３０及びＣｕ層３１中に拡散していく。このようなＭｎの拡散に伴い、図８Ｉに示すように、Ｃｕ−Ｍｎ合金層２６とＣｕ層３０との境界が消滅する。
以上のように、加熱処理によってＭｎ原子がＣｕ層３０及びＣｕ層３１に拡散していくが、このとき、Ｃｕ層３１に多く含まれる酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）によって、Ｃｕ層３１におけるＭｎの濃度が高くなる。
−工程７−
本工程では、例えば、ＣＭＰを用いて、Ｃｕ層３０及びＣｕ層３１のうち、層間絶縁膜２５上に堆積した余剰部分を除去する。図８Ｊは、実施例３の工程７により形成された半導体装置を示した断面図である。図８Ｊに示されるように、本工程では、上記Ｃｕ層３０及びＣｕ層３１に加えて、拡散バリア膜３０Ｂのうち、層間絶縁膜２５上に堆積している部分も併せて研磨し、層間絶縁膜２５の表面を露出させる。
このように、Ｍｎ原子がＣｕ層３１に向かって拡散することによって、Ｃｕ層３０及びＣｕ層３１のうち、配線溝部２０の内側の部分におけるＭｎの濃度が薄まり、配線溝部２０の外側の部分におけるＭｎの濃度が濃くなる。その後、配線溝部２０の内側の部分におけるＭｎの濃度が薄まった状態で、配線溝部２０の外側の部分が除去されるため、配線部３０ＡにおけるＭｎの濃度が薄まる。その結果、配線部３０Ａにおける抵抗値が小さくなり、高速伝送が可能なＣｕ配線構造が形成される。
（実施例２）
次に、実施例２におけるＣｕ配線構造を形成する方法を説明する。実施例２では、上述したように、電解めっきによって配線溝部に第１のＣｕ層を形成した後、前記第１のＣｕ層上に、ＣＯ、ＣＯ２、Ｎ２等のガスを導入したＣｕスパッタを行うことにより、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が第１のＣｕ層よりも多く添加された第２のＣｕ層を形成する。図９及び図１０は、実施例２によるＣｕ配線の形成方法を工程毎に示した断面図である。なお、本実施例における工程１〜４は実施例１と同様であるため、その説明を省略する。
−工程５−
本工程では、電解めっきにより、Ｃｕ−Ｍｎ合金層２６が形成された基板上に、配線溝部２０を充填するようにＣｕ層３２（第１の銅層）を形成した後、スパッタ法にて、Ｃｕ層３３（第２の銅層）を形成する。図９Ｇ及び図９Ｈは、実施例２の工程５により形成された半導体装置を示した断面図である。
ここで、Ｃｕ層３２は、電解めっきにより形成する。このときの電解めっきは、実施例１と同様の方法で行う。すなわち、電流密度を、例えば４９．７ｍＡ／ｃｍ２に設定して行なう。
次に、Ｃｕ層３２上にＣｕ層３３を形成する。Ｃｕ層３３の形成は、スパッタリングにより行なう。本工程におけるスパッタリングは、スパッタリング装置にＣＯ、ＣＯ２、Ｏ２、Ｎ２、ＮＯ２等のガスを導入した状態で行われる。このように、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を含んだ雰囲気中でスパッタリングを行うことにより、Ｃｕ層３３中にＣ、Ｎ又はＯが取り込まれる。導入する気体の流量を、例えば、５ｓｃｃｍに設定する。このような設定でＣｕ層３２及びＣｕ層３３を形成することにより、Ｃｕ層３３中取り込まれる酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）の量は、Ｃｕ層３２中に比べて、比べて、約１０〜１５倍程度多くなる。
このように、スパッタリング法を用いるメリットは、以下の２点である。
１．スパッタリング装置内に導入するガスの組成を変えることにより、Ｃｕ中に取り込む元素の種類を制御できる。
２．スパッタリング装置内に導入するガスの流量を調節することにより、Ｃｕ中に取り込む元素の導入量を制御できる。
−工程６−
本工程では、図１０Ｉに示すように、実施例１と同様の方法で、Ｃｕ層３２及びＣｕ層３３が形成された基板に熱処理を施す。
−工程７−
本工程では、図１０Ｊに示すように、実施例１と同様の方法で、Ｃｕ層３２及びＣｕ層３３のうち、層間絶縁膜２５上に堆積した余剰部分を除去する。
（実施例３）
次に、実施例３におけるＣｕ配線構造を形成する方法を説明する。実施例３は、上述したように、電解めっきによって配線溝内部及び当該溝部外側にＣｕ層を形成した後、前記Ｃｕ層の表面に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）をイオン注入する場合、或いは、Ｃｕ層の表面に酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を含むガスに晒して、Ｃｕ層の表面に酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を導入する場合である。図１１及び図１２は、実施例３によるＣｕ配線の形成方法を工程毎に示した断面図である。なお、本実施例の工程１〜４は実施例１と同様であるため、その説明を省略する。
−工程５−
本工程では、電解めっきにより、Ｃｕ−Ｍｎ合金層２６が形成された基板上に、配線溝部２０を充填するようにＣｕ層３４（第１の銅層）を形成する。ここで、Ｃｕ層３４は、電解めっきにより形成する。このときの電解めっきは、電流密度を、例えば４９．７ｍＡ／ｃｍ２に設定して行なう。そして、Ｃｕ層３４表面から、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を導入する。図１１Ｇ及び図１１Ｈは、実施例３の工程５により形成された半導体装置を示した断面図である。
本工程における酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）の導入は、例えば、以下の方法が採用可能である。
１．Ｃｕ層３４の表面を、ＣＯ、ＣＯ２、Ｏ２、Ｎ２、ＮＯ２等のガスに晒した状態で、或いは、大気（空気）中で、熱処理を行い、例えば表面より１００ｎｍ程度の深さに、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を導入する。
２．イオン注入法により、Ｃｕの表面に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）のイオンを打ち込み、例えば表面より１００ｎｍ程度の深さに、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）を導入する。
このような方法を用いて、Ｃｕ層３４の表層部分に、酸素（Ｏ）、炭素（Ｃ）又は窒素（Ｎ）が導入された高濃度領域３４Ｍを形成する。
−工程６−
本工程では、図１２Ｉに示すように、実施例１と同様の方法で、高濃度領域３４Ｍが形成された基板に熱処理を施す。
−工程７−
本工程では、図１２Ｊに示すように、実施例１と同様の方法で、Ｃｕ層３４のうち、高濃度領域３４ＭをＣＭＰにて除去する。
実施例１〜３では、酸素（Ｏ），炭素（Ｃ），窒素（Ｎ）が偏析する部分にＭｎも同様に多く偏析するという現象を利用して、Ｃｕ配線部のＭｎ原子を効率良く排出させることが可能である。
なお、実施例１〜３により形成された配線部３０Ａ，３２Ａ，３４Ａに残存するＭｎ原子の濃度は、いずれの場合も、従来の方法でＣｕ配線部を形成した場合と比べて、２０〜３０％程度になる。例えば、従来の方法では、配線部におけるＭｎ原子の濃度は４．１Ｅ×１０２１ａｔｍｓ／ｃｍ３程度であるが、本実施例では、１．０Ｅ×１０２１ａｔｍｓ／ｃｍ３程度に減少する。
なお、本明細書では、配線溝とビアホールへのＣｕ埋め込みを１回のＣＭＰ工程で行う所謂デュアルダマシン法を例に説明したが、ビアホールへのＣｕ埋め込みと配線溝へのＣｕ埋め込みを、それぞれ別々のＣＭＰ工程で行うシングルダマシン法に適用することも可能である。
本発明による半導体装置の製造方法は、Ｃｕ拡散バリア膜を形成するためにＣｕ中に添加した金属を、Ｃｕ配線中から効率的に除去することが可能である。そのため、高速な信号伝送を行うＬＳＩの製造方法として極めて有効である。

Claims (16)

  1. 基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に開口部を形成する工程と、
    前記開口部の内面を覆うように、マンガンと銅を含む合金層を形成する工程と、
    前記合金層上に、銅を主成分とする材料からなる第１の銅層を、前記開口部を埋めるように形成する工程と、
    前記第１の銅層上に、銅を主成分とする材料からなり、且つ、酸素、炭素又は窒素のいずれかの濃度が前記第１の銅層よりも高い第２の銅層を形成する工程と、
    前記第２の銅層が形成された基板を加熱して、前記第２の銅層中の前記マンガンの濃度を前記第１の銅層中の前記マンガンの濃度より高くする工程と、
    前記加熱工程の後に、前記第２の銅層を除去する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１の銅層が、前記合金層をシード層とした電解めっきにより形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の銅層及び前記第２の銅層が電解めっきにより形成され、
    前記第２の銅層の形成は、電解めっきの電流密度が、前記第１の銅層の形成における電解めっきの電流密度よりも低い条件で行われる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第２の銅層が、銅の有機化合物を使用した化学気相堆積により形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第２の銅層が、ヘキサフルオロアセチルアセトネート銅を原料とした化学気相堆積により形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第２の銅層がスパッタリングにより形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記スパッタリングを、酸素、炭素又は窒素を含んだガスを導入した状態で行う
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記層間絶縁膜にはシリコン及び酸素が含まれ、
    前記基板を加熱する工程において、前記開口部内にＭｎＳｉXＯYを主成分とするバリア膜が形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記基板を加熱する工程において、前記基板を２５０℃以上４００℃以下の温度で加熱する
    ことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記基板を加熱する工程において、前記基板を、水素ガス、窒素ガス又はアルゴンガスの雰囲気中で加熱する
    ことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記合金層が、スパッタリングにより形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記合金層が、０．１〜１０原子％のマンガンを含んでいる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記開口部が、配線上に形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 前記配線が銅を主成分とする材料からなり、前記合金層を形成する前に、前記配線の表面酸化物を除去する
    ことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記配線と前記層間絶縁膜との間に、タンタル或いは窒化タンタルを主成分とする材料からなるバリア膜が形成されている
    ことを特徴とする請求項１３に記載の半導体装置の製造方法。
  16. 基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に開口部を形成する工程と、
    前記開口部の内面を覆うように、マンガンと銅を含む合金層を形成する工程と、
    前記合金層上に、銅を主成分とする材料からなる第１の銅層を、前記開口部を埋めるように形成する工程と、
    前記第１の銅層に酸素、炭素又は窒素のイオンを注入し、前記第１の銅層に注入層を形成する工程と、
    前記注入層を形成する工程の後、前記第１の銅層が形成された基板を加熱して、前記注入層中の前記マンガンの濃度を前記第１の銅層中の前記マンガンの濃度より高くする工程と、
    前記加熱工程の後、前記注入層を除去する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2009508757A 2007-03-27 2007-03-27 半導体装置の製造方法 Expired - Fee Related JP5141683B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056368 WO2008126206A1 (ja) 2007-03-27 2007-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008126206A1 JPWO2008126206A1 (ja) 2010-07-22
JP5141683B2 true JP5141683B2 (ja) 2013-02-13

Family

ID=39863389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009508757A Expired - Fee Related JP5141683B2 (ja) 2007-03-27 2007-03-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8003518B2 (ja)
JP (1) JP5141683B2 (ja)
WO (1) WO2008126206A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343417B2 (ja) * 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2010080606A (ja) * 2008-09-25 2010-04-08 Rohm Co Ltd 半導体装置の製造方法
US8852674B2 (en) 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8492897B2 (en) * 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
TWI633624B (zh) * 2011-12-01 2018-08-21 應用材料股份有限公司 用於銅阻障層應用之摻雜的氮化鉭
KR20150031239A (ko) * 2012-06-18 2015-03-23 도쿄엘렉트론가부시키가이샤 망간 함유막의 형성 방법
JP5972317B2 (ja) * 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
US10453740B2 (en) * 2017-06-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure without barrier layer on bottom surface of via
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11069526B2 (en) 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US11270911B2 (en) 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294922A (ja) * 2005-04-12 2006-10-26 Renesas Technology Corp 半導体装置の製造方法
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2008135569A (ja) * 2006-11-28 2008-06-12 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6265305B1 (en) * 1999-10-01 2001-07-24 United Microelectronics Corp. Method of preventing corrosion of a titanium layer in a semiconductor wafer
JP3992654B2 (ja) * 2003-06-26 2007-10-17 沖電気工業株式会社 半導体装置の製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294922A (ja) * 2005-04-12 2006-10-26 Renesas Technology Corp 半導体装置の製造方法
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2008135569A (ja) * 2006-11-28 2008-06-12 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US8003518B2 (en) 2011-08-23
WO2008126206A1 (ja) 2008-10-23
US20100009530A1 (en) 2010-01-14
JPWO2008126206A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
JP5141683B2 (ja) 半導体装置の製造方法
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
US7507666B2 (en) Manufacture method for semiconductor device having concave portions filled with conductor containing Cu as its main composition
JP4236201B2 (ja) 半導体装置の製造方法
US7846833B2 (en) Manufacture method for semiconductor device suitable for forming wirings by damascene method and semiconductor device
US7220674B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
KR20190050869A (ko) 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
US8106512B2 (en) Low resistance high reliability contact via and metal line structure for semiconductor device
US10373910B2 (en) Metal alloy capping layers for metallic interconnect structures
TWI374482B (ja)
JP5481989B2 (ja) 半導体装置の製造方法
JP5582727B2 (ja) 半導体装置の製造方法及び半導体装置
US10128147B2 (en) Interconnect structure
US20100244256A1 (en) Semiconductor device and manufacturing method thereof
JP2009278000A (ja) 半導体装置及び半導体装置の製造方法
US9543199B2 (en) Long-term heat treated integrated circuit arrangements and methods for producing the same
US7524749B2 (en) Metallization method of semiconductor device
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
JP2010003906A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5141683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees