JP2006294922A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 銅配線のＥＭ耐性とＳＭ耐性を、ともに向上させる。
【解決手段】 不純物を含む銅めっき膜をシリコン基板１の上に成膜した後、銅めっき膜を結晶成長させて、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜９ｃを形成する。次に、第一銅膜９ｃより不純物濃度が高い第二銅膜１０を第一銅膜９ｃの上に形成し、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させて、第一銅膜９ｃの結晶粒界に偏析する不純物濃度を高める。
このように形成することにより、第一銅膜９ｃの結晶粒の粒径は十分に大きくなる。これにより、結晶粒界における拡散パスを減少させ、ＥＭ耐性を向上させることができる。また、第一銅膜９ｃに発生するボイドの移動を抑え、ＳＭ耐性を向上させることができる。
【選択図】 図４

Description

本発明は半導体装置の製造方法に関し、特に銅配線を用いた半導体装置の製造方法に関する。

半導体装置の高速化および信頼性向上のため、金属配線の材料として銅が用いられるようになってきた。
銅はドライエッチングによる加工が困難であることから、一般に銅配線はダマシン法と呼ばれる方法により形成される。

上記のダマシン法による銅配線形成法について以下に簡単に説明する。
まず、基板上に成膜した層間絶縁膜にトレンチ（溝）を形成する。次に、トレンチの内面を被覆するようにバリアメタル膜および銅シード膜を順次形成する。次に、トレンチを埋め込むように、めっき法により銅めっき膜を形成する。さらに、その銅めっき膜を熱処理により結晶成長させる。その後、トレンチの外部に形成した銅めっき膜、銅シード膜、およびバリアメタル膜を化学機械研磨により除去する（例えば、特許文献１参照）。

上記めっき法により銅めっき膜を形成する際には、めっき液の添加剤に含まれる不純物が銅めっき膜に取り込まれる。この不純物は結晶成長後に銅めっき膜の粒界に偏析し、銅めっき膜の内部に発生するボイドの移動を抑制するため、ＳＭ（ストレスマイグレーション）耐性の向上に寄与する。

特開２０００−１８３０６４号公報

上記従来の半導体装置の製造方法において、ＳＭ耐性向上を目的として銅めっき膜に取り込まれる不純物濃度を高くすると、銅めっき膜の結晶成長を阻害し、結晶の粒径が十分に大きくならない。そうすると、銅めっき膜の結晶粒界における拡散パスが増えてＥＭ（エレクトロマイグレーション）耐性が劣化してしまうという問題があった。
すなわち、ＳＭ耐性向上と、ＥＭ耐性向上はトレードオフの関係にあり、両立させることが困難であった。

本発明は上記課題を解決するためになされたもので、銅配線の形成において銅めっき膜の結晶成長を促進させてＥＭ耐性を向上させ、且つ、銅めっき膜の粒界に偏析する不純物濃度を高くしてＳＭ耐性を向上させるようにした半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、複数の銅結晶粒とそれらの粒界に分布する不純物とで構成された第一銅膜を基板上に形成する工程と、前記第一銅膜の不純物濃度を高める工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、銅配線の形成において銅膜の結晶成長を促進させてＥＭ耐性を向上させ、且つ、銅膜の粒界に偏析する不純物濃度を高くしてＳＭ耐性を向上させるようにした半導体装置の製造方法を得ることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
図１〜図５は、本実施の形態に係る半導体装置の製造方法を示す工程断面図である。
図１に示すように、本実施の形態で形成する半導体装置は、シリコン基板１の主面上に形成される。まず、シリコン基板１の主面上にトランジスタなどの素子（図示しない）を形成する。次に、その上に、全面に下部絶縁膜２を形成する。ここで、最終的に形成される銅配線の配線幅が小さい微細配線領域を領域Ａとする。また、最終的に形成される銅配線の配線幅が、領域Ａで形成される銅配線よりも相対的に大きい領域を領域Ｂとする。
次に、領域Ａの下部絶縁膜２の表面に埋め込み型の下部配線３ａを形成し、領域Ｂの下部絶縁膜２の表面に埋め込み型の下部配線３ｂを形成する。

次に、下部絶縁膜２、下部配線３ａ、および下部配線３ｂの上にライナー膜４を形成する。さらにライナー膜４の上に層間絶縁膜５を形成する。
次に、層間絶縁膜５およびライナー膜４を選択的にエッチングして、下部配線３ａの上の内側位置にトレンチ６ａを形成し、下部配線３ｂの上の内側位置にトレンチ６ｂを形成する。

次に、トレンチ６ａ、６ｂの内面に、バリアメタル膜７および銅シード膜８を順次形成する。例えば、これらの膜を化学気相成長法やスパッタ法などにより形成する。また、バリアメタル膜７としては、Ta、TaN、Ti、TiN、Wなどの膜を形成する。

次に、図２に示すように、トレンチ６ａ、６ｂを埋め込むように、低濃度の不純物を含む銅めっき膜９を、電解めっき法により成膜する。
このとき、領域Ａの銅めっき膜９は、オーバーグロース（局所的に膜厚が厚くなること）により、中央部の膜厚が端部付近よりも相対的に厚く形成されている。これに対して領域Ｂの銅めっき膜９は、ほぼ平坦に成膜されている。

上述した電解めっき法は、めっき液をめっき槽に入れて攪拌しながらシリコン基板１（ウェハ）をめっき液に浸し、シリコン基板１の主面にめっき液を供給して銅膜を形成する方法である。めっき液は、硫酸銅を主成分とし、硫酸、塩酸の他に、数種類の添加剤を加えた混合液である。添加剤は、S（硫黄）、O（酸素）、C（炭素）、H（水素）などの不純物を含んでいる。このため上述した銅めっき膜９の膜中には、S、O、C、H、Clなどの不純物が取り込まれる。このとき銅めっき膜９の不純物濃度は、Sが１〜１０ppm、Cが１〜２５ppm、Clが５〜２５ppm程度の低濃度である。

上述した電解めっき法で用いるめっき液の添加剤について説明する。このめっき液に含まれる添加剤は、アクセラレーター、サプレッサー、レベラーの三種類である。
アクセラレーターは光沢剤とも呼ばれ、例えばメルカプド、ジスルフィド等を含有する有機硫黄化合物からなる。この添加剤は、めっき面全体に吸着して光沢、埋め込み性を改善することができる。
サプレッサーは抑制剤とも呼ばれ、例えばポリエチレングリコール、ポリプロピレングリコール等のグリコールを含有するポリオールエーテルからなる。この添加剤は、めっき面全体に吸着し、均一電着性を確保することができる。
レベラーは平滑剤とも呼ばれ、例えばアミン等を含む含窒素有機化合物からなる。この添加剤は、電界が生じたときにカソード反応の電界強度の大きい部分に付着して析出反応を抑制し、オーバーグロースを低減することができる。

次に、銅めっき膜９を結晶成長させる。この結晶成長は、窒素または水素などの雰囲気中で１００〜４５０℃程度の温度で熱処理することにより実現する。この結果、銅めっき膜９は、複数の銅結晶粒が相互に結合し、それらの粒界に不純物が偏析した第一銅膜９ｃとなる。
このようにして、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜９ｃをシリコン基板１の上に形成する。これにより、第一銅膜９ｃの比抵抗を小さくし、膜質を安定させることができる。

また、前述したように、銅めっき膜９は低濃度の不純物を含むように形成したものである。従って、銅めっき膜９を結晶成長させる段階では、不純物に阻害されることなく結晶成長が促進される。これにより、第一銅膜９ｃの結晶粒の粒径は、高濃度の不純物を含む銅膜を結晶成長させた場合よりも大きくなる。

次に、第一銅膜９ｃの不純物濃度を高める工程として、以下の第一の処理および第二の処理を行う。
まず、第一の処理として、図３に示すように、第一銅膜９ｃより不純物濃度が高い第二銅膜１０を第一銅膜９ｃの上に形成する処理を行う。引き続き、第二の処理として、図４に示すように、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させる処理を行う。

上述の第一の処理について説明する。例えば、第一銅膜９ｃの上に、第二銅膜１０を電解めっき法により形成する。この場合、銅めっき膜９を形成する工程よりも、めっき槽中のシリコン基板１（ウェハ）の回転数を大きくして、シリコン基板１の主面へのめっき液の供給量を増加させて行うようにする。または、銅めっき膜９を形成する工程よりも、めっき槽中のめっき液を強攪拌して行っても良い。または、銅めっき膜９を形成する工程よりも、めっき液中を流れる電流値を減少させて行っても良い。または、銅めっき膜９を形成する工程よりも、めっき液に添加する添加剤（レベラー）の濃度を上げて行っても良い。
このようにして、不純物濃度を第一銅膜９ｃより相対的に高くした第二銅膜１０を形成する。このとき第二銅膜１０の不純物濃度は、Sが１０〜１００ppm、Cが２５〜１５０ppm、Clが２５〜２００ppm程度であり、第一銅膜９ｃ（銅めっき膜９）と比較して高濃度である。

次に、上述の第二の処理について説明する。例えば、窒素または水素などの雰囲気中で、シリコン基板１を１００〜４５０℃の範囲の温度で熱処理する。好ましくは、２００〜４５０℃の範囲の温度で熱処理する。これにより第二銅膜１０に含まれる不純物が第一銅膜９ｃへ拡散し、第一銅膜９ｃの不純物濃度を高めることができる。
このとき、第二銅膜１０から第一銅膜９ｃへ拡散した不純物は、第一銅膜９ｃの結晶粒の粒界に偏析する。従って、第一銅膜９ｃの不純物濃度を高める工程を行わない場合と比較して、第一銅膜９ｃの結晶粒の粒界に偏析する不純物濃度が高められている。

第一銅膜９ｃの不純物濃度を高める工程を、上記第一の処理および第二の処理により行うことにより、簡易な方法で第一銅膜９ｃの結晶粒の粒界に偏析する不純物濃度を高めることができる。

ここで、前述したように、領域Ａの銅めっき膜９はオーバーグロースにより、中央部の膜厚が端部付近よりも相対的に厚く形成されていた。このため領域Ａの中央部では、不純物が第二銅膜１０からトレンチ６ａ内部の第一銅膜９ｃに十分に拡散しない。これに対して領域Ｂの第一銅膜９ｃの膜厚は領域Ａの第一銅膜９ｃの膜厚よりも全体的に薄く平坦に形成され、膜厚のばらつきは小さい。従って領域Ｂでは、不純物は第二銅膜１０からトレンチ６ｂ内部の第一銅膜９ｃに均一かつ十分に拡散する。
これにより、領域Ａのトレンチ６ａ内部の第一銅膜９ｃと比較して、領域Ｂのトレンチ６ｂ内部の第一銅膜９ｃの不純物濃度を均一かつ十分に高めることができる。

次に、図４に示したバリアメタル膜７、銅シード膜８、第一銅膜９ｃおよび第二銅膜１０を化学機械研磨（Chemical Mechanical Polishing；以下「ＣＭＰ」という）により研磨して、これらの膜厚を減少させるように加工する。この結果、図５に示すように、領域Ａにバリアメタル膜７ａ、銅シード膜８ａ、および第一銅膜９ａからなる銅配線１２ａが形成され、領域Ｂにバリアメタル膜７ｂ、銅シード膜８ｂ、および第一銅膜９ｂからなる銅配線１２ｂが形成される。
このとき、銅配線１２ａの幅は、銅配線１２ｂの幅よりも相対的に小さくなっている。

本実施の形態では、第一銅膜９ｃの不純物濃度を高める工程の後に、第一銅膜９ｃをＣＭＰにより研磨加工して銅配線１２ａ、１２ｂを形成した。このように形成することにより、不純物濃度を高めた第一銅膜９ａ、９ｂを簡易な方法で、自己整合的に形成することができる。

図６（ａ）は、本実施の形態の製造方法により形成した第一銅膜９ａの平面図である。また、図６（ｂ）および図６（ｃ）は、従来の製造方法により形成した場合の第一銅膜９ａの平面図である。図６（ａ）〜（ｃ）は、銅膜を結晶成長させた後の銅膜の結晶粒と、結晶粒の粒界に偏析した不純物濃度とを示したものである。これらの図において、結晶粒の粒界Ｃにより仕切られた個々の部分が、それぞれの銅膜の結晶粒を示している。また、粒界Ｃの線分の太さが、結晶粒の粒界に偏析する不純物の不純物濃度を示している。
図６（ｂ）および図６（ｃ）に示した第一銅膜９ａは、本実施の形態における第二銅膜１０を用いた不純物濃度を高める工程を行っていない。この場合、第一銅膜９ａの結晶粒の粒径と、第一銅膜９ａの結晶粒の粒界に偏析する不純物濃度は、めっき形成時に銅めっき膜９に取り込まれた不純物濃度により決定される。
めっき形成時に銅めっき膜９に取り込まれた不純物濃度が低い場合、図６（ｂ）に示すように、第一銅膜９ａの結晶粒の粒径は大きく、結晶粒の粒界に偏析する不純物濃度は低くなる。めっき形成時に銅めっき膜９に取り込まれた不純物濃度が高い場合、図６（ｃ）に示すように、第一銅膜９ａの結晶粒の粒径は小さく、結晶粒の粒界に偏析する不純物濃度は高くなる。

ここで、銅膜の結晶粒の粒径と、エレクトロマイグレーション耐性（以下、「ＥＭ耐性」という）の関係について説明する。上記粒径が小さくなると、銅膜の結晶粒界における拡散パスが増加するため、ＥＭ耐性は劣化する。逆に、上記粒径が大きくなるに従い、上記拡散パスが減少してＥＭ耐性は向上する。
また、上記銅膜の結晶粒界に偏析する不純物濃度とストレスマイグレーション耐性（以下「ＳＭ耐性」という）の関係について説明する。上記不純物濃度が低くなると、銅膜に発生するボイドの移動を抑制できなくなるため、ＳＭ耐性が劣化する。逆に、上記不純物濃度が高くなるに従い、上記ボイドの移動を抑制できるようになるため、ＳＭ耐性が向上する。
すなわち、図６（ａ）〜（ｃ）に示した第一銅膜９ａの結晶粒の粒径が大きくなるに従いＥＭ耐性が向上し、第一銅膜９ａの結晶粒の粒界に偏析する不純物濃度が高くなるに従いＳＭ耐性が向上する。

従来の製造方法により形成した図６（ｂ）の第一銅膜９ａは、粒界Ｃに偏析する不純物濃度は低い。この場合、図６（ａ）に示した第一銅膜９ａと比較してＳＭ耐性が劣る。
また、従来の製造方法により形成した図６（ｃ）の第一銅膜９ａは、結晶粒の粒径が小さい。この場合、図６（ａ）に示した銅膜９ａと比較してＥＭ耐性が劣る。
これに対して、本実施の形態の製造方法により形成した図６（ａ）に示す第一銅膜９ａは、図２に示したように、低不純物濃度の銅めっき膜９を形成し、結晶成長させたものである。このため、結晶成長段階で、不純物により結晶成長が阻害されることなく進むので、結晶粒の粒径は大きい。従ってＥＭ耐性を向上させることができる。さらに第一銅膜９ａは、図４に示したように、結晶成長後に不純物濃度を高めたものである。このため、第一銅膜９ａの結晶粒の粒界に偏析する不純物濃度は高い。従ってＳＭ耐性を向上させることができる。

前述した通り、本実施の形態で説明した半導体装置の製造方法では、シリコン基板１の上に、配線幅の小さい銅配線１２ａと、配線幅の大きい銅配線１２ｂを形成するようにした。銅配線１２ｂは、銅配線１２ａよりも配線幅が大きいため、配線上に層間絶縁膜などを形成するプロセスで発生する膜応力が相対的に大きくなる。このため、銅配線１２ｂは、銅配線１２ａと比較してＳＭ耐性が劣化しやすい。
しかし、前述したように、領域Ａの第一銅膜９ｃと比較して、領域Ｂの第一銅膜９ｃの不純物濃度を均一かつ十分に高めるようにした（図４参照）。これにより、領域Ｂの銅配線１２ｂのように、特に線幅が大きい銅配線のＳＭ耐性を効率的に向上させることができる。

以上説明したように、本実施の形態に係る半導体装置の製造方法は、まず、複数の銅結晶粒とそれらの粒界に分布する不純物とで構成された第一銅膜９ｃをシリコン基板１の上に形成するようにした。
次に、第一銅膜９ｃの不純物濃度を高めるようにした。この方法として、第一銅膜９ｃより不純物濃度が高い第二銅膜１０を第一銅膜９ｃの上に形成し、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させるようにした。
さらに、バリアメタル膜７、銅シード膜８、第一銅膜９ｃおよび第二銅膜１０を加工して、領域Ａにバリアメタル膜７ａ、銅シード膜８ａ、および第一銅膜９ａからなる銅配線１２ａを形成し、領域Ｂにバリアメタル膜７ｂ、銅シード膜８ｂ、および第一銅膜９ｂからなる銅配線１２ｂを形成するようにした。

このように形成することにより、第一銅膜９ａ、９ｂの結晶粒界での拡散パスを低減でき、ＥＭ耐性を向上させることができる。また、第一銅膜９ａ、９ｂの中に発生するボイドが移動するのを抑制することができ、ＳＭ耐性を向上させることができる。
以上より、銅配線のＥＭ耐性およびＳＭ耐性をともに向上させるようにした半導体装置の製造方法を得ることができる。

実施の形態２．
図７〜図９は、本実施の形態に係る半導体装置の製造方法を示す工程断面図である。
まず、実施の形態１と同一の方法により、シリコン基板１の主面上にトランジスタなどの素子を形成した後、第一銅膜９ｃをシリコン基板１の上に形成するまでの工程（図１および図２参照）を行う。

次に、図７に示すように、第一銅膜９ｃの表面に不純物をイオン注入して、第一銅膜９ｃの表面に不純物層１１を形成する。例えば、第一銅膜９ｃの表面に、S、O、C、H、Clなどの不純物のイオンを単独に、または複数組み合わせてイオン注入する。
これにより、第一銅膜９ｃ表面の不純物濃度の分布ばらつきを、実施の形態１で示した第二銅膜１０の不純物濃度の分布ばらつきよりも小さくすることができる。

次に、図７に示した不純物層１１に含まれる不純物を第一銅膜９ｃに拡散させて、図８に示すように、第一銅膜９ｃの不純物濃度を高める。例えば、実施の形態１で示した、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させる工程（図４参照）の熱処理と同様にして行う。

このようにして、第一銅膜９ｃの不純物濃度を高める工程を、第一銅膜９ｃの表面に不純物を注入して不純物層１１を形成し、不純物層１１に含まれる不純物を第一銅膜９ｃに拡散させることにより行う。
前述したように、第一銅膜９ｃ表面の不純物濃度の分布ばらつきを、実施の形態１で形成した第二銅膜１０の不純物濃度の分布ばらつきよりも小さくするようにした。これにより、不純物濃度を高めた後の第一銅膜９ｃの不純物濃度の分布ばらつきを、実施の形態１で示した方法よりも小さくすることができる。
従って、実施の形態１の効果に加えて、ＳＭ耐性を均一性良く向上させることができる。

次に、図８に示したバリアメタル膜７、銅シード膜８、第一銅膜９ｃおよび不純物層１１をＣＭＰにより加工する。この結果、図９に示すように、領域Ａにバリアメタル膜７ａ、銅シード膜８ａ、および第一銅膜９ａからなる銅配線１２ａが形成され、領域Ｂにバリアメタル膜７ｂ、銅シード膜８ｂ、および第一銅膜９ｂからなる銅配線１２ｂが形成される。
その他の構成については、実施の形態１と同様であるので、説明を省略する。

以上説明したように、本実施の形態に係る半導体装置の製造方法は、第一銅膜９ｃの不純物濃度を高める工程を、第一銅膜９ｃの表面に不純物を注入して不純物層１１を形成し、不純物層１１に含まれる不純物を第一銅膜９ｃに拡散させることにより行うようにした。

このように形成することにより、実施の形態１の効果に加えて、ＳＭ耐性を均一性良く向上させることができる。

実施の形態３．
図１０〜図１３は、本実施の形態に係る半導体装置の製造方法を示す工程断面図である。
まず、実施の形態１と同一の方法により、シリコン基板１の主面上にトランジスタなどの素子を形成した後、第一銅膜９ｃをシリコン基板１の上に形成するまでの工程（図１および図２参照）を行う。

次に、図２に示したバリアメタル膜７、銅シード膜８、および第一銅膜９をＣＭＰにより加工する。この結果、外観上、図５に示すものと同様の構造が形成される。すなわち、領域Ａにバリアメタル膜７ａ、銅シード膜８ａ、および第一銅膜９ａからなる銅配線１２ａが形成され、領域Ｂにバリアメタル膜７ｂ、銅シード膜８ｂ、および第一銅膜９ｂからなる銅配線１２ｂが形成される。
なお、実施の形態１で示した第一銅膜９ｃの不純物濃度を高める工程（図３および図４参照）は、なされていない。

次に、図５に示した層間絶縁膜５の露出した部分のみを覆うようにして、図１０に示すように、レジストパターン１３をリソグラフィにより形成する。

次に、図１１に示すように、レジストパターン１３をマスクとして銅配線１２ａ、１２ｂの表面に不純物をイオン注入して、第一銅膜９ａ、９ｂの表面に不純物層１４を形成する。例えば、銅配線１２ａ、１２ｂの表面に、S、O、C、H、Clなどの不純物のイオンを単独に、または複数組み合わせてイオン注入する。
上記イオン注入は、銅配線１２ａおよび銅配線１２ｂを形成した後に行うようにした。このため、第一銅膜９ａの表面に形成される不純物層１４の深さと、第一銅膜９ｂの表面に形成される不純物層１４の深さは同等となっている。

また、上記イオン注入は、レジストパターン１３をマスクとして行うようにした。これにより、層間絶縁膜５に不純物が注入されるのを防ぐことができる。従って、隣接する銅配線間の層間絶縁膜５の絶縁耐性が、不純物により劣化するのを抑制することができる。

次に、図１２に示すように、レジストパターン１３（図１１参照）を除去する。
次に、図１３に示すように、不純物層１４に含まれる不純物を第一銅膜９ａ、９ｂに拡散させて、第一銅膜９ａ、９ｂの不純物濃度を高める。例えば、実施の形態１で示した、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させる工程（図４参照）の熱処理と同様にして行う。
その他の構成については、実施の形態１と同様であるので、説明を省略する。

前述したように、第一銅膜９ａの表面に形成される不純物層１４の深さと、第一銅膜９ｂの表面に形成される不純物層１４の深さが同等となっていた（図１１参照）。
これにより、第一銅膜９ａの結晶粒界に偏析する不純物濃度と、第一銅膜９ｂの結晶粒界に偏析する不純物濃度とを同等とすることができる。従って、最終的に形成される配線の線幅によらず、ＳＭ耐性を均一性良く向上させることができる。

以上説明したように、本実施の形態に係る半導体装置の製造方法は、まず、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜９ｃをシリコン基板１の上に形成するようにした。次に、バリアメタル膜７、銅シード膜８、および第一銅膜９ｃを加工して、領域Ａにバリアメタル膜７ａ、銅シード膜８ａ、および第一銅膜９ａからなる銅配線１２ａを形成し、領域Ｂにバリアメタル膜７ｂ、銅シード膜８ｂ、および第一銅膜９ｂからなる銅配線１２ｂを形成するようにした。
さらに、銅配線１２ａの表面に不純物を注入して、第一銅膜９ａ、９ｂの表面に不純物層１４を形成するようにした。そして、不純物層１４に含まれる不純物を第一銅膜９ａ、９ｂに拡散させて、第一銅膜９ａ、９ｂの不純物濃度を高めるようにした。

このように形成することにより、実施の形態１および２で示した効果に加えて、最終的に形成される配線の線幅によらず、ＳＭ耐性を均一性良く向上させることができる。

本発明の実施の形態１に係る半導体装置の製造方法を示す図。 本発明の実施の形態１に係る半導体装置の製造方法を示す図。 本発明の実施の形態１に係る半導体装置の製造方法を示す図。 本発明の実施の形態１に係る半導体装置の製造方法を示す図。 本発明の実施の形態１に係る半導体装置の製造方法を示す図。 銅膜の結晶粒の粒径、結晶粒の粒界に偏析する不純物濃度を示す図。 本発明の実施の形態２に係る半導体装置の製造方法を示す図。 本発明の実施の形態２に係る半導体装置の製造方法を示す図。 本発明の実施の形態２に係る半導体装置の製造方法を示す図。 本発明の実施の形態３に係る半導体装置の製造方法を示す図。 本発明の実施の形態３に係る半導体装置の製造方法を示す図。 本発明の実施の形態３に係る半導体装置の製造方法を示す図。 本発明の実施の形態３に係る半導体装置の製造方法を示す図。

符号の説明

１ シリコン基板、２ 下部絶縁膜、３ａ、３ｂ 下部配線、５ 層間絶縁膜、７ バリアメタル膜、８ 銅シード膜、９ａ、９ｂ、９ｃ 第一銅膜、１０ 第二銅膜、１１ 不純物層、１２ａ、１２ｂ 銅配線。

Claims (6)

1. 複数の銅結晶粒とそれらの粒界に分布する不純物とで構成された第一銅膜を基板上に形成する工程と、
   前記第一銅膜の不純物濃度を高める工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記第一銅膜を形成する工程を、不純物を含む銅めっき膜を基板上に成膜した後、前記銅めっき膜を結晶成長させることにより形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第一銅膜の不純物濃度を高める工程を、前記第一銅膜より不純物濃度が高い第二銅膜を前記第一銅膜の上に形成し、前記第二銅膜に含まれる不純物を前記第一銅膜に拡散させることにより行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記第一銅膜の不純物濃度を高める工程を、前記第一銅膜の表面に不純物を注入して不純物層を形成し、前記不純物層に含まれる不純物を前記第一銅膜に拡散させることにより行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
5. 前記第一銅膜の不純物濃度を高める工程の後に、前記第一銅膜を加工して銅配線を形成し、前記加工は前記第一銅膜の膜厚を減少させる工程であることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
6. 前記第一銅膜を形成する工程の後、前記第一銅膜の不純物濃度を高める工程の前に、前記第一銅膜を加工して銅配線を形成し、前記加工は前記第一銅膜の膜厚を減少させる工程であることを特徴とする請求項１、２、又は４のいずれかに記載の半導体装置の製造方法。

Images