CN105448809B - 铜互连结构的形成方法 - Google Patents

Abstract

一种铜互连结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；在所述介质层中形成孔槽结构；在所述孔槽结构的底部和侧壁形成铜锰层；在所述铜锰层上形成填充满所述孔槽结构的铜层。所述形成方法在介质层中形成孔槽结构之后，继续在所述孔槽结构的底部和侧壁形成铜锰层，然后在铜锰层上形成填充满所述孔槽结构的铜层，防止铜互连结构中出现空隙，提高铜互连结构的质量，并降低铜互连结构的形成工艺难度。

Description

铜互连结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种铜互连结构的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求。随着工艺尺寸减小，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。

铜金属层或铜薄膜的形成方法包括：物理气相沉积(PVD)、化学气相沉积(CVD)和电镀法。由于电镀法成本较低且沉积速度较快，所以成为铜互连工艺中的主流方法。

一般铜电镀过程是将半导体基底作为镀件连接至电源负极，将镀材金属铜连接至电源正极，并使所述半导体基底接触电镀溶液，利用电源正负极之间的电位差使电流从镀材金属流向半导体基底，从而使电镀溶液中的铜离子还原沉积至半导体基底上，而连接于电源正极的镀材金属铜则发生氧化电解，形成铜离子进入电镀溶液中，使得电镀溶液中铜离子的浓度维持平衡。

在电镀过程中，金属铜的沉积速率与电场强度成正比，电源的输出功率越高，半导体基底上的电场强度也就越大，金属铜的电镀速率也就越快。因此，在实际生产中，往往通过控制电源的输出功率或者电流来控制电镀速率。

在常规的电镀工艺过程中，由于电镀液中的促进剂分布不均匀，使得接触孔或沟槽上方的铜薄膜的厚度比其他部分的铜薄膜的厚度大。随着工艺水平的不断提高，器件的特征尺寸(critical dimension，CD)不断减小，接触孔和沟槽结构的宽度不断减小，其深宽比越来越大，在接触孔或沟槽结构内容易出现缺陷：即随着电镀过程的继续，铜薄膜提前封口，并没有完全填充，导致接触孔或沟槽结构内部形成空隙(void)缺陷，从而降低器件的可靠性。

发明内容

本发明解决的问题是提供一种铜互连结构的形成方法，以消除或减少空隙缺陷的形成，提高铜互连结构的可靠性。

为解决上述问题，本发明提供一种铜互连结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层中形成孔槽结构；

在所述孔槽结构的底部和侧壁形成铜锰层；

在所述铜锰层上形成填充满所述孔槽结构的铜层。

可选的，形成所述铜锰层包括：

采用溅镀方法形成锰掺杂的氮化铜层；

采用第一温度分解处理所述锰掺杂的氮化铜层，直至形成所述铜锰层。

可选的，所述第一温度的范围为200℃～400℃。

可选的，所述铜锰层的厚度范围为

可选的，采用原子层沉积工艺在所述孔槽结构内形成所述铜锰层。

可选的，在所述铜锰层上形成所述铜层包括：

采用原子层沉积工艺在所述铜锰层上形成氮化铜层；

采用第二温度分解处理所述氮化铜层，直至形成所述铜层。

可选的，所述形成方法还包括：至少重复一次形成所述氮化铜层和采用所述第二温度分解处理所述氮化铜层的步骤。

可选的，所述第二温度的范围为200℃～400℃。

可选的，在形成所述铜层之后，还包括采用电镀工艺在所述铜层上继续电镀沉积铜。

可选的，在采用所述电镀工艺之后，所述形成方法还包括进行平坦化工艺的步骤。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在介质层中形成孔槽结构之后，继续在所述孔槽结构的底部和侧壁形成铜锰层，然后在铜锰层上形成填充满所述孔槽结构的铜层，防止铜互连结构中出现空隙，提高铜互连结构的质量，并降低铜互连结构的形成工艺难度。

进一步，采用溅镀方法形成锰掺杂的氮化铜层，再采用第一温度分解处理所述锰掺杂的氮化铜层，直至形成所述铜锰层，由于不需要直接沉积铜，不仅降低了铜锰层的形成温度，而且铜锰层中，锰的含量易于控制。

进一步，采用原子层沉积工艺形成所述铜锰层，原子层沉积工艺形成的铜锰层与所述孔槽结构的底部和侧壁粘附作用更好，有利于后续铜层的形成，进一步提高铜互连结构的质量。

进一步，在所述铜锰层上形成铜层时，采用原子层沉积工艺在所述铜锰层上形成氮化铜层，采用第二温度分解处理所述氮化铜层，直至形成所述铜层，同样的，由于不需要直接沉积铜，可以降低工艺温度，并且由于不采用电镀工艺，能够减小电镀溶液对半导体结构的影响。

附图说明

图1至图5是本发明一实施例所提供的铜互连结构的形成方法各步骤对应剖面结构示意图；

图6至图11是本发明又一实施例所提供的铜互连结构的形成方法各步骤对应剖面结构示意图。

具体实施方式

现的铜互连结构通过电镀铜工艺形成，为了能够采用电镀工艺填充接触孔或者沟槽，现有方法通常需要在接触孔或者沟槽的内表面先形成一层铜籽晶层以增加接触孔或沟槽表面的导电性能，从而保证电镀工艺能够正常进行，所述铜籽晶层可以是单层结构，也可以是由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。但是，在工艺尺寸日益缩小的情况下，铜籽晶层的质量和厚度难以控制，增加了工艺难度，并且影响铜互连结构质量的稳定性。

为此，本发明提供一种新的铜互连结构的形成方法，所述形成方法在介质层中形成孔槽结构之后，在所述孔槽结构的底部和侧壁形成铜锰层，然后在铜锰层上形成填充满所述孔槽结构的铜层，从而降低铜互连结构的形成工艺难度，防止铜互连结构中出现空隙，提高铜互连结构的质量。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明一实施例提供一种铜互连结构的形成方法，请结合参考图1至图5。

请参考图1，提供半导体衬底(未示出)，在半导体衬底上形成介质层100，并在介质层100中形成沟槽101。

本实施例中，半导体衬底可以为：元素半导体，包括硅晶体或锗晶体，绝缘体上硅(Silicon On Insulator，SOI)结构或硅上外延层结构；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合。半导体衬底上可已形成有半导体元件，如晶体管(transistor)、电容器(capacitor)、整流器(rectifier)等。

本实施例中，介质层100的材料可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃或掺碳氧化硅。本实施例介质层100具体采用的是氧化硅(SiO2)为例进行说明。

本实施例中，沟槽101的形成方法可以是：在介质层100表面旋涂光刻胶(未示出)，并图案化所述光刻胶，然后再以所述光刻胶为掩模，采用等离子体刻蚀工艺对介质层100进行蚀刻，所述等离子刻蚀工艺选用等离子体刻蚀设备，具体在一定压强条件下，在刻蚀设备腔体内，设置一定的顶部射频功率和底部射频功率，并采用C₄F₈、CO、O₂和Ar的混合气体刻蚀介质层100，形成沟槽101。形成沟槽101之后还可以采用稀释氢氟酸(HF)进行清洗。随后可以灰化去除剩余的所述光刻胶。

图中虽未显示，但本实施例在沟槽101的内壁可以形成有阻挡层，阻挡层覆盖沟槽101的底部和侧壁，并同时部分覆盖在介质层100的表面上。阻挡层的材料可以是钽、氮化钽、钛、或氮化钛。阻挡层可以是单层结构也可以是叠层结构。阻挡层的形成方法可以为物理气相沉积(PVD)或化学气相沉积(CVD)。阻挡层的可以防止后续金属层中的金属原子向介质层100和半导体衬底中扩散。

需要说明的是，本实施例中，形成的是沟槽，后续在沟槽中填充铜，但是，在本发明的其它实施例中，也可以是形成接触孔，然后在接触孔中形成铜，即本发明适用于在孔槽结构中形成铜互连结构的场合，所述孔槽结构包括接触孔和沟槽的至少其中之一。

请参考图2，采用原子层沉积工艺在沟槽101的底部和侧壁形成铜锰(CuMn)层110。

原子层沉积工艺是一种可以将物质以单原子膜形式一层一层地镀在基底表面的方法。具体的，将铜金属和锰金属以气体脉冲的形式交替送入反应室中，当金属原子到达沉积基体表面(即沟槽101的底部和侧壁表面)，它们会在其表面化学吸附并发生表面反应，从而沉积到基体表面。相对于传统的沉积工艺而言，原子层沉积工艺在膜层的均匀性、阶梯覆盖率以及厚度控制等方面都具有明显的优势。

本实施例中，所形成的铜锰层110厚度范围可以为相比于其它合金层而言，铜锰层110能够改善最终形成的铜互连结构的电迁移问题，并且，当铜锰层110的厚度范围在时，最终形成的铜互连结构的电迁移问题和RC延迟问题处于较佳的平衡。

本实施例在形成铜锰层110之后，继续在铜锰层110上形成铜层130(请参考图4)，形成铜层130的过程请结合参考图3和图4。

请参考图3，采用原子层沉积工艺在铜锰层110上形成氮化铜层120。

本实施例采用原子层沉积工艺形成氮化铜层120，由于不必直接沉积铜层，因此可以较低工艺温度，而且由于是采用原子层沉积工艺形成的氮化铜层120，因此氮化铜层120的覆盖性能好，能够很好地附着在铜锰层110上，即原子层沉积工艺形成的铜锰层110与所述沟槽101的底部和侧壁粘附作用更好，有利于后续铜层的形成，进一步提高铜互连结构的质量。

请参考图4，采用第二温度分解处理氮化铜层120，直至氮化铜(Cu₃N)分解成铜，从而在铜锰层110上形成铜层130。

本实施例中，在形成氮化铜层120之后，接着采用第二温度分解处理氮化铜层120，氮化铜层120受热后直接分解为铜和氮气，因此，第二温度分解处理之后，氮化铜层120转换为铜层130。

并且进一步的，本实施例中，第二温度的范围可以为200℃～400℃。一方面，第二温度需要高于200℃，以保证氮化铜层120中的氮化铜分解；另一方面，第二温度低于400℃，以保证其它半导体结构不受影响，并且减小能耗，降低成本。此外，由于不需要采用电镀工艺直接沉积铜，不仅降低了铜锰层110的形成温度，而且铜锰层110中，锰的含量易于控制。

需要说明的是，本实施例中，当仅进行一次上述氮化铜层的形成和分解步骤之后，如果所形成的铜层厚度较薄，可以重复一次或者多次形成氮化铜层和采用第二温度分解处理氮化铜层的步骤，从而保证最终形成的铜层能够达到所需厚度。

现有方法中，通常在形成铜锰层之后，直接采用电镀方法形成铜层，但是由于电镀方法形成的铜层会同时在沟槽周边的介质层表面上迅速沉积，因此，经常导致介质层表面的铜层向沟槽开口处外伸(overhang)的现象，而一旦出现此现象，就容易导致沟槽提前封口，最终导致所形成的铜互连结构内部出现空隙，影响铜互连结构的质量。

而本实施例采取先用原子层沉积工艺形成的氮化铜层120，再用第二温度分解处理氮化铜层120的方法形成铜层130，不仅降低了形成铜层的工艺温度，降低了铜层130的形成工艺难度，更加重要的是，由于氮化铜层120采用原子层沉积工艺形成，原子层沉积工艺不易导致沟槽101开口处出现铜层外伸的现象，因此，即使是深宽比较大的沟槽，都不易导致所形成的氮化铜层120提前使沟槽封口，即不易导致在铜互连结构形成过程中出现空隙。

然而，也正是因为原子层沉积工艺的均匀性和覆盖性太好，因此，采用本实施例所提供的形成方法即使在多次进行氮化铜层120的形成和分解步骤之后，沟槽101仍然无法被完全填充，而是存在位于原来沟槽101顶部中间的开口(此开口仍为原来沟槽的一部分)。

因此，请参考图5，本实施例在采用分解氮化铜层120的方式形成铜层130之后，还可以在最后采用电镀工艺在所形成的铜层130上继续电镀沉积铜，从而保证最终形成的铜层140填充满整个沟槽101(请参考图1)，如图5所示。

需要说明的是，在本发明的其它实施例中，在进行足够次数的氮化铜层的形成和分解步骤之后，如果沟槽可以被直接填充满，则不必进行上述电镀工艺，此时由于不需要采用电镀工艺直接沉积铜，可以降低工艺温度，并且由于不采用电镀工艺，能够减小电镀溶液对半导体结构的影响。

在采用电镀工艺沉积铜填充满整个沟槽之后，本实施例还可以进行平坦化工艺的步骤。具体的，可以采用化学机械平坦化工艺对铜层140进行平坦化，以同时研磨去除覆盖在介质层100表面的铜以及部分所述阻挡层。原来沟槽内余留的铜构成了铜互连结构。

本实施例所提供的形成方法中，在介质层100中形成沟槽101之后，继续在所述沟槽101的底部和侧壁形成铜锰层110，然后在铜锰层110上形成填充满沟槽101的铜层140，防止铜互连结构中出现空隙，提高铜互连结构的质量，并降低铜互连结构的形成工艺难度。

本发明又一实施例还提供另一种铜互连结构的形成方法，请结合参考图6至图11。

请参考图6，提供半导体衬底(未示出)，在半导体衬底上形成介质层200，并在介质层200中形成沟槽201。

本实施例中，半导体衬底和介质层200的材料和性质可以参考前述实施例相应内容。

本实施例中，沟槽201的形成方法可以参考前述实施例相应内容。

与前述实施例相同的，图中虽未显示，但本实施例在沟槽201的内壁可以形成有阻挡层，阻挡层覆盖沟槽201的底部和侧壁，并同时部分覆盖在介质层200的表面上。阻挡层的材料、结构、形成方法和作用可以参考前述实施例相应内容。

请结合参考图7和图8，与前述实施例不同的是，本实施例中形成所述铜锰层包括两个步骤。

第一步骤，请参考图7，采用溅镀方法(Sputtering)形成锰掺杂的氮化铜层210。

具体的，本实施例中，所述溅镀方法可以采用锰靶材作为其中一个溅射源，与氮化铜一起进行溅镀，从而形成的氮化铜中掺杂有锰，并且锰和铜的原子个数比可以控制在(1～3)：100。

第二步骤，请参考图8，采用第一温度分解处理所述锰掺杂的氮化铜层210，直至形成铜锰层220。

在形成锰掺杂的氮化铜层210之后，采用第一温度分解处理锰掺杂的氮化铜层210，从而使锰掺杂的氮化铜层210中氮化铜发生分解，形成铜和氮气(氮气可以挥散到环境中)，而此时掺杂的锰即与铜形成铜锰层220。

本实施例中，所述第一温度可以为200℃～400℃。一方面，第一温度需要高于200℃，以保证锰掺杂的氮化铜层210中氮化铜分解；另一方面，第一温度低于400℃，以保证其它半导体结构不受影响，并且减小能耗，降低成本。

本实施例中，所形成的铜锰层220厚度范围同样可以为相比于其它合金层而言，铜锰层220能够改善最终形成的铜互连结构的电迁移问题，并且，当铜锰层220的厚度范围在时，最终形成的铜互连结构的电迁移问题和RC延迟问题处于较佳的平衡。

与前述实施例相同的，本实施例在形成铜锰层220之后，继续在铜锰层220上形成铜层240(请参考图10)，形成铜层240的过程请结合参考图9和图10。

请参考图9，采用原子层沉积工艺在铜锰层上形成氮化铜层230。

与前述实施例相同的，本实施例采用原子层沉积工艺形成氮化铜层230，而不必直接沉积铜层，因此可以较低工艺温度，而且由于是采用原子层沉积工艺形成的氮化铜层230，因此氮化铜层230的覆盖性能好，能够很好地附着在铜锰层220上。

请参考图10，采用第二温度分解处理氮化铜层230，直至氮化铜分解成铜，从而在铜锰层220上形成铜层240。

本实施例中，在形成氮化铜层230之后，接着采用第二温度分解处理氮化铜层230，氮化铜层230受热后直接分解为铜和氮气，因此，第二温度分解处理之后，氮化铜层230转换为铜层240。

并且进一步的，本实施例中，第二温度的范围可以为200℃～400℃。一方面，第二温度需要高于200℃，以保证氮化铜层230中的氮化铜分解；另一方面，第二温度低于400℃，以保证其它半导体结构不受影响，并且减小能耗，降低成本。

需要说明的是，本实施例中，当仅进行一次上述氮化铜层的形成和分解步骤之后，如果所形成的铜层厚度较薄，可以重复一次或者多次形成氮化铜层和采用第二温度分解处理氮化铜层的步骤，从而保证最终形成的铜层能够达到所需厚度。

现有方法中，通常在形成铜锰层之后，直接采用电镀方法形成铜层，但是由于电镀方法形成的铜层会同时在沟槽周边的介质层表面上迅速沉积，因此，经常导致介质层表面的铜层向沟槽开口处外伸的现象，而一旦出现此现象，就容易导致沟槽提前封口，最终导致所形成的铜互连结构内部出现空隙，影响铜互连结构的质量。

而本实施例采取先用原子层沉积工艺形成的氮化铜层230，再用第二温度分解处理氮化铜层230的方法形成铜层240，不仅降低了形成铜层240的工艺温度，降低了铜层240的形成工艺难度，更加重要的是，由于氮化铜层230采用原子层沉积工艺形成，原子层沉积工艺不易导致沟槽201开口处出现铜层外伸的现象，因此，即使是深宽比较大的沟槽，都不易导致所形成的氮化铜层230提前使沟槽封口，即不易导致在铜互连结构形成过程中出现空隙。

然而，也正是因为原子层沉积工艺的均匀性和覆盖性太好，因此，采用本实施例所提供的形成方法即使在多次进行氮化铜层的形成和分解步骤之后，沟槽201仍然无法被完全填充，而是存在位于原来沟槽201顶部中间的开口(所述开口为原来沟槽201的一部分)。

因此，请参考图11，在采用分解氮化铜层230的方式形成铜层240之后，本实施例还可以在最后采用电镀工艺在所形成的铜层240上继续电镀沉积铜，从而保证最终形成的铜层250填充满整个沟槽201(请参考图6)，如图11所示。

在采用电镀工艺沉积铜填充满整个沟槽201之后，本实施例还可以进行平坦化工艺的步骤。具体的，可以采用化学机械平坦化工艺对铜层250进行平坦化，以同时研磨去除覆盖在介质层200表面的铜以及部分所述阻挡层。原来沟槽内余留的金属铜构成了铜互连结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种铜互连结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层中形成孔槽结构；

在所述孔槽结构的底部和侧壁形成铜锰层；

在所述铜锰层上形成填充满所述孔槽结构的铜层；

在所述铜锰层上形成所述铜层包括：采用原子层沉积工艺在所述铜锰层上形成氮化铜层；采用第二温度分解处理所述氮化铜层，直至形成所述铜层；

重复多次形成所述氮化铜层和采用所述第二温度分解处理所述氮化铜层的步骤，直至所述孔槽被直接填充满。

2.如权利要求1所述的形成方法，其特征在于，形成所述铜锰层包括：

采用溅镀方法形成锰掺杂的氮化铜层；

采用第一温度分解处理所述锰掺杂的氮化铜层，直至形成所述铜锰层。

3.如权利要求2所述的形成方法，其特征在于，所述第一温度的范围为200℃～400℃。

4.如权利要求1所述的形成方法，其特征在于，所述铜锰层的厚度范围为

5.如权利要求1所述的形成方法，其特征在于，采用原子层沉积工艺在所述孔槽结构内形成所述铜锰层。

6.如权利要求1所述的形成方法，其特征在于，所述第二温度的范围为200℃～400℃。