CN100387738C - 用于互连的自密封的银合金 - Google Patents

用于互连的自密封的银合金 Download PDF

Info

Publication number
CN100387738C
CN100387738C CNB2004100896858A CN200410089685A CN100387738C CN 100387738 C CN100387738 C CN 100387738C CN B2004100896858 A CNB2004100896858 A CN B2004100896858A CN 200410089685 A CN200410089685 A CN 200410089685A CN 100387738 C CN100387738 C CN 100387738C
Authority
CN
China
Prior art keywords
alloying element
silver
beryllium
alloy
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100896858A
Other languages
English (en)
Other versions
CN1619002A (zh
Inventor
玛丽亚·罗内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1619002A publication Critical patent/CN1619002A/zh
Application granted granted Critical
Publication of CN100387738C publication Critical patent/CN100387738C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/14—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of noble metals or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

提供了一种银和合金元素的合金，该合金元素扩散到高电导率金属的表面并可氧化形成合金元素氧化物，例如铍，还提供了使用该合金的电子结构及制造方法。

Description

用于互连的自密封的银合金
技术领域
本发明涉及互连，特别是用于如存储器和逻辑器件的微电子器件中的线背端(BEOL)金属化导体。本发明的特定实施例涉及在氧化铍中自密封(self-encapsulated)的银-铍合金，可以保护它不受环境的影响，由此可以单独存在同时不需要阻挡层和帽盖层。本发明能够使用多孔介质和空气介质(空气桥)。
背景技术
随着晶体管的尺寸变得越来越小并且开关速度越来越快，穿过有源器件之间互连的传输延迟成为主要关注问题。延迟取决于电阻-电容，并称做RC延迟。信号延迟的电阻部分是由金属互连的电阻率造成，而电容取决于导体线之间施加的介质的介电常数。为了降低介电常数，SiO2由各种低k材料代替。为了进一步降低介电常数，以多孔形式使用这些新材料，并且由于空气的介电常数为1，最终一些设计使一部分介质由空气(空气桥)代替。这增加了保护金属导体不受环境影响的需要。
几年前，Al-Cu合金由铜互连代替，是由于与非合金铝的2.65μmΩ-cm电阻率相比，铜的电阻率较低，即1.68微米。然而，铜非常易于氧化，在高达300°形成的Cu2O并不妨碍进一步氧化具有敞开的晶体结构。
因此铜受到阻挡层和帽盖层的保护。随着互连的线宽降低，在所有方向中包括铜线的各层厚度变成铜线宽度的重要部分。由于这些保护层既不是良好的导体，也不是低k介质，因此失去了使用较低电阻率导体和低k介质的一些收益。
同样，“半导体的国家技术路线”(the National TechnologyRoadmap for Semiconductors)预测对于100nm器件尺寸节点，需要具有约2.0介电常数的材料以降低与BEOL互连有关的RC延迟。开发这些材料的最有希望的措施是在致密的介质材料内引入孔隙率。将这些介质结合到铜或银基双镶嵌方案的其中一个问题是甚至在较低的温度下暴露到环境条件易于形成氧化物和硫化物，损害了这些初始具有高电导率金属的电导率。
发明内容
本发明解决了银的氧化和/或硫化问题。特别是，根据本发明，通过与某些类型的合金元素成为合金，提高了银的抗氧化和/或硫化性。
特别是，本发明涉及银的合金和合金元素，其中合金元素在700℃以下没有与银形成固溶体或者中间相，并在400℃或更低的温度下扩散到银的表面，并可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物，在该合金中，合金元素被扩散到了银的表面。
本发明的另一方案涉及包括以上公开合金的互连结构；以及位于合金上约2到约10纳米厚合金元素氧化物层。
本发明的另一方案涉及电子结构，包括具有基本上平坦表面并且其内具有凹槽图形的介质层，并且以上公开的合金位于凹槽内。
本发明还涉及制备互连结构的方法，包括提供以上公开的合金；以及通过在包含氧化剂的氧化环境中，氧化剂的分压约10-8到约1乇，在约250℃到约500℃的温度下退火选择性地氧化合金元素，在合金上形成合金元素氧化物层。
本发明的另一方案涉及在电子器件上制备互连结构的工艺，包括：在具有绝缘区和导电区的衬底上形成构图的抗蚀剂层，淀积以上公开的合金；以及除去构图的抗蚀剂。
本发明的另一方案涉及制备互连结构或电子器件的工艺，包括：
在衬底上形成绝缘材料；
在其内将淀积互连导体材料的绝缘材料中采用光刻限定和形成用于线和/或通路的凹槽；
淀积包括以上公开合金的互连导体材料；以及平面化所得结构以电隔离各线和/或通路。
本发明还涉及在电子器件上制备互连结构的工艺，包括：
在衬底上淀积绝缘材料，
采用光刻限定和形成其内将淀积互连导体材料的线和/或通路；
在绝缘材料上形成构图的抗蚀剂层；
淀积包括以上公开合金的导体材料；
以及除去构图的抗蚀剂。
同样，本发明涉及制备互连结构或电子器件的方法，包括：
在具有绝缘区和导电区的衬底上淀积以上公开合金的覆盖层；
在覆盖层上形成构图的抗蚀剂层；
除去没有被构图的抗蚀剂覆盖的导体材料并除去构图的抗蚀剂。
此外，根据本发明，代替淀积以上公开的合金，通过在构图的结构中淀积较薄的铍层作为衬里阻挡层，之后淀积银到需要的厚度可以制备结构，用于各种集成方案。例如在以上公开的温度对结构进行退火。BeO制备在银的三个侧面上，但是在该制备技术中银的顶部上没有。结果，代替PVD，通过无电镀或电镀淀积银，在铍和银淀积物之间淀积银的籽晶层。通常籽晶层的厚度足以形成连续或基本上连续的层。
从下面详细的说明中，对于本领域中的技术人员来说，本发明的其它目的和优点将变得很显然，在下面的说明中，仅借助说明实施本发明的最佳方式示出和介绍了本发明的优选实施例。应该认识到，本发明可以有其它和不同的实施例，可以在多种显而易见的方案中改变几个细节，同时不脱离本发明的范围。因此，说明书仅为说明性而不是限定性的。
附图说明
图1A和1B为Ag-Be的平衡相图(原子百分比-1A和重量百分比-1B)。
图2A-2E示出了根据本发明结合了导体的空气桥结构。
具体实施方式
为了便于理解本发明，参考附图。图2A示出了制备双镶嵌结构的结构。在图2A中，通路16提供在半导体衬底12上的隔离层14中，半导体衬底例如为硅、硅锗合金、以及碳化硅或砷化镓。
示例性隔离或介质14包括二氧化硅(SiO2)、磷硅酸盐玻璃(PSG)、掺杂硼的PSG(BDPSG)或四乙基原硅酸盐(TEOS)。此外，介质可以包括低介电常数材料，例如CVD掺杂碳的氧化物、多孔的CVD掺杂碳的氧化物、多孔和无孔旋涂有机硅酸盐、多孔和无孔有机旋涂聚合物。
在图2B中，例如通过包括电子束蒸发或磁控溅射的物理汽相淀积淀积合金层。例如，在约2到约15毫乇，通常约4到约10毫乇的氩气氛中，并施加约50到约600瓦，典型地约200到约400瓦的功率，从这里限定的靶溅射合金。
合金包括银。根据本发明，在温度700℃以下采用的合金组分没有形成与银的固溶体或者中间相，由此没有将金属的导电性削弱到不希望的程度。通过400℃温度下的扩散，合金元素被分离到金属的表面，并被选择性氧化。金属没有被氧化是由于金属密封在合金元素的氧化物中。该氧化物具有高电阻率，因此不会传输氧化物生长需要的电子。因此，将产生自限性的氧化物，很薄，通常在约2到约10纳米的数量级。氧化物通常具有较低的介电常数，由此没有显著增加电容，同样通常具有优良的热传导性。
优选的合金元素为铍。其它的合金元素为Al和Si。根据本发明通常的合金为银-铍合金，典型地含有约0.2％到约5％重量的铍，优选含有约0.2％到约3％重量的铍，更优选约0.2％到约2％重量的铍。
图1A和1B给出了银铍平衡相图，示出了在760℃以下不存在银和铍的固体互溶度以及中间相的形成。图中示出了原子百分比(1A)和重量百分比(1B)的相图。由于铍(轻金属)和银(重金属)的密度之间的差异较大，小重量百分比的铍表示大的原子重量百分比。
合金例如由Ag-Be靶溅射而成，或者由单独的银和铍靶共同溅射而成。在合金层的顶部，可以淀积薄银层以保护合金不暴露到电解液。
银铍层作为随后镀银的籽晶层。电镀或无电镀银以填充通路。通常使用氰化钾溶液电镀银，显示出最高的电镀电流密度。从与含有胺基的葡萄糖溶液混合的NaOH和氨性AgNO3的两种溶液的镀银系统无电镀银。参见图2C。
然后例如通过化学机械平面化或电抛光平面化填充的结构。该工艺可以重复几次。通过回蚀刻除去一些低k介质以产生图2D所示的空气桥18。
在约250到约500℃的温度下和如约10-8到约1Torr的如氧或水蒸气的氧化剂的低分压的气氛中进行铍的选择性氧化。热处理的时间通常约10到约30分钟，取决于温度。热处理期间，铍扩散到银的表面在表面上形成了薄而致密的膜。暴露到含氧气体在表面上产生了BeO膜19，驱动铍进一步扩散到表面，并保护了下面的银不暴露到含氧或硫气体。出于热动力学的考虑，优先形成BeO而不是Ag2O，因为形成的热分别为286和14卡/摩尔氧。参见图2E。重要的是应该注意BeO仅形成在银与介质材料的界面，而不是与金属通路的界面。同样重要的是在约190摄氏度的温度下，Ag2O分解为银和氧。
除了产生镶嵌结构之外的其它制造技术当然也可以用于本发明。这样的技术包括制备导体元件。
在平面基底上穿过掩模镀覆的工艺包括在衬底上提供绝缘层，之后提供构图的抗蚀剂层。本发明的合金穿过构图的抗蚀剂而镀覆。然后除去抗蚀剂。
在开槽的基底上的穿过掩模镀覆的工艺包括在衬底上的绝缘层中形成通路或沟道。构图的抗蚀剂形成在绝缘层上。本发明的合金穿过掩模或抗蚀剂而镀覆进入通路内。然后除去掩模或抗蚀剂。
覆盖(blanket)镀覆工艺包括在衬底的绝缘层上覆盖镀覆本发明的合金。抗蚀剂层形成在覆盖层上并采用光刻构图。然后通过蚀刻构图覆盖层或通过其它工艺除去没有被抗蚀剂保护的位置。然后除去抗蚀剂。
下面显示一些非限制性例子以进一步说明本发明。
例1
通过物理汽相淀积用0.2％重量的Be-Ag合金填充构图的低k介质BEOL结构的沟槽，并用CMP平面化。重复该工艺几次。回蚀刻一些低k介质以产生空气桥。完成每级或多级之后，在250℃下6×10-8乇的氧分压下进行20分钟的退火。在该退火期间，铍扩散到多级导体的表面并氧化为BeO，覆盖了银金属。
例2
通过化学汽相淀积用0.3％重量的Be-Ag合金填充构图的低k介质BEOL结构的沟槽，然后和例1中一样继续工艺。
例3
构图的多孔低k介质BEOL结构的沟槽用物理汽相淀积的3％重量的Be-Ag合金作衬里。随后用同样物理汽相淀积的纯银填充沟槽并用CMP平面化。和例1中一样继续工艺。
例4
构图的低k介质BEOL结构的沟槽用物理汽相淀积的2.0％重量的Be-Ag合金作衬里，作为随后电镀的籽晶层。然后在相应的电流密度下由已知的氰化银镀槽电镀纯银。用CMP平面化填充的结构并重复几次工艺。完成每级或多级之后，在350℃下1×10-8乇的氧分压下进行10分钟的退火。在该退火期间，铍由衬里扩散到导体的表面并氧化为BeO，密封银金属。该例显示在图2中。
例5
除了用无电镀在衬里/籽晶层上淀积银之外重复例4。无电镀槽在基于AgNO3的浴槽。
例6
除了同样通过物理汽相淀积在Ag-Be衬里上淀积薄纯银层之外，重复例5，以保护铍不受到电解液影响。
例7
用通过原子层淀积或其它合适的方式淀积的约0.5到约3纳米纯铍作介质的沟槽的衬里，之后淀积银籽晶层，此后通过电镀或无电镀银填充沟槽。之后，在约250℃到约500℃的温度下退火结构。通过将氧由介质中吸出，介质形成了薄BeO阻挡层。BeO形成在银的三个面上，但是银的顶部上没有。在下面的CMP中，BeO可以留在导电线之间，因为它是具有6的介电常数的绝缘体。
在本说明书中引证的所有出版物和专利申请这里作为参考引入，如同每个单独的出版物或专利申请专门和单独地指出作为参考引入。
本发明的以上说明示出和介绍了本发明。此外，本公开仅示出和介绍了本发明的优选实施例，但是如上所述，应该理解本发明能够用于多种其它组合、修改和条件，能够在这里表示的本发明概念的范围内进行改变或修改，与以上教导和/或现有技术的技能或知识一致。以上介绍的各实施例进一步用于介绍实施本发明的最佳方式，能够使本领域中的其它技术人员利用本发明中的这些或其它实施例，以及特定的应用需要的多种修改或使用本发明。因此，本说明没有限定本发明为这里公开的形式。同样，权利要求书意在包含可选的各实施例。

Claims (21)

1.一种用于互连的自密封的银和合金元素的合金，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物，在该合金中，合金元素被扩散到了银的表面，其中合金元素为铍，铍的量为0.2到5wt％。
2.根据权利要求1的合金，其中铍的量为0.2到3wt％。
3.根据权利要求1的合金，其中铍的量为0.2到2wt％。
4.一种互连结构，包括：
银和合金元素的合金，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物；以及
位于合金上1到10纳米的合金元素氧化物层，其中合金元素为铍，铍的量为0.2到5wt％。
5.一种电子结构，包括：
具有基本平坦的上表面并且其内具有凹槽图形的介质层，以及
位于凹槽内的银和合金元素的合金，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物，其中，合金元素被扩散到了银的表面，其中合金元素为铍，铍的量为0.2到5wt％。
6.根据权利要求5的电子结构，其中合金存在于结构的线背端。
7.一种制备互连结构的方法，包括：
提供银和合金元素的合金，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物；
以及通过在包含氧化剂的氧化环境中，氧化剂的分压为10-8到1乇，在250℃到500℃的温度下退火选择性地氧化合金元素，同时将合金元素扩散到银的表面，在合金上形成了合金元素氧化物层，其中合金元素为铍，铍的量为0.2到5wt％。
8.根据权利要求7的方法，其中氧化剂包括氧或水蒸气。
9.一种在电子器件上制备互连结构的方法，包括：
在具有绝缘区和导电区的衬底上形成构图的抗蚀剂层；
淀积银和合金元素的合金，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物；
将合金元素扩散到银的表面；
以及除去所述构图的抗蚀剂，
其中合金元素为铍，铍的量为0.2到5wt％。
10.根据权利要求9的方法，还包括通过以下步骤选择性氧化合金元素：
在包含氧化剂的氧化环境中，氧化剂的分压为10-8到1乇，在250℃到500℃的温度下退火，在合金上形成合金元素氧化物层。
11.一种在电子器件上制备互连结构的方法，包括：
在衬底上形成绝缘材料；
在所述绝缘材料中采用光刻限定和形成其内将淀积互连导体材料的用于线和/或通路的凹槽；
淀积包括银和合金元素的合金的互连导体材料，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物；
将合金元素扩散到银的表面；以及
平面化所得结构以电隔离各线和/或通路，
其中合金元素为铍，铍的量为0.2到5wt％。
12.根据权利要求11的方法，还包括通过以下步骤选择性氧化合金元素：
在包含氧化剂的氧化环境中，氧化剂的分压为10-8到1乇，在250℃到500℃的温度下退火，在合金上形成合金元素氧化物层。
13.一种在电子器件上制备互连结构的方法，包括：
在衬底上淀积绝缘材料，
采用光刻限定和形成其内将淀积互连导体材料的线和/或通路；
在所述绝缘材料上形成构图的抗蚀剂层；
淀积包括银和合金元素的合金的导体材料，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物；
将合金元素扩散到银的表面；
以及除去构图的抗蚀剂，
其中合金元素为铍，铍的量为0.2到5wt％。
14.根据权利要求13的方法，还包括通过以下步骤选择性氧化合金元素：
在包含氧化剂的氧化环境中，氧化剂的分压为10-8到1乇，在250℃到500℃的温度下退火，在合金上形成合金元素氧化物层。
15.一种在电子器件上制备互连结构的方法，包括：
在具有绝缘区和导电区的衬底上淀积导电材料的覆盖层，其中导电材料包括银和合金元素的合金，其中合金元素在700℃以下不与银形成固溶体或者中间相，并且可在400℃或更低的温度下扩散到银的表面，并且可氧化形成电导率小于10-5(Ω-cm)-1的合金元素氧化物；
将合金元素扩散到银的表面；
在所述覆盖层上形成构图的抗蚀剂层；
除去没有被所述构图的抗蚀剂覆盖的所述导体材料，以及
除去所述构图的抗蚀剂，
其中合金元素为铍，铍的量为0.2到5wt％。
16.根据权利要求15的方法，还包括：
通过在包含氧化剂的氧化环境中，氧化剂的分压为10-8到1乇，在250℃到500℃的温度下退火选择性地氧化合金元素，在合金上形成合金元素氧化物层。
17.一种在电子器件上制备互连结构的方法，包括：
在衬底上形成绝缘材料，
在所述绝缘材料中采用光刻限定并形成其内将淀积互连导体材料的用于线和/或通路的凹槽；
在所述凹槽中淀积铍；
在所述凹槽中的所述铍上淀积银；
在250℃到500℃的温度退火，
其中铍的量为0.2到5wt％。
18.根据权利要求17的方法，其中所述绝缘材料包括选自二氧化硅、磷硅酸盐玻璃、掺杂硼的PSG、四乙基原硅酸盐以及低k介质材料构成的组中的至少一个。
19.根据权利要求17的方法，还包括在所述铍和银之间提供银籽晶层。
20.根据权利要求17的方法，还包括平面化所得结构。
21.根据权利要求18的方法，其中所述低k介质材料包括选自CVD多孔掺杂碳的氧化物、无孔掺杂碳的氧化物、多孔旋涂有机硅酸盐、无孔旋涂有机硅酸盐、多孔有机旋涂聚合物和无孔有机旋涂聚合物构成的组中的至少一个。
CNB2004100896858A 2003-10-31 2004-10-29 用于互连的自密封的银合金 Expired - Fee Related CN100387738C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/697,014 US7189292B2 (en) 2003-10-31 2003-10-31 Self-encapsulated silver alloys for interconnects
US10/697,014 2003-10-31

Publications (2)

Publication Number Publication Date
CN1619002A CN1619002A (zh) 2005-05-25
CN100387738C true CN100387738C (zh) 2008-05-14

Family

ID=34550253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100896858A Expired - Fee Related CN100387738C (zh) 2003-10-31 2004-10-29 用于互连的自密封的银合金

Country Status (3)

Country Link
US (3) US7189292B2 (zh)
JP (1) JP4195432B2 (zh)
CN (1) CN100387738C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4177192B2 (ja) * 2003-08-05 2008-11-05 株式会社日立ハイテクノロジーズ プラズマエッチング装置およびプラズマエッチング方法
US7189292B2 (en) 2003-10-31 2007-03-13 International Business Machines Corporation Self-encapsulated silver alloys for interconnects
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
US20070117377A1 (en) * 2005-11-23 2007-05-24 Chih-Chao Yang Conductor-dielectric structure and method for fabricating
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US9437879B1 (en) * 2012-09-12 2016-09-06 Bloom Energy Corporation Oxidation process for interconnects and end plates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2196307A (en) * 1940-01-24 1940-04-09 Mallory & Co Inc P R Silver alloy
US4775511A (en) * 1986-07-08 1988-10-04 William Kono Method of sulfide tarnish inhibiting of silver-copper, silver-gold and silver-copper-gold alloys
US5023144A (en) * 1989-03-24 1991-06-11 Mitsubishi Metal Corporation Silver alloy foil for interconnector for solar cell
CN1058619A (zh) * 1990-06-28 1992-02-12 住友金属矿山株式会社 银-或银-铜合金-金属氧化物复合材料及其生产方法
US6412628B1 (en) * 2000-03-22 2002-07-02 Calgon Carbon Corporation Apparatus for preventing the formation of metal tarnish

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2046056A (en) 1934-05-16 1936-06-30 Edmund W Bremer Electrical current conductor
US2157933A (en) 1938-08-06 1939-05-09 Mallory & Co Inc P R Silver-indium contact
US4053728A (en) * 1975-10-24 1977-10-11 General Electric Company Brazed joint between a beryllium-base part and a part primarily of a metal that is retractable with beryllium to form a brittle intermetallic compound
JPS59215443A (ja) * 1983-05-19 1984-12-05 Tanaka Kikinzoku Kogyo Kk 電気接点材料
JP2511289B2 (ja) 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
US5147728A (en) * 1990-01-26 1992-09-15 Seiichi Tanaka Ag-SnO2 electrical contact materials
JPH03223433A (ja) * 1990-01-29 1991-10-02 Chugai Electric Ind Co Ltd Ａｇ―ＳｎＯ―ＣｄＯ電気接点材料とその製法
US5451272A (en) * 1991-04-12 1995-09-19 Mitsubishi Materials Corporation Silver-oxide electric contact material for use in switches for high current
US5284527A (en) * 1992-01-21 1994-02-08 United Technologies Corporation Method of making silver-metal oxide materials and electrical contacts
JPH07176531A (ja) 1993-12-21 1995-07-14 Sony Corp 配線構造、及び配線構造の形成方法
US5898211A (en) * 1996-04-30 1999-04-27 Cutting Edge Optronics, Inc. Laser diode package with heat sink
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6100194A (en) * 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
JP2002030302A (ja) 2000-07-13 2002-01-31 Aida Kagaku Kogyo Kk 耐硫化特性を有する銀粘土組成物及び耐硫化特性を有する銀焼結品の製造方法
US7247919B1 (en) 2000-08-25 2007-07-24 Micron Technology, Inc. Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
US6936541B2 (en) * 2000-09-20 2005-08-30 Rohn And Haas Electronic Materials Cmp Holdings, Inc. Method for planarizing metal interconnects
JP4947850B2 (ja) * 2001-06-01 2012-06-06 株式会社徳力本店 Ａｇ−酸化物系電気接点材料の製造方法
JP2002367998A (ja) * 2001-06-11 2002-12-20 Ebara Corp 半導体装置及びその製造方法
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
EP1505164B1 (en) * 2003-08-08 2009-04-29 Mitsubishi Materials C.M.I. Corporation Process for producing an electrical contact having high electrical conductivity for a compact electromagnetic relay and produced electrical contact
US7189292B2 (en) * 2003-10-31 2007-03-13 International Business Machines Corporation Self-encapsulated silver alloys for interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2196307A (en) * 1940-01-24 1940-04-09 Mallory & Co Inc P R Silver alloy
US4775511A (en) * 1986-07-08 1988-10-04 William Kono Method of sulfide tarnish inhibiting of silver-copper, silver-gold and silver-copper-gold alloys
US5023144A (en) * 1989-03-24 1991-06-11 Mitsubishi Metal Corporation Silver alloy foil for interconnector for solar cell
CN1058619A (zh) * 1990-06-28 1992-02-12 住友金属矿山株式会社 银-或银-铜合金-金属氧化物复合材料及其生产方法
US6412628B1 (en) * 2000-03-22 2002-07-02 Calgon Carbon Corporation Apparatus for preventing the formation of metal tarnish

Also Published As

Publication number Publication date
JP2005136412A (ja) 2005-05-26
US20070161227A1 (en) 2007-07-12
US7694871B2 (en) 2010-04-13
US20090232971A1 (en) 2009-09-17
US7189292B2 (en) 2007-03-13
JP4195432B2 (ja) 2008-12-10
US20050092399A1 (en) 2005-05-05
US7527188B2 (en) 2009-05-05
CN1619002A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
JP3955386B2 (ja) 半導体装置及びその製造方法
CN100481380C (zh) 半导体元件中内连线结构的制造方法
US7468320B2 (en) Reduced electromigration and stressed induced migration of copper wires by surface coating
JP6005160B2 (ja) 金属相互接続構造体およびそれを形成する方法（銅相互接続構造体における微細構造変更）
KR100754757B1 (ko) 초대규모 집적 회로를 위한 다층 구리 상호접속 방법
JP4965091B2 (ja) 導電性材料、半導体構造及び導電性材料を製造する方法
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
Wang et al. Formation of aluminum oxynitride diffusion barriers for Ag metallization
KR20010021194A (ko) 가변적인 조성의 칩 배선용 확산 배리어
US7694871B2 (en) Self-encapsulated silver alloys for interconnects
Joi et al. Interface engineering strategy utilizing electrochemical ALD of Cu-Zn for enabling metallization of sub-10 nm semiconductor device nodes
KR100420611B1 (ko) Ｔｉ를 포함하는 라이너를 갖는 상호접속부
KR100578976B1 (ko) 접착력이 우수한 다층 박막 및 이의 제조방법
US6255734B1 (en) Passivated copper line semiconductor device structure
JPH11312655A (ja) Ｃｕ合金膜の形成方法および半導体装置の製造方法
KR100454629B1 (ko) 반도체소자의도전배선형성방법
KR930003841B1 (ko) 메탈 리큐드의 홀 필링을 이용한 집적회로의 배선 형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
Guziewicz et al. Reliability of copper-based interconnections for power devices
JP4065019B6 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP4065019B2 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
KR20000045863A (ko) 반도체소자의 다층 구리 배선 형성방법
CN104465500A (zh) 一种改善铜互连的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20181029

CF01 Termination of patent right due to non-payment of annual fee