KR20040001470A - 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법 - Google Patents

반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법 Download PDF

Info

Publication number
KR20040001470A
KR20040001470A KR1020020036686A KR20020036686A KR20040001470A KR 20040001470 A KR20040001470 A KR 20040001470A KR 1020020036686 A KR1020020036686 A KR 1020020036686A KR 20020036686 A KR20020036686 A KR 20020036686A KR 20040001470 A KR20040001470 A KR 20040001470A
Authority
KR
South Korea
Prior art keywords
seed layer
copper
forming
copper seed
semiconductor device
Prior art date
Application number
KR1020020036686A
Other languages
English (en)
Inventor
심규찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020036686A priority Critical patent/KR20040001470A/ko
Publication of KR20040001470A publication Critical patent/KR20040001470A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법에 관한 것으로, 스퍼퍼링으로 구리를 증착할 때 동시에 산소(O2) 기체를 흘려주어 구리산화막을 형성시킨 후 수소(H2) 기체 분위기에서 환원시켜 구리 씨앗층을 형성시킴으로써, 기존의 스퍼터링에 의한 증착법보다 얇은 박막을 형성시킬 수 있는 기술을 제공한다. 이를 위한 본 발명의 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법은, 확산방지막을 제공하는 단계; 상기 확산방지막 위에 산소 분위기에서 구리를 스퍼터링하여 구리산화막을 형성하는 단계; 및 상기 구리산화막을 수소 분위기에서 환원시켜 구리씨앗층으로 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법{METHOD OF FORMING Cu SEED LAYER FOR FORMING OF WIRING OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 배선 형성을 위한 구리 씨앗층(Cu Seed Layer) 형성 방법에 관한 것으로, 특히 구리산화막을 형성시킨 후 환원시켜 구리 씨앗층을 형성시키는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법에 관한 것이다.
종래의 구리 씨앗층 증착법은 스퍼터링(Sputtering)에 의한 증착법이다.
일반적으로, 스퍼터링(Sputtering) 증착법은 진공 상태에서 고전압을 금속 화학물로 만들어진 타겟(Target)에 공급하여 주면 타겟(Target) 주위에 플라즈마 방번이 발생되고 방전 영역에 존재하고 있든 양 이온들이 전기적인 파워(Power)에 의해 타겟(Target) 표면을 가격하여 타겟(Target)에서 떨어져 나온 원자들을 웨이퍼(Wafer) 위에 증착시키는 기술로 박막을 제조하는 방법을 말한다.
그러면, 스퍼터링 증착법을 이용한 종래의 구리씨앗층 형성 방법에 대해 첨부도면을 참조하여 알아보기로 한다.
종래의 구리씨앗층 형성 방법은 도 1에 도시된 바와 같이, 확산방지막(TiN 또는 TaN)(1) 위에 스퍼터링 방법으로 구리 씨앗층(3)을 형성한다.
그러나, 종래의 스퍼터링 증착법을 이용한 종래의 구리씨앗층 형성 방법은, 구리 원자 사이의 결합력이 강하기 때문에 기판(예를 들면, 확산방지막으로 쓰이는 Ti, Ta, TiN, TaN, TiSiN, TaSiN)과의 결합을 강하게 하지 못하기 때문에 결정립 들이 뭉쳐져 매우 얇은 박막 형성을 어렵게 하는 단점을 가지고 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 기존의 스퍼터링(sputtering)에 의한 증착법보다 얇은 박막을 형성시킬 수 있는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 스퍼퍼링으로 구리를 증착할 때 동시에산소(O2) 기체를 흘려주어 구리산화막을 형성시킨 후 수소(H2) 기체 분위기에서 환원시켜 구리 씨앗층을 형성시킴으로써, 기존의 스퍼터링(sputtering)에 의한 증착법보다 얇은 박막을 형성시킬 수 있는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법을 제공하는데 있다.
도 1은 종래의 스퍼터링을 이용한 구리씨앗층 형성방법을 설명하기 위한 단면도
도 2a 및 도 2b는 본 발명에 의한 구리씨앗층 형성방법을 설명하기 위한 단면도
(도면의 주요부분에 대한 부호의 설명)
10 : 확산방지막12 : 구리산화막
14 : 구리씨앗층
상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법은,
확산방지막을 제공하는 단계;
상기 확산방지막 위에 산소 분위기에서 구리를 스퍼터링하여 구리산화막을 형성하는 단계; 및
상기 구리산화막을 수소 분위기에서 환원시켜 구리씨앗층으로 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 산소 분위기는 O2, N2O, NO 중 하나의 기체를 이용하는 것을 특징으로 한다.
상기 구리씨앗층은 구리(Cu)를 포함하고, 알루미늄(Al), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)의 물질을 사용하여 증착하는 것을 특징으로 한다.
상기 구리산화막은 상기 수소 분위기에서 열처리 한 후 아르곤(Ar) 분위기에서 한번 더 열처리되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 반도체 소자의 배선 형성을 위한구리 씨앗층 형성 방법은,
확산방지막을 제공하는 단계;
상기 확산방지막 위에 구리산화막을 형성하는 단계; 및
상기 구리산화막을 열처리하여 구리씨앗층으로 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구리산화막은 산소 분위기에서 스퍼터링(Sputtering) 또는 기상화학증착법(Chemical Vapor Deposition)으로 증착하는 것을 특징으로 한다.
상기 산소 분위기는 O2, N2O, NO 중 하나의 기체를 이용하는 것을 특징으로 한다.
상기 구리씨앗층은 상기 구리산화막을 수소(H2), 아르곤(Ar), 암모늄(NH3) 중 어느 하나의 분위기에서 열처리하여 형성하는 것을 특징으로 한다.
상기 구리씨앗층은 구리(Cu)를 포함하고, 알루미늄(Al), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)의 물질을 사용하여 증착하는 것을 특징으로 한다.
상기 구리산화막은 상기 수소 분위기에서 열처리 한 후 아르곤(Ar) 분위기에서 한번 더 열처리되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 의한 구리씨앗층 형성방법을 설명하기 위한 단면도이다.
먼저, 산소 분위기에서 스퍼터링 방법으로 확산방지막(TiN 또는 TaN)(10) 위에 구리산화막(12)을 형성한다(도 2a).
그 다음, 급속 열처리(Rapid Thermal Annealing: RTA) 공정을 통해 수소분위기에서 환원시키면 구리씨앗층(14)을 형성시킬 수 있다(도 2b).
이와 같이, 구리 산화를 이용한 구리씨앗층 형성 방법은 구리 산화막(12)을 먼저 형성시킨 후 수소 기체 분위기에서 환원시켜 구리씨앗층을 형성시키는 방법이다.
구리산화막(12)은 결정립이 없기 때문에 매우 얇은 두께에서도 연속적인 박막을 형성시킬 수 있다. 구리산화막(12)은 최종적으로 얻으려고 하는 두께보다 1.5∼2배 정도로 형성시킨다.
급속 열처리(Rapid Thermal Annealing: RTA) 공정을 통해 수소 분위기에서 어닐링을 하면 구리산화막(12) 속에 있는 산소 원자가 수소원자와 결합하여 박막 밖으로 빠져 나가게 된다. 따라서 순수한 구리박막을 얻을 수 있다. 이 때, 증착된 박막 구조는 그대로 유지한 채 치밀화만 진행되기 때문에 연속적인 박막 상태에서 두께만 얇아지게 된다.
종래의 스퍼터링 증착법으로는 20㎚ 이하 두께의 구리씨앗층을 형성하는 것이 어려웠으나, 본 발명에서는 10㎚ 이하에서도 연속적인 박막을 형성할 수 있다. 그리고, 전기적 특성이 우수하며, 후속 구리박막 증착에도 우수한 증착특성을 나타낼 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 구리씨앗층 형성 방법에 의하면, 산소 분위기에서 스퍼터링 방법으로 구리산화막을 먼저 형성시킨 후 수소 기체 분위기에서 환원시켜 구리 씨앗층을 형성시킴으로써, 기존의 스퍼터링 방법에 의한 증착법보다 얇은 박막을 형성시킬 수 있으며, 박막이 연속적이고 치밀해 전기적 특성이 우수하며, 후속 구리박막을 용이하게 할 수 있는 장점이 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (10)

  1. 확산방지막을 제공하는 단계;
    상기 확산방지막 위에 산소 분위기에서 구리를 스퍼터링하여 구리산화막을 형성하는 단계; 및
    상기 구리산화막을 수소 분위기에서 환원시켜 구리씨앗층으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  2. 제 1 항에 있어서,
    상기 산소 분위기는 O2, N2O, NO 중 하나의 기체를 이용하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  3. 제 1 항에 있어서,
    상기 구리씨앗층은 구리(Cu)를 포함하고, 알루미늄(Al), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)의 물질을 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  4. 제 1 항에 있어서,
    상기 구리산화막은 상기 수소 분위기에서 열처리 한 후 아르곤(Ar) 분위기에서 한번 더 열처리되는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  5. 확산방지막을 제공하는 단계;
    상기 확산방지막 위에 구리산화막을 형성하는 단계; 및
    상기 구리산화막을 열처리하여 구리씨앗층으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  6. 제 5 항에 있어서,
    상기 구리산화막은 산소 분위기에서 스퍼터링(Sputtering) 또는 기상화학증착법(Chemical Vapor Deposition)으로 증착하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  7. 제 6 항에 있어서,
    상기 산소 분위기는 O2, N2O, NO 중 하나의 기체를 이용하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  8. 제 5 항에 있어서,
    상기 구리씨앗층은 상기 구리산화막을 수소(H2), 아르곤(Ar), 암모늄(NH3) 중 어느 하나의 분위기에서 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  9. 제 5 항에 있어서,
    상기 구리씨앗층은 구리(Cu)를 포함하고, 알루미늄(Al), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)의 물질을 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
  10. 제 5 항에 있어서,
    상기 구리산화막은 상기 수소 분위기에서 열처리 한 후 아르곤(Ar) 분위기에서 한번 더 열처리되는 것을 특징으로 하는 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법.
KR1020020036686A 2002-06-28 2002-06-28 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법 KR20040001470A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036686A KR20040001470A (ko) 2002-06-28 2002-06-28 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036686A KR20040001470A (ko) 2002-06-28 2002-06-28 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법

Publications (1)

Publication Number Publication Date
KR20040001470A true KR20040001470A (ko) 2004-01-07

Family

ID=37313223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036686A KR20040001470A (ko) 2002-06-28 2002-06-28 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법

Country Status (1)

Country Link
KR (1) KR20040001470A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164718A (ja) * 1998-11-24 2000-06-16 Motorola Inc 導電性構造および半導体装置を形成するためのプロセス
KR20000056452A (ko) * 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
KR100336772B1 (ko) * 1999-11-11 2002-05-16 박종섭 반도체 소자의 배선 형성방법
KR20020043464A (ko) * 2002-03-21 2002-06-10 김도형 반도체소자의 금속배선 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164718A (ja) * 1998-11-24 2000-06-16 Motorola Inc 導電性構造および半導体装置を形成するためのプロセス
KR20000056452A (ko) * 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
KR100336772B1 (ko) * 1999-11-11 2002-05-16 박종섭 반도체 소자의 배선 형성방법
KR20020043464A (ko) * 2002-03-21 2002-06-10 김도형 반도체소자의 금속배선 형성방법

Similar Documents

Publication Publication Date Title
US6554914B1 (en) Passivation of copper in dual damascene metalization
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
KR940010520B1 (ko) 반도체장치 및 그 제조방법
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN100383898C (zh) Mim电容器之形成方法
JP4228560B2 (ja) キャパシタ素子及びその製造方法
JPH1098011A (ja) 半導体装置及びその製造方法
KR900007147B1 (ko) 반도체장치 및 그의 제조방법
US7799677B2 (en) Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
US4777061A (en) Blanket tungsten deposition for dielectric
JP3672941B2 (ja) 半導体集積回路の配線構造体
US20070155164A1 (en) Metal seed layer deposition
US6099701A (en) AlCu electromigration (EM) resistance
JPH09186102A (ja) 半導体装置の製造方法
KR100476482B1 (ko) 반도체 소자의 장벽 금속층 형성 방법
US6207568B1 (en) Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer
KR20040015670A (ko) 탄탈륨 필름 침착방법
KR100504269B1 (ko) ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
US6528415B2 (en) Method of forming a metal line in a semiconductor device
KR20040001470A (ko) 반도체 소자의 배선 형성을 위한 구리 씨앗층 형성 방법
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
KR100236984B1 (ko) 금속배선의 전자이주특성 개선 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application