KR900007147B1 - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR900007147B1
KR900007147B1 KR1019870010234A KR870010234A KR900007147B1 KR 900007147 B1 KR900007147 B1 KR 900007147B1 KR 1019870010234 A KR1019870010234 A KR 1019870010234A KR 870010234 A KR870010234 A KR 870010234A KR 900007147 B1 KR900007147 B1 KR 900007147B1
Authority
KR
South Korea
Prior art keywords
film
nitride
alloy
copper
deposited
Prior art date
Application number
KR1019870010234A
Other languages
English (en)
Other versions
KR890004398A (ko
Inventor
가즈히로 호시노
미노루 이노우에
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61218320A external-priority patent/JPS6373645A/ja
Priority claimed from JP62217384A external-priority patent/JPS6459938A/ja
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR890004398A publication Critical patent/KR890004398A/ko
Application granted granted Critical
Publication of KR900007147B1 publication Critical patent/KR900007147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치 및 그의 제조방법
제1a 내지 1c도는 본 발명에 의한 반도체 장치의 일예를 각각 설명하기 위한 횡단면도.
제2a 및 2b도는 합금피막을 제조하는 단계들을 각각 설명하기 위한 횡단면도.
제3a 및 3b도는 박판저항율의 측정에 대한 실험결과들을 각각 나타내는 그래프.
제4a 내지 4c도는 X-레이 회절의 측정에 대한 실험결과를을 각각 나타내는 그래프.
제5a도는 본 발명의 방법에 의해 제조된 반도체 장치의 일예의 횡단면도.
제5b도는 제5a도에서 X-X선을 따라 취한 횡단면도.
제5c도는 제5a도에서 Y-Y선을 따라 취한 횡단면도.
제6a 내지 6d도는 본 발명에 의한 반도체장치의 제조방법의 또다른 예를 각각 설명하기 위한 횡단면도.
본 발명은 반도체장치의 제조방법과 그 방법에 의해 제조된 반도체 장치에 관한 것이다. 본 발명은 특히배선 또는 금속화 재료로서 동 또는 동 합금을 사용하여 반도체 장치를 제조하는 방법에 관한 것이다.
공지된 바와같이, 대규모 집적회로(LSI)의 금속화 패턴은 그의 집적밀도가 증가되기 때문에 그의 폭이부족된다. 비록 알미늄(Al)금속화가 반도체 칩들용으로 널리 사용되고 있지만 그의 금속화폭이 0.5 내지0.6μm의 범위로 제한된다. 이는 알미늄 금속화 패턴이 좋아지기 때문에 엘렉트로 미그레이숀이 증가하여발생되기 때문이다. 이러한 이유때문에, Al 대신 몰리브데늄(Mo) 또는 텅스텐(W)과 같은 고용융점의 금속재료의 사용이 고려되고 있다. 그러나, Mo 또는 Al의 저항율은 Al 덩어리의 저항율의 거의 두배가 되여, 박막에서는 그 이상이다. 그러므로, 고엘렉트로 미그레이숀 저항성분과 저저항율을 갖는 금속화 재료는현재 조사중에 있다.
요즈음에는 동(Cu)이 Al 보다 엘렉트로 미그레이숀이 더 좋고 저항율이 더 낮기 때문에 LSI들의 금속화용으로 연구중에 있다. 동 금속화를 갖는 종래의 반도체 장치는 동 금속화 피막이 Si 기판내에 형성되는 확산층들의 상부에 위치되도록 절연피막내에 형성되는 접촉구멍들위에 그리고 실리콘(Si) 기판상에 증착된 실리콘 이산화물(SiO2)과 같은 절연피막상에 직접 증착되도록 설계된다. 물론, 동피막은 배선 패턴에 따라패턴된다.
최종 제조된 반도체 장치는 일반적으로 Cu 입도를 성장시키도록 또한 그에의해 엘렉트로이그레이숀 저항성분을 개선하도록 400℃ 또는 그 이상의 온도로 어니일링된다. 그후, 절연피막은 Cu 금속화 피막뿐만 아니라 절연피막상에 증착된다. 절연피막의 증착은 약 420℃의 온도로 화학증기 증착(CVD)법에 의해 종래식으로 수행된다. 동금속화 피막상의 절연피막은 예를를어 포스포-실리케이트 글라스(PSG), 실리콘 질화물(Si3N4) 또는 SiO2로 제조될 수도 있다. 절연피막은 복수레벨 상호결선들내에서 패시베이숀(passivation)피막 또는 층간절연 피막으로서 작용한다.
그러나, 상술한 Cu 금속화를 갖는 반도체 장치를 제조하는 종래의 방법에는 단점들이 있다. 즉, Cu의 산화온도범위는 200 내지 250℃인 반면 CVD에서의 열처리 온도는 400℃ 또는 그이상이다. 그러므로, 금속화피막내의 Cu는 CVD 공정에 의해 절연피막을 증착시킬 시에 주위 분위기에 존재하는 산소로 인해 쉽게 산화된다. Cu의 산화는 절연피막과 접촉되는 금속화 피막의 표면을 손상시키므로 특히 그의 저항 성분면에서Cu 금속화 피막을 저하시킨다.
따라서, 본 발명의 일반 목적은 반도체 장치를 제조하는 신규하고도 유용한 방법을 제공하여 상술한 문제점들을 제거하는데 있다.
본 발명의 좀더 구체적인 목적은 반도체장치를 제공하여 최소한 동을 포함하는 금속화 피막의 산화를 효과적으로 방지하고 또한 그의 금속화 저항성분을 절연층의 증착후조차 낮게 유지시킬 수 있도록 하는데 있다.
본 발명의 또다른 목적은 저저항성분의 동결선을 형성할 수 있는 반도제장치의 제조방법을 제공하는데 있다.
본 발명의 또다른 목적은 엘렉트로 미그레이숀을 효과적으로 억제할 수 있는 반도체장치의 제조방법을 제공하는데 있다.
상술한 목적들과 특징들을 달성하기 위해, 본 발명에 의하면 기판상에 동(Cu)을 포함하는 합금피막을 증착시키는 단계와, 합금피막을 패턴닝하는 단계와,N 2를 포함하는 분위기내에서 패턴된 합금피막을 어니일링하는 단계를 포함하며, 그에의해 질화물 피막에 의해 피복된 동(Cu) 상호결선 피막이 형성될 수 있는 반도체장치의 제공방법이 제공된다.
본 발명에 의하면, 상기 방법에 의해 제조된 반도체 장치가 제공된다. 즉, 본 발명에 의한 반도체장치는기판, 기판상에 증착되는 동상호결선피막, 그리고 상기 동피막을 피복하는 질화물 피막을 포함하며, 여기서동피막과 질화물 피막은 기판상에 동을 포함하는 합금피막을 증착시키고 또한 최소한N 2를 포함하는 분위기내에서 패턴된 합금피막을 어니일링하여 형성된다.
본 발명에 의하면 기판상에 동 상호결선 피막을 증착시키는 단계와, 그 동 피막을 패턴닝하는 단계와, 그동피막과 기판상에 질화물 피막을 증착시키는 단계와, 그리고 패턴된 동피막의 표면상에 증착된 질화물 피막의 부분이 아닌 질화물 피막을 식각제거하는 단계를 포함하는 반도체장치를 제조하는 또다른 방법이 있다.
본 발명에 의하면, 실리콘기판과, 그 실리콘기판상에 증착된 절연피막과, 그 절연피막상에 증착되는 동과실리콘간에서의 반응과 상호간 확산을 방지하기 위한 장벽 금속피막과, 장벽금속 피막상에 증착되는 동상호결선 피막과, 동피막의 상면 및 측면들을 봉함하는 질화물 피막과, 그리고 질화물 피막에 의해 피복되는 동피막상에 증착되는 또다른 절연피막을 포함하는 또다른 반도체 장치가 있다.
본 발명의 다른 목적들과 특징들은 첨부도면을 참조하여 아래에 설명되는 본 발명의 양호한 실시예들의상세한 설명으로부터 명백히 알 수 있다.
제1a 내지 1c도를 참조하면서, 상호결선 피막용으로 동과 티타늄합금(Cu-Ti 합금)을 사용하는 반도체장치의 제조방법을 우선 설명한다.
제1a도에 보인 바와같이, Cu 및 Ti로 구성되는 합금 피막 14는 절연피막 10상에 증착되는 확산장벽 금속피막 12상에 증착된다. Cu-Ti 합금의 증착은 Cu-Ti 합금 타게트를 스퍼터링하는 직규(D.C.)마그네트론 스퍼터링법에 의해 수행된다. Cu 피막들이 산화되는 것을 방지하기 위한 장벽피막 16의 두께를 결정하는 Cu-Ti 합금피막내의 Ti의 함량은 1 내지 40중량% 범위내가 좋다. Ti의 함량이 클수록 장벽피막 16을성장시키는데 필요한 시간이 더 길다. Cu-Ti 합금피막 14의 두께는 3000Å 내지 2μm의 범위내가 좋다.스퍼터링은 예를들어 D.C.4kw의 전력으로 5mTorr의 압력에서 아르곤(Ar) 가스의 분위기내에서 수행된다.
Cu-Ti 합금피막 14를 증착시키기 위한 또다른 방법이 Cu-Ti 합금 타게트를 사용하는 상기 방법 대신사용될 수도 있다. 즉, 제2a도에 보인 바와같이 Cu 피막 14a가 일단 Cu 타게트가 스퍼터링되는 D.C. 마그네트론 스퍼터링에 의해 확산 장벽 금속피막 12상에 증착된다. 그다음, 제2b도에 보인 바와같이, Ti 피막 14b가 Ti 타게트가 스퍼터링되는 D.C. 마그네트론 스퍼터링에 의해 Cu 피막 l4a의 상부상에 증착된다.그다음, 장벽피막 12상에 증착되는 Cu/Ti 이중층을 제1a도에 보인 Cu-Ti 합금피막 14를 형성하도록 Ti와 Cu를 합금하기 위해 저압에서 어니일링한다.
이 저압로에 의한 어니일링(LPFA로 약칭함)은 예를들어 550℃로 Ar 가스내에서 수행된다. Ar 가스는어니일링하는 동안 Ti가 산화되는 것을 방지하는 역할을 한다.
확산장벽 금속피막 12는 예를들어 포스포-실리케이트 글라스(PSG), 실리콘이산화물(SiO2), 또는 실리콘 질화물(Si3N4)로 제조된 절연피막 10과 Cu 원자들이 반응하여 그대로 확산되는 것을 방지하도록 작용한다. 확산장벽 금속피막 12는 티타늄질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 지르코늄 질화물(ArN), 티타늄카바이드(TiC), 텅스텐카바이드(WC), 탄타륨(Ta), 탄타륨질화물(TaN)또는 티타늄 텅스텐(TiW)으로 제조될 수 있다. 확산장벽 금속피막 l2의 두께는 1000Å 내지 2000Å의 범위내가 좋다. 예를들어 확산장벽 금속피막 12를 형성하도록 TiN을 사용할 시에 반응 마그네트론 스퍼터링법이 사용될 수도 있다. TiN의 증착은 Ti 타게트가 예를를어 D.C.4kw의 전력으로 5m Torr의 압력에서 Ar＋N 2가스의 분위기내에서 스퍼터링되는 식으로 수행된다.
그다음, 최종 증착된 Cu-Ti 합금피막 14는 제1b도에 보인 바와같이 이온밀링에 의해 상호결선 패턴에따라 패턴된다. 이러한 이온밀링공정은 SiO2마스크 또는 PSG 마스크를 사용하며 또한 예를들어 500V의가속전압으로 2×10-4Torr의 압력에서 Ar 가스내에서 수행된다. 이온밀링대신에, CCl4+Cl2가스가 사용되는 반응이온식각(RIE로사 약칭함)또한 패턴닝하기 위해 사용될 수도 있다.
바람직하게는, 확산장벽 금속픽막 12는 또한 Cu-Ti 합금 피막 14의 패턴닝후 패턴된다. 확산장벽 금속피막 12가 Cu 원자들의 절연피막 10으로의 확산을 방지하도록 제공되기 때문에 확산장벽 금속피막 12의 패턴은 Cu-Ti 합금 피막 14의 패턴과 거의 동일하게 제조된다. 예를들어 TiN의 확산장벽 금속피막 12의 패턴닝은 예를들어 50 내지 200W의 전력으로 0.02 내지 0.05 Torr의 압력에서 SF6가스의 분위기내에서 반응이온 식각방법에 의해 수행될 수도 있다.
그다음, 패턴된 Cu-Ti 합금피막 14를 어니일링한다. 그 어니일링은 수십분 내지 수시간동안 600 내지900℃의 온도에서 질소(N 2)가스 분위기내에서 수행된다. 어니일링하는 동안, Ti 원자들은 패턴된 피막 14의 상면과 측면들을 향하여 확산되어 그 분위기내에서N 2와 화합되기 때문에 산화저항성분을 위한 TiN의피막 16이 패턴된 피막 14의 상면과 측면들상에 형성된다. Ti 원자를의 외향 확산으로, Cu-Ti 합금피막14내의 Cu 원자들은 순수한 상태로 접근하기 때문에 TiN 피막 16에 의해 피복된 거의 순수한 Cu 피막 18이 최종으로 형성될 수 있다. 그 Cu 피막 18은 우수한 상호결선 피막이다. 왜냐하면 그것은 거의 순수하므로 그의 저항율이 아주 낮게 유지되기 때문이다. TiN 피막 16의 두께는 어니일링 시간과 Cu-Ti 피막 14내의 Ti의 함량에 좌우된다. 바람직하게는 TiN 피막 16은 500Å 내지 2000Å의 두께를 갖는다. 상술한 어니일링은 4 Torr 정도의 저압에서 수행되는 것이 좋다. 어니일링을 위한 가스는N 2분위기로 국한되지 않고, Ar＋N 2또는 NH3(암모니아)＋N 2와 같은N 2를 함유하는 가스들이 사용될 수도 있다.
Cu 상호결선 피막 18은 그의 상면과 측면들이 TiN 피막 16으로 완전히 피복되기 때문에 산화방지 역할을 한다. 그밖에도, Cu 피막 18은 확산장벽 금속피막 12상에 증착되기 때문에 Cu 원자들이 절연피막 10내에 형성된 접촉구멍(도시안됨)을 통해 실리콘기판(도시안됨) 또는 절연피막 10으로의 확산이 효과적으로 방지된다. 결과적으로 층간 절연피막 또는 패시베이숀 피막으로서 작용하는 절연피막이 TiN 피막 16에 의해피복된 Cu 피막 18상에 약 420℃의 온도로 CVD에 의해 증착될 때조차, Cu 피막 18의 산화가 효울적으로방지될 수 있어 극히 저저항성분의 Cu 상호결선층이 얻어질 수 있다. 그밖에도 Cu 피막 18내의 엘렉트로미그레이숀의 발생은 효율적으로 방지될 수도 있다. 왜냐하면 Cu 피막 18은 600 내지 900℃의 범위내의 고온으로 어니일링하여 형성되기 때문이다. 그러므로 입도사이즈는 더 크게 성장한다.
제1a 내지 1c도를 참조하여 Cu 상호결선 피막이 산화되는 것을 방지하는 지르코늄 질화물(ZrN)의 장벽피막에 의해 Cu 상호결선 피막을 전체적으로 피복한 또다른 반도체장치의 제조방법에 대한 설명을 한다.
우선 Cu-Zr의 합금피막 14를 확산장벽 금속층 12상에 증착한다. Cu-Zr 합금의 증착은 Cu-Zr 합금 타게트를 사용하여 D.C. 마그네트론 스퍼터링법으로 수행될 수도 있다. ZrN의 장벽피막 16의 두께를 결정해주는 Cu-Zr 합금피막 16내의 Zr의 함량은 1 내지 40중량%의 범위내가 좋다. Cu-Zr 합금피막 14의 두께는 3000Å 내지 2μm의 범위내이다. 스퍼터링을 위한 파라메터들은 상술한 Cu-Ti 타게트의 스퍼터링시의것들과 동일하다. Cu-Zr 합금피막 14도 또한 확산장벽 금속피막 12상에 Cu/Zr 이중층을 그 정도로 증착시키고 또한 예를를어 650℃의 온도로N 2가스내의 저압 어니일링을 수행함으로서 형성될 수도 있다.
Cu-Zr 합금피막 14의 증착단계 다음의 단계를이 전술한 Cu-Ti 합금피막을 제조하는 방법의 단계를과동일한 방식으로 수행된다. 즉, Cu-Zr 합금피막 14를 이온밀링에 의해 패턴한 다음 확산장벽 금속피막 12를 RIE로 식각제거한다. 마지막으로, 패턴된 확산장벽 금속피막 12상에 증착되는 패턴된 Cu-Zr 합금피막14를 어니일링하여 Cu 피막 18에 대한 산화방지를 해줄 수 있는 ZrN 피막 16에 의해 전체적으로 피복된Cu 피막 18을 얻을 수 있다.
앞에서 설명한 바와같은 Ti 또는 Zr을 사용하는 이유는 그의 표준자유발생 에너지가 비교적 낮으므로 Ti또는 Zr의 질화물이 쉽게 얻을 수 있기 때문이다. 전기적으로 도전하는 TiN 또는 ZrN 대신에 BN, AlN또는 Si3N4와 같은 질화물의 전기적인 절연재료를 사용하여 Cu 상호결선 피막 18의 상면과 측면들을 전체적으로 피복시킬 수도 있다. 제1a 내지 1c도를 창조하여, Cu 상호결선 피막을 그러한 절연피막으로 피복하는 반도체 장치를 제조하는 방법에 대해 설명한다.
제1단계로서, 예를들어 Cu-Al의 합금피막 14를 1 내지 40중량%를 포함하는 Cu-Al 합금타게트가 스퍼터링되는 D.C. 마그네트론 스퍼터링에 의해 TiN, TiW, W, ZrN, TiC, Ta, TaN, TiW 또는 WC로제조된 확산장벽 금속피막 12의 상부상에 증착한다. 그 스퍼터링은 예를들어 D.C.4kw의 전력으로 5mTorr의 압력에서 Ar 가스의 분위기내에서 수행된다. Cu-Al 피막 14의 두께는 5000Å 내지 2μm의 범위내가 좋다. 그다음 Cu-Al 합금피막 14를 제1b도에 보인 바와같이 이온밀링 식각에 의해 패턴한다. 식각 파라메터들은 전술한 것들과 동일하다. 그후, 확산장벽금속피막 12를 RIE로 패턴시키는 것이 좋다. 그다음,패턴된 Cu-Al 합금피막 14를 저압으로N 2가스를 포함하는 분위기내에서 어니일링한다. 구체적으로, 그어니일링은 600 내지 900℃의 온도와 4 Torr의 압력에서 30 내지 90분동안 수행된다. 어니일링하는 동안Al 원자들은 그 분위기내에서 확산되어N 2와 반응하게 되어 Cu의 산화를 방지하는 AlN의 장벽피막 16이 거의 순수한 Cu 상호결선 피막 18의 상면과 측면들상에 형성될 수 있다. AlN 장벽 피막 16의 두께는300Å 내지 1500Å의 범위내가 좋다. AIN 장벽피막이외의 BN 또는 Si3N4장벽피막을 형성하는 절차들은AlN 피막에 대한 절차들과 동일한 방식으로 수행될 수도 있다.
상호결선 피막의 박판저항 성분의 측정에 대한 실험 결과들에 관해 아래에 설명한다. 그 실험에서, 두 생물들은 다음과 같은 상이한 공정들에 의해 각각 형성된 TiN의 장벽피막 16을 각각 갖고 있다.
[공정 1]
단계 1 : 2000Å 두께의 Cu 피막 14a(제2a도)를 D.C. 마그네트론 스퍼터링에 의해 TiN 피막 12상에 형성한 다음 1500Å 두께의 Ti 피막 14b를 D.C. 마그네트론 스퍼터링에 의해 Cu 피막 14a상에 증착하였다.
단계 2 : 그다음, 최종 형성한 Cu-Ti 이중층을 4 Torr의 압력과 550℃의 온도에서 30분동안 Ar 가스내에서 어니일링하여 Cu-Ti 합금피막 14를 얻었다.
단계 3 : 그다음, Cu-Ti 합금을 4 Torr의 압력과 750℃의 온도에서 30분동안N 2가스내에서 어니일링하였다.
[공정 2]
단계 1 : 2000Å 두께의 Cu 피막 14a(제2a도)를 D.C. 마그네트론 스퍼터링에 의해 TiN 피막 12상에 형성한 다음 1000Å의 두께의 Ti 피막 14b를 D.C. 마그네트론 스퍼터링에 의해 Cu 피막 14a 상에 증착하였다.
단계 2 : 그다음, 최종형성된 Cu-Ti 이중층을 4 Torr의 압력에서 650℃의 온도로 30분동안N 2가스내에서 어니일링하여 Cu-Ti 합금피막 14를 얻었다.
단계 3 : 그다음 Cu-Ti 합금은 4 Torr의 압력에서 750℃의 온도로 30분동안N 2가스내에서 어니일링하였다.
제3a도는 상기 공정 1에서 각 단계들에 대해 측정된 Cu를 포함하는 도체의 박판저항(μΩ/□)을 나타내며, 제3b도는 상기 공정 2에서 각 단계들에 대해 측정된 박판저항(μΩ/□)을 나타낸다. 제3a 및 3b도에보인 바와같이, 각 공정들 1과 2의 단계 2뒤에 측정된 박판저항은 각 공정들 1과 2의 단계 1뒤에 증착된 상태의 것보다 크다. 이것은 Cu/Ti 이중층이 어니일링에 의해 합금되었기 때문이다. 그러나 각 공정들 1과 2의 단계 3뒤의 박판저항은 감소되어 단계 1뒤의 박판 저항과 근사하다. 이것은 Cu-Ti 합금이N 2와 반응하여 Ti의 외향 확산으로 인해 거의 순수한 Cu로 변동되었음을 의미한다. 이것은 후술하게 되는 X-레이회절 실험들에 의해 지지된다. 제3a도에서, 단계 3뒤의 박판 저항은 단계 1의 뒤의 것보다 약간 더 크다.이것은 단계 3에서 30분동안의 어니일일 시간이 Cu-Ti 합금 피막의 상면과 측면들을 향하여 Ti 원자들은전체적으로 확산시킬 정도로 충분하지 않았기 때문이다.
제4a 내지 4c도는 X-레이 회절 측정의 실험 결과들을 각각 나타낸다. 제4a도는 Si3N4절연피막상에2000Å의 두께의 Cu 피막을 증착시키고 또한 Cu 피막상에 1000Å 두께의 Ti 피막을 더 증착시켜서 형성된증착된 Cu/Ti 이중층에 관한 결과들을 나타낸다. 제4b도는 550℃의 온도와 4 Torr의 압력에서 30분동안Ar 가스의 분위기내에서 Cu/Ti 이중층을 어니일링하여 얻은 Cu-Ti 합금에 관한 결과들을 나타낸다. 제4c도는 4 Torr의 압력과 750℃의 온도로 30분동안N 2가스내에서 Cu-Ti 합금을 어니일링하여 얻은 TiN피막에 의해 피복된 Cu 피막에 관한 결과들을 나타낸다. 제4a도에서, Cu의 아주강한 스펙트럼, 특히(111)의 스펙트럼을 관측할 수 있는 한편 제4b도에서는 Cu3Ti, Cu4Ti 및 CuzTi의 스떽트렁를을 관측할 수 있다. 이는 Cu 원자들이 Ti 원자들과 합금되었음을 뜻한다. 또한 제4c도에서는 Cu와 Ti의 아주강한 스펙트럼들을 관측할 수 있다. 이것은 Cu를 포함하는 피막이 N2가스내에서 어니일링된 후 거의 순수한 상태로변경되었음을 뜻한다.
이제 본 발명의 방법에 의해 얻은 2-레벨 금속화를 갖는 반도체 장치의 일예에 관한 설명을 한다.
제5a 내지 5c도를 참조하면, SiO2와 같은 절연피막 22가 P-형의 Si 기판 20상에 증착된다. 절연피막22를 부분적으로 식각제거하여 접촉구멍 24를 형성한다. 절연피막 22와 접촉구멍 24상에는 500Å 두께의Ti 피막 26, 1000Å 두께의 TiN 확산장벽 금속피막 28, 그리고 Cu 상호결선 피막 32를 순서적으로 증착한다. Si 기간 20내에 형성된 n+- 확산층 20a에 더 좋은 오믹접촉을 시키도록 Ti 피막 26이 제공된다. Ti피막 26의 증착은 예를들어 2kw의 전력으로 5m Torr의 압력에서 Ar 가스 분위기내에서 D.C. 마그네트론스퍼터링에 의해 수행될 수도 있다. TiN 피막 28, TiN의 장벽피막 30 및 Cu 피막 32의 증착은 전술한 본발명의 방법에 의해 수행된다.
TiN 피막 30에 의해 피복된 절연피막 22와 Cu 피막 32상에는 CVD에 의해 PSG와 같은 층간 절연피막34가 증착되어 있다. 비록 CVD 공정에서의 온도가 약 420℃ 일지라도 Cu 피막 32는 그를 완전히 덮고 있는 TiN 피막 30이 존재하기 때문에 산화되지 않는다. 층간절연막 34상에는 TiN 장벽막 38에 의해 전체적으로 피복된 TiN 장벽금속 피막 36과 Cu 상호결선 피막 40이 증착되어 있다. 이 증착은 전술한 본 발명의방법에 따라 수행된다. 제 1레벨의 Cu 피막 32와 제 2 레벨의 Cu 피막 40간의 오믹접촉은 절연피막 34내에형성된 접촉구멍 42를 통해 형성된다. Ti 피막 26과 같은 금속피막은 접촉구멍 42의 바닥은 TiN 피막 36으로 형성되기 때문에 필요없음을 알 수 있다.
예를들어 CVD 법에 의해 절연피막 34와 TiN 피막 38상에는 패시베이숀 피막 44가 증착되어 있다. 도장을 위한 Al 접속패트 46은 TiN 피막 38에 의해 피복된 Cu 피막 40의 상부상에 증착된다. 바록 Al은 Cu와반응하기 쉽지만 도해된 구성은 그 반응을 방지할 수 있다. 왜냐하면, Cu 피막 40은 TiN 피막 38에 의해전체가 피목되어 있기 때문이다.
상술한 구성에서, Al 피막은 TiN 피막 26대신 사용될 수도 있으며, W, WN, ZrN, TiC, WC, Ta,TaN 또는 TiW가 TiN 피막 28 또는 36대신 사용될 수도 있다. 절연피막 22,34 또는 44는 SiO2또는PSG 대신 Si3N4에 의해 형성될 수도 있다. 또한 장벽피막 30 또는 38이 ZrN, AlN, BN 또는 Si3N4에 의해 형성될 수도 있다. Cu 피막 32 또는 40을 피복시키기 위해 AIN, BN 또는 Si3N4를 사용할 시에 관통공을 형성하도록 절연피막을 식각 제거할 필요가 있다.
이체 제6a 내지 6d도를 참조하면서 Cu 상호결선 피막이 산화방지용 장벽피막으로 피복되는 반도체장치를 제조하는 다른 방법에 대해 설명한다.
우선, 제6a도를 참조하면, PSG 절연피막 52가 이를들어 CVD 배에 의해 Si 기간 50상에 증착된다.SiO2또는 Si3N4는 또한 PSG 대신 사용될 수도 있다. PSG 절연피막 52의 상부상에는 Ti 타게트를 D C.4kw의 전력으로 5m Torr의 압력에서 Ar＋ N2가스 분위기내에서 스퍼터링하는 반응 마그네트론 스퍼터링에 의해 TiN의 확산장벽 금속피막 54가 증착된다. 그의 두께는 100Å 내지 1000Å의 범위내가 좋다. 물론TiN 이외에 W, WN, ZrN, TiC, WC, Ta TiW 또는 TaN을 사용하는 것도 가능하다. 그다음, Cu 상호결선피막 56이 Cu 타게트를 예를를어 D.C.2kw의 전력으로 5m Torr의 압력에서 Ar 가스 분위기내에서 스퍼터링하는 D.C. 마그네트론 스퍼터링에 의해 TiN 피막 54상에 증착된다. Cu 피막 56의 두께는3000Å 내지 2μm 범위내가 좋다. 그다음 Cu 피막 56을 이온밀링법으로 식각제거하여 Cu 피막 56을 패턴시킨다. 그 식각은 예를들어 500V의 가속전압으로 2×10-4Torr의 압력에서 Ar 가스분위기내에서 수행된다. SiO2또는 PSG의 마스크는 식각시에 사용된다. 그후, Cu가 산화되는 것을 방지하기 위한 TiN 피막58을 패턴된 Cu 피막 56의 표면를 주위와 TiN 피막 54상에 증착한다. TiN 피막 58의 증착은 반응 마그네트론 스퍼터링에 의해 수행된다. 그 스퍼터링은 예를들어 D.C.4kw의 전력으로 5m Torr의 압력에서 Ar＋ N2가스의 분위기내에서 수행될 수도 있다. TiN 피막 58의 두께는 1000Å 내지 2000Å 범위내이다.
제6b도는 보인 바와같이 그다음 단계로서, SiO2또는 PSG와 같은 마스크 60이 TiN 장벽피막 58의 상부상에 장치되고 그 밑에 패턴된 Cu 피막 56이 배치되는 반응이온식각(RIE)법에 의해 TiN 피막 54와 TiN피막 58을 식각제거한다. 식각은 예를들어 100 내지 200W의 전력으로 0.02 내지 0.05 Torr의 압력으로SF6가스 분위기내에서 수행뇐다. 식각후 반도체장치의 횡단면도는 제6c도에 나타낸다. 마스크 60이 없는피막들의 부분은 제거되었다. 결과적으로 Cu 피막 56은 TiN 피막들 54와 58에 의해 전체적으로 둘려쌓인다.
또한 PSG와 같은 절연피막 62가 TiN에 의해 전체가 피복된 Cu 피막 56 둘레와 절연피막 52상에는CVD 법에 의해 증착된다. CVD 법의 사용에 의한 증착은 420℃의 온도와 1 Torr의 압력에시 1% PH3(50cc)＋N2(50cc)가스의 분위기내에서 수행된다. TiN 피막 58이 존재하기 때문에 CVD 처리공정중 Cu 피막56이 결코 산화되지 않음을 알 수 있다. 단일레벨의 금속화 반도체장치를 제조할시에, 절연피막 62는 패시베이숀 피막으로서 작용하는 한편 절연피막 62는 복수레벨 금속화를 형성할 시에 층간 절연피막으로서 작용한다.
본 발명은 상술한 실시예들로 제한되지 않고 본 발명의 정신으로부터 벗어나지 않는 한도내에서 여러 수정 변경 가능하다.

Claims (29)

  1. 기판상에 동(Cu)을 포함하는 합금피막을 증착시키는 단계와, 상기 합금피막을 패턴닝시키는 단계와,그러고 상기 패턴된 합금피막을 질소( N2)가스를 포함하는 분위기내에서 어니일링하는 단계를 포함하며, 그에의해 질화물 피막에 의해 피복된 동 상호결선 피막이 형성되는 것이 특징인 반도체 장치의 제조방법.
  2. 제1항에서, 상기 합금피막은 티타늄(Ti), 지그코늄(Zr), 알미늄(Al), 보론(B) 및 실리콘(Si)으르구성되는 그룹으로부터 선택된 재료와 Cu의 합금으로 제조되는 것이 특징인 반도체 장치의 제조방법.
  3. 제1항에서, 상기 어니일링 단계는 감압하에서 수행되는 것이 특징인 반도체 장치의 제조방법.
  4. 제1항에서, 상기 어니일링 단계는600 내지 900℃의 온도에서 수행되는 것이 특징인 반도체 장치의제조방법.
  5. 제1항에서, 상기 어니일링 단계는 수십분 내지 수시간 동안 수행되는 것이 특징인 반도체 장치의 제조방법.
  6. 제1항에서, 상기 질화물 피막의 두께는 500Å 내지 1000Å의 범위내인 것이 특징인 반도체 장치의제조방법.
  7. 제1항에서, 상기 분위기는 N 원자들을 포함하는 가스인 것이 특징인 반도체 장치의 제조방법.
  8. 제1항에서, 상기 분위기는 아르곤(Ar)과 암모니아(NH3)를 포함하는 그룹으로부터 선택된 가스와N 원자들을 포함하는 가스인 것이 특징인 반도체 장치의 제조방법.
  9. 제1항에서, 상기 질화물은 티타늄 질화물(TiN), 지르코늄 질화물(ZrN), 알미늄 질화물(AlN), 보른 질화물(BN) 및 실리콘 질화물(Si3N4)을 포함하는 그룹으로부터 선택된 재료인 것이 특징인 반도체 장치의 제조방법.
  10. 제1항에서, 상기 기판은 실리콘 기판상의 절연피막상에 증착되는 금속피막을 포함하는 것이 특징인반도체 장치의 제조방법.
  11. 제1항에서, 상기 합금피막 증착단계는 Cu 타게트를 포함하는 합금을 스퍼터링하는 직류 마그네트론스퍼터링에 의해 수행되는 것이 특징인 반도체 장치의 제조방법.
  12. 제1항에서, 상기 합금 증착단계는 상기 기판상에 Cu 피막과 상기 Cu 피막과 합금된 금속재료순으로구성되는 이중층 피막을 증착시키고 상기 이중층 피막을 어니일링하여 수행되는 것이 특징인 반도체 장치의제조방법.
  13. 제1항에서, 상기 합금피막의 두께는3000Å 내지 2μm의 범위내인 것이 특징인 반도체 장치의 제조방법.
  14. 제1항에서, Cu 이외의 금속재료는 상기 합금피막내에 1 내지 40중량%로서 내포되는 것이 특징인반도체 장치의 제조방법.
  15. 제1항에서, 상기 패턴닝 단계는 이온밀링법에 의해 수행되는 것이 특징인 반도체 장치의 제조방법.
  16. 제1항에서, 상기 방법은 상기 질화물에 의해 피복된 상기 Cu 상호결선 피막상에 절연피막을 증착시키는 단계를 더 포함하는 것이 특징인 반도체 장치의 제조방법.
  17. 제16항에서, 상기 절연피막의 상기 증착은 화학증기증착(CVD)법에 의해 수행되는 것이 특징인 반도체 장치의 제조방법.
  18. 기판과 상기 기판상에 증착되는 동 상호결선 피막과, 그리고 상기 동 피막과 상기 질호물 피막이 상기 기판상에 동을 포함하는 합금피막을 증착시키고, 상기 합금피막을 패턴닝하고, 그리고 상기 패턴된 합금피막을 질소(N2)가스를 포함하는 분위기내에서 어니일링하는 단계에 의해 형성되는 것이 특징인 반도체 장치.
  19. 제18항에서, 상기 질화물 피막은 티타늄 질화물(TiN), 지르코늄 질화물(ZrN), 알미늄 질화물(AlN), 보론질화물(BN), 및 실리콘 질화물(Si3N4)로 구성되는 그들으로부터 선택되는 재료로 제조되는것이 특징인 반도체 장치.
  20. 제18항에서, 상기 기판은 실리콘 기판으로 제조되며, 상기 실리콘 기판상에서 절연피막이 중착되며,상기 절연 피막상에는 동과 실리콘간의 반응과 상호간 확산을 방지하기 위한 확산 장벽금속 피막이 증착되는 것이 특징인 반도체 장치.
  21. 제20항에서, 상기 확산장벽 금속피막은 티타늄 질화물(TiN), 텅스템(W), 텅스텐 질화물(WN), 지르코늄 질화물(ZrN), 티타늄 카바이드(TiC), 텅스텐 카바이드(WC), 탄타륨(Ta), 탄타륨 질화물(TaN)및 티타늄 텅스텐(TiW)으로 제조되는 것이 특징인 반도제 장치.
  22. 제18항에서, 절연피막은 질화물로 피복된 상기 동 피막 상에 증착되는 것이 특징인 반도체 장치.
  23. 기판상에 동 상호결선 피막을 증착시키는 단계와, 상기 동 상호결선 피막을 패턴닝하는 단계와, 상기동 피막과 상기 기판상에 질화물 피막을 증착시키는 단계와, 그리고 상기 패턴된 동피막의 표면들상에 중착된 상기 질화물 피막 부분이 아닌 상기 질화물 피막을 식각 제거하는 단계를 포함하는 것이 특징인 반도체장치의 제조방법.
  24. 제23항에서, 상기 동피막을 증착시키는 상기 단계는 직류 마그네트론 스퍼터링 법에 의해 수행되는것이 특징인 반도체 장치의 제조방법.
  25. 제23항에서, 상기 질화물 피막을 증착시키는 상기 단계는 반응 마그네트론 스퍼터링법에 의해 수행되는 것이 특징인 반도체 장치의 제조방법.
  26. 제23항에서, 상기 동피막을 패턴닝하는 상기 단계는 이온밀링법에 의해 수행되는 것이 특징인 반도체장치의 제조방법.
  27. 제23항에서, 상기 식각 제거단계는 반응 이온식각법에 의해 수행되는 것이 특징인 반도체 장치의 제조방법.
  28. 실리콘 기판과, 상기 실리콘 기판상에 증착된 절연피막과, 동과 실리콘간에서 반응과 상호간 확산을방지하기 위해 상기 절연피막상에 증착되는 장벽 금속피막과, 상기 장벽금속 피막상에 증착되는 동상호결선피막과, 상기 동피막의 상면과 측면을을 피복하는 질화물 피막과, 그리그 상기 질화물 피막에 의해 피복된상기 동피막상에 증착된 또다른 절연피막을 포함하는 것이 특징인 반도체 장치.
  29. 제28항에 있어서, 상기 질화물 피막은 티타늄 질화물(TiN), 지르코늄 질화물(ZrN), 알미늄 질화물(AlN), 보론 질화룰(BN) 및 실리콘 질화물(Si3N4)로 구성되는 그룹으로부터 선택되는 재료로 제조되는것이 특징인 반도체 장치.
KR1019870010234A 1986-09-17 1987-09-16 반도체장치 및 그의 제조방법 KR900007147B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP61-218320 1986-09-17
JP61218320A JPS6373645A (ja) 1986-09-17 1986-09-17 半導体装置
JP62217384A JPS6459938A (en) 1987-08-31 1987-08-31 Manufacture of semiconductor device
JP62-217384 1987-08-31

Publications (2)

Publication Number Publication Date
KR890004398A KR890004398A (ko) 1989-04-21
KR900007147B1 true KR900007147B1 (ko) 1990-09-29

Family

ID=26521990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010234A KR900007147B1 (ko) 1986-09-17 1987-09-16 반도체장치 및 그의 제조방법

Country Status (3)

Country Link
EP (1) EP0260906B1 (ko)
KR (1) KR900007147B1 (ko)
DE (1) DE3784605T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2511289B2 (ja) * 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JPH03254137A (ja) * 1990-03-05 1991-11-13 Toshiba Corp 半導体集積回路装置
KR920017186A (ko) * 1991-02-28 1992-09-26 원본미기재 집적 회로의 도전성 구조
JP3191407B2 (ja) * 1991-08-29 2001-07-23 ソニー株式会社 配線形成方法
TW215132B (en) * 1992-09-21 1993-10-21 Advanced Micro Devices Inc Method and apparatus for the elimination of metal voids and metal lines of a semiconductor device
US6380627B1 (en) * 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
TW452860B (en) 1998-12-14 2001-09-01 Lg Philips Lcd Co Ltd Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
US7061111B2 (en) 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
WO2003064722A1 (fr) * 2002-01-30 2003-08-07 Nikko Materials Company, Limited Cible de pulverisation d'alliage de cuivre et procede de fabrication de cette cible
KR20040034939A (ko) * 2002-10-17 2004-04-29 학교법인 국민학원 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP4794802B2 (ja) 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100953340B1 (ko) * 2007-12-27 2010-04-20 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116089A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Wiring constituent body
US4429011A (en) * 1982-03-29 1984-01-31 General Electric Company Composite conductive structures and method of making same
US4489482A (en) * 1983-06-06 1984-12-25 Fairchild Camera & Instrument Corp. Impregnation of aluminum interconnects with copper

Also Published As

Publication number Publication date
DE3784605T2 (de) 1993-06-17
EP0260906A2 (en) 1988-03-23
DE3784605D1 (de) 1993-04-15
EP0260906B1 (en) 1993-03-10
KR890004398A (ko) 1989-04-21
EP0260906A3 (en) 1989-01-04

Similar Documents

Publication Publication Date Title
KR900007147B1 (ko) 반도체장치 및 그의 제조방법
US4910169A (en) Method of producing semiconductor device
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
KR940010520B1 (ko) 반도체장치 및 그 제조방법
US6121685A (en) Metal-alloy interconnections for integrated circuits
US6150270A (en) Method for forming barrier layer for copper metallization
US5506449A (en) Interconnection structure for semiconductor integrated circuit and manufacture of the same
JP3296708B2 (ja) 金属導電体用多層Ａｌ合金構造
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
KR100205301B1 (ko) 금속배선구조 및 형성방법
US6111318A (en) Semiconductor device comprising Cu--Ta and method for forming the semiconductor device
US6002174A (en) Barrier materials for semiconductor devices
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
JP2882380B2 (ja) 半導体装置及びその製造方法
US6130162A (en) Method of preparing passivated copper line and device manufactured thereby
EP0601509A1 (en) Semiconductor devices and method of manufacturing the same
KR930001311A (ko) 반도체 장치의 금속 배선층 형성방법
JPH03142883A (ja) 半導体装置及びその製造方法
KR100454629B1 (ko) 반도체소자의도전배선형성방법
JPH02235372A (ja) 半導体装置とその製造方法
JPH06318592A (ja) 半導体集積回路のＣｕ配線構造体の製造方法
JPS63129662A (ja) 半導体装置
JPH07130849A (ja) 半導体装置及びその製造方法
KR100257856B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040924

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee