KR20040034939A - 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법 - Google Patents

신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법 Download PDF

Info

Publication number
KR20040034939A
KR20040034939A KR1020020063594A KR20020063594A KR20040034939A KR 20040034939 A KR20040034939 A KR 20040034939A KR 1020020063594 A KR1020020063594 A KR 1020020063594A KR 20020063594 A KR20020063594 A KR 20020063594A KR 20040034939 A KR20040034939 A KR 20040034939A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
alloy
layer
wiring
diffusion
Prior art date
Application number
KR1020020063594A
Other languages
English (en)
Inventor
이재갑
이섭
홍성진
양희정
Original Assignee
학교법인 국민학원
이재갑
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 국민학원, 이재갑 filed Critical 학교법인 국민학원
Priority to KR1020020063594A priority Critical patent/KR20040034939A/ko
Publication of KR20040034939A publication Critical patent/KR20040034939A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 메모리 장치 등의 배선으로서 Cu(B) 합금과 계면 하지층으로 이용되는 제1확산방지막 사이의 반응으로 생성된 붕화물로 이루어진 제2확산방지막을 추가로 구비함과 동시에 Cu 배선막의 비저항 증가를 억제하여 신뢰성을 갖춘 Cu 합금 배선 및 그의 제조방법에 관한 것이다.
본 발명은 배선재료가 형성되는 피착면 위에 보론과 반응하여 붕화물을 형성할 수 있는 금속으로 이루어진 제1확산방지막을 형성하는 단계와, 상기 제1확산방지막 위에 Cu(B) 합금층을 증착하는 단계와, 진공 열처리를 실시하여 Cu(B) 합금과 제1확산방지막 사이의 반응에 의해 높은 전도성과 형성에너지를 보유하면서 Cu와 제1확산방지막 사이의 상호 확산을 억제 할 수 있는 붕화물(Boride)로 이루어진 제2확산방지막을 형성하는 단계로 구성되는 것을 특징으로 한다.

Description

신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의 제조방법{Cu Alloy Wiring Having Reliable Diffusion Barrier and Method for Making the Same}
본 발명은 신뢰성 있는 확산방지막을 구비한 Cu 합금 배선 및 그의 제조방법에 관한 것으로, 특히 반도체 메모리 장치 또는 TFT-LCD 등의 배선으로서 Cu(B) 합금을 사용하여 열처리하는 경우 Cu(B) 합금과 계면 하지층으로 이용되는 제1확산방지막 사이의 반응으로 계면에 생성된 붕화물이 Cu와 제1확산방지막 사이의 확산방지막으로 작용함과 동시에 Cu 배선막의 비저항 증가를 억제하여 신뢰성 있는 확산방지막을 구비한 Cu 합금 배선 및 그의 제조방법에 관한 것이다.
일반적으로 반도체 메모리 장치나 TFT-LCD 등에 있어서는 장치 내부의 소자와 소자, 소자와 본딩패드 또는 소자와 터미널 단자 사이를 상호 연결하기 위하여 다수의 연결배선을 필요로 한다.
이러한 연결배선으로 사용되는 재료는 비저항 등의 각종 물성과 재료비용 등을 고려하여 Cu막을 일반적으로 사용하고 있다. 이 경우 Cu 배선막이 피착되는 피착면은 보통 Si이나 절연막으로서 SiO2또는 로우-케이(low-k)가 위치하게 된다. 여기서, 로우-케이는 저유전 물질을 나타내는 용어로서 SiO2를 기준으로 유전율이 낮으면 저유전 물질, 높으면 고유전 물질(high-k)로 정의한다.
따라서, Cu 배선막과 피착면 사이에는 Cu와의 접착력 향상, Cu(111) 배향성 증가, 확산억제 능력 향상을 목적으로 Ti를 사용하여, 도 1과 같이 Cu(3)/Ti(2)/(Si 또는 SiO2)(1) 구조를 사용하였다.
그러나, 확산방지막(2)으로 Ti을 사용할 경우 500℃ 정도의 고온 열처리(annealing) 공정시 Ti의 표면 확산으로 인하여 확산방지막 능력이 저하되며, 이에 따라 Cu가 Si과 반응하여 Cu 배선막(3)의 비저항이 증가하는 문제점이 있다.
따라서, 일반적으로 사용되는 순수 Cu/Ti/SiO2구조에서 열처리시 발생하는 Cu-Ti반응을 억제하여 Ti의 확산억제 능력을 크게 하고 Cu-Ti반응에서 야기되는 Cu 비저항 증가를 억제하고자 확산방지막으로서 (TiN, Ta, TaN)/Ti 이중 구조가 제안되었다. 그러나, 이러한 이중 구조의 확산방지막은 TiN과 Cu와의 접착력 약화, 구조 복잡, 두께 증가 등의 문제점이 존재하였다.
따라서 본 발명은 이러한 종래기술의 문제점을 감안하여 안출된 것으로, 그 목적은 반도체 메모리 장치 또는 TFT-LCD 등의 배선으로서 Cu(B) 합금을 사용하여 열처리하는 경우 Cu(B) 합금과 제1확산방지막 사이의 반응으로 계면에 생성된 붕화물이 Cu와 제1확산방지막 사이의 확산방지막으로 작용함과 동시에 Cu 배선막의 비저항 증가를 억제하여 신뢰성 있는 확산방지막을 구비한 Cu 합금 배선 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 500℃ 정도의 높은 온도에서도 신뢰성이 높은 2중 구조의 확산방지막을 구비하며 공정이 간단하고 박막 구조를 갖는 Cu 합금 배선 및 그의 제조방법을 제공하는 데 있다.
도 1은 종래 Cu 배선의 열처리 전과 후의 단면을 보여주는 공정단면도,
도 2는 본 발명에 따른 Cu(B) 합금 배선의 열처리 전과 후의 단면을 보여주는 공정단면도,
도 3a 및 도 3b는 각각 본 발명에 따른 Cu(4.5at.% B) 합금 배선의 열처리 시에 열처리 온도의 증가와 확산방지막의 두께 변화에 따른 비저항의 변화를 나타낸 그래프,
도 4a 및 도 4b는 각각 도 3a의 구조에서 Cu 합금 배선의 열처리 전과 500℃ 열처리 후의 AES 깊이 프로파일(depth profiles) 변화를 나타낸 그래프,
도 5a 내지 도 5c는 각각 Ti 두께에 따른 Cu(4.5at.% B) 합금 배선의 RBS 스팩트럼을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호설명 *
11 ; 기판12 ; 제1확산방지막
13 ; Cu(B) 합금층14 ; 제2확산방지막
상기한 목적을 달성하기 위하여, 본 발명은 배선재료가 형성되는 피착면 위에 보론과 반응하여 붕화물을 형성할 수 있는 금속으로 이루어진 제1확산방지막을 형성하는 단계와, 상기 제1확산방지막 위에 Cu(B) 합금층을 증착하는 단계와, 진공 열처리를 실시하여 Cu(B) 합금층과 제1확산방지막 사이의 계면에 의해 높은 전도성과 형성에너지를 보유하면서 Cu와 제1확산방지막 사이의 상호 확산을 억제 할 수 있는 붕화물(Boride)로 이루어진 제2확산방지막을 생성하는 단계로 구성되는 것을 특징으로 하는 Cu 합금 배선의 제조방법을 제공한다.
상기 제1확산방지막으로 사용되는 금속은 Cu(B) 합금의 B와 붕화물 형성이 용이한 Ti, Nb, Ta, Zr, Hf, V, Ce 중 어느 하나로 이루어지며, 상기 제1확산방지막의 두께는 50~200Å 범위로 설정되는 것이 바람직하다.
또한, 상기 Cu(B) 합금층의 Cu에 대한 B의 함유량은 1~6 at.% 범위로 설정된다.
본 발명에 따르면, Si, SiO2, Low-k 중 어느 하나의 피착면 위의 2 지점을 상호 연결하기 위한 Cu 합금 배선에 있어서, 상기 피착면 위에 형성되며 보론과 반응하여 붕화물을 형성할 수 있는 금속으로 이루어진 제1확산방지막과, 상기 제1확산방지막 위에 증착된 Cu(B) 합금층과, 열처리에 따라 제1확산방지막과 Cu(B) 합금층 사이의 계면에 생성되어 높은 전도성과 형성에너지를 보유하면서 Cu와 제1확산방지막 사이의 상호 확산을 억제 할 수 있는 붕화물(Boride)로 이루어진 제2확산방지막으로 구성되는 것을 특징으로 하는 Cu 합금 배선이 또한 제공된다.
상기한 바와 같이 본 발명에서는 증착된 Cu(B) 합금/Ti 구조의 박막을 진공열처리를 실시하여 Ti 와 B의 반응을 유도하여 TiB2층을 형성시키고, 형성된 TiB2층은 전도성을 가지고 있기 때문에 접촉저항을 효과적으로 낮출 수 있으며, TiB2층은 Cu와 Ti의 반응 및 Cu와 Si과의 반응을 효과적으로 억제할 수 있기 때문에, 반도체 메모리 장치 또는 TFT-LCD 등의 제조에 있어 우수한 확산방지막으로 사용될 수 있다.
(실시예)
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부도면을 참고하여 더욱 상세하게 설명한다.
첨부된 도 2는 본 발명에 따른 Cu(B) 합금 배선의 열처리 전과 후의 단면을 보여주는 공정단면도를 나타낸다.
도 2를 참고하면, 본 발명에 따른 Cu(B) 합금 배선의 제조공정은 먼저 Cu 배선막이 형성되는 피착면이 예를들어, Si, SiO2, 또는 low-k 기판(11)인 경우 기판(11) 위에 Cu와의 접착력을 높이고 보론(B)과 반응하여 붕화물(Boride)을 형성할 수 있는 금속, 즉 붕화물 형성에너지가 크며 높은 전도성을 갖는 금속으로 이루어진 제1확산방지막(12)을 증착하여 형성한다.
이 경우 상기 제1확산방지막(12)으로 사용 가능한 금속은 예를들어, Ti, Nb, Ta, Zr, Hf, V, 또는 Ce이며, 예를들어, 보론(B)과 Ti 사이에 반응으로 형성되는TiB2는 형성에너지(△H)가 -77.4Kcal/mole이다.
상기 제1확산방지막은 후술하는 바와 같이 두께가 증가하는 경우 제1확산방지막 금속이 Cu 박막으로 확산되기 때문에 얇을수록 Cu 합금 배선의 확산방지능력이 우수하게 된다. 제1확산방지막(12)은 50~200Å으로 설정되는 것이 바람직한데, 이는 두께가 50Å 미만인 경우 박막 내부의 B과 충분히 반응할 수 없어 비저항을 낮출 수 없고, 제1확산방지막이 확산방지 역할을 못하는 문제점이 발생하며, 200Å를 초과하는 경우는 확산방지막 자체의 두께가 증가하여 공정상 문제점이 발생하며 오히려 확산방지막이 Cu 내로 확산하게 되는 문제가 발생한다.
제1확산방지막(12)으로 Ti를 사용하는 경우 피막 형성의 공정조건은 예를들어, 하기와 같이 설정될 수 있다.
Ti 증착 두께 : 200Å
타겟 : Ti
작동 압력 : 6mTorr
베이스 압력 : 2.0×10-6Torr
DC 파워 : 130W
Ar 플로우 레이트 : 20sccm
증착 시간 : 45sec
그후 상기 제1확산방지막(12) 위에 Cu(B) 합금층(13)을 약 2000Å 두께로 증착한다. 상기 Cu(B) 합금층(13)의 Cu에 대한 B의 함유량은 1~6 at.% 범위로 설정하는 것이 바람직한데, 이는 B를 1 at.% 미만으로 함유하는 경우는 붕화물(Boride) 형성이 어렵고, B를 6 at.% 초과하여 함유하는 경우는 Cu 박막의 비저항이 증가하는 문제가 발생하기 때문이다.
상기 Cu(B) 합금층(13)을 증착하기 위한 공정조건은 하기와 같이 설정될 수 있다.
Cu(B) 증착 두께 : 2000Å
타겟 : Cu(4.5at.% B)
작동 압력 : 3mTorr
베이스 압력 : 2.0×10-6Torr
DC 파워 : 180W
Ar 플로우 레이트 : 20sccm
증착 시간 : 3min
이 경우 Cu(B) 합금층(13)은 제1확산방지막(12)으로 Ti를 증착한 후 진공 브레이크 없이 연속증착이 이루어지는 것이 바람직하다.
이어서 증착된 Cu(B) 합금/제1확산방지막 구조의 박막을 진공 열처리(annealing)를 실시하면 Cu(B) 합금(13)과 제1확산방지막(12) 사이의 반응에 의해 Cu내에 첨가된 보론(B)은 빠르게 계면으로 확산하여 계면에 높은 전도성과 형성에너지를 보유하면서 Cu와 제1확산방지막 사이의 상호 확산을 억제 할 수 있는 갖는 붕화물(Boride)로 이루어진 제2확산방지막(14)이 생성된다.
상기 진공열처리 공정조건은 하기와 같이 설정될 수 있다.
어닐링 방식 : 진공 어닐링(상온-800℃)
베이스 압력 : 2.0×10-5Torr
어닐링 시간 : 20min
상기 제2확산방지막(14)은 제1확산방지막(12)이 Ti, Ta, Nb, Zr, Hf, Ce인 경우 보론(B)과 반응하여 각각 TiB2, TaB2, NbB2, ZrB2, HfB2, CeB6를 생성한다.
상기 제2확산방지막(14)으로 예를들어, TiB2는 Cu 배선과 Ti 사이의 반응 억제를 이루어 확산억제 능력을 크게 하고 Cu-Ti반응에서 야기되는 Cu 배선막의 비저항의 증가를 억제하는 역할을 한다.
또한 상기 열처리시에 보론(B)의 빠른 확산과 TiB2의 높은 형성에너지는 많은 많은 보론(B)이 지속적으로 TiB2형성에 참여를 용이하게 하고 있다. 결과적으로 열처리가 진행됨에 따라 Cu 내부로부터 보론의 농도 감소가 빠르게 진행되어 Cu(B) 합금층(13)의 Cu 입자성장을 용이하게 하면서 비저항(약 200μΩ-㎝)이 순수(pure) Cu에 비슷한 값을 얻게 하고 있다.
더욱이, Cu(B) 합금/Ti 사이의 계면에 형성된 TiB2층은 높은 전도성을 가지고 있기 때문에 접촉저항을 효과적으로 낮출 수 있으며, TiB2층은 Cu와 Ti의 반응 및 Cu와 Si과의 반응을 효과적으로 억제할 수 있기 때문에, 반도체 메모리 소자제조에 있어 우수한 확산방지막으로 기대된다.
이하에 본 발명에 따른 Cu 합금 배선의 최적 공정조건을 알아보기 위한 실험 결과에 대하여 설명한다.
먼저, Cu(4.5at.% B) 합금 배선의 열처리 시에 열처리 온도의 증가와 확산방지막의 두께 변화에 따른 비저항(Resistivity)(μΩ-cm)의 변화를 알아보기 위하여 Si 기판 위에 Ti(or Ta)막을 50, 100, 200Å로 두께변수를 두어 증착 후 Cu(4.5at.% B)를 2000Å 두께로 증착한 구조에 대하여 열처리 온도를 증가하면서 비저항 값을 측정하였다.
도 3a 및 도 3b는 각각 본 발명에 따른 Cu(4.5at.% B) 합금 배선의 열처리 시에 열처리 온도의 증가와 확산방지막의 두께 변화에 따른 비저항의 변화를 나타낸 그래프로서, 200℃ 이후 550℃ 사이에서 비저항이 상당히 감소하는 것을 보여주고 있는 데 이는 B 확산에 의한 Cu 입자성장과 계면에 형성된 TiB2층의 확산방지 역할 때문이라고 할 수 있다. 한편 도 1의 종래 구조에서는 열처리 온도가 400℃에 도달하면서 급격하게 비저항이 증가하는 것을 도 3a로부터 알 수 있다.
도 4a 및 도 4b는 각각 도 3a의 구조에서 Cu 합금 배선의 열처리 전과 500℃ 열처리 후의 AES(Auger Electron Spectroscopy) 깊이 프로파일(depth profiles) 변화를 나타낸 그래프가 표시되어 있다.
열처리 전(도 4a)과 열처리 후(도 4b)의 Cu 박막내에 있는 보론(B)의 양을 관찰해 보면, 열처리 전에는 박막내부에 4.5at.% B가 일정하게 분포하고 있는데 반하여 500℃ 진공열처리 후에는 2.4at.%만 남아 있고, 나머지는 Ti쪽으로 확산하여TiB2를 형성하는 것을 알 수 있다. 이 때 잔류 산소(O)가 Ti 내부로 이동하여 더 이상의 Cu-Ti와 Ti/SiO2의 반응을 억제한다.
도 5a 내지 도 5c는 각각 Ti 두께에 따른 Cu(4.5at.% B) 합금 배선의 RBS(Rutherford Backscattering Spectrometry) 스팩트럼을 나타내는 그래프이다.
도 5a 및 도 5b와 같이 Ti 두께가 200Å, 400Å 일 때 형성된 TiB2층은 효과적으로 확산방지막 능력을 수행하고 있지만, 도 5c의 1000Å 경우는 Ti이 Cu 박막으로 확산하며 SiO2기판과 활발히 반응하는 것이 확인되었다. Ti과 SiO2와의 반응에 의하여 SiO2두께가 감소하는 것을 확인하였으며, 이러한 SiO2층의 두께 감소에 의하여 Cu와 Si의 반응이 쉽게 일어나는 것을 알 수 있다.
상기한 바와 같이 본 발명에 따른 Cu 합금 배선 형성방법을 반도체 메모리 장치 및 TFT-LCD 등의 제조에 적용할 경우, 계면으로 B의 빠른 확산을 유도하여 Cu 배선 박막의 비저항을 효과적으로 낮출 수 있다. 확산되어 나온 B가 하지층(underlayer)인 제1확산방지막과 결합하여 형성된 제2확산방지막층은 낮은 전도성을 보유하고 있기 때문에 낮은 접촉저항을 확보할 수 있는 장점이 있으며, 또한 기판과의 접착력도 향상시킬 수 있고, 하지층의 확산방지막 능력을 향상시켜 합금배선공정에 유용하게 이용될 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (6)

  1. 배선재료가 형성되는 피착면 위에 보론과 반응하여 붕화물을 형성할 수 있는 금속으로 이루어진 제1확산방지막을 형성하는 단계와,
    상기 제1확산방지막 위에 Cu(B) 합금층을 증착하는 단계와,
    진공 열처리를 실시하여 Cu(B) 합금층과 제1확산방지막 사이의 계면에 의해 높은 전도성과 형성에너지를 보유하면서 Cu와 제1확산방지막 사이의 상호 확산을 억제 할 수 있는 붕화물(Boride)로 이루어진 제2확산방지막을 생성하는 단계로 구성되는 것을 특징으로 하는 Cu 합금 배선의 제조방법.
  2. 제1항에 있어서, 상기 제1확산방지막으로 사용되는 금속은 Cu(B) 합금의 B와 붕화물 형성이 용이한 Ti, Nb, Ta, Zr, Hf, V, Ce 중 어느 하나로 이루어지는 것을 특징으로 하는 Cu 합금 배선의 제조방법.
  3. 제1항에 있어서, 상기 제1확산방지막의 두께는 50~200Å 범위로 설정되는 것을 특징으로 하는 Cu 합금 배선의 제조방법.
  4. 제1항에 있어서, 상기 Cu(B) 합금층의 Cu에 대한 B의 함유량은 1~6 at.% 범위로 설정하는 것을 특징으로 하는 Cu 합금 배선의 제조방법.
  5. 배선재료가 형성되는 피착면 위의 2 지점을 상호 연결하기 위한 Cu 합금 배선에 있어서,
    상기 피착면 위에 형성되며 보론과 반응하여 붕화물을 형성할 수 있는 금속으로 이루어진 제1확산방지막과,
    상기 제1확산방지막 위에 증착된 Cu(B) 합금층과,
    열처리에 따라 제1확산방지막과 Cu(B) 합금층 사이의 계면에 생성되어 높은 전도성과 형성에너지를 보유하면서 Cu와 제1확산방지막 사이의 상호 확산을 억제 할 수 있는 붕화물(Boride)로 이루어진 제2확산방지막으로 구성되는 것을 특징으로 하는 Cu 합금 배선.
  6. 제5항에 있어서, 상기 제1확산방지막은 Ti, Ta, Nb, Zr, Hf, V, Ce 중 어느 하나로 이루어지는 것을 특징으로 하는 Cu 합금 배선.
KR1020020063594A 2002-10-17 2002-10-17 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법 KR20040034939A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020063594A KR20040034939A (ko) 2002-10-17 2002-10-17 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020063594A KR20040034939A (ko) 2002-10-17 2002-10-17 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법

Publications (1)

Publication Number Publication Date
KR20040034939A true KR20040034939A (ko) 2004-04-29

Family

ID=37333927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020063594A KR20040034939A (ko) 2002-10-17 2002-10-17 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법

Country Status (1)

Country Link
KR (1) KR20040034939A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004398A (ko) * 1986-09-17 1989-04-21 후지쓰 가부시끼가이샤 반도체장치 및 그의 제조방법
JPH03175636A (ja) * 1989-12-04 1991-07-30 Nec Corp 半導体集積回路
JPH065598A (ja) * 1992-06-17 1994-01-14 Miyagi Oki Denki Kk 半導体装置における配線形成方法
KR19980072437A (ko) * 1997-03-05 1998-11-05 김광호 반도체 장치의 제조방법
KR19990004124A (ko) * 1997-06-27 1999-01-15 윤종용 반도체장치의 콘택 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004398A (ko) * 1986-09-17 1989-04-21 후지쓰 가부시끼가이샤 반도체장치 및 그의 제조방법
JPH03175636A (ja) * 1989-12-04 1991-07-30 Nec Corp 半導体集積回路
JPH065598A (ja) * 1992-06-17 1994-01-14 Miyagi Oki Denki Kk 半導体装置における配線形成方法
KR19980072437A (ko) * 1997-03-05 1998-11-05 김광호 반도체 장치의 제조방법
KR19990004124A (ko) * 1997-06-27 1999-01-15 윤종용 반도체장치의 콘택 형성방법

Similar Documents

Publication Publication Date Title
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
KR100359968B1 (ko) 반도체 장치의 제조 방법
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
US20060246714A1 (en) Method of forming a conductive contact
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
JP2000260769A (ja) 半導体装置の製造方法
US5494860A (en) Two step annealing process for decreasing contact resistance
JP2002164351A (ja) 自己整合型銅キャップ拡散障壁形成方法
JP2001144094A (ja) 半導体素子の金属配線形成方法
KR20040034939A (ko) 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법
JPH07130854A (ja) 配線構造体及びその形成方法
JPH09283463A (ja) バリヤメタル層及びその形成方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
KR100463236B1 (ko) 반도체소자의 베리어메탈
JP3109687B2 (ja) 半導体装置の導電層接続構造の製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法
US20040209462A1 (en) Method of manufacturing semiconductor device
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
EP0225224A2 (en) After oxide metal alloy process
JPH0714917A (ja) 半導体装置の製造方法
KR100309811B1 (ko) 반도체소자의금속배선형성방법
JPH05182926A (ja) 配線形成方法
KR100454577B1 (ko) 반도체소자의다층금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application