KR100309811B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100309811B1
KR100309811B1 KR1019980061362A KR19980061362A KR100309811B1 KR 100309811 B1 KR100309811 B1 KR 100309811B1 KR 1019980061362 A KR1019980061362 A KR 1019980061362A KR 19980061362 A KR19980061362 A KR 19980061362A KR 100309811 B1 KR100309811 B1 KR 100309811B1
Authority
KR
South Korea
Prior art keywords
metal
vapor deposition
metal wiring
copper
aluminum
Prior art date
Application number
KR1019980061362A
Other languages
English (en)
Other versions
KR20000044859A (ko
Inventor
윤경렬
홍상기
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061362A priority Critical patent/KR100309811B1/ko
Publication of KR20000044859A publication Critical patent/KR20000044859A/ko
Application granted granted Critical
Publication of KR100309811B1 publication Critical patent/KR100309811B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 반도체 소자의 금속 배선 공정중 금속-유기 화학기상증착(MOCVD) 알루미늄(Al) 금속 배선 제작 공정은 물리기상증착(PVD) 스퍼터링 알루미늄 금속 배선 공정과 비교하여 고단차 콘택에 대한 매립 특성은 우수한 반면, 증착 되는 알루미늄 배선 물질 내로 구리(Cu)가 함유될 수 없는 단점으로 인해 기존의 구리를 함유하고 있는 물리기상증착 알루미늄 금속 배선 공정에 비하여 전류 영동(electromigration; EM) 저항성이 매우 열악하므로, 이를 개선하기 위하여 금속-유기 화학기상증착 공정을 통해 알루미늄 배선층을 형성하고, 그 위로 적당한 두께의 구리를 물리기상증착 공정으로 증착한 후, 열처리하여 금속-유기 화학기상증착 알루미늄 금속 배선 내로 구리를 균일하게 확산시켜 줌으로써, 물리기상증착 스퍼터링 공정의 불량한 고단차 콘택에 대한 매립 특성을 개선할 뿐만 아니라, 기존의 금속-유기 화학기상증착 알루미늄 금속 배선 공정이 갖는 열악한 전류 영동 저항성을 해결하여 금속 배선 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관하여 기술된다.

Description

반도체 소자의 금속 배선 형성 방법
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속-유기 화학기상증착(MOCVD) 공정을 통해 알루미늄(Al)층을 형성하고, 그 위로 적당한두께의 구리(Cu)를 물리기상증착(PVD) 공정으로 증착한 후, 열처리하여 금속-유기 화학기상증착 알루미늄 금속 배선 내로 구리를 균일하게 확산시켜 줌으로써, 물리기상증착 스퍼터링 공정의 불량한 고단차 콘택에 대한 매립 특성을 개선할 뿐만 아니라, 기존의 금속-유기 화학기상증착 알루미늄 금속 배선 공정이 갖는 열악한 전류 영동(electromigration; EM) 저항성을 해결하여 금속 배선 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 알루미늄을 이용한 금속 배선 제작 공정은 물리기상증착 스퍼터링 공정이 널리 적용되고 있다. 이때 사용되는 알루미늄 타겟(target)은 높은 전류 밀도가 알루미늄 금속 배선을 통해 흐를 때, 알루미늄 원자의 이동으로 인한 보이드(void)의 생성 및 이동된 알루미늄 원자의 축적으로 인한 힐록(hillock)의 생성과 같은 전류 영동 현상의 발생을 억제하기 위해 타겟 물질 내에 0.5% Cu를 함유하고 있는 멀티-타겟(multi-target) 형태이다. 이러한 기존의 스퍼터링 알루미늄 증착 형성 공정은 기존에 제작하는 소자에 있어서는 매립 특성이 어느 정도 양호한 결과를 나타내고 있으나, 256M급 이상의 고집적 소자 제작 시에 있어서는 스퍼터링 공정이 갖고 있는 물리적 증착 공정상의 단점으로 인해 축소된 콘택의 입구로부터 형성되는 보이드로 인해 매립 특성에 있어서 큰 문제점을 갖고 있어, 소자 제작 시에 공정 적용 여부가 불투명하다.
도 1은 멀티-타겟을 이용한 물리기상증착 스퍼터링 공정으로 형성된 알루미늄-구리(Al-Cu) 금속 배선의 사진으로, 층간 절연막(12)상에 하부 금속 배선(13)이 형성되고, 하부 금속 배선(13)을 포함한 층간 절연막(12)상에 금속층간 절연막(14)을 형성한 후, 단차를 줄이기 위해 와인 글라스(wine glass) 형태의 콘택홀(15)을 형성하고, 접착층(glue layer; 16)을 형성한 후, 멀티-타겟을 이용한 물리기상증착 스퍼터링 공정으로 알루미늄-구리 금속층을 형성하고, 반사방지막(18)을 형성한 후에 패터닝하여 알루미늄-구리 금속 배선(17)을 형성한다. 알루미늄-구리 금속 배선(17)에서 구리의 함유량은 0.5wt%인데, 구리의 함유량이 많을수록 전류 영동 특성이 개선됨에도 불구하고 그 이상을 함유시키기 어려운 문제가 있다. 그 이유는 알루미늄과 구리간의 상평형도에서는 공융 온도인 548℃에서 구리가 5.65wt%까지 알루미늄과 함께 고용체(solid solution)를 형성하게 되며, 그 이상의 구리가 함유될 경우 구리가 석출되는 문제가 발생하기 때문이다. 도 1의 사진에 나타나 있듯이, 스퍼터링 공정이 갖고 있는 물리적 증착 공정상의 단점으로 인해 콘택홀(15)에 보이드(19)가 발생된다.
전술한 바와 같이, 물리기상증착 공정은 멀티-타겟을 이용하므로 인하여 알루미늄에 0.5% 구리가 함유된 알루미늄-구리 금속 배선을 형성할 수 있어, 일반적인 알루미늄 금속 배선 보다 전류 영동 저항성이 개선되는 장점은 있어나, 고집적 소자에 콘택에서는 매립 특성이 열악하여 소자의 신뢰성을 저하시키는 단점이 있다.
이를 개선하기 위해, 금속 배선 물질의 증착 기구(mechanism)가 기존의 물리적 증착 방법이 아닌, 금속 배선 형성을 위한 반응 물질(precursor)이 기판 표면으로부터 반응하여 증착 되는 화학기상증착(CVD) 공정을 이용한 금속 배선 형성 공정이 연구중이다. 참고로, 이러한 금속 배선을 형성하기 위한 화학기상증착 공정에사용되는 반응 물질은 다음과 같은 특성을 가져야 한다.
ⅰ) 높은 증기압을 가져야 한다.
ⅱ) 고순도의 화합물이어야 한다.
ⅲ) 증착 온도가 가능한 낮아야 한다.
ⅳ) 높은 증착 속도를 갖추어야 한다.
ⅴ) 고순도의 박막 증착이 가능해야 한다.
ⅵ) 화학적, 열적으로 안정하고 취급이 용이해야 한다.
ⅶ) 경제적으로 유리하여야 한다.
위와 같은 화학기상증착 반응 물질의 특성을 만족시키기 위해, 현재 무기계 반응 물질(inorganic precursor)보다는 유기계 원자단을 접합시켜 형성한 금속-유기계 반응 물질(metal-organic precursor)을 형성하여 비교적 낮은 온도에서도 높은 증기압 특성을 만족시키는 반응 물질을 제조하여 알루미늄 금속 배선의 화학기상증착 공정에 사용하고 있다. 특히, 알루미늄의 금속-유기 화학기상증착 반응에 사용되고 있는 반응 물질로서는 주로 알루미늄 알킬계 중에서 널리 알려져 있는데, 대표적인 것으로 TIBA (tri-isobutyl-aluminum), TEA (tri-ethyl-aluminum), TMA (tri-methyl-aluminum) 등이 있다.
그러나, 이와 같은 금속-유기계 화학기상증착 반응용 원료 물질은 반응 후에 형성되는 알루미늄 증착 물질 내부로 구리가 첨가될 수 없는 단점을 갖고 있다. 앞서 언급한 바와 같이, 소자의 집적도가 높아짐에 따른 선폭의 감소로 인해 배선층으로 흐르는 전류 밀도가 증가할 때, 구리가 함유되어 있지 않는 금속-유기 화학기상증착 알루미늄 배선층의 전류 영동 특성이 매우 열악해지며, 이로 인하여 금속-유기 화학기상증착 공정을 통한 작은 콘택에 대한 매립 특성은 향상된 반면, 금속 배선 전반에 대한 신뢰성에 큰 문제를 야기하게 된다.
참고 문헌으로 1) 주승기, 서울대학교 신소재공동연구소, "초고집적 소자 제조를 위한 저압화학기상증착 알루미늄에 관한 연구", 1990. 03. 및 2) John L. Freeman, Jr, "Handbook of Multilevel Metallization for Integrated Circuits", pp. 108, 1992. 가 있다.
따라서, 본 발명은 물리기상증착 스퍼터링 공정의 불량한 고단차 콘택에 대한 매립 특성을 개선할 뿐만 아니라, 기존의 금속-유기 화학기상증착 알루미늄 금속 배선 공정이 갖는 열악한 전류 영동 저항성을 해결하여 금속 배선 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 금속 배선 형성 방법은 콘택홀을 갖는 층간 절연막이 형성된 반도체 기판이 제공되는 단계; 상기 콘택홀을 포함한 층간 절연막 상에 접착층 및 금속층을 형성하는 단계; 상기 금속층 상에 구리층을 형성하는 단계; 및 상기 구리층의 구리 이온을 상기 금속층 내부로 확산시켜 고용체를 형성하기 위한 열처리 공정을 실시하여 구리가 함유된 금속층을 형성한 후, 패터닝하여 금속-구리 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래 물리기상증착 스퍼터링 공정으로 진행한 알루미늄-구리 금속 배선의 사진.
도 2a 내지 도 2d는 본 발명의 실시예에 의한 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
21: 반도체 기판 12, 22: 층간 절연막
13, 23: 하부 금속 배선 14, 24: 금속 층간 절연막
15, 25: 콘택홀 16, 26: 접착층
17, 27: 금속-구리 배선 27A: 금속층
27B: 구리층 18, 28: 반사방지막
19: 보이드
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 의한 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(21) 상에 층간 절연막(22)을 형성한다. 층간 절연막(22) 상에 하부 금속 배선(23)을 형성한 후, 하부 금속 배선(23)을 포함한 층간 절연막(22)상에 금속층간 절연막(24)을 형성한다. 금속층간 절연막(24)의 일부분을 식각 하여 하부 금속 배선(23)의 상부면이 노출되는 콘택홀(25)을 형성한다.
상기에서, 콘택홀(25)은 습식 식각 및 건식 식각 공정으로 제작된 와인 글라스(wine glass) 형태이거나, 건식 식각 공정만으로 제작된 고단차의 수직(vertical) 형태이다.
도 2b를 참조하면, 콘택홀(25)을 포함한 금속층간 절연막(24)상에 금속 매립 특성 및 접착력 향상을 위한 접착층(glue layer; 26)을 형성한 후, 금속 배선용 금속층(27A)을 형성한다.
상기에서, 접착층(26)은 타이타늄(Ti), 타이타늄나이트라이드(TiN), 타이타늄/타이타늄나이트라이드(Ti/TiN)중 어느 하나를 물리기상증착 스퍼터링 공정이나 화학기상증착 공정으로 50 내지 500Å의 두께로 증착 하여 형성된다. 금속층(27A)은 알루미늄, 텅스텐 등 반도체 소자의 금속 배선 재료로 사용되는 모든 금속을 포함할 수 있으며, 금속-유기 화학기상증착 공정으로 6000 내지 12000Å의 두께로 증착 하여 형성된다. 금속층(27A)의 재료로 알루미늄을 사용하고, 금속-유기 화학기상증착법으로 증착할 경우, 알루미늄의 금속-유기 화학기상증착 반응에 사용되는 반응 물질로 TIBA, TEA, TMA 등을 적용한다. 한편, 금속층(27A)은 금속-유기 화학기상증착 공정 이외에 물리기상증착 공정이나 일반적인 화학기상증착 공정을 적용하여 형성할 수도 있다.
도 2c를 참조하면, 금속층(27A) 상에 금속층(27A)의 전류 영동 특성을 향상시키기 위해 금속층(27A) 내부로 확산시킬 구리층(27B)을 형성한다. 구리층(27B) 상에 금속 배선의 노광 공정 적용을 위한 반사방지막(anti-reflected coation layer; 28)을 형성한다.
상기에서, 구리층(27B)은 물리기상증착 스퍼터링 공정으로 증착 하여 형성되며, 그 증착 두께는 선행 증착한 금속층(27A)의 두께에 따라 목적하는 함유량을 결정할 만큼의 두께로 설정한다. 예를 들어, 금속층(27A)으로 알루미늄을 6000 내지 12000Å의 두께로 증착할 경우 구리층(27B)은 100 내지 1000Å의 두께로 증착한다. 한편, 구리층(27B) 증착은 금속층(27A)을 증착한 후, 인-시튜(in-situ) 또는 익스-시튜(ex-situ) 공정을 적용한다.
도 2d를 참조하면, 구리층(27B)의 구리 이온을 금속층(27A) 내부로 확산시켜 고용체를 형성하기 위한 열처리 공정을 퍼니스 어닐(furnace anneal) 또는 급속 열처리(RTP)로 실시한 후, 패터닝하여 금속-구리 배선(27)을 형성한다.
상기에서, 열처리 공정의 열처리 온도는 금속층(27A)을 형성하기 위해 사용된 금속과 구리 사이에 고용체를 형성할 수 있는 온도 범위에서 설정되며, 이때 열처리 분위기는 N2또는 N2+ Ar 의 불활성 분위기이다. 금속층(27A)으로 알루미늄을 사용했을 경우 열처리 온도 범위는 350 내지 500℃이다.
상술한 바와 같이, 본 발명은 256M DRAM급 이상의 고집적 소자 제작에 있어서, 제 2 금속층 이상의 금속 배선 형성시 작은 콘택에 대한 매립 특성이 우수한 화학기상증착 공정을 적용하므로써, 기존의 물리기상증착 스퍼터링 공정을 통한 알루미늄 배선 형성을 위해 제 2 금속층 이상의 콘택 제작시 습식-건식 식각에 의해 형성하는 와인 글라스 형태의 콘택 대신에 건식 식각 공정을 통한 콘택 제작이 가능하므로써, 소자의 금속 배선 설계시 설계 마진이 충분히 커질 수 있다. 또한, 본 발명은 현재 연구중인 금속-유기 화학기상증착 알루미늄 배선 공정에서 구리의 첨가가 불가능하여 나타내는 열악한 전류 영동 특성을 개선할 수 있다. 궁극적으로, 본 발명의 양호한 콘택 매립과 전류 영동 저항성의 향상은 전반적인 금속 배선 공정의 신뢰성을 높일 수 있으며, 양산 디바이스 제작시 안정적인 공정 특성으로 인해 생산 수율을 높일 수 있다.

Claims (9)

  1. 콘택홀을 갖는 층간 절연막이 형성된 반도체 기판이 제공되는 단계;
    상기 콘택홀을 포함한 층간 절연막 상에 접착층 및 금속층을 형성하는 단계;
    상기 금속층 상에 구리층을 형성하는 단계; 및
    상기 구리층의 구리 이온을 상기 금속층 내부로 확산시켜 고용체를 형성하기 위한 열처리 공정을 실시하여 구리가 함유된 금속층을 형성한 후, 패터닝하여 금속-구리 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 접착층은 타이타늄(Ti), 타이타늄나이트라이드(TiN), 타이타늄/타이타늄나이트라이드(Ti/TiN)중 어느 하나를 물리기상증착 스퍼터링 공정이나 화학기상증착 공정으로 50 내지 500Å의 두께로 증착 하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 금속층은 알루미늄을 금속-유기 화학기상증착 공정으로 6000 내지 12000Å의 두께로 증착 하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 금속-유기 화학기상증착은 반응 물질로 TIBA, TEA, TMA 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 금속층은 물리기상증착 공정 및 화학기상증착 공정 중 어느 하나를 적용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 구리층은 물리기상증착 스퍼터링 공정으로 100 내지 1000Å의 두께로 증착 하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 열처리 공정의 열처리 온도는 상기 금속층을 형성하기 위해 사용된 금속과 구리 사이에 고용체를 형성할 수 있는 온도 범위에서 설정하며, 열처리 분위기는 N2또는 N2+ Ar 의 불활성 분위기인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 7 항에 있어서,
    상기 금속층이 알루미늄일 경우 열처리 온도 범위는 350 내지 500℃인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 구리층 형성 단계 후에 상기 구리층상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1019980061362A 1998-12-30 1998-12-30 반도체소자의금속배선형성방법 KR100309811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061362A KR100309811B1 (ko) 1998-12-30 1998-12-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061362A KR100309811B1 (ko) 1998-12-30 1998-12-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR20000044859A KR20000044859A (ko) 2000-07-15
KR100309811B1 true KR100309811B1 (ko) 2002-07-06

Family

ID=19568114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061362A KR100309811B1 (ko) 1998-12-30 1998-12-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100309811B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066601A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자의 배선 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172131A (ja) * 1994-12-16 1996-07-02 Sony Corp 半導体装置の配線形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172131A (ja) * 1994-12-16 1996-07-02 Sony Corp 半導体装置の配線形成方法

Also Published As

Publication number Publication date
KR20000044859A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US5391517A (en) Process for forming copper interconnect structure
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
US5677244A (en) Method of alloying an interconnect structure with copper
US5310602A (en) Self-aligned process for capping copper lines
US20020024142A1 (en) Semiconductor device and manufacturing method of the same
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
US20060138670A1 (en) Method of forming copper line in semiconductor device
US6368958B2 (en) Method to deposit a cooper seed layer for dual damascence interconnects
US5795796A (en) Method of fabricating metal line structure
US6120842A (en) TiN+Al films and processes
KR100309811B1 (ko) 반도체소자의금속배선형성방법
US6882052B2 (en) Plasma enhanced liner
JP2003045878A (ja) 半導体素子の配線形成方法
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
EP0839927A2 (en) Method of forming films comprising TiN and Al
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
JP2819869B2 (ja) 半導体装置の製造方法
JP3164152B2 (ja) 半導体装置の製造方法
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100275331B1 (ko) 반도체소자의금속배선형성방법
KR100223332B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee