CN100470778C - 包含具有优异粘着强度的多层薄膜的装置及其制造方法 - Google Patents

包含具有优异粘着强度的多层薄膜的装置及其制造方法 Download PDF

Info

Publication number
CN100470778C
CN100470778C CNB2005101291861A CN200510129186A CN100470778C CN 100470778 C CN100470778 C CN 100470778C CN B2005101291861 A CNB2005101291861 A CN B2005101291861A CN 200510129186 A CN200510129186 A CN 200510129186A CN 100470778 C CN100470778 C CN 100470778C
Authority
CN
China
Prior art keywords
layer
tantalum
thin film
gold thin
plural layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101291861A
Other languages
English (en)
Other versions
CN1801485A (zh
Inventor
金周龙
权镐真
金在政
安镇九
权五中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OBSTETRICS UNIT EFFORTS CONSORTIUM OF SOER UNIV
Samsung SDI Co Ltd
Original Assignee
OBSTETRICS UNIT EFFORTS CONSORTIUM OF SOER UNIV
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OBSTETRICS UNIT EFFORTS CONSORTIUM OF SOER UNIV, Samsung SDI Co Ltd filed Critical OBSTETRICS UNIT EFFORTS CONSORTIUM OF SOER UNIV
Publication of CN1801485A publication Critical patent/CN1801485A/zh
Application granted granted Critical
Publication of CN100470778C publication Critical patent/CN100470778C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种包含具有优异粘着性的多层薄膜的装置及其制备方法。特别是,该装置包括多层薄膜,该多层薄膜包括氮化钽层、形成于氮化钽层上的钽层和形成于钽层上的金薄膜。

Description

包含具有优异粘着强度的多层薄膜的装置及其制造方法
技术领域
本发明涉及一种包含具有优异粘着强度(adhesive strength)的多层薄膜的装置及其制造方法。本发明尤其涉及一种在层间具有优异粘着强度的多层薄膜及其制造方法。
背景技术
一般来说,半导体装置含有铝(Al)或者铜(Cu)来用作各元件之间的电连接材料,比如电阵列。然而,装置的发展不断提高集成程度,使得阵列宽度变小,总长度增大。另外,为了提供可靠性更高、运行速度更快的半导体装置,考虑到铜具有较小的电阻率和优异的电迁移(electric migration)或抗应性(stress resistance),所以优选用铜而不是铝。
虽然铜相对于铝来说具有优异的电阻率,但由于铜不具有以铝的氧化物比如Al2O3形式存在的保护层,所以铜和硅基板之间的粘着力会降低。
此外,铜的扩散系数是铝的100倍,这将会使铜扩散到硅基板的内部,以至降低装置的可靠性。为了阻止这种扩散,在硅层和铜层之间需要扩散阻挡层(diffusion barrier)。
传统的半导体装置扩散阻挡层包括氮化钛(TiN)、氮化钽(TaN)和氮化钨(WN),用于阻挡相对于容易被氧化的金属材料比如铝(Al)、锆(Zr)、钛(Ti)、铬(Cr)的扩散。
在它们中,氮化钽层被广泛应用于微机电系统(以下称为“MEMS”)和半导体装置中。例如,在MEMS领域,当装置运行期间需要局部加热时,通过将电流施加到氮化钽层来产生热量。
应用沉积方法例如反应溅射法制备氮化钽层。即,反应溅射法包括如下步骤:将钽盘(tantalum disk)的靶材放入室,注入能与薄膜结合的诸如氮气或氧气的气体、氩气的等离子体源到室中,然后进行沉积。这种溅射法能够在硅晶片或者派热克斯(Pyrex)玻璃晶片上以多种方式进行,它作为一种薄膜沉积技术,和化学气相沉积一起被广泛应用。
另一方面,虽然金(Au)相对于银(Ag)或者铜来说电导率稍高,但它具有可将由于与金属的电接触而产生的接触电阻水平最小化的优点。因此,在MEMS以及燃料电池领域中金被广泛用作集流器(current collector)材料和金属电极材料。举例来说,一种燃料电池的重整装置(reformer)开发为多层薄膜形式,这种多层薄膜包括形成在硅基板上的氮化钽层加热体及形成在氮化钽层上的金薄膜的电极。
然而,当金薄膜直接形成在氮化钽层上时,问题导致金薄膜容易层离。即,当不同材料沉积而成氮化钽层和金薄膜时,每种薄膜的不同元素之间的不同晶格常数引起的应力(压应力(compressive stress))或张力(tensile strength)导致这些薄膜之间的粘着力变弱,最终导致金薄膜剥离。
相应地,已进行各种各样致力于提高氮化钽层与金薄膜之间粘着强度的研究。
举例来说,有人提出应当以有序的方式在硅基板上沉积氮化钽层和金薄膜,并经历热处理从而减小层间由于不同的晶格常数产生的应力和张力。然而,这种方法并没有提高层间的粘着强度。
替代地,有人建议在氮化钽以及金薄膜之间加入额外的薄层作为粘着层(adhesive layer)。
韩国专利公开No.10-1997-0002438公开了一种用于镀金的薄膜导体,其包括用于增大金属层和电镀层之间粘着强度的铬或钛粘着层。
然而,尽管加入这种粘着层,金薄膜最终还是会脱落。为了解决这一问题,在加入粘着层之后,对其进行热处理,从而应力减小,层之间的粘着强度增大。
尽管通过进行提供粘着层或热处理的额外步骤,粘着强度有所增大,然而这种方法还应包括转换反应室的步骤以进行铬、钛或者钛钨合金的沉积工艺,这导致增加成本以及必须采用各种生产条件的问题。
除了氮化钽层之外,这样的问题也出现在基板和金属薄膜之间的缓冲层中。
发明内容
本发明致力于提供一种包含具有优异粘着强度的多层薄膜的装置及其制造方法,其具有提高氮化钽层和金薄膜之间的粘着强度的优点。
根据本发明,包含一种具有优异粘着强度的多层薄膜的装置及其制造方法的一个例实施例中,包括多层薄膜,该薄膜包括:形成在基板上的第一层,该层选自包括铬镍层、氮化钽层、钽硅氧化物(Ta-Si-O)层、及其组合的组;形成在所述第一层上的包括钽层的第二层;及形成在所述第二层上的金薄膜。
在另一个实施例中,本发明提供了一种制造所述装置的方法,该方法包括:设置形成在基板上的第一层,该层选自包括铬镍层、氮化钽层、钽硅氧化物(Ta-Si-O)层、及其组合的组;在所述第一层上设置包括钽层的第二层;在所述第二层上设置金薄膜;及对多层薄膜进行热处理。
第一层的厚度在10和500nm之间,优选在50和200nm之间,第二层的厚度在10和200nm之间,优选在10和50nm之间。
第一层和第二层可通过选自包括原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、以及等离子体化学沉积(PECVD)的组的任何常规工艺制备。特别的是,当氮化钽层作为第一层的时候,由于第一层和第二层都是由钽元素构成的,因此可以在同一个室里连续进行沉积步骤,而不用在另外的室里进行额外的沉积步骤。
金薄膜的厚度在10和1500nm,优选在30和1000nm之间,其可以根据选自包括原子层沉积、化学气相沉积、物理气相沉积、等离子体沉积、电镀、及无电电镀的组中的任何常规工艺形成。
附图说明
结合附图参考下面的详细说明将会更好地理解本发明,同时其更完整的评估及许多伴随优点也会非常明显,图中相同的附图标记指代相同或者相似的组成部分,其中:
图1是用于根据本发明第一实施例的装置的多层薄膜的截面视图;
图2是用于根据本发明第二实施例的装置的多层薄膜的截面视图;
图3是实施例1中提供的多层薄膜的FESEM照片;及
图4是实施例2中提供的多层薄膜的FESEM照片。
具体实施方式
根据本发明,通过在金薄膜和选自包括铬镍层、氮化钽层、钽硅氧化物(Ta-Si-O)层、及其组合的组中的第一层之间设置粘着层,两层之间的粘着强度将得到改善。所述粘着层,优选为钽层。
根据本发明,基板、选自包括铬镍层、氮化钽层、钽硅氧化物(Ta-Si-O)层、及其组合的组中的第一层、包括钽层的第二层、以及金薄膜依次沉积从而提供多层薄膜。
图1是用于根据本发明第一实施例的装置的多层薄膜的截面视图。
如图1所示,由氮化钽构成的第一层20a形成在基板10a上。
基板10a可以是半导体装置领域、微反应器(micro-reactor)领域、MEMS领域和燃料电池领域中通常可得到的任何基板,通常包括硅晶片或玻璃。
设置第一层20a用来防止在后继步骤中将要设置的金薄膜40a的扩散,按照工艺将其形成在基板10a的全部或部分表面上。后面的工艺可以包括选自包括原子层沉积(ALD),化学气相沉积(CVD),物理气相沉积(PVD)以及等离子体化学沉积(PECVD)的组中的任一种,并且在一个室中进行而没有暴露于空气。
这种情况下,以10至500nm、优选为50至200nm的厚度形成第一层20a。
特别地,根据本发明的第一实施例,在第一层20a和后继步骤中形成的金薄膜40a之间设置粘着层30a,用以提高第一层20a和金薄膜40a之间的粘着强度。
当第一层20a是氮化钽(TaN)时,为了提高粘着强度,粘着层30a由与氮化钽中相同的金属元素制成。因此,由于粘着层30a由钽制成,同氮化钽层20a中一样,所以层20a和30a之间的晶格常数彼此类似,由此降低了作用于每个薄膜的应力或者张力。
此外,当第一层20a为氮化钽层或钽硅氧化物层时,有一个优点,那就是在第一层20a下部中的氮化钽或钽硅氧化物晶界通过设置钽粘着层30a被有效填充,从而阻止了金薄膜的金属元素的扩散。
本发明第一实施例中的钽粘着层30a保持第一层20a和金薄膜40a之间适当的粘着强度。这层钽粘着层的厚度在10到200nm之间,考虑到金元素的扩散程度,优选在10至50nm之间。这种情况中,钽粘着层30a的形成工艺以用于第一层20a的同样方式进行。特别地,可以在沉积第一层20a之后,在同一个室里接着形成钽粘着层30a,从而本发明避免现有技术特征的变换到另一个室及设定新的工艺条件的复杂性以及生产成本的增加。
传导薄膜以金薄膜40a的形式沉积在钽粘着层30a上。金薄膜40a最小化与金属层叠薄膜(laminated thin film)电接触而产生的接触电阻,并具有30至1000nm的厚度。
和直接形成在第一层表面相比,由于其良好的粘着强度使得形成厚度为1500nm左右的金薄膜40a成为可行。金薄膜40a根据本领域熟知的常规工艺形成,例如原子层沉积、化学气相沉积、物理气相沉积、等离子体化学沉积、电镀以及无电电镀。
然后,其中基板10a、第一层20a、第二层30a、以及金薄膜40a相继层叠的多层薄膜经历热处理从而提高各层间的粘着强度。
热处理在250至800℃、优选300至500℃的温度进行。此外,热处理优选在空气、氧气、氮气或者不活泼气体的气氛中进行。热处理时间不限,但可以持续几秒到5个小时。
这种热处理适合地释放薄膜的应力和张力,从而层间的粘着强度增强。
此外,即使在由钽层构成的粘着层上形成了自然形成氧化物层,根据本发明第一种实施例的装置仍保持关于金薄膜的合适的粘着强度。
图2是用于根据本发明第二实施例的装置的多层薄膜的截面视图。
如图2所示,根据本发明的多层薄膜包括:在基板10b上形成的选自包括铬镍层、氮化钽层、钽硅氧化物(Ta-Si-O)层、及其组合的第一层20b;在第一层20b上形成的包括钽层的第二层30b;在第二层30b上形成的包括氧化钽层的第三层31b;以及在第三层31b上形成的金薄膜40b。
特别的是,第二层(钽层)30b被沉积并允许暴露于空气从而引起自然氧化以提供根据本发明的第三层31b(氧化钽层)。根据本发明,即使设置氧化层,粘着强度也不会减弱。
所提供的多层薄膜优选应用于提供金薄膜的领域。特别地,通过在金薄膜下面形成氮化钽层来阻止金元素的内部扩散,并且通过在金薄膜和氮化钽层之间设置钽层能够增强这些薄膜间的粘着强度。
另外,由于在形成氮化钽层的工艺之后,可以继续在同一个室里进行形成钽层的工艺,因此该方法有一个重要的优点,就是真空状态没有打破,也不必进行例如改换到另一个室的额外步骤,因此成本降低。
根据本发明的多层薄膜能够应用于传统的半导体装置、微反应器、MEMS领域以及燃料电池领域如微型重整装置。
具体地,本发明的装置能够用于半导体装置的阵列元件,这样甚至在高度集成的传统装置中,也不发生阵列短路问题,并且所提供的装置具有低电阻率、高应力和电运动(high stress and electrical movement)以及高工作速度从而提供可靠的装置。
另外,本发明的装置可以应用于燃料电池领域,特别是重整装置,该重整装置用于能将燃料改性产生氢气并用于将所产生的氢气供给燃料电池主体,从而氢气能够安全并快速地产生,并且燃料电池的功率输出增加。
该装置同样能够应用于MEMS领域中需要小型电热装置的设备、以及用于供应电功率的电极从而降低接触电阻并增加电源的消耗效率(consumingefficiency)。
下面的例子对本发明作了更加详细地说明。但是,应该理解的是本发明不受这些例子限制。
示例1.由基板/氮化钽层/钽层/金薄膜相继层叠的多层薄膜的制备
把一个n型的硅晶片放置在室里,将氮和钽溅射在硅晶片上并沉积,直到氮化钽层的厚度达到80nm。
然后,保持真空状态的同时以钽溅射靶溅射钽,从而在氮化钽层上沉积钽层,该过程要一直持续到钽层的厚度达到10nm。
将金元素溅射到制备好的钽层/氮化钽/硅的多层薄膜上,从而提供60nm的金薄膜。
将所得多层薄膜在300℃的空气中经历热处理3小时从而提供多层薄膜,其中金薄膜牢固形成。
示例2.由基板/氮化钽层/钽层/金薄膜相继层叠的多层薄膜的制备
根据与例1相同的步骤制备多层薄膜,不同的是金薄膜形成至1000nm厚。
示例3.进一步含有氧化钽的多层薄膜的制备
根据与例1相同的步骤来制备多层薄膜,不同的是允许包括钽层的多层薄膜暴露于空气,从而在钽层上提供氧化钽(Ta2O5)层。
示例4.在氮气气氛下热处理的多层薄膜的制备
在氮气气氛中对例1提供的多层薄膜在400℃进行热处理来提供多层薄膜。
示例5.在不活泼气体气氛下进行热处理的多层薄膜的制备
在卤素气体气氛下对例1提供的多层薄膜在600℃进行热处理来提供多层薄膜。
比较例1.由基板/氮化钽层/金薄膜相继层叠的多层薄膜的制备
把n型的硅晶片放置在室中,将氮和钽溅射在硅晶片上并沉积从而提供具有80nm的厚度的氮化钽层。
然后,将金元素溅射到所提供的氮化钽/硅多层薄膜上,从而提供具有60nm的厚度的金薄膜。
将所得多层薄膜在300℃的空气中经历热处理3小时从而提供多层薄膜。
比较例2.由基板/氮化钽层/钽层/金薄膜相继层叠的多层薄膜的制备
根据与例1相同的步骤制备多层薄膜,不同的是省略加热步骤。
比较例3.基板/氮化钽层/铜层/金薄膜相继层叠的多层薄膜的制备
提供多层薄膜,其包括由铜层替代钽层而构成的粘着层。
首先,根据和例1相同的步骤在基板上形成氮化钽层。
将形成的薄膜移入含有铜靶的另一个反应室里,然后将铜溅射到氮化钽层上从而形成厚度为10nm的铜层。
接下来,根据和例1相同的步骤在铜层上形成金薄膜,并对其进行热处理来形成多层薄膜。
比较例4.其中基板/氮化钽层/铜层/金薄膜相继层叠的多层薄膜的制备
根据和比较例3相同的步骤在铜层上形成厚度为100nm的金薄膜。
然而,形成的金薄膜表面出现的诸如裂缝的表面缺陷,使得此项测试无法继续进行。
实验例1.粘着强度测试1
以上实施例和比较例所提供的多层薄膜经历十次依照ASTM D3359-97X-切割(X-cut)胶带测试使用3M胶带(tape)的剥离测试,其平均结果如下表1所示:
表1
Figure C200510129186D00101
Figure C200510129186D00111
如表1所示,本发明提供的多层薄膜的粘着层由钽层或氧化钽层/钽层构成,所提供的多层薄膜具有适当的粘着强度,从而金薄膜没有涂污在胶带上。
但是,在比较例1中由于没有粘着层,在粘着强度测试中所有的金薄膜涂污在胶带上,这表示金薄膜和氮化钽层底部之间的粘着强度非常弱。
比较例2提供了由钽层构成的粘着层,但没有经历热处理,以致于金薄膜与氮化钽层之间的粘着强度没有增加。
此外,比较例3提供了由铜层构成的粘着层,但是和比较例1相比,粘着强度只是有了轻微的增大。
测试例2.粘着强度测试2
为了能够确定温度和粘着强度之间的关系,各实施例和比较例在200℃、300℃以及500℃的温度加热3小时,并根据与测试例1相同的步骤对各粘着强度进行测量。
从结果发现当温度在300℃左右的时候,粘着强度会急剧上升,即在200℃左右粘着强度是1A,在300℃左右粘着强度是5A,在500℃左右粘着强度是4A。
测试例3.表面性质
由实施例1和2获得的多层薄膜的横截面可用FESEM(场致发射电子扫描显微镜)进行测量,图3和4显示所得到的显微镜照片。
如图3和4所示,由钽层构成的粘着层以10nm的非常小的厚度形成,但从表1显示的结果来看金薄膜和氮化钽层之间粘着强度的增加是可以预期的。尽管钽层太薄而不能通过FESEM进行观察,但没有钽层的氮化钽层的平均表面电阻为28.3ohm/sq.,而含有钽层的氮化钽层的平均表面电阻为26.7ohm/sq.。通过这个事实证明,沉积了钽。
此外,图3、4中的金薄膜的厚度分别为60nm、1000nm,这证明了即使厚度增加,金薄膜仍然稳定地形成。
如上所述,本发明中的粘着层包含钽层,从而提供由金薄膜/钽层/氮化钽层相继层叠的多层薄膜。
根据本发明的多层薄膜包括含钽层的粘着层,从而提高金薄膜和氮化钽层之间的粘着强度。另外,钽层在与其中形成氮化钽层的室相同的室里形成。因此,本发明通过省去了打破真空状态或者改换室的步骤,从而节约成本。
另外,本发明的多层薄膜应用于形成薄膜的半导体工艺、或MEMS领域中,以提高相对于基板的粘着强度。
虽然本发明是通过当前实用实施例进行描述,但应该理解到本发明不应仅限于这些公开的实施例,相反,其覆盖权利要求的精神和范围内的各种修改以及等价布置。

Claims (16)

1、一种包含多层薄膜的装置,所述多层薄膜包括:
基板;
选自包括镍铬层、氮化钽层、钽硅氧化物Ta-Si-O层、及其组合的组中且形成在所述基板上的第一层;
形成在所述第一层上、包括钽层的第二层;
形成在所述第二层上的金薄膜;及
设置在所述钽层上且在所述第二层和所述金薄膜之间的氧化钽层。
2、根据权利要求1所述的装置,其中所述基板选自包括硅晶片和玻璃的组。
3、根据权利要求1所述的装置,其中所述氮化钽层的厚度在10nm至500nm范围内。
4、根据权利要求1所述的装置,其中所述钽层的厚度在10nm至200nm范围内。
5、根据权利要求1所述的装置,其中所述金薄膜的厚度在10nm至1500nm范围内。
6、根据权利要求1所述的装置,所述装置选自包括半导体装置、微反应器、微机电系统MEMS、以及微型重整装置的组。
7、一种制备装置的方法,包括以下步骤:
提供选自包括镍铬层、氮化钽层、钽硅氧化物Ta-Si-O层、及其组合且形成在基板上的第一层;
提供设置在所述第一层上包括钽层的第二层;
在所述第二层上设置金薄膜,从而形成多层薄膜;及
对所述多层薄膜进行热处理,
其中在提供所述第二层的步骤和设置所述金薄膜的步骤之间,还包括提供设置在所述钽层上且在所述第二层和所述金薄膜之间的氧化钽层的步骤。
8、根据权利要求7所述的方法,其中提供所述氧化钽层的步骤为提供自然氧化钽层的步骤。
9、根据权利要求8所述的方法,其中所述自然氧化钽层通过将所述第二层暴露于空气一预定时间而形成。
10、根据权利要求所述7的方法,其中所述第一层和所述第二层通过选自包括原子层沉积ALD、化学气相沉积CVD以及物理气相沉积PVD的组中的一种工艺形成。
11、根据权利要求7所述的方法,其中所述金薄膜通过选自包括原子层沉积、化学气相沉积、物理气相沉积、电镀以及无电电镀的组中的一种工艺形成。
12、根据权利要求7所述的方法,其中所述热处理步骤在250℃至800℃的温度进行。
13、根据权利要求7所述的方法,其中所述热处理步骤在空气、氧气、氮气或不活泼气体的气氛中进行。
14、根据权利要求7所述的方法,其中所述装置选自包括半导体装置、微反应器、微机电系统或燃料电池的组。
15、根据权利要求所述7的方法,其中所述第一层和所述第二层通过等离子体化学沉积PECVD形成。
16、根据权利要求7所述的方法,其中所述金薄膜通过等离子体化学沉积形成。
CNB2005101291861A 2004-10-15 2005-10-17 包含具有优异粘着强度的多层薄膜的装置及其制造方法 Expired - Fee Related CN100470778C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR82581/04 2004-10-15
KR1020040082581A KR100578976B1 (ko) 2004-10-15 2004-10-15 접착력이 우수한 다층 박막 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN1801485A CN1801485A (zh) 2006-07-12
CN100470778C true CN100470778C (zh) 2009-03-18

Family

ID=36383110

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101291861A Expired - Fee Related CN100470778C (zh) 2004-10-15 2005-10-17 包含具有优异粘着强度的多层薄膜的装置及其制造方法

Country Status (4)

Country Link
US (2) US7545043B2 (zh)
JP (1) JP2006114917A (zh)
KR (1) KR100578976B1 (zh)
CN (1) CN100470778C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578976B1 (ko) * 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법
KR100997993B1 (ko) 2009-03-20 2010-12-03 삼성전기주식회사 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법
US8766177B2 (en) 2010-10-11 2014-07-01 University Of North Texas Nanomanipulation coupled nanospray mass spectrometry (NMS)
CN102191500B (zh) * 2011-04-07 2012-08-01 周建奇 一种防止海洋生物污损的复合涂层及其喷涂方法
CN104661786B (zh) * 2012-09-28 2017-05-24 Ev 集团 E·索尔纳有限责任公司 涂覆及接合衬底的方法
CN108122790B (zh) * 2016-11-29 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107946235A (zh) * 2017-11-21 2018-04-20 上海华虹宏力半导体制造有限公司 改善超薄铝铜薄膜表面粗糙度的方法
WO2023038484A1 (ko) * 2021-09-13 2023-03-16 솔브레인 주식회사 막질 개선제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641402A (en) * 1969-12-30 1972-02-08 Ibm Semiconductor device with beta tantalum-gold composite conductor metallurgy
FR2112667A5 (zh) * 1970-11-05 1972-06-23 Lignes Telegraph Telephon
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JPS56137463U (zh) 1980-03-14 1981-10-17
JPS57104221A (en) 1980-12-22 1982-06-29 Ricoh Co Ltd Plasma etching method
JP2750125B2 (ja) 1988-07-12 1998-05-13 日本発条株式会社 サーマルヘッドの基板構造
JPH02274154A (ja) 1989-04-17 1990-11-08 Ricoh Co Ltd ファクシミリ装置
JPH0819516B2 (ja) 1990-10-26 1996-02-28 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄膜状のアルファTaを形成するための方法および構造
JP3204977B2 (ja) 1992-03-09 2001-09-04 日立建機株式会社 油圧駆動装置
KR100255437B1 (ko) 1995-03-31 2000-05-01 야스카와 히데아키 2 단자형 비선형 소자의 제조방법, 2 단자형 비선형 소자 및 액정표시장치
CN1150624C (zh) 1995-12-08 2004-05-19 株式会社日立制作所 半导体集成电路器件及其制造方法
KR100262908B1 (ko) 1997-01-07 2000-09-01 노영민 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6221757B1 (en) 1999-01-20 2001-04-24 Infineon Technologies Ag Method of making a microelectronic structure
US6194310B1 (en) 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
JP2001345325A (ja) 2000-06-02 2001-12-14 Nec Kyushu Ltd 半導体装置の配線形成方法
US7015138B2 (en) 2001-03-27 2006-03-21 Sharp Laboratories Of America, Inc. Multi-layered barrier metal thin films for Cu interconnect by ALCVD
JP2003264159A (ja) 2002-03-11 2003-09-19 Ebara Corp 触媒処理方法及び触媒処理液
US6921469B2 (en) 2002-03-26 2005-07-26 Lattice Energy Llc Electrode constructs, and related cells and methods
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
KR100940566B1 (ko) 2003-01-17 2010-02-03 삼성전자주식회사 배선 구조 및 박막 트랜지스터 기판
KR100578976B1 (ko) * 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법

Also Published As

Publication number Publication date
KR100578976B1 (ko) 2006-05-12
JP2006114917A (ja) 2006-04-27
US7799677B2 (en) 2010-09-21
US20060145349A1 (en) 2006-07-06
KR20060033456A (ko) 2006-04-19
US20090200678A1 (en) 2009-08-13
CN1801485A (zh) 2006-07-12
US7545043B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
CN100470778C (zh) 包含具有优异粘着强度的多层薄膜的装置及其制造方法
US6548329B1 (en) Amorphous hydrogenated carbon hermetic structure fabrication method
EP0409018B1 (en) Electrodes for electrical ceramic oxide devices
US5003428A (en) Electrodes for ceramic oxide capacitors
US20070001319A1 (en) Semiconductor device with semiconductor device components embedded in a plastics composition
CN101308810B (zh) 集成电路结构及其制作方法
US7658772B2 (en) Process for making electrode pairs
US5853888A (en) Surface modification of synthetic diamond for producing adherent thick and thin film metallizations for electronic packaging
US6350667B1 (en) Method of improving pad metal adhesion
US7531891B2 (en) Semiconductor device
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
JP4341228B2 (ja) 窒化物系光学素子及びその製造方法
US20070080391A1 (en) Semiconductor device with front side metallization and method for the production thereof
CN100397636C (zh) 半导体装置及其制造方法
US20010051422A1 (en) Semiconductor devices and methods for manufacturing the same
CN108622852B (zh) 一种在mems结构中制造金属引脚垫的方法
US20040087150A1 (en) Structural element and process for its production
JPH07307260A (ja) 接合体及びその形成法
JPS5835989A (ja) 非晶質光半導体装置
KR100378078B1 (ko) 직접 가압 공정을 이용한 금속 배선층 형성 방법
JPH1187508A (ja) 半導体素子の金属配線形成方法
KR100199910B1 (ko) 반도체 소자 제조 방법
JPH08293521A (ja) 半導体装置
JPS6037150A (ja) 半導体装置の製造方法
CN101150114A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20181017

CF01 Termination of patent right due to non-payment of annual fee