JP2006120785A - 半導体層の製造方法及び基板の製造方法 - Google Patents

半導体層の製造方法及び基板の製造方法 Download PDF

Info

Publication number
JP2006120785A
JP2006120785A JP2004305701A JP2004305701A JP2006120785A JP 2006120785 A JP2006120785 A JP 2006120785A JP 2004305701 A JP2004305701 A JP 2004305701A JP 2004305701 A JP2004305701 A JP 2004305701A JP 2006120785 A JP2006120785 A JP 2006120785A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
substrate
separation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004305701A
Other languages
English (en)
Inventor
Mitsuo Sugita
充朗 杉田
Kazuaki Omi
和明 近江
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004305701A priority Critical patent/JP2006120785A/ja
Publication of JP2006120785A publication Critical patent/JP2006120785A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】新規の分離技術を利用した半導体層の製造方法及びその応用を提供する。
【解決手段】半導体層の製造方法は、シード基板１に分離層２を形成する工程と、分離層２上にシード基板２とは異なる材料からなるバッファー層４を形成する工程と、バッファー層４上にシード基板１とは異なる材料からなる半導体層５を形成する工程と、これによって得られる複合部材６から分離層２を利用して半導体層４を分離する工程とを含む。
【選択図】図１

Description

本発明は、分離工程を利用した半導体層の製造方法及びその応用に関する。
Ａｌ２Ｏ３基板上にＧａＮ層をエピタキシャル成長させ、その後、Ａｌ２Ｏ３基板に対してその裏面よりパルスレーザーを照射することにより、Ａｌ２Ｏ３基板とＧａＮ層との界面近傍でＧａＮを分解し、Ａｌ２Ｏ３基板からＧａＮ層を分離する方法（以下、レーザーリフトオフ法と呼ぶ。）が、特許文献１乃至３並びに非特許文献１乃至３に記載されている。
Ｓｉ基板上に化合物を連続的に変化させた緩衝層を用いてクラックフリーのＧａＮ層をエピタキシャル成長させる方法が、特許文献４および５に記載されている。
米国特許第６５５９０７５号公報 米国特許第６０７１７９５号公報 特許第３５１８４５５号公報 米国特許第６６４９２８７号公報 米国特許第６６１７０６０号公報 Ｏ．Ａｍｂａｃｈｅｒ ｅｔ ａｌ．、Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ、Ｖｏｌ．６１７（２０００）、ｐｐ．Ｊ１．７．１−Ｊ１．７．１２ Ｗ．Ｓ．Ｗｏｎｇ ｅｔ ａｌ．、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、Ｖｏｌ．７５、Ｎｏ．１０、６ Ｓｅｐｔｅｍｂｅｒ １９９９、ｐｐ．１３６０−１３６２ Ｄ．Ｍｏｒｉｔａ ｅｔ ａｌ．、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、Ｖｏｌ．４１（２００２）、ｐｐ．Ｌ１４３４−Ｌ１４３６
レーザーリフトオフ法では、パルスレーザーの照射による分離の際に、ＧａＮの分解によって発生するＮ２ガスのガス圧によって、Ａｌ２Ｏ３基板に割れが生じてしまうことがある。そして、この際に、ＧａＮ層にマイクロクラック等のダメージを与えられることがある。マイクロクラックは、ダメージを受けたＧａＮ層上にその後に形成される素子の特性劣化や歩留まりの低下等をまねく要因となる。
また、レーザーリフトオフ法では、パルスレーザーで基板の全面を走査する必要があるために、分離のために長時間を要することになる。
また、レーザーリフトオフ法では、ＧａＮ層の分離面に、パルスレーザーの走査による痕跡としての凹凸が生じてしまう。この凹凸を除去するためには研磨等の付加的な工程が必要となり、作業の煩雑化が生じ、製造工程が増えることで歩留まりの低下をまねくことがある。
また、レーザーリフトオフ法では、半導体層を成長させるための基板として適用される基板は、レーザー光を透過するＡｌ２Ｏ３基板等の透過性基板に限定される。よって、レーザーリフトオフ法にＳｉＣ基板、ＧａＡｓ基板、Ｇｅ基板等の非透過性基板を適用することは困難である。
以上のように、レーザーリフトオフ法による基板の分離方法を半導体デバイスの量産に導入するに際しては、素子特性を良好にすると共に、歩留まりの向上等を良好にするためのさらなる技術開発が求められている。
また、一方で、Ｓｉ基板上に組成変化緩衝層を用いてＧａＮ層を構成した場合には、Ｓｉ基板が非透過性基板であるために、レーザーリフトオフ法による基板分離が不可能であり、そのため、Ｓｉ基板以外の基板材料へのＧａＮ層の移設が課題である。移設が可能となれば、より放熱性の高い基板や、特に紫外線領域の発光素子において光吸収の少ない構成を選択できるため、この課題を解決することは効果が大きい。
本発明は、上記の課題認識を基礎としてなされたものであり、新規の分離技術を利用した半導体層の製造方法及びその応用を提供することを目的とする。
本発明の第１の側面は、シード基板から分離された半導体層の製造方法に係り、前記製造方法は、シード基板に分離層を形成する分離層形成工程と、前記分離層上に前記シード基板とは異なる材料からなるバッファー層を形成するバッファー層形成工程と、前記バッファー層上に前記シード基板とは異なる材料からなる半導体層を形成する半導体層形成工程と、前記半導体層形成工程を経て形成される複合部材から前記分離層を利用して前記半導体層を分離する分離工程とを含む。
本発明の好適な実施形態によれば、前記分離層形成工程では、前記分離層として多孔質層を形成することが好ましい。ここで、前記分離層として多層構造を有する多孔質層を形成することが更に好ましい。前記製造方法は、前記多孔質層の孔の内壁の少なくとも一部を酸化させる工程を更に含むことが好ましい。
本発明の好適な実施形態によれば、前記分離工程では、前記複合部材に力を印加することにより前記複合部材から前記半導体層を分離することが好ましい。
本発明の好適な実施形態によれば、前記シード基板は、単結晶構造を有しうる。
本発明の好適な実施形態によれば、前記分離層形成工程では、結晶構造を有する分離層を形成しうる。
本発明の好適な実施形態によれば、前記分離層形成工程では、例えば、陽極化成法、又は、イオン打ち込みにより前記分離層を形成することができる。
本発明の好適な実施形態によれば、前記分離層は、多孔質構造を有する結晶シリコンで構成されうる。
本発明の好適な実施形態によれば、前記半導体層形成工程では、単結晶構造を有する半導体層を形成することができる。
本発明の好適な実施形態によれば、前記分離工程では、前記分離層の内部、及び／又は、前記分離層と他の部材との界面に、前記シード基板の面方向に沿って広がる亀裂を発生させることにより、前記複合部材から前記半導体層を分離することができる。
本発明の好適な実施形態によれば、前記シード基板は、例えば、Ｓｉ基板であることが好ましい。
本発明の好適な実施形態によれば、前記半導体層形成工程では、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮからなるグループから選択されるいずれかの材料により構成される半導体層を形成することが好ましい。
本発明の好適な実施形態によれば、前記バッファー層は、ＡｌＮ、ＡｌＧａＮ、ＧａＮからなるグループから選択されるいずれかの材料により構成されることが好ましい。
本発明の好適な実施形態によれば、前記バッファー層は、Ｇａを含む材料で構成され、少なくともＧａの濃度が前記バッファー層の深さ方向に変化していることが好ましい。
本発明の好適な実施形態によれば、前記半導体層形成工程では、前記半導体層をエピタキシャル成長法により形成することが好ましい。
本発明の好適な実施形態によれば、前記分離工程の前において、前記分離層の周辺部をエッチングする工程を更に含むことが好ましい。
本発明の好適な実施形態によれば、前記分離工程では、前記複合部材の側面の前記分離層又はその近傍の部分に対して流体を吹き付けることが好ましい。
本発明の好適な実施形態によれば、前記分離工程では、ウォータージェット法により前記複合部材から前記半導体層を分離することが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記半導体層形成工程の後であって前記分離工程の前において、前記分離層、前記バッファー層及び前記半導体層が形成された前記シード基板を、前記分離層を内側にして、ハンドル基板に接合する接合工程を更に含み、前記分離工程では、前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離することが好ましい。
本発明の好適な実施形態によれば、前記複合部材の側面であって、前記分離層、前記バッファー層及び前記半導体層が形成された前記シード基板と前記ハンドル基板との接合箇所の近傍に、凹部が形成されることが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記半導体層に半導体素子を形成する素子形成工程を更に含むことが好ましい。
本発明の好適な実施形態によれば、前記接合工程の前に前記素子形成工程を実施することができる。
本発明の好適な実施形態によれば、前記分離工程の後に前記素子形成工程を実施することもできる。
本発明の好適な実施形態によれば、前記分離工程の後に残るシード基板を原料として前記分離層形成工程及びその後の工程を更に実施して更に半導体層を製造することができる。
本発明の好適な実施形態によれば、前記製造方法は、前記分離工程の後において、前記半導体層に随伴している前記バッファー層を除去するバッファー層除去工程を更に含むことができる。
本発明の第２の側面は、半導体層を有する基板の製造方法に係り、前記製造方法は、シード基板上に分離層を形成する分離層形成工程と、前記分離層上に前記シード基板とは異なる材料からなるバッファー層を形成するバッファー層形成工程と、前記バッファー層上に前記シード基板とは異なる材料からなる半導体層を形成する半導体層形成工程と、前記分離層、前記バッファー層及び前記半導体層が形成された前記シード基板を、前記分離層を内側にして、ハンドル基板に接合する接合工程と、前記接合工程を経て形成される複合部材から、前記分離層を利用して前記ハンドル基板とともに前記半導体層を分離して、前記ハンドル基板上に前記半導体層を有する基板を得る分離工程とを含む。
本発明の好適な実施形態によれば、前記製造方法は、前記半導体層に半導体素子を形成する素子形成工程を更に含むことができる。
本発明の好適な実施形態によれば、前記接合工程の前に前記素子形成工程を実施することができる。
本発明の好適な実施形態によれば、前記分離工程の後に前記素子分離工程を実施することもできる。
本発明の好適な実施形態によれば、前記半導体素子は、発光ダイオード又はレーザーを含みうる。
本発明の好適な実施形態によれば、前記分離工程の後において、前記半導体層に随伴している前記バッファー層を除去するバッファー層除去工程を更に含みうる。
本発明によれば、新規の分離技術を利用した半導体層の製造方法及びその応用を提供することができ、本発明によれば、例えば、ダメージが少ない半導体層又はそれを有する基板を製造すること、及び／又は、歩留まりを向上させること、及び／又は、スループットを向上させること、及び／又は、ハンドル基板の選択の自由度を向上させることができる。
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
[第１の実施形態]
以下、本発明の好適な第１の実施形態として、基板から半導体層を分離する方法、或いは、基板から分離された半導体層を製造する方法について説明する。図１は、基板から半導体層を分離する方法、或いは、基板から分離された半導体層を製造する方法を概略的に示す図である。
本発明の第１の実施形態の半導体の製造方法では、まず、Ｓｉなどの非多孔質半導体単結晶からなるシード基板を用意し、このシード基板の表面に多孔質層からなる分離層を形成する。次いで、この分離層の上にＡｌＮ、ＡｌＧａＮ、またはＧａＮを主成分とするバッファー層を形成し、その上にＡｌＧａＮまたはＧａＮを主成分とする非多孔質半導体層をエピタキシャル成長させる。次いで、非多孔質半導体層が形成されたシード基板を分離層を利用して分割し、これによりシード基板から非多孔質半導体層を分離する。ここで、非多孔質半導体層には、分離工程の前または後に、半導体素子または半導体回路が形成される。分離層は、それが破壊等されることにより、シード基板から非多孔質半導体層を分離するための層である。
バッファー層を形成する理由は、基板および分離層と材料の異なる半導体層のヘテロエピタキシャル成長において、特にＧａＮ系の六方晶構造を持つ結晶材料を異種結晶上に成長させる場合に、欠陥密度を低減し、結晶品質を上げるためである。もし、バッファー層を設けずにヘテロエピタキシャル成長を行うと、ＧａＮが多数の六方晶形状を持つ孤立島状に成長し、これを元に成長を続けても、島界面の不連続性が良質の結晶膜を形成することを阻害する。これに対して、バッファー層を低温成長によって非晶質状の薄膜として形成し、この上にＧａＮを成長することにより、バッファ―層の近傍に結晶欠陥が集中し、その上のエピタキシャル層には、より連続的で欠陥の少ないＧａＮ層を形成することが可能となる。また、特にＳｉ基板上にＧａＮを成長させる場合には、ＳｉとＧａＮの熱膨張係数が大きく異なるため、成長時の昇温、降温時の応力が問題となる。バッファー層は、この応力を緩和する働きも果たし、高品質の半導体結晶層を得ることに貢献する。
以下、図１を参照しながら本発明の第１の実施形態を説明する。
まず、図１（ａ）に示す分離層形成工程において、Ｓｉ、ＧｅなどのＩＶ族半導体を主成分とする結晶性を有するシード基板１の表面に多孔質層２を形成する。シード基板としてＳｉ基板を用いる場合、多孔質Ｓｉの機械的強度は多孔度（ｐｏｒｏｓｉｔｙ）に依存するが、いずれにせよ非多孔質単結晶Ｓｉよりも十分に弱い。したがって、結合基板に圧縮、引っ張りあるいは剪断力等の力をかけると、まず、多孔質Ｓｉ層が破壊される。多孔度を増加させれば、より弱い力で多孔質層を破壊することができる。このような多孔質層の機械的強度の脆弱さを利用することにより多孔質層を分離層として機能させることができる。
単結晶半導体の多孔質層の形成方法としては、種々の方法を採用しうるが、製造コストや多孔度の制御の容易性（脆弱さの制御の容易性）の観点において陽極化成法が好ましい。たとえば、Ｓｉ基板は、ＨＦ溶液を用いた陽極化成法によって多孔質化させることができる。ＨＦ濃度や化成電流密度を制御することにより、多孔度を２０％から７０％程度の範囲内で容易に制御することができる。例えば、単結晶Ｓｉの密度は２．３３ｇ／ｃｍ3であるが、多孔質化の際のＨＦ溶液濃度を５０〜２０％とすることで、その密度を２０％以上低下させることが出来る。
多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年に半導体の電解研磨の研究過程において発見された（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ; Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖｏｌ．３５，３３３（１９５６））。また、その形成メカニズムはＴ．ウナガミ（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１２７，４７６（１９８０））その他により報告されているが、陽極化成の化成電流により単結晶Ｓｉウエハの表面が局所的にエッチングされその単結晶構造を保持したまま無数の微細な孔が表面からウエハ内部に向かってのびて行く。
多孔質Ｓｉ層には、透過電子顕微鏡による観察によれば、１０ｎｍ程度のオーダーの径を有する孔が形成されており、その密度は単結晶Ｓｉに比べると大きく下がるにもかかわらず、単結晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成長させることも可能である。ただし、１０００℃以上では、内部の孔の再配列が起こり、増速エッチングの特性が損なわれる。このため、Ｓｉ層のエピタキシャル成長には、分子線エピタキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッター法、液相成長法等の低温成長が好適とされている。また、孔の内部の表面に薄い酸化膜を形成することにより上記のような熱による多孔質層の変質を防ぐことが可能であり、１０００℃程度の半導体プロセスにも影響を受けない多孔質層を形成することが出来る。
また、多孔質層は、その内部に大量の空隙が形成されている為に、密度が大幅に減少する。その結果、体積に比べて表面積が飛躍的に増大するため、その化学エッチング速度は、通常の非多孔質単結晶層のエッチング速度に比べて著しく大きくなり多孔質層と非多孔質層とのエッチングの選択比は多孔度にもよるが１０万倍程度にすることが可能である。
多孔質層の形成方法としては、上記の陽極化成法が好適であるが、水素イオン等のイオン打ち込みを通して、多孔質層として微小気泡（ｍｉｃｒｏｃａｖｉｔｙ）を有する層を形成してもよい。なお、この場合は、水素イオンなどを半導体基板に打ち込むのでイオン注入装置などが必要になる。
多孔質層は、多孔度が異なる複数の層が隣接した多層構造を有することが好ましい。多孔質層を二層構造にするだけで分離層として十分な効果がある。このような２層構造の多孔質層は、多孔質層の表面にエピタキシャル成長する非多孔質半導体層の結晶欠陥を下げる点、並びに、２つの層の物性の違いにより、分離を誘発する不連続性が形成され、２つの層の界面に応力が集中し易いことにより分離が誘発される点で優れている。
多孔質層の表面に形成される非多孔質半導体層の結晶欠陥を少なく形成するためには、下地の多孔質層の密度（あるいは、多孔度）は、その上に形成される非多孔質半導体層に近いことが好ましい。一方で、分離を容易に行うためには、多孔質層の上に半導体層を形成するプロセスなどの分離前の全てのプロセスが終了する前に多孔質層が崩壊しない限度において、多孔質層の密度が大きい方がよい。このような相反する機能を１つの多孔質層が提供することは、不可能ではないが難しいことである。特に、製造歩留まりを高く保とうとした場合は、多孔質層の形成のための陽極化成等の製造条件を制御することは非常に難しい。
多孔質層の密度を厚さ方向に変化させることにより、この問題を解決することができる。特に、前述のように、多孔質層を多層構造にすることが効果的である。
ここで、次のような条件で多孔質層の密度を変化させることが好ましい。
（１）多孔質層の密度が厚さ方向に変化すること、特に互いに密度の異なる複数の層を持つこと、
（２）シード基板の表面に形成する多孔質層のうち非多孔質半導体層に隣接する領域（すなわち、表面付近）の密度が最も高いこと、
（３）多孔質層のうち非多孔質半導体層に隣接する表面付近の密度に対して、表面付近よりも深い領域の密度が小さいこと
多孔質層の密度を厚さ方向に変えることは、陽極化成の際の電流を制御することにより可能である。しかし、分離を容易にする程度に密度を変化させようとすれば電流変化だけでは十分ではない。多孔質層が非多孔質半導体層と接する側の多孔質層の密度を出来る限り高くしておくことが非多孔質半導体層の欠陥を減らすために有効である。
次に、非多孔質半導体層に接する密度の高い多孔質層の下にそれよりも密度がより低い多孔質層を形成することが好ましい。この低密度の多孔質層の厚さは、結合基板の分離のためには薄くてもよい。結合工程前の工程で多孔質層が熱応力その他のストレスのために崩壊することを防ぐためには、低密度の多孔質層の厚さを薄くしておくことが効果的である。
また、分離層としての多孔質層の上にエピタキシャル成長させる非多孔質半導体層の結晶欠陥を減らすためには、その半導体層が、多孔度が低く密度が高い多孔質層の表面に形成されることが好ましい。この密度の高い多孔質層とシード基板との間にそれよりも多孔度の高い多孔質層を形成することにより、多孔度の高い層の内部または多孔度の高い層と隣接する領域との界面付近で分離を起こさせることが出来る。この構成を実現すると、分離層は、先に述べたように多孔度の低い多孔質層と多孔度の高い多孔質層との二層構造となる。更に最適化のために必要に応じて多孔度の違う別の多孔質層を設けてもよいが、この場合においても非多孔質半導体層に隣接した多孔質層は多孔度を低くすることが好ましい。
多孔質層の多孔度（porosity）を厚さ方向に変える方法としては、前述のように、多孔質層の形成のための陽極化成の際に化成電流を変化させればよい。また、化成液の濃度を変化させる方法も可能である。例えば、”Journal ofElectrochemical Society：SOLID-STATE SCIENCE AND TECHNOLOGY 第134巻 第8号 第1994ページ”に開示されているように、ＨＦを用いた化成液の濃度を変化させたり化成電流を変えたりすることにより、多孔質層の多孔度や孔のサイズを変化させることが出来る。
多孔質層として多孔質Ｓｉを形成する場合には、シード基板として単結晶のＳｉウエハを用いることが出来る。Ｓｉウエハの結晶方位としては、（１１０）、（１００）、あるいは（１１１）ウエハなど、様々なものが使用可能である。化成液の組成を変化させる場合には、例えば、化成液に後からフッ化水素酸（ＨＦ）を加えたり水を加えることにより組成を変化させることが出来る。また、化成液の組成の異なる化成槽を複数用意し、ＨＦ濃度が高い化成液を入れた化成槽内に基板に配置し、その基板に多孔度の低い多孔質層を形成し、その後、ＨＦ濃度の低い化成液を入れた別の化成槽にその基板を設置しなおして多孔度の大きい多孔質層を化成することによっても、多孔度の異なる複数の層を形成することが出来る。
このような方法をより複雑な分離層の形成に応用する場合は、以下に説明するようなやや複雑な現象が現れる。化成電流を単純に増やしたとしても、そのことのみによって多孔度を増加させることができるのではなく、多孔度が増加する替わりに化成速度が増加するだけになり、多孔度が十分に増加しない場合がある。また、シード基板上に多孔度が低い多孔質層がすでに形成されている状態から化成電流を大きくする場合は、非多孔質のシード基板表面を新たに化成する場合に形成される多孔度と大きく異なる多孔度の多孔質層が形成されることがある。
多孔度を変化させる方法についてさらに具体的に説明する。実用上最も手軽な方法は、化成液の組成を変えずに化成電流を変化させる方法である。化成液としては、様々な組成を使用することができる。例えば、ＨＦを３０％程度含むフッ化水素酸やこれにアルコールを添加したものなどが良好な結果を与える。化成電流の電流密度は、Ｓｉ基板を陽極として用いた場合は、直流０．５〜１．０Ａ／ｃｍ２程度であれば、多孔度が２０〜３０％程度の多孔質Ｓｉを形成することができる。その厚さは、化成時間を変化させることにより必要に応じて任意に選択できるが、この様な多孔度の比較的低い多孔質層は、その表面に単結晶のＡｌＮ、ＡｌＧａＮ、ＧａＮあるいはＳｉなどの半導体層をエピタキシャル成長させるために適している。この様な多孔度が比較的低い多孔質層（第１層）を形成した後に電流を高くすることによって多孔度が高い多孔質層（第２層）を形成する。多孔質層の第１層の多孔度が２０％程度で厚さが１０ミクロン程度の場合に、多孔質層の第２層の化成電流を第１層の形成時の化成電流の２〜３倍程度にすると、第１層の下に多孔度が３０〜５０％程度の第２層を形成することができる。
上記の第２層の多孔度は、電流の大きさだけに依存するのではなく、第１層の膜厚や多孔度にも依存する。第２層の形成時の化成電流を第１層の形成時の化成電流と等しく設定しても、第１層の膜厚が厚いか多孔度が低いと、第２層の多孔度がより高くなる傾向がある。このため、例えば、第１層の厚さを薄くしていくと、第２層の多孔度を高く保つには、第２層の化成電流をより高くする必要がある。もし、第２層の化成電流を一定に保てば、第１層の厚さが変わると、第２層の多孔度が影響を受ける。つまり、第１層を形成した後に、これとは独立に第２層を形成することができるのではなく、第１層の特性が第２層の多孔度に影響を与える。
したがって、第１層の厚さ制御は、第２層の多孔度制御において重要である。例えば、第１層の厚さの面内均一性を十分確保する必要がある。そうでなければ、第２層の多孔度が面内でばらつくことになる。第２層の多孔度の面内ばらつきがあると、第２層の強度が部分的に弱すぎたり強すぎたりし、半導体基板の製造プロセスの途中で部分的に非多孔質層のはがれが生じたり、または分離工程において部分的に適正に分離できない箇所が出来たりして、デバイスの製造歩留まりを低下させる。第１層の厚さの基板面内における変動は、３５％以下であることが好ましく、２５％以下であることが更に好ましい。
多孔質層２を形成した後、その多孔質層２の孔の内壁を低温酸化し、更に孔を封止する封止層３を形成することが好ましく、これにより後の工程で実施されうる加熱プロセスにおける多孔質層２の変質を防止することができる。また、この処理は、多孔質層２内の内部応力を高める効果がある。多孔度の違う２層構造の多孔質層においては、２層の各々の酸化により発生する内部応力が異なるので、多孔度の違う層の界面付近に応力が集中し、応力の高い極めて限定された領域でのみ分離が起こるように制御することができる。外部からの分離力は、分離を進行させるための直接の駆動力にはならず分離を開始させることだけに寄与し、分離開始後は、あらかじめ閉じ込めておいた内部応力によって分離が基板全面に進行する。このため、分離工程が外力によって乱されることがなく、多孔質構造の形成を制御しておけば、ある程度の外力の変動があっても安定した分離を実現できる。
次に、封止層３の上に、ＡｌＧａＮ等の、シード基板１の材料とは異なる化合物結晶材料を含むバッファー層（緩衝層）４をヘテロエピタキシャル成長させる。バッファー層４は、膜厚方向に化合物結晶材料の組成比が変化していることが好ましい。Ｓｉ基板、特に（１１１）基板などをシード基板として用いた場合、バッファー層４としては、ＡｌＮ、ＡｌＧａＮ、またはＧａＮのエピタキシャル成長層が好適である。バッファー層４の成長には、たとえばＭＯＣＶＤ装置が好適である。緩衝層４としては、例えば、トリメチルアルミニウム、トリメチルガリウム、およびアンモニアを原料とし、キャリアガスとして水素を用い、１００ｔｏｒｒ程度の減圧環境下で封止層３上にまずＡｌＮ層を３０から５００ｎｍ程度成長させ、その後、Ｇａを段階的に増やしながら１００から１０００ｎｍのＡｌＧａＮ層を形成する。この際の基板温度は、たとえば１０００〜１１００℃程度にすることができる。
次いで、図１（ｂ）に示す半導体層形成工程において、バッファー層（緩衝層）４の上にＧａＮ等の半導体層５を形成し、基板１、多孔質結晶層２、封止層３、緩衝層４、及び半導体層５を含む複合部材（積層部材）６を形成する。
次いで、図１（ｃ）に示す分離工程において、多孔質層２を利用して複合部材１ａから半導体層５を分離する。半導体層５の分離は、例えば、多孔質層に、複合部材６の面方向に沿って広がる亀裂を形成することによってなされうる。２層の多孔質層の界面で分離を行うことが好ましい。なお、図１（ｃ）には、２層の多孔質層の界面に、複合部材６の面方向に沿った亀裂を形成することにより、複合部材６から半導体層５が分離される様子が模式的に示されている。この分離工程に先立って、半導体層５に半導体素子を形成してもよい。
多孔質層３の２層の異なる多孔度を持つ２つの層の界面に、分離を誘発するための力（分離誘発力）を外部から印加することにより、複合部材６の内部に生じている歪みエネルギーを利用して複合部材６から半導体層５を分離することができる。分離誘発力は、必ずしも、半導体層５が完全に複合部材６から分離されるまで印加し続ける必要はない。複合部材６に部分的に亀裂が生じた後は、外部からの力の印加を停止した場合においても、その部分的な亀裂によって新たな歪エネルギーが発生して、それによって自己促進的に亀裂が広がって分離層２が複合部材から完全に分離されることもある。
シード基板１とそれから分離すべき半導体層５との間に分離層である多孔質層２を設けることにより、半導体層５に大きなダメージを与えることなく、分離層２の内部、及び／又は、分離層２と緩衝層４との界面、及び／又は、分離層２と基板１との界面のみに亀裂を生じさせて、基板１から半導体層５を分離することができる。ここで、分離工程に先立って、分離層２の周辺部分をエッチングしてもよい。これにより、分離層２を複合部材６の側面に露出させることができる。
シード基板としては、（１１１）Ｓｉウエハを用いるとより、結晶欠陥の少ない半導体層５を得ることが出来る。
半導体層５としては、ＧａＮのほか、例えば、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮのいずれかの材料を含む化合物半導体材料が好適である。
複合部材６から半導体層５を分離する分離工程では、分離層である多孔質結晶層２又はその近傍に流体を吹き付けて、多孔質層２を形成する２層の界面に流体を注入することにより複合部材６の当該注入部分に亀裂を発生させて分離を行うことが好適である。分離のために用いる流体の流れは、加圧した流体を細いノズルから噴射することにより形成することができる。噴射する流体をより高速、高圧の細いビームにする為の方法としては、「ウォータージェット」第１巻１号第４ページなどに紹介されているようなウォータージェット法を使用することが出来る。分離工程では、例えば、高圧ポンプにより加圧された１００〜数１０００ｋｇｆ／ｃｍ２の高圧水を細いノズルから噴射させて多孔質結晶層２又はその近傍に吹き付けることができる。
流体の注入による分離方法によれば、分離層である多孔質層を構成する多孔度の異なる２層の界面に生じた内部応力による歪みエネルギーと、流体の注入によるエネルギーとによって、界面に亀裂を生じさせ、これを面方向に広げることができる。
半導体層の分離工程では、図１（ｄ）に例示的に示すように、複合部材６をその面方向に対して略垂直な軸を中心として回転させながら分離層２又はその近傍に流体を吹き付けると、基板１の外周部から中心部に向かって渦巻き状に分離を進行させることができる。
流体としては、水等の液体のほか、空気、不活性ガス、エッチングガス等の気体も利用することができる。また、複合部材の分離層２又はその近傍に流体を吹き付ける代わりに、チャンバ内に複合部材を収容して該複合部材に流体によって圧力を印加することもできる。
また、上記の方法によってシード基板１から分離された自立膜１０１にＨＶＰＥ法などの結晶成長を行って、厚みを増し、基板としてより構造的に安定なものとすることができる。例えば、図１０（ａ）に示すように、自立膜１０１をＧａなどの低融点物質１０２により成長用仮支持基板１０３に固定する。固定は、半導体層５を分離する分離工程の前に行うこともでき、作業の安定性の点では、分離工程の前に行うことが好ましい。
成長用仮支持基板１０３は、図１０に示す例では、円盤上であり、その周囲には、リング状の土手部を有する。土手部の内部に自立膜１０１を固定する。固定を分離工程前に行う場合には、図１１に示したように、同じ材料や熱膨張係数が近い材料を用いて、この成長用仮支持基板１０３を２つの部材１０３ａ、１０３ｂで構成してもよい。このような支持基板１０３を使用する場合、まず、複合部材６を成長用仮支持部材１０３ａに固定し、この状態で複合部材６から自立膜１０１を分離し、その後に、成長用仮支持部材１０３ａを仮支持部材１０３ｂに嵌合などにより固定することができる。
続いて、自立膜１０１の表面に残存する多孔質層２、封止層３、および緩衝層４を除去し、半導体層５を露出させ、再成長の開始面を準備する（図１０（ｂ））。多孔質層２、封止層３、および緩衝層４の除去は、成長用仮支持部材１０３ａと仮支持部材１０３ｂとの嵌合の前に行ってもよい。
次に、支持基板１０３で支持された半導体層５を成長炉１０５内に入れて、半導体層５を更に成長させる。成長にあたって昇温が行われるが、成長温度に比して低融点物質１０２の融点は低いため、昇温の途中で低融点物質は軟化し、半導体層５は、液体状、あるいは、液滴状の物質１０６の上に緩く支持される（図１０（ｃ））。この際、成長用支持基板１０３ａの土手部により、半導体層５の面内方向の変位が制限される。半導体層５は緩く支持されるため、昇温時、成長時、降温時に発生する支持基板１０３と半導体層５との間の熱膨張、熱収縮は、結晶性を乱したり、クラックを発生させたりする大きな歪みとはならない。半導体層５の再成長は、成長ガスおよび搬送ガス１０７の供給によって行われる。ＧａＮを成長させる場合のソースとしては、Ｎ源としてＮＨ３、Ｇａ源としてＧａ、搬送ガスとしてＨＣｌなどが適している。この再成長により再成長半導体層１０８が形成され、膜厚が増す（図１０（ｄ））。成長後に降温する。低融点物質１０２の低融点で有るほど、低融点物質１０２は熱収縮の影響が緩和された後に固化し、半導体層５が支持基板１０３に対して、大きな残留歪み無く固定される（図１０（ｅ））。
成長炉から再成長後の半導体層１２０を取り出し（図１０（ｆ））、低融点物質１０２が緩む程度に昇温しつつ半導体層１２０から成長用仮支持基板１０３を取り外すことにより、厚みの増した半導体層１１０が得られる（図１０（ｇ））。
以上の実施形態の方法によれば、分離の際に半導体層５及びシード基板１に与えられるダメージは、レーザーリフトオフ法に比較して大幅に低減される。よって、その後に、半導体層５に形成される半導体素子の素子特性を良好にすることができる。
また、本発明の好適な実施形態の方法によれば、半導体層５が分離された後のシード基板１を原料として再使用することが可能である。すなわち、分離後のシード基板１を原料として分離層形成工程、半導体層形成工程、分離工程の処理を複数回繰り返し施すことにより、半導体基板の製造コストを大幅に低減することができる。
[第２の実施形態]
以下、本発明の好適な第２の実施形態として、半導体層を有する基板の製造方法について説明する。図２は、半導体層を有する基板の製造方法を概略的に示す図である。
この実施形態の半導体の製造方法では、まず、Ｓｉなどの非多孔質半導体単結晶からなるシード基板を用意し、このシード基板の表面に多孔質層からなる分離層を形成する。次いで、この分離層の上にＡｌＮまたはＡｌＧａＮを主成分とするバッファー層を形成し、その上にＡｌＧａＮまたはＧａＮを主成分とする非多孔質半導体層をエピタキシャル成長させる。次いで、非多孔質半導体層が形成されたシード基板をハンドル基板と接合させて複合基板（接合基板）を形成し、この複合基板を分離層を利用して分割し、これによりシード基板の非多孔質半導体層をハンドル基板上に移設する。ここで、非多孔質半導体層には、結合工程の前、または分離工程の後に、半導体素子または半導体回路が形成される。分離層は、それが破壊等されることにより、シード基板（或いは、結合基板）から非多孔質半導体層を分離するための層である。
以下、図２を参照しながら本発明の第２の実施形態を説明する。
まず、図２（ａ）に示す分離層形成工程において、Ｓｉ基板等の結晶性を有するシード基板７に陽極化成により多孔質層８を形成する。次に、基板表面付近の空孔を封止する封止層９を形成し、ＡｌＧａＮ等の、シード基板７の材料とは異なる化合物結晶材料を含むバッファー層（緩衝層）１０をヘテロエピタキシャル成長させる。バッファー層１０は、膜厚方向に化合物結晶材料の組成比が変化していることが好ましい。次に、バッファー層１０の上にＧａＮ等の半導体層１１を形成し、基板７、多孔質層８、封止層９、緩衝層１０、及び半導体層１１を含む複合部材１３を形成する。この段階で、半導体層１１に半導体素子を形成してもよい。
次いで、図２（ｂ）に示す結合工程において、半導体層１１を内側にして、複合部材１３をＣｕＷ基板等の第２基板（ハンドル基板）１２に結合して複合部材（或いは、積層部材）１１３ａを形成する。この結合において、部材１３及び第２基板１２の各結合面に金属膜を形成し、金属面同士を結合させることで、結合に必要な圧力や温度の制限を緩和することも可能である。この金属層は、結合材料として好適なほか、光反射層としてデバイス性能の向上に寄与する。
次いで、図２（ｃ）に示す分離工程において、複合部材１３ａの分離用多孔質層８の多孔度の異なる２層の界面に面方向に広がる亀裂を生じさせて、半導体層１１及び第２基板１２を含む部分を複合部材１３から分離する。以上の工程により、半導体層１１が第１基板７から第２基板１２に移設され、図２（ｄ）に示すように、第２基板１２の上に半導体層１１を有する基板１４が得られる。この分離には、例えば、第１の実施形態で説明した方法を適用することができる。
シード基板７は、半導体層１１と類似の結晶構造および格子定数を持つ単結晶構造を有する材料により構成されることが望ましく、半導体層１１がＧａＮである場合には、シード基板７は、面方位＜１１１＞のＳｉ基板が好適である。
多孔質層８は、多孔度の異なる二種類の層で構成されるべきであり、表面の多孔度が低くシード基板７側の多孔度が高い構造が望ましい。例えば、多孔度が低い層は、多孔度が２０〜３０％で厚さが３〜１０ミクロン、多孔度が高い層は、多孔度が３０〜７０％で厚さが０．２ミクロンから２ミクロン程度が好適である。これ以外の範囲でも種々の最適化の余地はある。
半導体層１１は、ＧａＮのほか、例えば、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮのいずれかの材料を含む化合物半導体材料が好適である。
第２基板１２は、Ｓｉ等の半導体基板のほか、例えば、Ａｌ、Ｃｕ、ＣｕＷ等の金属基板、ガラス、ＡｌＮ、ダイアモンド等の絶縁性基板、ダイアモンドと金属を複合した導電性基板、プラスチック等の可撓性基板が好適である。
複合部材から半導体層を分離する分離工程では、分離層である多孔質層２又はその近傍に流体を吹き付けて、多孔質層を形成する２層の界面に流体を注入することにより複合部材１３の当該注入部分に亀裂を発生させて分離を行うことが好適である。複合部材の周囲の側面の狭い隙間にウォータージェットを打ち込むことにより、複合部材を分割することが出来る。この方法では、分離層の切断くずがほとんど発生しないし、また分離面にダメージを与えること無く分離することが可能である。複合部材の側面には、凹型の狭い隙間（凹部）があることが好ましく、この場合、隙間にウォータージェットを打ち込むことにより、複合部材を２つの部材に引き離す方向に力が掛かる。
複合部材の側面において分離層が何らかの層によって覆われている場合においても、複合部材の側面が凹型であれば、複合部材を２つの部材に引き離す方向に力が加わるので、複合部材の側面を覆う層が容易に破壊され、分離が進行しうる。凹部の開口幅は、ウォータージェットの直径程度またはそれ以上であることが望ましい。例えば、第１基板と第２基板の厚さがそれぞれ１．０ｍｍを下回る程度であれば、複合部材の厚さは２．０ｍｍを下回る。凹部の開口幅は、複合部材の厚さの１／２程度であることが普通であるので、複合部材の厚さが２．０ｍｍ程度である場合には、ウォータージェットの直径は１．０ｍｍ以下であることが好ましい。現実には、０．１ｍｍ程度のウォータージェット直径は実用化の範囲にある。
流体を噴射するノズルの形状は、円形の他、任意の形状が可能である。細長いスリット上のノズルも使用可能である。この様なノズルから流体を吹き出せば薄い帯状の流れを形成することが出来る。
ウォータージェットの様々な噴出条件は、分離領域の種類、複合部材の側面の形状などにより自由に選ぶことが出来る。例えば、ジェットの圧力、ジェットの走査速度、ノズル径（≒ウォータージェット径）、ノズル形状、ノズルと複合部材との距離、流体の流量などが重要なパラメータとなる。
複合部材が円盤状である場合には、ノズルを固定して複合部材をその中心を回転中心として回転させることにより効率的に流体を複合部材の周囲に吹き付けることが出来る。ただし、ノズルの走査方法としては、この他にも種々の方法が採用されうる。
ウォータージェットの直径が非常に小さく、また噴射方向が複合部材のウエハ面にほぼ平行であるため、ウォータージェットの高圧はほとんどウエハ面には加圧されない。ジェットの直径が細いのでウォータージェットが複合部材に与えるトータルの力は数１００ｇ程度であり、複合部材が破壊されることはない。
流体として水を使用せず、アルコールなどの有機溶媒や、フッ化水素酸、硝酸などの酸、あるいは水酸化カリウムなどのアルカリ、その他、分離領域を選択的にエッチングする作用のある液体なども使用可能である。さらに、流体として、空気、窒素ガス、炭酸ガス、希ガス、などの気体を用いても良い。分離領域に対してエッチング作用を持つガスやプラズマを用いることもできる。水を使用する場合、不純物金属やパーテイクル等を極力除去した純水、超純水などの純度の高い水を使用することが望ましいが、ウォータージェットによる分離後に洗浄して除去することも充分可能である。
流体の注入による分離方法によれば、分離層である多孔質層８を構成する多孔度の異なる２層の界面に生じた内部応力による歪みエネルギーと、流体の注入によるエネルギーとによって、界面に亀裂を生じさせ、これを面方向に広げることができる。
半導体層の分離工程では、図２（ｄ）に例示的に示すように、複合部材１５をその面方向に対して略垂直な軸を中心として回転させながら分離層２又はその近傍に流体を吹き付けると、基板１の外周部から中心部に向かって渦巻き状に分離を進行させることができる。
複合部材の分離層８又はその近傍に流体を吹き付ける代わりに、チャンバ内に複合部材を収容して該複合部材に流体によって圧力を印加することもできる。
半導体層に発光素子を形成する場合にはハンドル基板としてその発光波長を透過する材質のものを選択することによりハンドル基板側から光を取り出すことができる。また、そのような必要がない場合でも、ハンドル基板として安価なものを選択したり、分離後に残ったシード基板を再使用したりすることにより全体としてのデバイス製造コストを削減することが可能になる。特に、シード基板として安価な市販のＳｉウエハやＧｅウエハを使用することができることは有用であり、これは大面積の基板を利用することができる点でも優れている。これは、基板を用いた半導体素子の低価格化に大きく寄与する。
[第３の実施形態]
以下、本発明の好適な第３の実施形態として、半導体素子を有する半導体層又は基板の製造方法について説明する。図３は、半導体素子を有する半導体層又は基板の製造方法を示す概略的に示す図である。
まず、図３（ａ）に示す工程（分離層形成工程、半導体層形成工程）において、Ｓｉ基板等の結晶性を有するシード基板１５（第１基板）に陽極化成により多孔質層１６を形成する。次に、基板表面付近の空孔を封止する封止層１７を形成し、更に、ＡｌＧａＮ等の、シード基板材料とは異なる化合物結晶材料を含むバッファー（緩衝層）１８をヘテロエピタキシャル成長させる。膜厚方向に化合物結晶材料の組成比が変化していることが好ましい。次に、バッファー層１０の上にＧａＮ等の半導体層１９を形成する。これにより、基板１５、多孔質結晶層１６、封止層１７、緩衝層１８、及び半導体層１９を含む複合部材２０が得られる。
次いで、図３（ｂ）に示す半導体素子形成工程において、半導体層１９にＬＥＤ等の半導体素子２１を形成する。なお、典型的には、半導体素子形成工程では、単一の半導体素子が形成されるのではなく、複数の半導体素子のほか、それらを連結する配線等を含む半導体回路が形成され得る。
次いで、図３（ｃ）に示す接合工程において、半導体素子層２１を内側にして複合部材２０ａを例えばＳｉ基板等の第２基板（ハンドル基板）２２に結合させて複合部材２３を形成する。
次いで、図３（ｄ）に示す分離工程において、複合部材２３の分離層である多孔質結晶層１６の２層の多孔質の界面に面方向に広がる亀裂を生じさせて、半導体素子２１を有する半導体層１９及び第２基板２２をシード基板１５から分離する。以上の工程により、半導体素子２１を有する半導体層１９が第１基板（シード基板）１５から第２基板（ハンドル基板）２２へ移設され、第２基板２２の上に、半導体素子２１が形成された半導体層１９を有する基板（或いは半導体デバイス）２４が得られる。この分離には、例えば、第１の実施形態で説明した方法を適用することができる。
ここで、半導体素子２１を半導体層１９の上に形成した後に、第１基板１５を第２基板２２に接合する方法の代えて、分離により半導体層１９を第１基板１５から第２基板２２へ移設した後に、必要に応じて適宜、多孔質層１６、封止層１７、緩衝層１８などを除去し、表面に露出した半導体層１９に半導体素子２１を形成してもよい。
シード基板１５は、半導体層１９と類似の結晶構造および格子定数を持つ単結晶構造を有する材料により構成されることが望ましく、半導体層１９がＧａＮである場合には、面方位＜１１１＞のＳｉ基板が好適である。
多孔質結晶層１６は、二種類の多孔質層で構成されるべきであり、表面の多孔度が低く、シード基板側の多孔度が高い構造が望ましい。例えば、多孔度が低い層は、多孔度が２０〜３０％で厚さが３〜１０ミクロン、多孔度が高い層は、多孔度が３０〜７０％で厚さが０．２ミクロンから２ミクロン程度が好適である。これ以外の範囲でも種々の最適化の余地はある。
半導体層１９は、ＧａＮのほか、例えば、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮのいずれかの材料を含む化合物半導体材料が好適である。
複合部材から半導体層を分離する分離工程では、分離層である多孔質結晶層１６又はその近傍に流体Ｗを吹き付けて、多孔質結晶層を形成する２層の界面に流体Ｗを注入することにより複合部材２０の当該注入部分に亀裂を発生させて分離を行うことが好適である。
半導体素子２１としては、ＬＥＤ（発光ダイオード）やレーザー等の発光素子、Ｘ線等の放射線を検出する受光素子、トランジスタ、ダイオード、キャパシタ等の素子が好適である。ここで、半導体素子２１の形成工程（図３（ｂ））は、半導体素子を覆う絶縁層を形成する工程、更には、その絶縁層を平坦化する工程を含むことが好ましい。
第２基板（ハンドル基板）２２は、Ｓｉ等の半導体基板のほか、例えば、Ａｌ、Ｃｕ、ＣｕＷ等の金属基板、ガラス、ＡｌＮ、ダイアモンド等の絶縁性基板、ダイアモンドと金属を複合した導電性基板、プラスチック等の可撓性基板が好適である。
また、第２基板２２には、半導体素子２１を駆動するための駆動回路が設けられていることが好適である。この場合、半導体素子２１を含む回路の端子と第２の基板の駆動回路の端子とが電気的に接続される。
以下、本発明の具体的な実施例を説明するが、本発明は、これらの実施例に限定されない。
［実施例１］
まず、＜１１１＞面方位を持つＳｉ基板（シード基板）１上に、陽極化成により、多孔度の異なる２層からなる多孔質Ｓｉ層２を形成する。
まず、図１（ａ）のＳｉ基板１に、表面の陽極化成により、多孔質構造のシリコン層２を形成する（図１（ｂ））。
Ｓｉ基板を陽極とし、フッ化水素酸溶液中で電流を流して電極反応を生じさせると、表面に生じたくぼみ（エッチピット）が伸びて空孔が形成される。空孔はその先端部分で成長を続けていくので、細長い空孔が表面から延長された構造の多孔質層がＳｉ基板の表面に形成される。多孔質層は、元のＳｉ単結晶基板の結晶方位を保っており、後述するように、この上にさらに単結晶をエピタキシャル成長させることが出来る。
陽極化成の条件の一例は次のようなものである。７２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の８インチ径の第１の（１１１）単結晶Ｓｉ基板に対してＨＦ溶液中において陽極化成を行なう。陽極化成条件は以下のとおりである。
まず、以下の条件で陽極化成を実施し第１の多孔質層を形成する。
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間：１１（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
その後、そのまま化成電流を変えて第２の多孔質層を形成する。
電流密度：２５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間：３（分）
多孔質Ｓｉの厚み：２０００（ｎｍ）
Ｐｏｒｏｓｉｔｙ：４０（％）
陽極化成は、図４に示す装置により実施する。図４において、Ｓｉウエハ（基板）１は、ＨＦ溶液４０２にそのエピＳｉ層が露出するように保持されている。Ｓｉウエハ１は、Ｏリング４０３とＰｔ製面電極４０４を介して下部支持体４０５、および、上部支持体４０６によって保持される。上部支持体４０６には、Ｓｉウエハ１へ通じるＨＦ用液槽が構成されており、ＨＦ溶液４０２で満たされている。ＨＦ溶液４０２中にはＰｔ製メッシュ電極４０８が配置されている。Ｐｔ製面電極４０４とＰｔ製メッシュ電極４０８は、それぞれ、陽極４０７、陰極４０９に接続されており、陰極側はＨＦ溶液４０２を通じて、陽極側はＳｉ基板１の裏面を通じて、Ｓｉ基板１に所定の電界を提供し、キャリア注入を行う。なお、陽極化成を行うための構成は、本実施例の形態に限らず、一般的な各種手法を適宜用いることができる。
また、図５に示す装置により、複数のウエハを一括で処理することも可能である。一括処理により陽極化成の工程を安価に行うことができる。
多孔質シリコン層の孔の径、密度、厚みは、陽極化成液の組成、化成電流、基板の伝導型ならびに電導率によって広範に制御が可能である。電極にはフッ酸耐性が極めて高い白金あるいは白金を表面に被覆した金属が使用されうる。複数枚を一括して陽極化成して多孔質層を形成する場合には、図５に示したように、ウェハ両表面に接触する化成溶液が電極として作用し、均一な接触が可能となる。これにより、形成される多孔質層の制御性が高まる。かように形成された多孔質層は、単結晶基板の結晶方位を保存しており、その上部に単結晶層を形成させることが可能である。
この基板を酸素雰囲気中４００℃で１時間酸化させる。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われる。その後、その表面をフッ化水素酸で洗浄して、多孔質層表面近くの孔の内面の酸化膜を除去する。水素雰囲気下において１０００℃程度でアニールすると多孔質層の表面付近だけが封孔され均一なＳｉ単結晶層（封止層）３が約５ｎｍ形成される。
表面のＳｉ層３、二層構造の多孔質Ｓｉ層２、基板Ｓｉ１の結晶は全てが単結晶状にその結晶性が連続しており、即ち、面方位も表面とシード基板で同一の＜１１１＞を保っている。
次に、基板表面の面方位＜１１１＞のＳｉ層３の上に、ＭＯＣＶＤ法により、緩衝層としてＡｌＧａＮ層４（厚さ５００ｎｍ）をヘテロエピタキシャル成長させ（図１（ａ））、その上にＧａＮ層５（厚さ２０００ｎｍ）をエピタキシャル成長させて複合部材６を形成する（図１（ｂ））。基板温度は１０００〜１１００℃である。
次いで、複合部材６の側方から多孔質Ｓｉ層２に対して分離誘発力を印加する。具体的には、数Ｍ〜１００ＭＰａの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すいわゆるウォータージェットを多孔質Ｓｉ層２の側面又はその近傍に吹き付けることにより、２層からなる多孔質Ｓｉ層２の界面に面方向に広がる亀裂を生じさせる。これにより、複合部材６（Ｓｉ基板１）から、ＧａＮ層５、ＡｌＧａＮ層４及びＳｉ層３を含む積層構造体（自立膜）１０１を分離することができる（図１（ｃ））。
分離後のＳｉ基板は、必要に応じて、その表面に研磨、エッチング等の平坦化処理を施すことにより、繰り返して使用することができる。
その際のエッチングには、ＨＦ／Ｈ２Ｏ２の混合液であるエッチャントを用いることができ、高選択比でエッチングが可能である（非特許文献４：Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ Ｖｏｌ．６４，２１０８頁（１９９４））。さらに、必要に応じて、Ｈ２アニールにより、Ｓｉ基板の平坦化が可能であり、高品質の表面を持つＳｉ基板として再利用が可能である
（非特許文献５：Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ Ｖｏｌ．６５，１９２４頁（１９９４））。
次に、得られた約２μｍ厚のＧａＮ膜５にさらにＨＶＰＥ法（ハイドライド気相成長法）により結晶を再成長させて、その厚みを増し、約２００μｍ厚の基板としてより構造的に安定なものとする。
例えば、図１０（ａ）および図１１に示すように、ＧａＮ膜５をＧａ１０２により成長用仮支持基板であるサファイア１０３に固定する。Ｇａは低融点金属でありその融点は２９．８度であるため、約４０度程度に昇温すれば、軟化しＧａＮ膜とサファイアの間の糊として用いることができる。サファイア１０３は、図１０にその断面を示したように、その周囲に土手部を有する。この土手部の内側にＧａＮ膜５を固定する。なお、本実施例では、この成長用仮支持基板１０３が２つの部材で構成されている。即ち、先ず、成長用仮支持部材１０３ａとして７．５インチ径に加工したサファイア基板に対してＧａＮ膜５を固定し、ウェオータージェット法による分離後に、成長用仮支持部材１０３ｂとしての、くぼみを持つ形に加工されたサファイア基板１０３ｂに成長用仮支持部材１０３ａを嵌合させて固定する。なお、本実施例では嵌合を用いたが、成長用仮支持部材１０３ｂの土手部の内側にネジ構造をつくり、成長用仮支持部材１０３ａを成長用仮支持部材１０３ｂにねじ込んで固定してもよい。
続いて、ＧａＮ膜５の表面に残存する多孔質Ｓｉ層２、封止膜３およびＡｌＧａＮ緩衝層４を除去し、ＧａＮ結晶層５を露出させ、ＧａＮの再成長開始面を準備する（図１０（ｂ））。除去は、上記の嵌合の前に行っても良い。
次に、支持基板１０３で支持されたＧａＮ層５をＨＶＰＥ成長炉１０５内に入れてＧａＮを再成長させる。成長にあたって昇温が行われるが、成長温度が約１１００度であるのに対して、Ｇａ１０２の融点が約３０度であり１桁以上低い。そのため、昇温のごく初期でＧａ１０２が軟化し、ＧａＮ膜５は、液体状あるいは液滴状のＧａ１０６の上に緩く支持される（図１０（ｃ））。この際、サファイア基板の土手部により、ＧａＮ層５は、その面内方向の変位が制限される。ＧａＮ層５が緩く支持されるため、昇温時、成長時、降温時に発生するサファイア基板とＧａＮ層５の間の熱膨張、熱収縮は、結晶性を乱したり、クラックを発生させたりする大きな歪みとはならない。成長は、Ｇａ源としてメタルＧａ、Ｎ源としてＮＨ３、搬送ガスとしてＨＣｌ１０７を用いる。成長温度は約１０５０度である。ＨＶＰＥ成長により再成長ＧａＮ層１０８を２００μｍの膜厚まで成長する（図１０（ｄ））。成長後に降温する際、Ｇａ１０６が３０度付近で固化するため、１０５０度から３０度までの温度変化によって生ずるＧａＮ厚膜とサファイア基板の間の熱収縮の差が緩和された後にＧａ１０６が固化し、ＧａＮがサファイア基板に大きな残留歪み無く再固定される（図１０（ｅ））。次いで、得られた基板をＨＶＰＥ成長炉１０５から取り出し（図１０（ｆ））、これを低ＧａＮ１０２が緩む４０度程度に昇温させた状態でサファイア基板１０３を取り外すことにより、約２００μｍ厚のＧａＮ基板１１０が得られる（図１０（ｇ））。
［実施例２］
まず、＜１１１＞面方位を持つＳｉ基板（シード基板）７上に、陽極化成により、空孔率の異なる２層の多孔質Ｓｉ層８を形成する。
Ｓｉ基板を陽極とし、フッ化水素酸溶液中で電流を流して電極反応を生じさせると、表面に生じたくぼみ（エッチピット）が伸びて空孔が形成される。空孔はその先端部分で成長を続けていくので、細長い空孔が表面から延長された構造の多孔質層がＳｉ基板の表面に形成される。多孔質層は、元のＳｉ単結晶基板の結晶方位を保っており、後述するように、この上にさらに単結晶をエピタキシャル成長させることが出来る。
陽極化成の条件の一例は次のようなものである。７２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の８インチ径の第１の（１１１）単結晶Ｓｉ基板に対してＨＦ溶液中において陽極化成を行なう。陽極化成条件は以下のとおりである。
まず、以下の条件で陽極化成を実施し第１の多孔質層を形成する。
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間：１１（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
その後、そのまま化成電流を以下のように変えて第２の多孔質層を形成する。
電流密度：２５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間：３（分）
多孔質Ｓｉの厚み：２０００（ｎｍ）
Ｐｏｒｏｓｉｔｙ：４０（％）
この基板を酸素雰囲気中４００℃で１時間酸化させる。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われる。その後、その表面をフッ化水素酸で洗浄して、多孔質層表面近くの孔の内面の酸化膜を除去する。水素雰囲気下において１０００℃程度でアニールすると多孔質層の表面付近だけが封孔され均一なＳｉ単結晶層（封止層）９が約５ｎｍ形成される。
次に、ＭＯＣＶＤ法により、Ｓｉ層９の上に、緩衝層としてＡｌＧａＮ層１０（厚さ５００ｎｍ）をヘテロエピタキシャル成長させ（図２（ａ））、その上にＧａＮ層１１（厚さ２０００ｎｍ）をエピタキシャル成長させる（図１（ｂ））。次いで、ＧａＮ層１１の表面及びＳｉ基板１２の表面上にＴｉ膜（厚さ１０ｎｍ）、Ａｕ膜（厚さ２００ｎｍ）を順次形成し（不図示）、その後、両表面上のＡｕ膜同士を密着させ、圧力を印加しながら加熱することにより、充分な接合強度を有する複合部材１３ａが得られる。
次いで、複合部材１３ａの側方から多孔質Ｓｉ層８の空孔率の異なる２層界面に対して分離誘発力を印加する。具体的には、数Ｍ〜１００ＭＰａの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すいわゆるウォータージェットを多孔質Ｓｉ層８の側面又はその近傍に吹き付けることにより、２層の異なる空孔率の多孔質Ｓｉの界面に面方向に広がる亀裂を生じさせる。これにより、複合部材１３（Ｓｉ基板７）から、ＧａＮ１１、ＡｌＧａＮ層１０及びＳｉ層９を分離することができる（図２（ｃ））。
これにより、Ｓｉ基板１２上に金属層（不図示）を介してＧａＮ層１１およびＡｌＧａＮ層１０を有する半導体基板１４が得られる。
必要に応じて、半導体基板１４の表面に残存する多孔質Ｓｉ層８、封止層９、ＡｌＧａＮ層１０を化学機械研磨法（ＣＭＰ）またはエッチング等により除去することが可能である。
また、分離後のＳｉ基板は再使用が可能である。必要に応じて、分離後のＳｉ基板の表面に研磨、エッチング等の平坦化処理を施すことにより、繰り返し使用することができる。その際のエッチングには、[Ｈ２Ｏ２／ＨＦ]のエッチャントを用いることができ、高選択比でエッチングが可能である。さらに、必要に応じて、Ｈ２アニールにより、平坦化が可能であり、高品質の表面を持つＳｉ基板として再利用が可能である。
また、ＧａＮ層１１とＳｉ基板１２とをＡｕ膜を介して接合させているが、ＧａＮ層及びＳｉ基板の表面に真空状態でスパッタ・クリーニングを施し、その後、その表面同士を密着させて圧力を印加することにより、ＧａＮ層とＳｉ基板とを直接接合させることも可能である。
［実施例３］
＜１１１＞面方位を持つ８インチＳｉ基板（シード基板）１５上に、陽極化成により、空孔率の異なる２層の多孔質Ｓｉ層１６を形成する。
Ｓｉ基板を陽極とし、フッ化水素酸溶液中で電流を流して電極反応を生じさせると、表面に生じたくぼみ（エッチピット）が伸びて空孔が形成される。空孔はその先端部分で成長を続けていくので、細長い空孔が表面から延長された構造の多孔質層がＳｉ基板の表面に形成される。多孔質層は、元のＳｉ単結晶基板の結晶方位を保っており、後述するように、この上にさらに単結晶をエピタキシャル成長させることが出来る。
陽極化成の条件の一例は次のようなものである。７２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の８インチ径の第１の（１１１）単結晶Ｓｉ基板に対してＨＦ溶液中において陽極化成を行なう。陽極化成条件は以下のとおりである。
まず、以下の条件で陽極化成を実施し第１の多孔質層を形成する。
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間：１１（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
その後、そのまま化成電流を以下のように変えて第２の多孔質層を形成する。
電流密度：２５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間：３（分）
多孔質Ｓｉの厚み：２０００（ｎｍ）
Ｐｏｒｏｓｉｔｙ：４０（％）
この基板を酸素雰囲気中４００℃で１時間酸化させる。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われる。その後、その表面をフッ化水素酸で洗浄して、多孔質層表面近くの孔の内面の酸化膜を除去する。水素雰囲気下において１０００℃程度でアニールすると多孔質層の表面付近だけが封孔され均一なＳｉ単結晶層（封止層）１７が約５ｎｍ形成される。
次に、ＭＯＣＶＤ法により、Ｓｉ層１７の上に、水素キャリヤガス、Ｇａ、Ａｌ有機金属化合物、ＮＨ３ガスを用いたＭＯＣＶＤ法により、ＡｌＧａＮ層を５００度で２０〜５００ｎｍの厚みに堆積して緩衝層１８を形成する。この緩衝層１８は、微結晶粒界構造を有しており、５００度程度の低温で堆積しているため、１０００度程度の高温で成長する場合と比較すると空間的に均一かつ平坦に堆積することができる。その微結晶粒径の大きさはＡｌＧａＮの場合には十数ｎｍ程度ある。
ここで、緩衝層１８の組成が厚み方向に略連続的に変化するよう、成長中のガス流量を制御する。
次いで、基板温度を１０００度程度に昇温し、この緩衝層１８の上にＧａＮ層１９を形成し、更にその上部にＬＥＤの活性層のためのＰＮ接合の多層構造を形成する。
次いで、Ｓｉ基板上のＬＥＤ多層構造の上にＰｄ膜、Ａｕ膜を順次堆積して金属電極層を形成して複合部材２０ａを得る。他方の支持基板として８インチ径のＣｕＷ基板２２を準備する。ここで、複合部材２０ａと基板２２との熱膨張係数の差が小さいことが好ましい。ＣｕＷ基板の表面にＡｌ膜、Ｓｎ膜を順次成膜して金属電極層を形成する。Ａｌ金属層は、Ａｕ等に比較して紫外光領域において高い反射率を有する。
ＧａＮ系のデバイスの発光波長は、典型的には青、紫、紫外領域にあり、それに応じて最適な反射金属を選択することが必要となる。図９において、紫外領域まで反射率が維持できるＡｌ、Ｒｈなどが好適である。
その後、ＬＥＤ多層構造上の電極層とＣｕＷ基板上の電極層とを互いの表面を密着させ、更に３００℃で加熱処理して、接合界面のＡｕ／Ｓｎ、Ａｌ／Ｓｎを合金化させることにより融着させ、接合界面の接合強度を強化した複合部材２３を得る。
なお、Ｓｎの代わりにＩｎを用い、Ｐｄ膜およびＩｎ膜を構成しＰｄＩｎ合金により、２００℃程度に加熱して、接合してもよい。
次いで、複合部材２３の側方から２層の多孔質Ｓｉ層界面に対して分離誘発力を印加する。例えば、複合部材を略垂直に通る軸を中心に回転させながら０．１ｍｍに絞った純水の収束流体を界面へ０．３Ｎの圧力で注入し、Ｓｉ基板をＧａＮ層にダメージを与えることなく分割することができる。その結果、ＬＥＤ構造を構成する多層膜がＣｕＷ基板の上に移設された複合部材２４が得られる。（図６（ａ））
複合部材２４の表面より、多孔質Ｓｉ層１６、封止層１７、緩衝層１８、およびＧａＮ層１９を化学機械研磨法（ＣＭＰ）で除去した後（図６（ｂ））、Ｔｉ膜、Ａｌ膜を順次堆積して、オーミック電極２５を形成し（図６（ｃ））、メッシュ状にパターニングした。（図６（ｄ））
この後、ＬＥＤ素子をチップ状に切断して、ＬＥＤチップを得ることができた。
なお、可視光波長のＬＥＤの場合、ＧａＮ層は残した構成も可能で有るが、紫外線波長のＬＥＤの場合、ＧａＮ層が発光波長を吸収する割合が大きく、これを除去して効率を高め、光吸収による発熱量を少なくしてＬＥＤデバイスの性能を高めることが可能で有る。
なお、本実施例では表面側の電極コンタクトを金属としたが、ＩＴＯ（インジウム錫酸化物）やＺｎＯなどの透明電極２６を全面に成膜し（図７（ｇ））、その後一部に金属電極を配しても良い（図７（ｈ））。
［実施例４］
実施例３と同様に、ＭＯＣＶＤ法により、８インチ径のＳｉ基板上表面に空孔率の異なる２層の多孔質Ｓｉ層を陽極化成により形成し、その上にＡｌＧａＮ層からなる緩衝層をヘテロエピタキシャル成長させ、その上にＧａＮ層を成長させる。
次いで、その上部にリッヂ型レーザーダイオードのデバイス層を積層する。更に、デバイス層上にＰｄ膜、Ａｕ膜を順次堆積して金属電極層を形成する。他方の支持基板として８インチ径のＳｉ基板を準備し、Ｓｉ基板の表面にＴｉ膜、Ａｕ膜、Ｓｎ膜を順次堆積して金属電極層を形成する。
その後、レーザーダイオードのデバイス層上の電極層とＳｉ基板上の電極層とを互いの表面を密着させ、更に３００℃で加熱処理して、接合界面のＡｕ／Ｓｎを合金化させることにより融着させ、接合界面の接合強度を強化した複合部材を得る。
次いで、複合部材を略垂直に通る軸を中心に回転させながら２層の多孔質Ｓｉ層の界面へ０．１ｍｍに絞った純水の収束流体を０．３Ｎの圧力で注入し、界面で、ＧａＮ層にダメージを与えることなく分離する。その結果、その上部に形成されていたレーザーダイオード構造である多層膜がＳｉ基板の上に移設される。
従来、Ａｌ２Ｏ３基板上に作成されたレーザーダイオードの共振器部分の形成のために、活性層のへき開面が必要となるが、Ａｌ２Ｏ３基板のへき開性が乏しいために共振器の鏡端面の形成が困難であった。
この実施例のように、へき開性が高いＳｉ基板をＧａＮのレーザーダイオードの支持基板として用いた場合には、容易な共振器の形成が可能となる。また、熱放散に優れたＳｉ基板にレーザーが設置されているため、効率良く電力が供給される。
［実施例５］
まず、ＭＯＣＶＤ法により、８インチ径のＳｉ基板上表面に空孔率の異なる２層の多孔質Ｓｉ層を陽極化成により形成し、その上にＡｌＧａＮ層からなる緩衝層をヘテロエピタキシャル成長させ、その上にＧａＮ層を成長させる。
次いで、その上部に面発光レーザー（ＶＣＳＥＬ）構造のデバイス層を形成する。一方、熱放散が優れたＣｕを８インチに整形した支持基板上に、誘電体ＤＢＲミラーを堆積する。結晶成長中に半導体ＤＢＲミラーを介在させるよりも、支持基板上に誘電体ＤＢＲミラーを形成した方が、より材料選択（屈折率）が自由になり、結果として高性能な反射ミラーが形成され面発光レーザーの発光効率が向上する。
次いで、両基板を互いに密着させ、熱処理を施して接合強度を高めた複合部材を得た。
次いで、この複合部材の多孔質Ｓｉ層の側面に向けて純水の収束流体を注入し、複合部材を分割する。これにより、高い反射率を持つ誘電体ＤＢＲミラー上に設置されたレーザーダイオード構造である多層膜がＳｉ基板の上に移設される。
［実施例６］
まず、ＭＯＣＶＤ法により、８インチ径のＳｉ基板１５の表面に空孔率の異なる２層の多孔質Ｓｉ層１６を陽極化成により形成し、（その上に必要に応じて封止層１７を形成し）、その上にＡｌＧａＮ層からなる緩衝層１８をヘテロエピタキシャル成長させ、その上にＧａＮ層１９を成長させる（図８（ａ））。
次いで、その上部にＬＥＤ構造のデバイス層２１を形成する（図８（ｂ））。次に、デバイス層２１の表面にＲＩＥドライエッチングを含む光リソグラフィーにより周期パターン格子パターンを形成する。一方、熱放散が優れたＣｕＷ基板を８インチに整形した支持基板２２の表面にも、同様の周期パターンを形成する（図８（ｃ））。
次いで、両基板を互いに密着させ、熱処理を施して接合強度を高めた複合部材を得た後、この複合部材の多孔質Ｓｉ層の側面に向けて純水の収束流体を注入し、複合部材を分割する。これにより、互いに周期パターンが形成された２つの基板の界面上に、ＬＥＤ構造を有する多層膜が移設される（図８（ｄ）、（ｅ））。
次いで、ＬＥＤ構造の上部に残存する多孔質Ｓｉ層１６、（封止層１７）およびＡｌＧａＮ緩衝層１８を除去し、ＬＥＤ構造を表面に露出させる（図８（ｆ））。
次いで、ＬＥＤ構造の表面にＲＩＥドライエッチングを含む光リソグラフィーにより周期パターン格子を形成する（図８（ｇ））。その後、その周期パターンの凹部にＴｉ：Ａｕからなる電極コンタクト２５を配置する。
なお、上記３つのパターンの形状は略四角格子（メッシュ）で、周期は略２μｍである。このように接合界面、ＬＥＤ表面にパターンを配置することにより、ＬＥＤデバイスの発光層で生じた光に関して、ＬＥＤデバイスを構成する結晶とその外側の屈折率差による全反射で外部へ脱出できない確率を下げることが可能であり、これによりＬＥＤの外部量子効率が向上する。本実施例では、接合を用いているため、最大で、界面２面および表面の合計３面をパターニングすることが可能である。単なる２次元パターンとしてではなく、３面のパターンを相関させることにより３次元的な光干渉効果を用いることもできる。これは現在３次元フォトニック結晶と呼ばれている範疇の物理現象を用いるものである。もちろん、パターニングコスト対効果を考慮して、例えば表面の１面のみをパターニングすることも可能である。
さらに、本実施例の他の形態としては、図１２に示したように、多孔質Ｓｉ層１６を除去せずに、これを表面パターンとし用いることも可能である。
分離工程を適用して半導体層を得る方法を示す模式図である。 結合工程及び分離工程を適用して異種基板上に所望の半導体層を得る方法を示す模式図である。 異種基板上に所望の半導体素子層を得る方法を示す模式図である。 陽極化成による多孔質層の形成の一例を示す模式図である。 複数の基板を同時に陽極化成する方法の一例を示す模式図である。 ＬＥＤ素子の製造方法のする一例を示す模式図である。 ＬＥＤ素子の製造方法の他の一例を示す模式図である。 ＬＥＤ素子の製造方法の更に他の一例を示す模式図である。 金属薄膜の反射率を示す図である。 厚膜結晶成長により所望の半導体基板を得る工程を示す図である。 厚膜結晶成長用の仮支持部材の詳細な構成の一例を示す模式図である。 多孔質層を残した構造のＬＥＤ素子を製造する方法の一例を示す模式図である。
符号の説明
１ 基板
２ 多孔質結晶層
３ 封止層
４ 緩衝層
５ 半導体層
６ 複合部材
７ シード基板
８ 多孔質層
９ 封止層
１０ 緩衝層
１１ 半導体層
１２ 第２基板
１３ 複合部材
１３ａ 複合部材
１４ 基板
１５ シード基板
１６ 多孔質層
１７ 封止層
１８ 緩衝層
１９ 半導体層
２０ 複合部材
２０ａ 複合部材
２１ 半導体素子層
２２ 第２基板
２３ 複合部材
２４ 基板（半導体デバイス）
２５ コンタクト電極
２６ 透明電極
１０１ 自立膜
１０２ 低融点物質
１０３ 成長用仮支持基板
１０３ａ 仮支持部材Ａ
１０３ｂ 仮支持部材Ｂ
４０１ 基板
４０２ ＨＦ溶液
４０３ Ｏリング
４０４ Ｐｔ製面電極
４０５ 下部支持体
４０６ 上部支持体
４０７ 陽極
４０８ Ｐｔ製メッシュ電極
４０９ 陰極
５０１ 基板
５０２ ウエハホルダ
５０３ 真空チャック用
５０４ 真空チャック用配管
５０５ ＨＦ溶液
５０６ａ 陰極
５０６ｂ 陽極
５０８ ＨＦ溶液槽/シャーシ

Claims (33)

  1. シード基板から分離された半導体層の製造方法であって、
    シード基板に分離層を形成する分離層形成工程と、
    前記分離層上に前記シード基板とは異なる材料からなるバッファー層を形成するバッファー層形成工程と、
    前記バッファー層上に前記シード基板とは異なる材料からなる半導体層を形成する半導体層形成工程と、
    前記半導体層形成工程を経て形成される複合部材から前記分離層を利用して前記半導体層を分離する分離工程と、
    を含むことを特徴とする半導体層の製造方法。
  2. 前記分離層形成工程では、前記分離層として多孔質層を形成することを特徴とする請求項１に記載の半導体層の製造方法。
  3. 前記分離層形成工程では、前記分離層として多層構造を有する多孔質層を形成することを特徴とする請求項１に記載の半導体層の製造方法。
  4. 前記多孔質層の孔の内壁の少なくとも一部を酸化させる工程を更に含むことを特徴とする請求項２又は請求項３に記載の半導体層の製造方法。
  5. 前記分離工程では、前記複合部材に力を印加することにより前記複合部材から前記半導体層を分離することを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体層の製造方法。
  6. 前記シード基板は、単結晶構造を有することを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体層の製造方法。
  7. 前記分離層形成工程では、結晶構造を有する分離層を形成することを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体層の製造方法。
  8. 前記分離層形成工程では、陽極化成法によって前記分離層を形成することを特徴とする請求項１乃至請求項７のいずれかに記載の半導体層の製造方法。
  9. 前記分離領域は、イオン打ち込みにより前記分離層を形成することを特徴とする請求項１乃至請求項７のいずれかに記載の半導体層の製造方法。
  10. 前記分離層は、多孔質構造を有する結晶シリコンで構成されることを特徴とする請求項１乃至請求項９のいずれかに記載の半導体層の製造方法。
  11. 前記半導体層形成工程では、単結晶構造を有する半導体層を形成することを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体層の製造方法。
  12. 前記分離工程では、前記分離層の内部、及び／又は、前記分離層と他の部材との界面に、前記シード基板の面方向に沿って広がる亀裂を発生させることにより、前記複合部材から前記半導体層を分離することを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体層の製造方法。
  13. 前記シード基板は、Ｓｉ基板であることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の半導体層の製造方法。
  14. 前記半導体層形成工程では、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮからなるグループから選択されるいずれかの材料により構成される半導体層を形成することを特徴とする請求項１乃至請求項１３のいずれか１項に記載の半導体層の製造方法。
  15. 前記バッファー層は、ＡｌＮ、ＡｌＧａＮ、ＧａＮからなるグループから選択されるいずれかの材料により構成されることを特徴とする請求項１乃至請求項１４のいずれか１項に記載の半導体層の製造方法。
  16. 前記バッファー層は、Ｇａを含む材料で構成され、少なくともＧａの濃度が前記バッファー層の深さ方向に変化していることを特徴とする請求項１請求項１乃至請求項１４のいずれか１項に記載の半導体層の製造方法。
  17. 前記半導体層形成工程では、前記半導体層をエピタキシャル成長法により形成することを特徴とする請求項１乃至請求項１６のいずれか１項に記載の半導体層の製造方法。
  18. 前記分離工程の前において、前記分離層の周辺部をエッチングする工程を更に含むことを特徴とする請求項１乃至請求項１７のいずれか１項に記載の半導体層の製造方法。
  19. 前記分離工程では、前記複合部材の側面の前記分離層又はその近傍の部分に対して流体を吹き付けることを特徴とする請求項１乃至請求項１８のいずれか１項に記載の半導体層の製造方法。
  20. 前記分離工程では、ウォータージェット法により前記複合部材から前記半導体層を分離することを特徴とする請求項１乃至請求項１８のいずれか１項に記載の半導体層の製造方法
  21. 前記半導体層形成工程の後であって前記分離工程の前において、前記分離層、前記バッファー層及び前記半導体層が形成された前記シード基板を、前記分離層を内側にして、ハンドル基板に接合する接合工程を更に含み、
    前記分離工程では、前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離することを特徴とする請求項１乃至請求項２０のいずれか１項に記載の半導体層の製造方法。
  22. 前記複合部材の側面であって、前記分離層、前記バッファー層及び前記半導体層が形成された前記シード基板と前記ハンドル基板との接合箇所の近傍に、凹部が形成されることを特徴とする請求項１乃至請求項２１のいずれか１項に記載の半導体層の製造方法。
  23. 前記半導体層に半導体素子を形成する素子形成工程を更に含むことを特徴とする請求項１乃至請求項２１のいずれか１項に記載の半導体層の製造方法。
  24. 前記接合工程の前に前記素子形成工程を実施することを特徴とする請求項２３に記載の半導体層の製造方法。
  25. 前記分離工程の後に前記素子形成工程を実施することを特徴とする請求項２３に記載の半導体層の製造方法。
  26. 前記分離工程の後に残るシード基板を原料として前記分離層形成工程及びその後の工程を更に実施して更に半導体層を製造することを特徴とする請求項１乃至請求項２５のいずれか１項に記載の半導体層の製造方法。
  27. 前記分離工程の後において、前記半導体層に随伴している前記バッファー層を除去するバッファー層除去工程を更に含むことを特徴とする請求項１乃至請求項２６のいずれか１項に記載の半導体層の製造方法。
  28. 半導体層を有する基板の製造方法であって、
    シード基板上に分離層を形成する分離層形成工程と、
    前記分離層上に前記シード基板とは異なる材料からなるバッファー層を形成するバッファー層形成工程と、
    前記バッファー層上に前記シード基板とは異なる材料からなる半導体層を形成する半導体層形成工程と、
    前記分離層、前記バッファー層及び前記半導体層が形成された前記シード基板を、前記分離層を内側にして、ハンドル基板に接合する接合工程と、
    前記接合工程を経て形成される複合部材から、前記分離層を利用して前記ハンドル基板とともに前記半導体層を分離して、前記ハンドル基板上に前記半導体層を有する基板を得る分離工程と、
    を含むことを特徴とする基板の製造方法。
  29. 前記半導体層に半導体素子を形成する素子形成工程を更に含むことを特徴とする請求項２８に記載の基板の製造方法。
  30. 前記接合工程の前に前記素子形成工程を実施することを特徴とする請求項２９に記載の基板の製造方法。
  31. 前記分離工程の後に前記素子分離工程を実施することを特徴とする請求項２９に記載の基板の製造方法。
  32. 前記半導体素子は、発光ダイオード又はレーザーを含むことを特徴とする請求項２９乃至請求項３１のいずれか１項に記載の基板の製造方法。
  33. 前記分離工程の後において、前記半導体層に随伴している前記バッファー層を除去するバッファー層除去工程を更に含むことを特徴とする請求項２９乃至請求項３２のいずれか１項に記載の基板の製造方法。
JP2004305701A 2004-10-20 2004-10-20 半導体層の製造方法及び基板の製造方法 Withdrawn JP2006120785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004305701A JP2006120785A (ja) 2004-10-20 2004-10-20 半導体層の製造方法及び基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004305701A JP2006120785A (ja) 2004-10-20 2004-10-20 半導体層の製造方法及び基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006120785A true JP2006120785A (ja) 2006-05-11

Family

ID=36538397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305701A Withdrawn JP2006120785A (ja) 2004-10-20 2004-10-20 半導体層の製造方法及び基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006120785A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258352A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
CN104917484A (zh) * 2015-05-28 2015-09-16 贵州中科汉天下电子有限公司 声波谐振器
WO2024009046A1 (fr) * 2022-07-07 2024-01-11 Soitec Procédé de fabrication d'une structure semi-conductrice ou piézoélectrique

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258352A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
US8664086B2 (en) 2009-04-28 2014-03-04 Oki Data Corporation Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices
CN104917484A (zh) * 2015-05-28 2015-09-16 贵州中科汉天下电子有限公司 声波谐振器
WO2024009046A1 (fr) * 2022-07-07 2024-01-11 Soitec Procédé de fabrication d'une structure semi-conductrice ou piézoélectrique
FR3137792A1 (fr) * 2022-07-07 2024-01-12 Soitec Procédé de fabrication d’une structure semi-conductrice ou piézoélectrique

Similar Documents

Publication Publication Date Title
JP4771510B2 (ja) 半導体層の製造方法及び基板の製造方法
EP1326290B1 (en) Method of fabricating semiconductor structures
KR100880631B1 (ko) 금속 지지막을 사용한 수직 디바이스 및 그 제조방법
JP5364368B2 (ja) 基板の製造方法
KR101300069B1 (ko) 질화물 반도체층을 포함하는 구조체, 질화물 반도체층을 포함하는 복합 기판, 및 이것들의 제조 방법
US20110281422A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP5313651B2 (ja) 半導体素子の製造方法
JP2003249453A (ja) 窒化ガリウム基板の製造方法
US8148246B2 (en) Method for separating semiconductor layer from substrate
JP2001085736A (ja) 窒化物半導体チップの製造方法
US20120252191A1 (en) Gallium nitride semiconductor device on soi and process for making same
KR20060017771A (ko) 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
JP5237780B2 (ja) 半導体発光素子の製造方法
JP2007095845A (ja) 半導体複合基板とそれを用いた半導体装置の製造方法
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
JP2002185085A (ja) 窒化物系半導体レーザ素子及びチップ分割方法
JP4508021B2 (ja) 半導体発光素子の製造方法
JP2006120785A (ja) 半導体層の製造方法及び基板の製造方法
CN113437191B (zh) 基于回音壁模式的电注入等离激元激光器阵列及制备方法
JP2008282942A (ja) 半導体素子及びその製造方法
KR20120029279A (ko) 질화물 단결정 및 질화물 반도체 발광소자 제조방법
JP2002289963A (ja) 半導体発光素子の光反射端面の形成方法
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
JP2011192753A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108