CN100432721C - 提供光学质量硅表面的方法 - Google Patents
提供光学质量硅表面的方法 Download PDFInfo
- Publication number
- CN100432721C CN100432721C CNB2005101357727A CN200510135772A CN100432721C CN 100432721 C CN100432721 C CN 100432721C CN B2005101357727 A CNB2005101357727 A CN B2005101357727A CN 200510135772 A CN200510135772 A CN 200510135772A CN 100432721 C CN100432721 C CN 100432721C
- Authority
- CN
- China
- Prior art keywords
- etching
- optical surface
- coarse
- oxidation
- surfaceness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提供了一种在光学系统,包括集成的光学波导器件结构上制备光学质量硅表面的系统和方法。粗糙表面通过干刻蚀过程形成。热氧化物在表面上通过湿或干的氧化过程生长。使用基于HF的溶液来刻蚀生长的氧化物,降低表面的粗糙度。为了获得所需程度的平滑度,可以重复进行本发明的过程。
Description
本申请是2002年2月1日递交的、发明名称为“提供光学质量硅表面的方法”的02807888.8号申请的分案申请。
技术领域
本发明涉及改善光学系统透光性的方法,而且更具体地说是涉及在光学器件、包括集成的光学波导器件结构中降低表面的粗糙度并且提供光学质量硅表面的系统和方法。
背景技术
因为光学系统的构造已经成熟,所以使用创新且低成本的光电元件包装技术已经从相对简单的激光和光电探测器封装(submount)迁移到更加复杂的复合集成光学子系统。光学层的出现和成熟以及对增长的光学层功能性的需求为之提供了动力。同时,光学器件逐渐迁移到网络边缘并且最终迁移到单个用户,这就需要实现小的、低成本的且高度功能化的光电元件。
已经发展了硅光具座(SiOB)技术,从而获取使用硅玻璃(glass-on-silicon)技术的平面光波回路器件的优点。SiOB技术也具有硅加工的优点,用于实现V-凹槽、基准和对准标记、被动校准的机械围栏、焊接坝和焊接蒸发等。但是,硅上存在的大缓冲层和SiOB技术中弱的光波导会导致大的弯曲半径。因此,光波回路器件需要大的实际成本。
然后,绝缘体硅(Silicon-on-insulator)(SOI)被发展来作为用于实现集成光学器件、包括光波导器件设备的有前途的基片材料。最近,SOI已经作为商用、低成本、集成的光波导技术出现。使用SOI技术的实例在美国专利第4,789,642、5,787,214和4,789,691号中公开。SOI提供了容易获得的平面波导技术决方案,由于硅基片与其它硅加工直接兼容的可用性,因此这是有利的。硅可以用作光具座,从而为主动器件的复合装配实现基准、对准标记和被动凹槽,并且在SOI上用作被动波导结构的光学纤维。
为了定义使用SOI作为基片材料的光学器件和其它对准结构,现有技术有两种可能的途径:湿刻蚀技术和干刻蚀技术。湿刻蚀技术典型地使用液体刻蚀剂,例如缓冲的氧化物刻蚀剂来处理刻蚀区域。干刻蚀典型地在反应性气体和/或等离子体放电气体气氛中进行。这些刻蚀技术每种都具有自身的属性。一般来说,它们在其最适合的特定情况中使用。当可以使用湿刻蚀得到光学平滑的表面时,沿着晶面方向趋向于是优选的。另外,湿刻蚀提供各向同性的刻蚀,而在光学器件结构中没有足够的灵活性,而且特别是在用于实现深纵横比结构时,更是如此。结果,湿刻蚀通常得到非垂直的刻蚀壁、带有弯曲表面的壁、或者不可接受的小的纵横刻蚀比。因此,湿刻蚀通常不适合于例如在光学器件中形成波导或者形成需要垂直壁和/或高纵横比的其它结构的应用。
另一方面,干刻蚀通常用于不适合湿刻蚀的应用,例如需要具有高纵横比的垂直壁的应用,如在光学器件中形成波导。两种常用的干刻蚀技术是常规干刻蚀和深度反应性离子刻蚀(RIE)。由于其高度各向异性的刻蚀,干刻蚀对实现带有深纵横比的柔性光学器件结构是非常有利的。但是,干刻蚀会带来引起明显光损耗的表面粗糙度。因为硅波导中心和包层,例如空气或其它电介质材料间非常大的折射率差异,硅表面粗糙可能产生明显的光损耗。此外,在集成光学元件中加工的光束典型地在平行于基片表面的方向传播。为了避免与信息损失相关的传播光的扭曲,通常需要集成元件中的光学器件的壁是基本上垂直且平滑的。因此,就需要一种在带有高纵横比表面特征的结构中降低硅表面的表面粗糙度的系统和方法,从而改善由干刻蚀形成的波导和波导面的透光性。
发明内容
本发明提供了一种提供硅光学表面的方法,该方法包括:
刻蚀绝缘体硅基片形成具有表面粗糙的光学表面的光学表面波导,其中通过将硅基片进行离子注入形成介电层而形成所述绝缘体基片;
氧化光学表面的一部分,形成氧化区,其中使用扩散模具来选择性地改变氧的扩散速率,从而选择性改变氧化区的氧化速率,在所述部分内的表面粗糙度根据氧的扩散速率的选择性改变而改变;
除去氧化区,其中光学表面的表面粗糙度降低了。
本发明还提供了一种提供硅光学表面的方法,该方法包括:
刻蚀绝缘体硅基片,形成具有粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面的光波导,其中粗糙刻蚀边缘是具有高纵深比形貌特征的壁,通过将硅基片进行离子注入形成介电层而形成所述绝缘体基片,粗糙刻蚀边缘和粗糙刻蚀平面至少之一具有表面粗糙度;
在刻蚀的绝缘体硅基片上提供干氧化过程来生长热氧化,在所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一上氧化至少表面粗糙部分,其中使用扩散模具来选择性地改变氧的扩散速率,从而选择性改变氧化区的氧化速率,在所述部分内的表面粗糙度根据氧的扩散速率的选择性改变而改变;
用刻蚀剂除去氧化的部分,其中所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面是平滑的。
本发明进一步提供了一种提供硅光学表面的方法,该方法包括:
刻蚀绝缘体硅基片,形成具有粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面的光波导,其中粗糙刻蚀边缘是具有高纵深比形貌特征的壁,通过将硅基片进行离子注入形成介电层而形成所述绝缘体基片,粗糙刻蚀边缘和粗糙刻蚀平面至少之一具有表面粗糙度;
在刻蚀的绝缘体硅基片上提供湿氧化过程来生长热氧化,在所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一上氧化至少表面粗糙部分,其中使用扩散模具来选择性地改变氧的扩散速率,从而选择性改变氧化区的氧化速率,在所述部分内的表面粗糙度根据氧的扩散速率的选择性改变而改变;
用刻蚀剂除去氧化的部分,其中所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面是平滑的。
附图说明
结合附图来阐明本发明的实施方案,并且与说明书一起用来解释本发明的原理,附图被合并入本说明书并形成本说明书一部分。
图1表示本发明实施方案所操作的SOI光波导的一个实例。
图2表示根据本发明实施方案的在扫描电子显微镜(SEM)下的刻蚀后和表面处理前的光学器件。
图3表示根据本发明实施方案的在SEM下的表面处理后的光学器件。
图4表示根据本发明实施方案的在刻蚀后和表面处理前的硅表面的原子力显微镜(AFM)图片。
图5表示根据本发明实施方案的在第一次表面处理后的硅表面的AFM图片。
图6表示根据本发明实施方案的在第二次表面处理后的硅表面的AFM图片。
图7(a)-(g)表示根据本发明实施方案的提供光学质量硅表面的方法。
具体实施方式
现在详细地说明本发明优选的实施方案,其实施例结合相关附图说明。当结合优选的实施方案来描述本发明时,应理解成它们并没有将本发明限制于这些实施方案。相反,本发明打算涵盖可以包括在如附加权利要求所定义的本发明精神和范围内的替代、修改和等价物。此外,在下面本发明详细的描述中,为了提供对本发明的整体理解,提出了大量的具体细节。但是,对于本领域技术人员来说,明显地不用这些具体的细节也可以实践本发明。在其它情况下,公知的方法、程序、元件和电路没有被详细描述,从而不会不必要地模糊本发明的内容。
本发明的实施方案旨向于在用于光学系统、包括集成的光学波导器件结构的平面集成产品中提供光学质量的硅表面。本发明通过在这些光学系统中降低硅表面的表面粗糙度来实现这个目标。期望平面集成产品能优于用于高级系统的基于电介质滤光器的波长多路复用和多路分离产品。在生产平面波导器件中使用的集成电路型批量生产能力降低了生产成本。低的光传播损耗特性、生产的方便性、能够增加新光学/光电功能性的能力和容易获得的主动波导已经产生了大量的集成光学技术。这些技术包括铌酸锂、III-V族和化合物半导体光子集成电路、硅-硅(silica on silicon)、聚合物、离子交换玻璃和SOI形式的调制器和开关阵列。
本发明中引用的“一个实施方案”和“某个实施方案”意指结合实施方案描述的具体特征、结构或特性被包括在至少一个本发明的实施方案中。因此,在整个说明书中不同地方出现的短语“在一个实施方案中”并不全是指相同的实施方案。
图1表示本发明实施方案可以起作用的SOI光波导结构和光学模式的示意图。SOI允许实现低成本的集成光波导技术。在SOI系统中有几个独一无二的优点。第一:硅在长波长的无线电通讯带如λ>1.2μm之内,提供了低的光传播损耗。第二:在该技术和微电子IC制造技术间有直接的兼容性。第三:硅为电光或热光调谐提供了可能性。第四:允许形成高纵横比的光带结构(参见M.N.Naydenkov and B.Jalali,“Fabrication of high aspect ratio photonic bandgap structures onsilicon-on-insulator”,Proceedings of SPIE,Vol.3936,pp.33-39,2000)。第五:硅(n~3.44)和SiO2(n~1.44)间大的折射率差异能够使功能性的被动光波导器件结构集成在小的面积中。最后,通过使用公知的硅光具座技术(参见美国专利第5,337,398号和“Silicon Optical BenchWaveguide Technology”by Yuan P.Li and Charles H.Henry,pp 319-376,Academic Press,1997),可得到光电器件的复合集成。
图1中,在SOI光波导结构中的光波导可以作为附件设计并且与传统单一模式或多模式的光波导纤维一起操作。SOI光波导结构包含下硅基片层10、介电层20和波导肋层30。在优选的实施方案中,晶体硅基片接受离子注入,在晶体硅基片的表面之下且在下硅基片层10之上形成介电层20。为了将这种硅的埋置层转换成例如二氧化硅(SiO2)或氮化硅(Si3N4)的硅电介质化合物,高能的离子化氧气或氮气被注入晶体硅基片中。在图1中,SiO2作为介电层20描述。埋置的介电层20的深度典型地为0.5到1微米,并且通过注入能量和离子通量来控制。上部波导肋层30可以通过离子注入后独立的外延生产步骤来变得更厚,并且常规的厚度可以为0.2~10微米。维持在波导肋层30下的介电层20的功能之一是阻止光学信号尾随进入硅基片层10中。介电层20阻止信号明显透过电介质并进入下硅基片层10中。
然后,硅基片被刻蚀并图案化,从而在晶体硅的波导肋层30中提供暴露的波导边缘,位于介电层20的顶部。图案化可以涉及湿刻蚀或干刻蚀技术。在图1中,直槽波导被几何图案化,从而提供了光学信号的侧面限制。在其它实施方案中,其它类型的光学器件和对准结构通过使用SOI作为基片材料来实现。在直槽波导的一个实施方案中,波导在截面上大体上是矩形,波导宽度31和波导高度32如图1所示。例如,波导约10微米高,8微米宽。或者,在SOI光波导结构中也可以使用其它的尺寸和形状。在如图1所示的配置中,SOI光波导结构系统中产生高的折射率差异。晶体硅的波导肋层30的折射率约为3.44。SiO2介电层20的折射率约为1.5。如果用Si3N4作为介电层20,其折射率约为1.96。由于这种高的折射率差异,波导被光学隔离。
在一个实施方案中,使用能产生小于1微米宽、几微米深隔离区的各向异性RIE来在波导肋层30中产生光波导边缘35和光波导平面38。在该过程中,RIE刻蚀模具在硅基片上形成,以暴露要形成沟槽的区域。模具结构和厚度取决于所使用的RIE的化学和条件。在干刻蚀过程中,进行气体放电并且波导肋层30通过放电形成的化学实体来刻蚀。刻蚀最终通过放电实体与SOI基片的波导肋层30的化学反应来实现。干刻蚀可以采取一个或多个步骤来刻蚀SOI。在一个实施方案中,这种刻蚀过程通过气体放电实体与基片的动力学冲击在波导肋层30中带来增强的材料去除。
根据实施方案,具体的RIE过程,通常称作波希法(Boschprocess),被用来进行刻蚀。在一个实施方案中,使用PlasmaTherm SLR770 ICP来进行刻蚀。感应耦合等离子体发生器在临近上电极处产生稠密的等离子体。使用电容耦合的二级RIE发生器独立地给基片加偏压。波希法使用一系列的交替沉积和刻蚀来维持低的底切面和垂直侧壁,从而形成如图1所示的干刻蚀的波导边缘35。当波希法导致高度各向异性的刻蚀时,系列交替沉积和刻蚀产生刻蚀表面的波纹。这种波纹的实例在图2中显示。
从干刻蚀形成的干刻蚀波导边缘35和光波导平面38在光波导表面上引起粗糙。另外,离子辅助的等离子体刻蚀经常在刻蚀边缘的表面附近引起大量的损伤。这种表面损伤会引起光和电性质的退化,从而妨碍随后的外延沉积。粗糙表面特性与光学模式发生强烈地相互作用并引起散射损耗。为了提高干刻蚀的光学器件结构的光学质量,使用热氧化和刻蚀过程。
接着干刻蚀过程并在形成光波导结构之后,在光波导结构的表面上生长热氧化物。例如,热氧化物可以通过硅的湿或干氧化来生长。在一个实施方案中,使用氧化炉如Tygstar I来实施硅的湿或干氧化。在许多情况下,在进入氧化炉之前硅基片需要清除金属或有机物。在一个实施方案中,清洁过程使用标准的炉前清洁过程在100℃用17∶1的H2SO4∶H2O2的piranha溶液来完成。在另一实施方案中,使用其它类型的炉前清洁过程。例如,干氧化可以在带有氧气流的管式炉中实施。在湿氧化一个实例中,使用独立的喷灯来使氢气和氧气流动。在炉中引入H2能够发生蒸汽氧化或湿氧化。在装载和卸载样品期间使用氮气载气来净化。在每一步中生长的氧化物的典型厚度约为250纳米。对于在250纳米范围内的氧化物厚度,因为氧化速率比干氧化快得多,所以湿氧化是优选的。在氧化过程中,温度是氧化物生长的关键参数。基片的温度控制氧化过程的生长速率,因为它控制氧离子在硅晶格中的扩散系数。例如,湿氧化可以在800~1100℃的炉温中进行。
接着热氧化物生长步骤,使用氢氟酸(HF)基溶液来刻蚀生长的氧化物。在一个实施方案中,装载在耐蚀刻皿中的晶片或SOI被浸入HF基溶液罐中。HF具有溶解二氧化硅而不溶解硅的优点。例如,HF基溶液可以使用水和氟化铵的混合物来缓冲,产生缓冲的氧化物刻蚀剂(BOE)。HF通过将氧化物转化成能溶解于水中的H2SiF6来刻蚀生长的氧化物。尽管可以使用纯的HF,但是典型地使用稀浓度的HF。纯HF在室温下具有每秒300的刻蚀速率,这对于可控过程通常是太快了。在本实施方案中,实施氧化和刻蚀过程一次来平滑波导边缘35。在其它实施方案中,为了获得想要的平滑度重复这种氧化和刻蚀过程。因为重复该过程可以得到更平滑的表面,这对于多重可控的平滑应用是适合的。
在一个实施方案中,这种刻蚀平滑对于实现用来实现垂直于光波导刻蚀的光学质量的刻面是特别有利的。这种方法通过最小化由于光散射带来的损耗而改善了光学质量,并且明显降低了波导的表面散射损耗。例如,使用与单一模式光纤耦合的直波导样品端面的Fabry-Perot共振条纹反差的波导散射损耗表现出从2dB/cm到0.2dB/cm的损耗改善。在其它实施方案中,刻蚀在某个角度上被实现,从而实现了光波导和输入/输出光纤间低的背反射界面。几度的角度,如小于12度的角度对明显降低反向散射是有用的。这种影响在本领域中是公知的并被常规地用来在单一模式光纤与单一模式光纤的连接中实现低的背反射。例如,与具有平坦抛光端面的FC-PC相比,FC-APC和FC-UPC(8°)的纤维端面导致反向散射降低了20dB。角度刻面表面的平滑导致了降低诱导光散射损耗的表面粗糙度,进一步优化了反向散射的降低。
图2和3分别表示根据本发明实施方案的在SEM下的表面处理前后的光学器件的图像。在SEM图像中,表示出了在波导肋层30上的硅肋波导部分的前图像和后图像。如图2所示,由于等离子体的刻蚀,在氧化生长和刻蚀过程之前,在干刻蚀的波导边缘35和波导平面38上观察到明显的粗糙。波导边缘35中的标记是粗糙度(scaloping)的结果,它是使用刻蚀过程,如波希法的副产物。
在形成光波导结构后,热氧化物在硅表面上生长。氧化物生长典型地通过扩散过程来实现,其中氧气通过在硅表面生长的氧化物层扩散入硅基片中,从而形成新的氧化物。扩散速率取决于表面的形貌,表面粗糙在硅表面的峰和谷处导致不同的氧化速率。在峰处的氧化速率快于在谷处的氧化速率。结果,在氧化物生长步骤中,在硅表面的峰处比在谷处形成更多的新鲜氧化物。然后,用例如HF基溶液来刻蚀生长的热氧化物,暴露出新鲜的硅。图3中所示的后图像是在氧化生长和刻蚀过程的两次循环后摄取的。如图3所示,在波导边缘35和波导平面38处的波导表面是很平滑的。应该指出的是可以通过多次过程的循环以降低硅层厚度为代价来得到表面的进一步平滑。
图4表示根据本发明实施方案的在刻蚀1微米后和表面处理前的硅表面的原子力显微镜(AFM)图片。由AFM观察到43.3埃()的均方根(RMS)表面粗糙度。在图片中,所示为约1μm×1μm的面积。硅表面的峰高从0到139
图5表示根据本发明实施方案的在第一次表面处理后的硅表面的AFM图片。此处,所示为约4μm×4μm的面积。在该实施方案中,形成了250nm厚的热氧化物并且随后进行了BOE。在图5中,观察到27.2的RMS表面粗糙度,该值低于处理前得到的值。硅表面的峰高从0到96.1这比处理前得到的范围小。重复上述氧化和刻蚀循环导致表面粗糙度的进一步降低。图6表示根据本发明实施方案的在第二次表面处理后的硅表面的AFM图片。在氧化和BOE刻蚀的第二次循环后,观察到RMSS表面粗糙度为15.1峰高为从0到42.7
现在将参照图7(a)-7(g)来描述根据本发明实施方案的提供光学质量硅表面的方法。作为例释性的实施例,首先产生SOI光波导结构。在其它实施方案中,形成其它的结构。图7(a)表示起始材料-晶体硅基片的截面图。
在图7(b)中,晶体硅基片接受离子注入,从而在晶体硅基片的表面下但在下硅基片层10上形成介电层20。注入高能的离子化物种,形成硅介电层20。介电层20上面的层是要形成光波导的波导肋层30。
在图7(c)中,模具40被放在波导肋层30的上面,暴露出要形成沟槽的区域。这样就允许实施刻蚀技术,例如各向异性的RIE,来在波导肋层30中形成光波导。
在图7(d),波导肋层30被刻蚀并图案化,提供暴露的波导边缘35和暴露的波导平面38。刻蚀后除去模具40。如图7(d)所示,波导边缘35和暴露的波导平面38都形成了粗糙表面,这由其上面的峰和谷表现出。在一个实施方案中,刻蚀表面的波纹是刻蚀技术的系列交替沉积和刻蚀的结果。
在如图7(d)所示的刻蚀后进行热氧化生长步骤。在图7(e)中,在光波导结构、包括波导边缘35和暴露的波导平面38的表面上产生一层热氧化物50。例如,热氧化物可以通过硅的湿或干氧化来生长。氧化生长典型地通过扩散过程来实现,其中氧气通过在硅表面生长的氧化物层扩散入波导肋层30中,从而形成新鲜的氧化物。扩散速率取决于表面的形貌,表面粗糙在硅表面的峰和谷处导致不同的氧化速率。
然后,用HF基溶液来刻蚀热氧化物,从而在波导肋层30上暴露出新鲜的硅,如图7(f)所示。如图7(f)所示,波导边缘35和暴露的波导平面38比以前更加平滑了(见图7(d)),并且刻蚀表面的波纹被最小化了。可以重复进行热氧化生长步骤和随后刻蚀生长氧化物的循环,得到想要的表面平滑度。
图7(g)表示第二次热氧化物生长和随后刻蚀之后的光波导结构。如图所示,与图7(f)中的光波导结构相比,所得结构的波导边缘35和暴露的波导平面38是更加平滑的。
使用本发明方法可以实现低损耗的光学沟槽/干刻蚀波导面。随着表面散射损耗被最小化了,光学质量改善了。这使波导能更好地与外部光纤或其它现行的光电元件接触。这种光电元件的实例是激光和光电探测器。这种将干刻蚀的粗糙硅表面转化成光学质量的平滑表面的能力在制造硅光学微型装配中提供更大的灵活性。
当前述的说明指本发明的具体实施方案时,应理解为提供具体的实施方案是出于例释和说明的目的。它们并没有打算是详尽的,或者将本发明限制于所公开的精确形式。根据上述的教导,许多修改和变化都是可能的,并且可以给出而不会偏离它们的精神。例如,在图7(a)-7(g)中,在每次氧化生长和刻蚀过程中,边缘和平面都是平滑的。在一个变化中,边和平面可以各自是平滑的,以至于对边缘实现某种程度的表面平滑,而对于面实现另一程度的表面平滑。在一个实施方案中,模具,或阻断材料被背向不需要平滑或进一步平滑的表面放置,该表面可以是所有边缘、所有面、一个边缘或一个面的表面。模具在氧化生长过程期间阻止表面的待氧化并且在随后的刻蚀过程中阻止表面被刻蚀。因此,只有暴露的表面被平滑。在另一个实施方案中,模具由不能完全阻断氧气扩散,但是能使氧气以降低的速率扩散的材料制成。结果,实现了不同的氧化速率并在不同的位置/表面得到不同程度的平滑度。附加的权利要求打算覆盖这些落入本发明真实范围和精神内的修改。因此,本发明公开的实施方案被在各方面认为是例释性的而不是限制性的,本发明的范围由所附权利要求及在权利要求的等价意义及范围内的所有变化来限定,而非由前述说明来限定。
Claims (20)
1、一种提供硅光学表面的方法,该方法包括:
刻蚀绝缘体硅基片形成具有表面粗糙的光学表面的光学表面波导,其中通过将硅基片进行离子注入形成介电层而形成所述绝缘体硅基片;
氧化光学表面的一部分,形成氧化区,其中使用扩散模具来选择性地改变氧的扩散速率,从而选择性改变氧化区的氧化速率,在所述部分内的表面粗糙度根据氧的扩散速率的选择性改变而改变;
除去氧化区,其中光学表面的表面粗糙度降低了。
2、如权利要求1的方法,其中所述光学表面波导是通过蚀刻形成的,并且光学表面包括粗糙刻蚀边缘和粗糙刻蚀平面至少之一。
3、如权利要求2的方法,其中所述粗糙刻蚀边缘是具有高纵深比形貌特征的壁,所述表面粗糙度是光学表面上的峰和谷形式。
4、如权利要求2的方法,其进一步包括在氧化光学表面时,阻止粗糙刻蚀边缘和粗糙刻蚀平面至少之一的特定部分氧化,其中所述特定部分的表面粗糙度以不同于另一个部分的速率降低。
5、如权利要求4的方法,其中阻止特定部分氧化是通过使用背向放在特定部分的阻断材料来实现的,该阻断材料减慢了在该特定部分处的氧化生长速率。
6、如权利要求1的方法,其中重复实施光学表面部分的氧化和氧化区域的除去,直至得到理想程度的平滑度。
7、如权利要求1的方法,其中氧化部分的除去用氢氟酸基溶液来实施。
8、如权利要求1的方法,其中所述氧化部分的除去用缓冲的氧化物刻蚀剂来实施。
9、如权利要求1的方法,其中所述光学表面是各向异性结构中的垂直壁。
10、如权利要求1的方法,其中至少一个光学表面在具有该至少一个光学表面的光学表面波导与输入光纤和输出光纤至少之一间产生低的背反射界面。
11、一种提供硅光学表面的方法,该方法包括:
刻蚀绝缘体硅基片,形成具有粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面的光学表面波导,其中粗糙刻蚀边缘是具有高纵深比形貌特征的壁,通过将硅基片进行离子注入形成介电层而形成所述绝缘体硅基片,粗糙刻蚀边缘和粗糙刻蚀平面至少之一具有表面粗糙度;
在刻蚀的绝缘体硅基片上提供干氧化过程来生长热氧化,在所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一上氧化以降低至少部分表面粗糙度,其中使用扩散模具来选择性地改变氧的扩散速率,从而选择性改变氧化区的氧化速率,在降低表面粗糙度的部分内的表面粗糙度根据氧的扩散速率的选择性改变而改变;
用刻蚀剂除去氧化的部分,其中所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面是平滑的。
12、如权利要求11的方法,其中所述刻蚀剂是氢氟酸基溶液。
13、如权利要求11的方法,其中所述刻蚀剂是缓冲的氧化物刻蚀剂。
14、如权利要求11的方法,其中所述干氧化过程是用氧气流来实施的。
15、如权利要求11的方法,其中重复实施提供干氧化过程步骤和除去步骤,直至得到理想程度的平滑度。
16、一种提供硅光学表面的方法,该方法包括:
刻蚀绝缘体硅基片,形成具有粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面的光学表面波导,其中粗糙刻蚀边缘是具有高纵深比形貌特征的壁,通过将硅基片进行离子注入形成介电层而形成所述绝缘体硅基片,粗糙刻蚀边缘和粗糙刻蚀平面至少之一具有表面粗糙度;
在刻蚀的绝缘体硅基片上提供湿氧化过程来生长热氧化,在所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一上氧化以降低至少部分表面粗糙度,其中使用扩散模具来选择性地改变氧的扩散速率,从而选择性改变氧化区的氧化速率,在降低表面粗糙度的部分内的表面粗糙度根据氧的扩散速率的选择性改变而改变;
用刻蚀剂除去氧化的部分,其中所述粗糙刻蚀边缘和粗糙刻蚀平面至少之一的光学表面是平滑的。
17、权利要求16的方法,其中所述湿氧化过程用氧气和氢气流来实施,实施该湿氧化过程的温度范围从800℃到1000℃。
18、权利要求16的方法,其中重复实施提供湿氧化过程步骤和除去步骤,直至得到理想程度的平滑度。
19、如权利要求16的方法,其中所述刻蚀剂是氢氟酸基溶液。
20、如权利要求16的方法,其中所述刻蚀剂是缓冲的氧化物刻蚀剂。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26625401P | 2001-02-02 | 2001-02-02 | |
US60/266,254 | 2001-02-02 | ||
US09/953,391 | 2001-09-14 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028078888A Division CN1302302C (zh) | 2001-02-02 | 2002-02-01 | 提供光学质量硅表面的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1794022A CN1794022A (zh) | 2006-06-28 |
CN100432721C true CN100432721C (zh) | 2008-11-12 |
Family
ID=36805573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101357727A Expired - Fee Related CN100432721C (zh) | 2001-02-02 | 2002-02-01 | 提供光学质量硅表面的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100432721C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104730621B (zh) * | 2015-03-05 | 2018-05-04 | 湖南大学 | 一种基于金属-介电层-半导体复合纳米结构的光波导分束器的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1162835A (zh) * | 1995-12-30 | 1997-10-22 | 现代电子产业株式会社 | Soi基片及其制造方法 |
WO2000019500A1 (fr) * | 1998-09-25 | 2000-04-06 | Asahi Kasei Kabushiki Kaisha | Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication |
CN1260907A (zh) * | 1997-06-19 | 2000-07-19 | 旭化成工业株式会社 | Soi衬底及其制造方法和半导体器件及其制造方法 |
-
2002
- 2002-02-01 CN CNB2005101357727A patent/CN100432721C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1162835A (zh) * | 1995-12-30 | 1997-10-22 | 现代电子产业株式会社 | Soi基片及其制造方法 |
CN1260907A (zh) * | 1997-06-19 | 2000-07-19 | 旭化成工业株式会社 | Soi衬底及其制造方法和半导体器件及其制造方法 |
WO2000019500A1 (fr) * | 1998-09-25 | 2000-04-06 | Asahi Kasei Kabushiki Kaisha | Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication |
Non-Patent Citations (5)
Title |
---|
Controlling sidewall smoothnessformicromachinedSImirrorsand lenses. W.H.Juan,S.W.Pang.Journal of Vacuum Science and Technology,Vol.14 No.6. 1996 |
Controlling sidewall smoothnessformicromachinedSImirrorsand lenses. W.H.Juan,S.W.Pang.Journal of Vacuum Science and Technology,Vol.14 No.6. 1996 * |
Effect of Trench-sidewall Smoothingon On-state VoltageofInjection Enhancement Gate Transistor. Akihiro Yahata,Satoshi Urano,Tomoki Inoue,Takashi Shinohe.Proceeding of the 1998 International Symposium on Power Semiconductor Devices & ICs,Kyoto. 1998 * |
Effect of Trench-sidewall SmoothingonOn-stateVoltageofInjection Enhancement Gate Transistor.. Akihiro Yahata,Satoshi Urano,Tomoki Inoue,Takashi Shinohe.Proceeding of the 1998 International Symposium on Power Semiconductor Devices & ICs,Kyoto. 1998 |
Smoothing of SI Trench Sidewall Surface by ChemicalDryEtching and Sacrificial Oxidation. Akihiro Yahata,Satoshi Urano,Tomoki Inoue,Takashi Shinohe.Japanese Journal of Applied Physics,Vol.37 No.7. 1998 |
Also Published As
Publication number | Publication date |
---|---|
CN1794022A (zh) | 2006-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1302302C (zh) | 提供光学质量硅表面的方法 | |
US11133225B2 (en) | Mode converter and method of fabricating thereof | |
Harke et al. | Low-loss singlemode amorphous silicon waveguides | |
US8064741B2 (en) | Optical coupling device | |
US6571039B1 (en) | Optical waveguide having a weakly-confining waveguide section and a strongly-confining waveguide section optically coupled by a tapered neck | |
US8718432B1 (en) | Method for forming a spotsize converter | |
KR20030051669A (ko) | 저손실 도파관 및 이의 제조 방법 | |
WO2004038459A2 (en) | Embedded mode converter | |
US9939582B2 (en) | Layer having a non-linear taper and method of fabrication | |
US20100025361A1 (en) | Reflective planar lightwave circuit waveguide | |
US10330864B2 (en) | Construction of integrated mode transformers | |
US6832034B2 (en) | Optical waveguide | |
WO2000036445A1 (en) | Process for making optical waveguides | |
US7563628B2 (en) | Fabrication of optical waveguide devices | |
WO2016007882A1 (en) | Low-loss waveguide transition | |
US20220155522A1 (en) | Optical Mode-Size Converter | |
CN100432721C (zh) | 提供光学质量硅表面的方法 | |
Koonath et al. | Sculpting of three-dimensional nano-optical structures in silicon | |
Harke et al. | Amorphous silicon 3-D tapers for Si photonic wires fabricated with shadow masks | |
Lin et al. | Two-and three-dimensional photonic crystals built with VLSI tools | |
Chang et al. | Monolithic silicon waveguides in standard silicon | |
Yap et al. | Fabrication of lithographically defined optical coupling facets for silicon-on-insulator waveguides by inductively coupled plasma etching | |
Barbarossa et al. | Vertically integrated high-silica channel waveguides on Si | |
CN114895401A (zh) | 一种硅光子芯片光耦合结构及其制造方法 | |
US7290407B1 (en) | Triangle-shaped planar optical waveguide having reduced scattering loss |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081112 Termination date: 20130201 |