ES2274727B2 - Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos. - Google Patents

Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos. Download PDF

Info

Publication number
ES2274727B2
ES2274727B2 ES200502744A ES200502744A ES2274727B2 ES 2274727 B2 ES2274727 B2 ES 2274727B2 ES 200502744 A ES200502744 A ES 200502744A ES 200502744 A ES200502744 A ES 200502744A ES 2274727 B2 ES2274727 B2 ES 2274727B2
Authority
ES
Spain
Prior art keywords
noise
devices
epilayer
excess noise
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES200502744A
Other languages
English (en)
Other versions
ES2274727A1 (es
Inventor
Jose Ignacio Izpura Torres
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universidad Politecnica de Madrid
Original Assignee
Universidad Politecnica de Madrid
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universidad Politecnica de Madrid filed Critical Universidad Politecnica de Madrid
Priority to ES200502744A priority Critical patent/ES2274727B2/es
Priority to EP06841690A priority patent/EP1950796A2/en
Priority to PCT/ES2006/000620 priority patent/WO2007054595A2/es
Priority to US12/092,812 priority patent/US20090134435A1/en
Publication of ES2274727A1 publication Critical patent/ES2274727A1/es
Application granted granted Critical
Publication of ES2274727B2 publication Critical patent/ES2274727B2/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Método para reducir el exceso de ruido en dispositivos electrónicos y en circuitos integrados monolíticos. Esta invención propone usar una pantalla termodinámica situada bajo los dispositivos electrónicos para bloquear las corrientes transversales entre ellos y las capas subyacentes, responsables de su exceso de ruido. Para capas epitaxiales como las usadas en Microelectrónica, la capa-barrera (2) de dopaje opuesto al de la epicapa (4) donde están los dispositivos, y la capa separadora no-dopada (3), forman la pantalla termodinámica que, intercalada entre la epicapa (4) y el sustrato (1), reduce esas corrientes transversales y por tanto el exceso de ruido de los dispositivos de la epicapa (4) cuando son polarizados. La conexión del contacto óhmico (7) de la capa pantalla (2) con el surtidor (6) de los transistores FET de la epicapa (4) (conexión de trazos) o con su puerta (5), elimina el ruido térmico del condensador que existía bajo esos FETs y por tanto el correspondiente exceso de ruidoen esos dispositivos.

Description

Método para reducir el exceso de ruido en dispositivos electrónicos y en circuitos integrados monolíticos.
Sector de la técnica
La invención se encuadra en el sector técnico de los dispositivos electrónicos en general y en los basados en semiconductores en particular, que son ampliamente utilizados por su posibilidad de integración monolítica mediante técnicas microelectrónicas. Dentro de este amplio campo, la invención se encuadra en el área de la reducción del ruido de baja frecuencia (exceso de ruido) de tales dispositivos.
Estado de la técnica
Desde las primeras observaciones por Johnson en 1927 sobre el denominado "flicker noise" en filamentos recubiertos (coated filaments) este tipo de ruido de baja frecuencia se viene encontrando sistemáticamente en la práctica totalidad de los dispositivos electrónicos y también es conocido como exceso de ruido ("excess noise") sobre el ruido térmico o ruido Johnson que se mide habitualmente en una resistencia. En este sentido, los dispositivos de Arseniuro de Galio (GaAs) fabricados sobre un sustrato de GaAs de tipo semi-aislante son especialmente ruidosos y esto plantea problemas para su empleo en aplicaciones de mezcla de señales (heterodinaje), ampliamente utilizadas en los receptores de radiofrecuencia actuales. El problema aparece porque el gran exceso de ruido de baja frecuencia del dispositivo activo (un MESFET por ejemplo) es trasladado a frecuencias más altas ("upconverted noise") donde perturba el funcionamiento (o degrada las prestaciones) del sistema receptor o procesador de señal. Sin embargo, la anterior tecnología sobre sustratos semi-aislantes es muy adecuada para la fabricación de circuitos integrados monolíticos (por ejemplo los MIMIC's de GaAs para microondas) porque el uso de un sustrato de GaAs semi-aislante permite tener de forma fácil un gran número de dispositivos sobre el sustrato, aislados unos de otros. Para ello basta con eliminar la parte de epicapa de GaAs que hay entre los dispositivos mediante un simple ataque de los empleados en tecnología microelectrónica. Por esta facilidad de aislamiento entre dispositivos se emplean los sustratos semiaislantes de GaAs, ya que los dopados tipo-p, que permitirían fabricar dispositivos de GaAs tipo-n encima de ellos con alta movilidad de los electrones por tanto, darían lugar a grandes capacidades eléctricas entre los dispositivos y el sustrato conductor. Sería por tanto deseable tener una forma de reducir ese exceso de ruido en dispositivos de GaAs fabricados en epicapas crecidas o depositadas sobre estos sustratos de GaAs semi- aislante o, como mal menor, sobre sustratos de GaAs conductores siempre que la capacidad eléctrica entre los dispositivos y el sustrato fuese reducida a valores aceptables.
Tampoco la tecnología microelectrónica basada en Silicio se libra del omnipresente exceso de ruido en baja frecuencia, tanto en forma de ruido 1/f como en componentes de tipo Lorentziano, ruido que pone un límite a las prestaciones de sensores y amplificadores que deben funcionar cerca de continua (dc). Aunque se van consiguiendo mejoras en cuanto al nivel de este ruido en Amplificadores Operacionales monolíticos por ejemplo, el problema dista mucho de estar resuelto y la principal causa de ello es el desconocimiento del origen exacto del ruido 1/f presente en los dispositivos electrónicos. Y sobre todo, el desconocimiento de un origen puramente eléctrico como el que ha permitido la presente invención. Por ello muchos sensores que en principio deberían funcionar desde frecuencias muy bajas (cuasi-dc), acaban siendo excitados con algún tipo de señal modulada (ac) para que su débil señal de respuesta aparezca en alguna banda de frecuencias alejada de la frecuencia nula, donde el exceso de ruido 1/f es grande y "entierra" o degrada totalmente la débil señal de respuesta. De esta forma se complica y encarece la electrónica total del sensor con un modulador y un detector coherente, que se podrían evitar si el exceso de ruido de los dispositivos sensores y amplificadores pudiera ser reducido o eliminado de algún modo eficiente. En este caso también sería deseable tener una forma de reducir ese exceso de ruido de baja frecuencia en dispositivos sensores y amplificadores de Silicio y lo mismo puede aplicarse a otros semiconductores como el Nitruro de Galio (GaN) para aplicaciones de alta temperatura por ejemplo, el CdTeHg para detectores de infrarrojo, etc.
El estado de la técnica en este aspecto de la reducción del exceso de ruido no está muy avanzado todavía debido a que no hay una explicación general, clara y convincente sobre el origen del exceso de ruido en dispositivos electrónicos. Sí que se sabe, por ejemplo, que aumentando el área de los transistores de efecto campo (FET) de un par diferencial o poniendo varios transistores FET "en paralelo" de modo que hagan la función de uno solo ("Fat-FET") lo que equivale a ese aumento de área, se logra reducir el exceso de ruido, pero esta técnica tiene sus inconvenientes porque rebaja la impedancia de entrada en proporción directa al incremento de área y en circuitos integrados de Silicio, como los Amplificadores Operacionales, consume proporcionalmente más Silicio. En otro frente muy distinto, pero más parecido en su implementación al que se propone en esta invención, se ha encontrado una patente muy reciente [1] sobre un proceso tecnológico muy concreto y sólo para dispositivos MOS (metal oxide semiconductor device), del que se dice que reduce el ruido 1 /f en tales dispositivos debido a que "la presencia de la fluorina reduce el número de trampas en el dieléctrico de puerta a las que los portadores pueden trasladarse". Esto se deduce del párrafo del Abstract de esa patente: "ADVANTAGE- The inventive method is capable of reducing 1/f noise of the MOS device thus providing high performance analog integrated circuits. The presence of fluorine reduces the number of traps in the gate dielectric that carriers can translocate to". Esta invención explicada mediante una teoría clásica que implica a trampas de portadores y su reducción, tiene un indudable mérito para ese proceso en particular amparado por la patente mencionada, pero técnicamente es totalmente diferente a la nuestra. La diferencia más radical entre [1] y nuestra invención está en que, mientras [1] se centra en el dieléctrico que hay encima del canal conductor del dispositivo MOS, entre la heterounión silicio-dieléctrico junto a la que se formará dicho canal y la puerta metálica superior, nuestra invención se centra justo en lo que hay debajo del canal conductor, entre éste y el sustrato, sea un canal tipo MOS o de cualquier otro tipo. Esto permite aplicar nuestra invención no sólo a dispositivos MOS (Metal-Oxide-Semiconductor) a los que se limita la citada patente [1] y sin entrar en conflicto con ella, sino también a dispositivos de tipo FET de unión (JFET), FET de Heterounión (HFET), FETs con puerta metálica (MESFET), resistencias planares y por tanto, a todos aquellos dispositivos activos que las incluyen, como son los transistores bipolares de unión (BJT) y de Heterounión (HBT).
Esta innovación tan radical proviene de una teoría aún sin publicar, que he desarrollado recientemente y que muestra que el exceso de ruido es consecuencia de las corrientes transversales a la epicapa donde están los dispositivos, corrientes que incluso son potenciadas por la propia polarización de los mismos, idea ésta totalmente nueva de la que no me consta ninguna publicación previa. La teoría detrás de esta invención se aparta de las teorías más extendidas a día de hoy, que intentan explicar el exceso de ruido como un efecto debido a trampas de portadores, cuidadosamente diseñadas para que produzcan cosas tales como un espectro de tipo 1/f. Dicho llanamente, la nueva teoría prescinde de esas hipotéticas trampas y muestra que el exceso de ruido proviene de innegables dispositivos y efectos electrónicos parásitos que han venido siendo olvidados (o no apreciados como tales) desde hace casi ochenta años. De esta nueva explicación electrónica para el exceso de ruido como el efecto de las corrientes transversales que fluyen a través del condensador parásito que se forma bajo los dispositivos de la epicapa, surge de forma natural la idea radical y novedosa de esta invención: bloquear o debilitar dichas corrientes (incluso anulándolas si interesa) mediante la que hemos denominado "pantalla termodinámica". Este nombre obedece a que tal barrera está destinada a bloquear flujos de portadores (corrientes) en sentido transversal al plano de la epicapa (4) de la Figura 1 y ello puede hacerse de muchas formas. Una de ellas es mediante una estructura de dopaje adecuada como ilustra la Figura 1, pero también puede hacerse mediante un empleo juicioso de heterouniones (ingeniería de bandas) que dificulte y reduzca esas corrientes, prescindiendo incluso de dopajes o relajando sus requisitos. Por tanto, la novedad de esta invención es la inclusión de esa pantalla termodinámica bajo los dispositivos y, como refinamiento posterior derivado del mismo efecto pantalla, surge la idoneidad del uso de transistores de efecto campo (FET) con puerta envolvente para tener un bajo exceso de ruido en dispositivos y circuitos integrados monolíticos como, por ejemplo, los Amplificadores Operacionales.
Por tanto, la presente invención se basa en un origen eléctrico del exceso de ruido que no ha sido considerado en los años transcurridos desde que aparecieron publicadas las primeras observaciones de "flicker noise" por Johnson (1927). Este origen eléctrico resulta desconocido para la totalidad de los investigadores, que, o bien no se preocupan por ello, o aceptan teorías más o menos sofisticadas que lo atribuyen a trampas de portadores, fluctuaciones de temperatura y fenómenos similares en el material o en el dispositivo donde tal exceso de ruido aparece. Con este tipo de teorías es difícil que aparezca alguna solución electrónica y tecnológica general que permita reducir el exceso de ruido en dispositivos semiconductores, pero con el origen eléctrico y los aspectos termodinámicos del exceso de ruido que ofrece la teoría en la que se basa la presente invención, tal reducción resulta sencilla y a un bajo coste para las prestaciones que pueden obtenerse a cambio, lo que resulta prometedor para la explotación industrial de esta invención.
[1] "Reduction of noise in metal oxide semiconductor device involves implanting fluorine dopant into polysilicon at specified implant dose, and thermally annealing the polysilicon layer to diffuse the fluorine dopant into the oxide layer". Patent number: US2005136579-A1.
Descripción detallada de la invención
Según la teoría que respalda esta invención, el origen del exceso de ruido en los dispositivos electrónicos se debe a corrientes perpendiculares a la dirección en que fluye la corriente de funcionamiento de tales dispositivos a lo largo y ancho de la epicapa en la que se han sido fabricados. Esas corrientes transversales a la epicapa van desde los dispositivos hacia el sustrato y viceversa, por lo que la presente invención consiste en reducirlas o eliminarlas mediante una pantalla en el entorno cercano de los dispositivos cuyo exceso de ruido deseamos reducir.
Para el caso de los dispositivos sobre sustratos de GaAs semiaislantes con la actual tecnología, la capa epitaxial de GaAs en la que están los dispositivos (epicapa) va crecida directamente sobre el sustrato o sobre una pre-capa o "buffer" que mejora la morfología del crecimiento. Nosotros proponemos la inclusión de un simple "buffer" diseñado para la misión que hasta ahora nadie ha propuesto: la de blindaje o pantalla termodinámica que aquí describimos. Como la epicapa (4) de la Figura 1 suele ser de GaAs tipo-n (por la mayor movilidad de los electrones frente a los huecos), si se crece directamente sobre tal sustrato semi-aislante se formará una unión de baja altura de barrera o de bajo potencial de contacto (V_{bi}) entre sustrato y epicapa, cuyas corrientes inversas de saturación son muy elevadas. Esta es la situación que se tiene con la tecnología tradicional empleada hasta hoy en día y que se puede visualizar en la Figura 1 si eliminamos las capas (2) y (3) (capas pantalla y separadora, respectivamente). De ahí que a poca tensión de polarización que se aplique a los dispositivos, las corrientes transversales entre epicapa y sustrato sean bastante elevadas y produzcan mucho exceso de ruido en los dispositivos de la epicapa (4) como el transistor FET cuyo corte transversal con sus electrodos de Surtidor (6), Puerta (5) y Drenador (8) aparece en la Figura 1. Sin embargo, tales corrientes pueden disminuirse en varios órdenes de magnitud si se intercala una capa-pantalla de GaAs (2) tipo p o p^{+} entre la epicapa y el sustrato semiaislante En este caso la unión que se formará entre la epicapa (4) y la capa-pantalla (2) es una unión p-n o p^{+}-n de GaAs, con un V_{bi} mucho mayor que el de la unión de baja altura de barrera que se formaba con la tecnología tradicional y de ahí las mucho más débiles corrientes tranversales y el mucho menor ruido de baja frecuencia en los dispositivos protegidos por la pantalla termodinámica formada por dos capas: la capa pantalla (2) y la capa separadora (3) de la Figura 1.
Aunque la capa separadora (3) parecería innecesaria para lograr una unión de alto potencial de contacto V_{bi}, tal capa separadora (3) resulta doblemente beneficiosa porque, además de contribuir a la reducción del exceso de ruido, resulta excelente para tener buenas prestaciones de los dispositivos en alta frecuencia. En efecto, sin la capa separadora (3), la capacidad por unidad de área de la unión p^{+}-n formada por la epicapa (4) crecida directamente sobre la capa-pantalla (2) es grande, lo que hará que entre el drenador y el surtidor del FET de la Figura 1 haya mucha capacidad C_{DS} que además de aumentar el exceso de ruido, perjudicará las prestaciones de tal FET en altas frecuencias. Sin embargo, el crecimiento de una capa separadora de GaAs no dopado (3) de una o dos micras de espesor, hará que tal capacidad C_{DS} disminuya en unas 20 veces, dejando por tanto un FET con buenas prestaciones en altas frecuencias a la vez que con un bajo exceso de ruido. Nótese que la capa de GaAs sin dopar (3) entre la epicapa (4) y la capa-pantalla (2), no cambia el caracter de unión de alto V_{bi} (p^{+}-i-n) de cara a las corrientes transversales que fluirán desde la epicapa (4) hasta la capa-pantalla (2) y viceversa, por lo que éstas serán muy bajas y el exceso de ruido asociado será muy bajo también. Y todavía más: tal ruido se anulará con la conexión eléctrica que proponemos con la línea de trazos de la Figura 1, que va desde el contacto óhmico (7) de la capa pantalla (2) hasta el surtidor (6) del FET de la epicapa (4). Nótese también que, si no deseamos tener la facilidad de aislamiento en de y radiofrecuencia (baja capacidad C_{DS}) que proporciona un sustrato semi-aislante de GaAs, podríamos emplear uno conductor de tipo p que haría la función de capa pantalla y sólo requeriría la capa separadora para rebajar C_{DS} a fin de reducir el exceso de ruido y tener a la vez una respuesta aceptable en altas frecuencias.
En aquellas aplicaciones donde no se necesite minimizar el condensador C_{DS} (típicamente en aplicaciones de frecuencias medias y bajas) la capa separadora (3) puede suprimirse y, más aún, la capa-pantalla (2) puede unirse con la puerta del FET (5) de la epicapa (4), obteniéndose de este modo un FET con puerta envolvente cuyo uso como dispositivo de bajísimo exceso de ruido también reivindica la presente invención debido a la función pantalla-termodinámica que sigue haciendo la capa (2), aunque convertida además este caso en parte de la puerta de control del FET, similar a su puerta superior (5). Este sería el caso de dispositivos no destinados a radiofrecuencias, como muchos sobre Silicio para audiofrecuencias y otros para fotodetectores UV e IR basados en GaN y CdHgTe por ejemplo.
Modos de realización de la invención
La presente invención se ilustra adicionalmente mediante los siguientes ejemplos, los cuales no pretenden ser limitativos de su alcance.
Ejemplo 1
La Figura 2 es una adaptación optimizada de la Figura 1 para el empleo de sustratos de GaAs semi-aislantes que permite tener ciertas zonas con dispositivos aislados y de muy buenas prestaciones en altas frecuencias (11) y otras zonas (10) con dispositivos de muy bajo exceso de ruido protegidos por nuestra invención, destinados a funciones de oscilador local y de mezcla de señales por ejemplo, todos ellos en el mismo circuito integrado (CI). La estructura de capas se podría obtener de forma sencilla partiendo de un típico sustrato semi-aislante de GaAs (1) sobre el que se haría una implantación o difusión inicial de tipo p (2) en las zonas sobre las que van a estar los transistores y resistencias de bajo ruido (nótese que una resistencia tiene la misma estructura que el FET cuyo corte aparece en la Figura 1, si se emplean los electrodos de Surtidor (6) y Drenador (8) como terminales de esa resistencia y el de puerta (5) no se fabrica). Así se tendrían las capas-pantalla (2) sobre las que irán dichos dispositivos. La profundidad de tal difusión o implantación podría ser de unas 0.3 micras con un dopaje del orden de 5x10^{17} aceptores/cm^{3}. Estas capas-pantalla van a quedar enterradas debajo de los transistores que van a tener bajo ruido y ya de por sí (incluso sin conectar al surtidor de tales transistores, como se ha comentado antes) harían una excelente labor reductora del exceso de ruido al reducir drásticamente las corrientes en sentido vertical en la Figura 2 para los transistores que queden encima de ellas. Tras esta difusión o implantación inicial se crecería la capa separadora de GaAs sin dopar (3), con un espesor del orden de 1 micra, que permite además ir mejorando la calidad cristalina del crecimiento para cuando haya que crecer sobre ella la epicapa de GaAs tipo-n (4) de la mejor calidad para los dispositivos, que podría tener un espesor de 0.3 micras y un dopaje de 4x10^{17} donadores/cm^{3} típicamente. Como sólo hay capa-pantalla en zonas localizadas del chip, los dispositivos que no queden encima de esas zonas (11) estarán bastante aislados por el GaAs sin dopar y por el sustrato semi-aislante que hay debajo, y aunque tendrán más exceso de ruido que los que queden encima de las capas-pantalla (10), tendrán menor capacidad CDS que éstos, siendo por tanto algo mejores para altas frecuencias, por ejemplo para amplificar señales de varios GHz, donde el exceso de ruido (prácticamente en dc) apenas molesta.
De este modo se tendrán en el mismo circuito integrado monolítico transistores y resistencias (dispositivos) normales (11) y otros exentos de exceso de ruido (10) más adecuados para las funciones de mezcla y oscilador local de alta pureza, en especial si se hacen los procesos necesarios para conectar las capas-pantalla (2) a los surtidores de los transistores mezcladores y osciladores más convenientes. La Figura 3 muestra los diagramas de bandas en la dirección vertical de la Figura 2 según se intercepte (corte 9-9') o no se intercepte (corte 12-12') una capa-pantalla tipo p. Los respectivos diagramas de bandas (13) y (14) a lo largo de los cortes 9-9' y 12-12' ilustran el motivo por el que se logra una pantalla termodinámica o barrera que limita o reduce las corrientes transversales a la epicapa (4) desde y hacia el sustrato (1). Así el diagrama de bandas (13) muestra la barrera energética que aparece para esas corrientes respecto al diagrama (14) que se tiene en ausencia de dicha pantalla termodinámica. La flecha horizontal en los diagramas (13) y (14) indica sólo el flujo de portadores desde el sustrato hasta la epicapa, aunque en equilibrio térmico habrá un flujo similar y de sentido opuesto. Es clara la barrera adicional conseguida con la capa-pantalla de GaAs tipo p, es decir: con un dopaje opuesto al de la epicapa (4), pero hay otros métodos como el basado en ingeniería de bandas (heterouniones) que también pueden ayudar a crear o a mejorar el efecto barrera descrito.
Ejemplo 2
La Figura 4 muestra la sección longitudinal eléctrica de muchos dispositivos electrónicos, formada por un canal conductor central de resistencia óhmica R_{ch} rodeado por un conductor envolvente al canal (13) aislado del primero que, por las leyes de la Electrostática, forma cierto condensador C que también envuelve al canal. La anterior figura es aplicable a muchos dispositivos electrónicos, desde un simple cable coaxial hasta un sofisticado filamento conductor como el de los microhilos y nanohilos conductores investigados hoy en día. Según los conocimientos actuales sobre el exceso de ruido, la resistencia RRh del canal conductor excitada por el generador de corriente continua I_{d} (dc) permitirá obtener una tensión V sobre R_{ch} que tendrá un término de continua (dc) dado por la Ley de Ohm: V_{dc} = I_{d}\timesR_{ch} y dos términos de alterna (ac) y (ac') uno debido al ruido térmico o ruido Johnson y otro aún no explicado satisfactoriamente que es el denominado exceso de ruido sobre el anterior ruido térmico, que aparecerá en cuanto se haga circular suficiente corriente continua I_{d} a lo largo del conductor central cuya resistencia es R_{ch}. La Figura 5 muestra la conexión (14) que hay que hacer para reducir la parte de tensión alterna conocida como exceso de ruido y tal conexión realiza la misma función que la conexión de trazos de la Figura 1, de donde se deriva la idea. Tal función es anular el voltaje de ruido termodinámico (ruido kT/C) del condensador envolvente C que existe entre el conductor central y el conductor exterior cuando están sin conectar, como aparecen en la Figura 4. Tal conexión anulará el exceso de ruido medido en la resistencia R_{ch} del conductor central, causado por corrientes transversales tanto del ruido kT/C anterior como de las corrientes adicionales inducidas por la propia tensión Vdc. La conexión (14) puede realizarse mediante un cortocircuito (que es un generador de tensión nula de muy baja impedancia) o a través de un generador de tensión continua o alterna que tenga baja impedancia, siendo igualmente efectiva para la reducción del exceso de ruido en el canal conductor central. Este exceso de ruido será grande en aquellos dispositivos de pequeñas dimensiones como nanohilos, por un doble motivo: su resistencia proporcionalmente alta y su capacidad envolvente C bastante baja (con mayor ruido kT/C por tanto a la temperatura de funcionamiento por encima del cero absoluto). De ahí el interés de nuestro método para ser usado en esos pequeños dispositivos constituídos por una estructura de conductor envolvente a un pequeño canal conductor.
Otro interesante uso que se deriva de nuestro método de reducción del exceso de ruido es el empleo de transistores de efecto campo con puerta envolvente (FET-PE) con el fin de lograr un bajo exceso de ruido en la etapa de entrada de un circuito electrónico como es un amplificador operacional integrado monolíticamente. En este caso se estará usando la conexión propuesta en la Figura 5, realizada a través del generador de tensión VGS que excita los FET-PE mencionados. Tales transistores FET-PE surgen al conectar el contacto óhmico (7) de la capa- pantalla (2) de la Figura 1 con el contacto de puerta (5) del FET que está en la epicapa (4), conexión ésta que fue propuesta como segunda opción para eliminar totalmente el exceso de ruido debido al condensador que sin ella existe bajo los transistores FET de la epicapa (4). Los FET-PE así obtenidos podrían tener un área de puerta muy inferior a la de varios FET tradicionales conectados en paralelo para lograr el "Fat-FET" de gran área ya comentado. De esta forma podría ahorrarse Silicio (tamaño del circuito integrado monolítico) y más importante aún: se obtendría un bajo exceso de ruido junto con una impedancia de entrada muchísimo mayor que la del "Fat-FET".
Descripción de los dibujos
Tanto para ilustrar el estado de la técnica como para complementar la descripción de la presente invención que hemos realizado, se acompaña como parte integrante de ambos apartados un juego de dibujos en donde con caracter ilustrativo y no limitativo, se ha representado lo siguiente:
La Figura 1.- Muestra la sección de la estructura de capas y su conexión, propuestas para conseguir una pantalla termodinámica que reduzca y anule si se desea, mediante la conexión a trazos entre (7) y (6) o entre (7) y (5), el exceso de ruido en los dispositivos de la epicapa (4) debido a las corrientes transversales que fluyen entre la epicapa (4) y el sustrato (1).
La Figura 2.- Muestra una sección de la estructura de capas que resulta al aplicar esta invención para el caso de dispositivos crecidos sobre sustratos de Arseniuro de Galio (GaAs) semi-aislante, empleando procesos tecnológicos de amplio uso en las técnicas microelectrónicas actuales.
La Figura 3.- Muestra los diagramas de bandas que permiten ver el efecto reductor de corrientes transversales que presenta la estructura de capas de la Figura 2 según exista o no la pantalla termodinámica que proponemos en la presente invención.
La Figura 4.- Muestra la sección longitudinal eléctrica de un dispositivo electrónico (un nanohilo por ejemplo) formado por un canal conductor central de resistencia óhmica R_{ch} rodeado por un conductor envolvente (13) al canal.
La Figura 5.- Muestra la aplicación de nuestro método a la estructura de la Figura 4, mediante la conexión (14) del conductor envolvente a uno de los extremos del canal conductor central de resistencia R_{ch}.

Claims (3)

1. Método para la reducción del exceso de ruido en dispositivos electrónicos planares caracterizado porque utiliza una barrera termodinámica para los portadores eléctricos formada por una capa-pantalla (2) de dopaje opuesto al de la epicapa (4) donde están los dispositivos y una capa separadora no-dopada (3), situada inmediatamente bajo los dispositivos cuyo exceso de ruido se desea reducir, todo ello crecido o depositado sobre un sustrato (1) que puede ser semiaislante o conductor, en cuyo caso el propio sustrato conductor puede hacer de capa-pantalla (2) si su tipo de dopaje es opuesto al de la epicapa (4) con los dispositivos.
2. Método para la reducción del exceso de ruido en dispositivos electrónicos planares según reivindicación 1ª, caracterizado porque la capa-pantalla (2) de la citada barrera termodinámica se conecta eléctricamente mediante una conexión de baja impedancia al Surtidor (6) o a la Puerta (5) de los transistores de efecto campo de la epicapa (4) o a uno de los extremos Surtidor (6) o Drenador (8) de las resistencias de la epicapa (4) obtenidas como versiones simplificadas de tales transistores de efecto campo, bien al no fabricar o usar su puerta (5) o al conectarla a uno de los los extremos Surtidor (6) o Drenador (8) de la resistencia así obtenida.
3. Uso del método de reducción del exceso de ruido descrito en las reivindicaciones 1ª y 2ª para aquellos dispositivos caracterizados por una estructura de canal conductor central rodeado por un conductor envolvente, que se realiza mediante la conexión del conductor envolvente a uno de los extremos del canal conductor central, bien directamente o a través de un circuito de baja impedancia que permita una reducción eficaz del ruido termodinámico kT/C que tendría el condensador existente entre el canal conductor y el conductor envolvente en circuito abierto, antes de realizar la conexión propuesta.
ES200502744A 2005-11-10 2005-11-10 Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos. Active ES2274727B2 (es)

Priority Applications (4)

Application Number Priority Date Filing Date Title
ES200502744A ES2274727B2 (es) 2005-11-10 2005-11-10 Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos.
EP06841690A EP1950796A2 (en) 2005-11-10 2006-11-10 Method of reducing excess noise in electronic devices
PCT/ES2006/000620 WO2007054595A2 (es) 2005-11-10 2006-11-10 Método para reducir el exceso de ruido en dispositivos electrónicos
US12/092,812 US20090134435A1 (en) 2005-11-10 2006-11-10 Method to reduce excess noise in electronic devices and monolithic integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES200502744A ES2274727B2 (es) 2005-11-10 2005-11-10 Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos.

Publications (2)

Publication Number Publication Date
ES2274727A1 ES2274727A1 (es) 2007-05-16
ES2274727B2 true ES2274727B2 (es) 2007-11-16

Family

ID=38023619

Family Applications (1)

Application Number Title Priority Date Filing Date
ES200502744A Active ES2274727B2 (es) 2005-11-10 2005-11-10 Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos.

Country Status (4)

Country Link
US (1) US20090134435A1 (es)
EP (1) EP1950796A2 (es)
ES (1) ES2274727B2 (es)
WO (1) WO2007054595A2 (es)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243479A (ja) * 1988-03-24 1989-09-28 Nec Corp ヘテロ接合電界効果トランジスタ
CA2294306A1 (en) * 1997-06-19 1998-12-23 Asahi Kasei Kabushiki Kaisha Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same
US6514825B1 (en) * 2000-06-28 2003-02-04 Conexant Systems, Inc. Technique for reducing 1/f noise in MOSFETs
US7018880B2 (en) * 2003-12-22 2006-03-28 Texas Instruments Incorporated Method for manufacturing a MOS transistor having reduced 1/f noise

Also Published As

Publication number Publication date
EP1950796A2 (en) 2008-07-30
ES2274727A1 (es) 2007-05-16
WO2007054595A2 (es) 2007-05-18
WO2007054595A3 (es) 2007-07-05
US20090134435A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
Wang et al. A junctionless gate-all-around silicon nanowire FET of high linearity and its potential applications
US10671351B2 (en) Low-power random number generator
Schön et al. RETRACTED: Solution processed CdS thin film transistors
ES2927683T3 (es) Transistor con efecto de campo y una heterounión
KR20070095960A (ko) 고성능 전계 효과 트랜지스터 디바이스 및 방법
TW201248826A (en) Electrostatic discharge shunting circuit
JP2001525615A (ja) 電界効果トランジスタ
JPS5925392B2 (ja) 電界効果トランジスタ及びその製造方法
Lu et al. DC, RF, and microwave noise performances of AlGaN/GaN HEMTs on sapphire substrates
JP2630854B2 (ja) ｐｎ接合を有する温度センサ
ES2274727B2 (es) Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos.
US11211909B2 (en) Adjustable capacitors to improve linearity of low noise amplifier
KR940019000A (ko) 절연반도체 장치 및 그의 제조방법(a dielectrically isolated semiconductor device and a method for its manufacture)
Hu et al. Current gain and low-frequency noise of symmetric lateral bipolar junction transistors on SOI
US7112867B2 (en) Resistive isolation between a body and a body contact
Gupta et al. Ditch incorporated organic thin film transistor based organic all-p inverter: a novel approach
Kyburz et al. Highly sensitive In/sub 0.53/Ga/sub 0.47/As/InP Hall sensors grown by MOVPE
JPH0347744B2 (es)
Brown et al. In/sub 0.53/Ga/sub 0.47/As junction field-effect transistors as tunable feedback resistors for integrated receiver preamplifiers
Bunea et al. Modeling of a GaN based static induction transistor
US7902919B2 (en) Current amplifying element and current amplification method
Cha et al. Elimination of current instability and improvement of RF power performance using Si3N4 passivation in SiC lateral epitaxy MESFETs
Kucharski et al. Application of high-resistivity silicon substrate for fabrication of MOSFET-based THz radiation detectors
US4041515A (en) Avalanche transistor operating above breakdown
Lebedev et al. Investigation of n-GaN/p-SiC/n-SiC heterostructures

Legal Events

Date Code Title Description
EC2A Search report published

Date of ref document: 20070516

Kind code of ref document: A1

FG2A Definitive protection

Ref document number: 2274727B2

Country of ref document: ES