ES2927683T3 - Transistor con efecto de campo y una heterounión - Google Patents

Transistor con efecto de campo y una heterounión Download PDF

Info

Publication number
ES2927683T3
ES2927683T3 ES15717017T ES15717017T ES2927683T3 ES 2927683 T3 ES2927683 T3 ES 2927683T3 ES 15717017 T ES15717017 T ES 15717017T ES 15717017 T ES15717017 T ES 15717017T ES 2927683 T3 ES2927683 T3 ES 2927683T3
Authority
ES
Spain
Prior art keywords
layer
inclusive
equal
sum
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15717017T
Other languages
English (en)
Inventor
Peter Frijlink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ommic SAS
Original Assignee
Ommic SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ommic SAS filed Critical Ommic SAS
Application granted granted Critical
Publication of ES2927683T3 publication Critical patent/ES2927683T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

La invención se refiere a un método para fabricar un transistor de efecto de campo de heterounión. Dicho transistor incluye una estructura semiconductora hecha de capas apiladas. Dicho método incluye: proporcionar una capa de amortiguación (2), una capa de canal (3) y una capa de barrera (4) sobre una capa de sustrato (1), todas producidas con Ga(1-pq)Al(p)In (q) N materiales de cristal hexagonal; formar una abertura en una capa dieléctrica de enmascaramiento (5) depositada sobre la capa de barrera; haciendo crecer, usando epitaxia a alta temperatura, un material semiconductor de cristal hexagonal Ga(1-X'-y')Al(X')In(y')N dopado con germanio (6, 6') en un área de crecimiento definida por el abertura formada en la capa de enmascaramiento; y depositar un electrodo de contacto de fuente o drenaje (15, 16) sobre el material, así depositado mediante epitaxia, y depositar un electrodo de puerta (13) en un lugar fuera del área de crecimiento. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Transistor con efecto de campo y una heterounión
La invención se refiere a un transistor de efecto de campo y de heterounión o HEMT (del inglés "High Electronic Mobility Transistor"), que comprende una estructura semiconductora en capas superpuestas depositadas sobre un sustrato, estando compuestas las capas superpuestas por materiales semiconductores con cristal hexagonal del tipo Ga(1-p-q)Al(p)In(q)N, donde p y q pueden estar entre 0 inclusive y 1 inclusive, siendo la suma p+q menor o igual a 1, y siendo el doblete {p,q} específico de cada capa. El material del sustrato puede ser, por ejemplo, GaN, AlN, SiC, Si, diamante o zafiro.
Este transistor se puede usar en un MMIC (del inglés "Monolithic Microwave Integrated Circuit"), o en otro circuito. Un transistor HEMT (también conocido como HFET, del inglés "Heterostructure Field Effect Transistor" o MODFET, del inglés "Modulation Doped Field Effect Transistor") típicamente comprende:
- una capa de canal, hecha de un primer material semiconductor, por ejemplo, GaN,
- una capa de barrera en la capa de canal, hecha de un material semiconductor con un espacio mayor que el primer material y una afinidad electrónica menor que el primer material, por ejemplo, AlN o AlGaN,
- un electrodo de rejilla que forma con la capa de barrera una unión Schottky, y
- un electrodo de fuente y un electrodo de drenaje a cada lado del electrodo de rejilla.
Es conocido depositar en los lugares correspondientes a los electrodos de fuente y de drenaje, antes de la deposición de estos electrodos, una capa de GaN dopada con átomos de Si por crecimiento epitaxial. Esta capa de GaN dopada puede permitir diseñar transistores con dimensiones más pequeñas. Para delimitar estos lugares, se utiliza una capa de enmascaramiento.
Los documentos K.Shinohara et al., “Electron Velocity Enhancement in laterraly Scaled GaN DH-HEMTs fT of 260 GHz”, IEEE Electron Device Letters, vol. 32, n.° 8, agosto de 2011 y T. Fujiwara, "Low Ohmic Contact resistance m-Plane AlGaN/GaN Heterojunction Field-Effect Transistors with Enhancement-Mode Operations", Applied Physics Express 3 (2010) describen dos ejemplos de procedimientos de fabricación de transistores HEMT en un sustrato de GaN, con etapas de crecimiento epitaxiales localizadas de capas dopadas con silicio.
El documento A. Suzuki et al., "Extremely lo won-resistance enhancement-mode GaN-based HFET using Ge-doped regrowth technique", Reunión internacional de dispositivos de electrones IEEE de 2014, 15/12/2014, muestra un transistor HFET con regiones de GaN dopadas con germanio para contactos óhmicos y formadas por crecimiento selectivo.
El documento US 2005/0258451, citado en el informe de búsqueda preliminar establecido para la solicitud francesa cuya prioridad se reivindica aquí, describe un transistor HEMT obtenido depositando la capa de GaN dopada con silicio, germanio, oxígeno u otro, a una temperatura suficientemente baja para evitar el transporte de masa hacia los lugares correspondientes a los electrodos de drenaje y de fuente. Si bien se menciona la elección de un dopaje con germanio entre otras posibilidades, esta elección de una temperatura baja se hace para evitar las desventajas vinculadas al transporte de masa en el caso de un depósito por epitaxia de GaN dopado con silicio, a saber, un riesgo de accidentes morfológicos, en particular precipitados de SiN, alturas desiguales de capas de GaN y poca reproducibilidad. Debido a la ausencia de transporte de masa, el GaN se deposita con un espesor relativamente pequeño para evitar sobrepasar la capa dieléctrica.
Existe la necesidad de un procedimiento relativamente simple que permita una mejor definición de los bordes de las capas de epitaxia localizadas.
Se propone un procedimiento para fabricar un transistor de efecto de campo y de heterounión que comprende una estructura semiconductora en capas superpuestas, comprendiendo el procedimiento:
a) proporcionar sobre un sustrato
una capa amortiguadora compuesta por un material semiconductor de cristal hexagonal Ga(1-x-y)Al(x)In(y)N, donde x e y están entre 0 inclusive y 1 inclusive, siendo la suma x+y menor o igual a 1,
una capa de canal sobre la capa amortiguadora, estando compuesta la capa de canal de un material de cristal hexagonal Ga(1-z-w)Al(z)In(w)N, donde z y w están entre 0 inclusive y 1 inclusive, siendo la suma z+w menor o igual a 1, siendo al menos uno de z y w diferente de x o y, respectivamente,
una capa de barrera sobre esta capa de canal, estando compuesta esta capa de barrera por un material de cristal hexagonal Ga(1-z'-w,)Al(z')In(w,)N, donde z’ y w’ están entre 0 inclusive y 1 inclusive, siendo la suma z'+w' menor o igual a 1, siendo al menos uno de z’ y w' diferente de z o w, respectivamente,
b) depositar una capa de enmascaramiento de un material dieléctrico sobre la capa de barrera,
c) formar una abertura en la capa de enmascaramiento y alargar esta abertura de modo que la capa de barrera tenga un espesor reducido o nulo en el lugar de la abertura,
d) incrementar por epitaxia a alta temperatura un material semiconductor de cristal hexagonal Ga(1-x'-y')Al(x')In(y')N dopado con germanio, donde x' e y' están entre 0 inclusive y 1 inclusive, siendo la suma x'+y' menor o igual a 1, en una zona de crecimiento correspondiente al lugar de la abertura formada en la capa de enmascaramiento, llevándose a cabo esta etapa como se describe en la reivindicación 1,
e) depositar un electrodo de contacto, fuente o drenaje, sobre el material depositado por epitaxia en la etapa d), f) depositar un electrodo de rejilla en un lugar fuera de la zona de crecimiento.
"Alta temperatura" significa una temperatura lo suficientemente alta como para que el material semiconductor de cristal hexagonal Ga(1-x'-y')Al(x')In(y')N dopado con germanio pueda migrar hacia la zona de crecimiento, por transporte de masa, de modo que la etapa d) sea selectiva. Esta temperatura está comprendida entre 700° y 1200 °C, ventajosamente estrictamente superior a 960 °C e inferior o igual a 1150 °C, ventajosamente entre 970 °C y 1150 °C.
Este procedimiento puede permitir obtener bordes más afilados de la capa de material depositado por epitaxia que en el estado de la técnica, lo que puede ser interesante en la medida en que estos bordes pueden servir como marca de alineación durante etapas adicionales del procedimiento de fabricación.
Este procedimiento puede así permitir una alineación precisa de la rejilla cerca del contacto óhmico de fuente y/o del contacto óhmico de drenaje, lo que permite obtener resistencias en serie más bajas y mejorar la ganancia de los transistores.
Se ha observado que aplicando este procedimiento se obtenía un producto en el que el material dopado con germanio presentaba una estructura cristalina suficientemente definida para que los bordes laterales de la capa de crecimiento así obtenida estuvieran ligeramente inclinados, y por tanto relativamente alejados de los bordes sustancialmente verticales de la capa de enmascaramiento. Asimismo, este procedimiento puede permitir evitar tener que proteger la capa de enmascaramiento dieléctrico con otra máscara antes de la etapa d), y evitar la etapa de retirar esta máscara después de la etapa d), como se describe en el documento US 2005/0258451.
Además, con el procedimiento descrito anteriormente, el material de crecimiento se puede depositar para formar una capa de crecimiento relativamente gruesa, y en particular más gruesa que la capa de enmascaramiento, y esto sin correr el riesgo de hacer que el procedimiento sea más largo o más complejo. Asimismo, la capa de enmascaramiento puede tener un espesor relativamente pequeño, por ejemplo, entre 0,1 y 100 nm, ventajosamente entre 0,5 y 10 nm, ventajosamente entre 1 y 7 nm, por ejemplo, 5 nm.
Este procedimiento permite así producir un transistor de efecto de campo y de heterounión que comprende una estructura semiconductora en capas superpuestas, estando compuestas las capas semiconductoras esencialmente por materiales III-V, siendo los átomos de la columna V de la tabla periódica átomos de nitrógeno, y los átomos de la columna III de esta tabla se eligen entre galio, aluminio e indio.
El material del sustrato puede ser, por ejemplo, GaN, AlN, SiC, Si, diamante, zafiro u otro.
Al menos uno de x' e y' puede ser diferente de z' o w', respectivamente, es decir, x' tiene un valor diferente de z' y/o y' tiene un valor diferente de w'. En otras palabras, el material de la capa de crecimiento puede ser diferente del material de la capa de barrera.
El material de la capa de canal es diferente del material de la capa amortiguadora, es decir que z tiene un valor diferente de x y/o w tiene un valor diferente de y.
El material de la capa de barrera es diferente del material de la capa de canal, es decir que z' tiene un valor diferente de z y/o w' tiene un valor diferente de w.
Además, los materiales de las capas de barrera y canal se eligen para permitir la fabricación de un transistor HEMT. El espacio del material de la capa de barrera es mayor que el espacio del material de la capa de canal, y la afinidad electrónica del material de la capa de barrera es menor que la del material de la capa de canal, de modo que se forma un gas bidimensional de electrones en la capa de canal. Los materiales de las capas de canal y de barrera se eligen así para provocar una acumulación de electrones en la interfaz entre estas dos capas. El electrodo de rejilla puede entonces formar con esta capa de barrera una unión Schottky.
Los materiales de las capas amortiguadoras, de canal y de barrera pueden estar sin dopar o, alternativamente, doparse.
La estructura puede comprender una o varias capas amortiguadoras, es decir que, de manera en sí conocida, el espesor amortiguador puede ser multicapa. De manera similar, la estructura puede comprender una o más capas de canal, una o más capas de barrera.
Por "dopado con germanio", se entiende que el material epitaxial comprende un número de átomos de germanio por centímetro cúbico mayor o igual a 1018.
Ventajosamente y de manera no limitativa, la capa de enmascaramiento puede eliminarse sobre todo el lugar correspondiente a esta capa, o bien solo sobre una parte de este lugar. Esta etapa de eliminación puede tener lugar después de la etapa d) de crecimiento y antes de la deposición del electrodo de rejilla.
En la etapa c), la abertura en la capa de enmascaramiento se puede formar eliminando material de la capa de enmascaramiento.
Según la invención, esta abertura se alarga de modo que la capa de barrera tenga un espesor reducido o nulo en el lugar de la abertura. En este último caso, se elimina la parte de la capa de barrera correspondiente a este lugar. Ventajosamente y de forma no limitativa, el procedimiento puede comprender una etapa de grabado, previa a la etapa d) de crecimiento epitaxial, para eliminar material en el lugar de la abertura formada en la capa de enmascaramiento, para eliminar la parte de la capa de barrera correspondiente a este lugar.
Esta supresión local de la capa de barrera evita que los electrones que forman la corriente de fuente-drenaje tengan que atravesar la barrera de potencial correspondiente a la capa de barrera, reduciendo así en gran medida la tensión Vds entre el drenaje y la fuente necesaria para hacer circular una corriente de fuente-drenaje, en caso de polarización positiva máxima de la rejilla con respecto a la fuente. Esto disminuye la disipación de calor en el transistor durante su uso y, por lo tanto, aumenta la eficiencia energética de los amplificadores que comprenden dichos transistores. El hecho de no tener que cruzar la capa de barrera también permite elegir una capa de barrera optimizada para proporcionar una corriente de fuga de Schottky inversa relativamente baja y una polarización electrostática relativamente fuerte incluso si el espesor de la capa de barrera es relativamente bajo, por ejemplo del orden de 1-10 nm, por ejemplo, 4 nm. Debido a este pequeño espesor, la transconductancia intrínseca es relativamente alta, por lo que la frecuencia de corte del transistor puede ser relativamente alta. Debido a la fuerte polarización electrostática, la concentración de electrones en la capa de canal es relativamente alta, lo que permite una corriente máxima relativamente alta del transistor por unidad de ancho. Una capa de barrera de este tipo con una barrera de alto potencial y una fuerte polarización electrostática puede estar formada, por ejemplo, por el material de AlN en una capa de canal de GaN, en una capa amortiguadora con una red cristalina cercana al GaN. Ventajosamente, se puede prever alargar esta abertura, por ejemplo, mediante grabado, de modo que la capa de canal tenga un espesor reducido o nulo en el lugar de la abertura. La etapa de grabado se puede llevar a cabo, por ejemplo, para alargar la abertura formada en la etapa c) hasta la capa de canal, por ejemplo, reduciendo el espesor de la capa de canal en este lugar (es decir, la abertura está definida en la capa de canal) o eliminando la parte de la capa de canal correspondiente a este lugar (es decir, la abertura pasa a través de la capa de canal, para alcanzar la capa amortiguadora o el sustrato).
El material epitaxial puede estar dopado únicamente con germanio, o también puede comprender otros átomos que proporcionen dopaje, por ejemplo, átomos de silicio, siendo el número de átomos por centímetro cúbico de todos estos otros dopantes inferior o igual al número de átomos por centésimas cúbicas de germanio. En otras palabras, el germanio representa al menos el 50% en número de los dopantes, ventajosamente al menos el 80%, ventajosamente cerca del 100%.
Ventajosamente y de forma no limitativa, el procedimiento puede incluir una etapa previa de aislamiento para hacer no conductora una zona alrededor del transistor. Así se asegura que, durante el funcionamiento del transistor, los electrones que circulan entre la fuente y el drenaje pasen efectivamente a través de la capa de canal controlada por la tensión de la rejilla. Se podrán implementar procedimientos actuales, por ejemplo, grabado de las capas activas o implantación de iones. Esto es habitual para cualquier transistor de efecto de campo y conocido por los expertos en la materia.
Ventajosamente y de forma no limitativa, en la etapa d) se puede prever implementar una técnica de epitaxia en fase vapor metalorgánica o MOVPE (del inglés “metalorganic vapor phase epitaxy”), o incluso MOCVD (del inglés “metalorganic chemical vapor deposition"). Esta técnica puede ser relativamente ventajosa en el sentido de que el procedimiento puede ser relativamente fácil de industrializar.
Por supuesto, la invención no se limita a la elección de una técnica de epitaxia particular para esta etapa d). Por ejemplo, se puede prever implementar una técnica de epitaxia de haces moleculares o MBE (del inglés “Molecular Beam Epitaxy”), o cualquier otra técnica que permita incrementar un material III-V por epitaxia, siendo los átomos de la columna V de la tabla periódica átomos de nitrógeno, y seleccionándose los átomos de la columna III de esta tabla entre galio, aluminio e indio.
Ventajosamente y de forma no limitativa, durante la etapa e), se depositan varias capas de metal, por ejemplo: - una capa de unión, por ejemplo, de titanio, depositada sobre el material epitaxial,
- una capa de barrera, por ejemplo, platino, depositada sobre la capa de unión, y
- una capa conductora, por ejemplo, oro, depositada sobre la capa de barrera.
Alternativamente, el electrodo de contacto se puede formar a partir de una sola capa, por ejemplo, de tungsteno. Ventajosamente y de forma no limitativa, la etapa e) de deposición del electrodo de contacto se puede realizar sin recocer la aleación.
Este electrodo de contacto puede comprender un electrodo de fuente.
Durante esta etapa, también se puede prever depositar un electrodo de drenaje.
También se proporciona un transistor de efecto de campo y de heterounión según la reivindicación 7, que comprende una estructura semiconductora en capas superpuestas, que comprende en el orden de apilamiento sobre un sustrato:
- una capa amortiguadora compuesta por un material semiconductor de cristal hexagonal Ga(1-x-y)Al(x)In(y)N, donde x e y están entre 0 inclusive y 1 inclusive, siendo la suma x+y menor o igual a 1,
- una capa de canal, estando compuesta esta capa de canal de un material de cristal hexagonal Ga(1-z-w)Al(z)In(w)N, donde z y w están entre 0 inclusive y 1 inclusive, siendo la suma z+w menor o igual a 1, siendo z diferente de x y/o w diferente de y,
- una capa de barrera, estando compuesta esta capa de barrera por un material de cristal hexagonal Ga(1-zw')Al(z)In(w)N, donde z' y w' están entre 0 inclusive y 1 inclusive, siendo la suma z'+w' menor o igual a 1, siendo z' diferente de z y/o w' diferente de w,
- una capa de material de crecimiento (conocida como capa epitaxial) depositada por epitaxia a alta temperatura en una zona de crecimiento correspondiente al lugar de una abertura formada en una capa de enmascaramiento dieléctrico, estando compuesto este material de crecimiento de Ga(1-x'-y)Al(x')In(y)N dopado con germanio y con cristal hexagonal, donde x' e y' están entre 0 inclusive y 1 inclusive, siendo la suma x'+y' menor o igual a 1, teniendo este material epitaxial una estructura cristalina suficientemente definida para que sus bordes laterales tengan una inclinación con respecto a la vertical entre 5° y 60° a la altura de la capa de enmascaramiento y más allá de la misma,
- un electrodo de contacto, fuente o drenaje, sobre la capa de material de crecimiento y un electrodo de rejilla en un lugar fuera de la zona de crecimiento.
Este transistor HEMT puede tener bordes de capa de material de crecimiento relativamente agudos. Según la invención, estos bordes tienen una inclinación con respecto a la vertical comprendida entre 5° y 60°, típicamente en torno a los 45°.
Se propone además un circuito integrado que comprende un transistor como se describe anteriormente.
Este circuito puede ser un circuito integrado monolítico por microondas (MMIC), u otro.
En la presente solicitud, el término "sobre" significa tanto "directamente sobre" como "indirectamente sobre", es decir que una capa depositada sobre otra puede estar en contacto con esta otra capa, o bien separada de esta otra capa por una o más capas intermedias.
La invención se comprenderá mejor con referencia a las figuras, que ilustran modos de realización dados a título de ejemplo y no limitativo.
Las figuras 1 a 5 son vistas en sección y muy esquemáticas de un ejemplo de transistor en fase de fabricación, según un ejemplo de procedimiento según un modo de realización de la invención.
La figura 6 es una vista en sección, y muy esquemática, de un ejemplo de transistor según un modo de realización de la invención.
Según la invención, los bordes laterales del material epitaxial dopado con germanio tienen una inclinación con respecto a la vertical de entre 5° y 60° a la altura de la capa de enmascaramiento y más allá de la misma, aunque esto no se muestra en las figuras 3 a 5.
Se utilizarán referencias idénticas de una figura a otra para designar elementos idénticos o similares.
Con referencia a la figura 1, se prevé una superposición, sobre un sustrato 1, por ejemplo compuesto de silicio, de capas semiconductoras de cristal hexagonal, compuestas de materiales III-V, siendo los átomos de la columna V de la tabla periódica átomos de nitrógeno, y eligiéndose los átomos de la columna III de esta tabla entre galio, aluminio e indio.
Esta superposición comprende:
- una capa amortiguadora 2, por ejemplo, compuesta de Ga0.9Al0.1N sin dopar,
- una capa de canal 3, por ejemplo, compuesta de GaN sin dopar,
- una capa de barrera 4, por ejemplo, compuesta de AlN sin dopar,
- una capa de enmascaramiento dieléctrico 5, por ejemplo, compuesta de SiN.
En la figura 1, una etapa de grabado, realizada de manera en sí conocida y que implica una capa de enmascaramiento adicional, no representada porque se retira después del grabado, ha dado lugar a la formación de aberturas en la capa de enmascaramiento 5, de modo que queda simplemente un parte central de esta capa 5. Con referencia a la figura 2, una etapa de grabado, realizada de manera en sí conocida, conduce a la eliminación de material al nivel de las aberturas formadas en la capa de enmascaramiento 5, para eliminar la parte de la capa de barrera 4 correspondiente a estos lugares. Así, solo se conserva la parte de la capa de barrera 4 correspondiente al lugar de la parte central de la capa 5. Las aberturas así definidas ahora se extienden en espesor hasta la capa de canal 3.
Con referencia a la figura 3, el material de crecimiento 6, 6' dopado con germanio se incrementa mediante una técnica MOVPE en los lugares correspondientes a las aberturas de la capa de enmascaramiento 5. El material de crecimiento es de cristal hexagonal, compuesto de GaN N+ dopado con germanio.
La elección del germanio permite obtener interfaces entre las partes 6, 6' y 5 relativamente claras.
Esta etapa se lleva a cabo a alta temperatura para obtener un transporte de masa sustancial. Los gérmenes pueden, por ejemplo, ser capaces de migrar distancias del orden de 10 gm. En la medida en que la distancia entre los lugares de drenaje y de fuente sea generalmente inferior a un gm, se entenderá que la selectividad está asegurada. El material de los gérmenes que podría haberse formado sobre la capa 5 es así transportado por difusión en la superficie de la capa 5 hacia las capas 6 y 6', donde la incorporación es termodinámicamente más favorable. Este proceso a alta temperatura permite limitar y ventajosamente, prohibir la formación de gérmenes en la superficie de la capa 5.
Dado que el material de crecimiento está dopado con germanio, las tensiones mecánicas son menores que con un material dopado con Si, y no hay accidentes morfológicos susceptibles de ocurrir en el caso de un dopado con silicio. El espesor de las capas de crecimiento 6, 6' es relativamente uniforme en toda la placa. Los bordes de las zonas 6, 6' son relativamente afilados. La reproducibilidad también es satisfactoria.
El alto dopaje de estas zonas de epitaxia localizada 6, 6' es ventajoso porque permite evitar que la aleación tenga que conseguir un buen contacto óhmico con una baja resistencia de contacto con los electrodos, por lo que la mejora y el mejor control de la morfología hace posible reducir aún más las dimensiones.
Para ello, se pueden implementar las siguientes condiciones para la etapa de epitaxia localizada:
- gas portador: H2, y/o N2 y/u otro gas inerte,
- temperatura entre 700 y 1150 °C, ventajosamente entre 1000° y 1150 °C,
- reactivos: trimetilgalio (y/u otros Ga organometálicos) y NH3 (y/u otras moléculas que suministran N, tales como hidrazina, aminas, etc.),
- Gas dopante: GeH4 (y/o compuestos orgánicos de germanio o haluros de germanio).
Las proporciones de reactivos y dopantes se eligen de modo que se obtenga un material que tenga 1018 átomos de germanio por centímetro cúbico, o más, por ejemplo, 1020 o 1021 átomos de germanio por centímetro cúbico.
A continuación, de manera conocida en sí, los contactos 15, 16 se depositan sobre estas capas de material de crecimiento 6, 6'. Más específicamente, cada contacto 15, 16 comprende:
- una capa de unión 7, 10, por ejemplo, una capa de titanio, depositada sobre el material epitaxial,
- una capa de barrera 8, 11, por ejemplo, una capa de platino, depositada sobre la correspondiente capa de unión 7, 10, y
- una capa conductora 9, 12, por ejemplo, una capa de oro, depositada sobre la correspondiente capa de barrera 8, 11.
Se puede observar que esta deposición de los contactos de fuente 15 y de drenaje 16 se realiza sin recocido.
A continuación, con referencia a la figura 5, se graba parte de la capa de enmascaramiento 5, de modo que solo quedan dos porciones 5A, 5B de esta capa de enmascaramiento de SiN, y en la nueva abertura así definida, se deposita un contacto de rejilla metálica 13.
Alternativamente, por supuesto, podría preverse eliminar toda la capa de enmascaramiento 5 antes de depositar el contacto de rejilla.
Otra vez alternativamente, también es posible dejar toda o parte de la capa de enmascaramiento 5 de SiN en su lugar, y colocar el electrodo de rejilla encima de la misma.
De manera en sí conocida, este contacto de rejilla también puede realizarse en varias capas (de unión, barrera, conductora) no representadas. Por ejemplo, podría proporcionarse una capa de unión de níquel y una capa conductora de oro.
El transistor así obtenido puede tener partes dopadas con Germanio 6, 6', de calidad relativamente buena.
Los materiales de las capas de canal 2 y de barrera 3 se eligen de modo que formen un gas bidimensional de electrones, representado en la figura 5 por la zona referenciada 14. El dopaje con germanio de las capas 6, 6' permite obtener una unión entre las capas 6, 3, 4 y 6', 3, 4 relativamente nítida, lo que contribuye a mejorar las prestaciones del transistor.
Este transistor puede hacer posible la realización de un circuito MMIC de mayor rendimiento.
Con referencia a la figura 6, el transistor HEMT representado se obtuvo realizando un grabado del material correspondiente en los lugares definidos por la capa de enmascaramiento dieléctrico correspondiente a la referencia 5 en las figuras 1 a 4 en condiciones tales que la abertura bien definida se extiende hasta la capa amortiguadora 2. En otras palabras, se atraviesa la capa de canal 3.
A continuación, el material de crecimiento epitaxial se deposita a alta temperatura.
Como se ha mostrado expresamente en esta figura, las capas de crecimiento 6, 6' así obtenidas tienen paredes 61 ligeramente oblicuas retranqueadas con respecto a la capa de enmascaramiento.
Las capas 6, 6' pueden tener un espesor tal que se extiendan en altura más allá de la capa de enmascaramiento, y esto sin correr el riesgo de cubrir esta capa.
Así, se podrá optar por depositar, al comienzo del procedimiento, una capa de enmascaramiento relativamente fina.

Claims (8)

REIVINDICACIONES
1. Procedimiento de fabricación de un transistor de efecto de campo y de heterounión que comprende una estructura semiconductora formada por capas superpuestas, que comprende:
a) proporcionar sobre una capa de sustrato (1):
una capa amortiguadora (2) compuesta por un material semiconductor que tiene una estructura cristalina hexagonal Ga(1-x-y)Al(x)In(y)N, donde x e y están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma x+y menor o igual a 1;
una capa de canal (3) sobre la capa amortiguadora, estando compuesta esta capa de canal por un material que tiene una estructura cristalina hexagonal Ga(1-z-w)Al(z)In(w)N, donde z y w están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma z+w menor o igual a 1, siendo al menos uno de z y w diferente de x o y, respectivamente; una capa de barrera (4) sobre esta capa de canal, estando compuesta esta capa de barrera por un material que tiene una estructura cristalina hexagonal Ga(1-z'-w')Al(z')n(w')N, donde z' y w' están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma z'+w' menor o igual a 1, siendo al menos uno de z' y w' diferente de z o w, respectivamente;
b) depositar una capa de enmascaramiento dieléctrico (5) sobre la capa de barrera;
c) formar una abertura en la capa de enmascaramiento dieléctrico y extender esta abertura de modo que la capa de barrera tenga un espesor reducido o nulo en el lugar de la abertura;
d) incrementar por epitaxia un material semiconductor (6, 6') que tiene una estructura cristalina hexagonal Ga(1-xy)Al(x')In(y)N, dopado con germanio, donde x' e y' están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma x'+y' menor o igual a 1, a una temperatura suficientemente alta, comprendida entre 700 °C y 1200 °C, de modo que el material para formar el material semiconductor de cristal hexagonal Ga(1-x'-y')Al(x')In(y')N dopado con germanio pueda migrar a una región de crecimiento definida por la abertura en la capa de enmascaramiento por transporte de masa de manera que dicha etapa d) sea selectiva y el material semiconductor de cristal hexagonal (6, 6') Ga(1-x'-y')Al(x')In(y')N dopado con germanio tenga una estructura cristalina suficientemente definida para que sus bordes laterales tengan una inclinación con respecto a la vertical de entre 5° y 60° a la altura de la capa de enmascaramiento y más allá de la misma;
e) depositar un electrodo de contacto de fuente o drenaje (15, 16) sobre el material así depositado por epitaxia en la etapa d); y
f) depositar un electrodo de rejilla (13) en un lugar fuera de la zona de crecimiento.
2. Procedimiento según la reivindicación 1, en el que,
en la etapa d) se emplea una técnica de epitaxia en fase de vapor metalorgánico.
3. Procedimiento según la reivindicación 1, en el que,
en la etapa d) se emplea una técnica de epitaxia por haz molecular.
4. Procedimiento según cualquiera de las reivindicaciones 1 a 3, en el que
el material depositado por epitaxia en la etapa d) es GaN dopado con germanio.
5. Procedimiento según cualquiera de las reivindicaciones 1 a 4, en el que,
la etapa e) de depósito del electrodo de contacto se realiza sin recocido de aleación.
6. Procedimiento según cualquiera de las reivindicaciones 1 a 5, en el que la etapa d) se realiza a una temperatura estrictamente superior a 960 °C e inferior o igual a 1150 °C.
7. Transistor de efecto de campo y de heterounión que comprende una estructura semiconductora formada por capas superpuestas, que comprende en orden de apilamiento sobre una capa de sustrato (1):
- una capa amortiguadora (2) compuesta por un material que tiene una estructura cristalina hexagonal Ga(1-xy)Al(x)In(y)N, donde x e y están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma x+y menor o igual a 1; - una capa de canal (3) sobre la capa amortiguadora, estando compuesta esta capa de canal por un material que tiene una estructura cristalina hexagonal Ga(1-z-w)Al(z)In(w)N, donde z y w están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma z+w menor o igual a 1, siendo al menos uno de z y w diferente de x o y, respectivamente; y - una capa de barrera (4) sobre esta capa de canal, estando compuesta esta capa de barrera por un material que tiene una estructura cristalina hexagonal Gaq-z'-w^Al^In^N, donde z' y w' están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma z'+w' menor o igual a 1, siendo al menos uno de z' y w' diferente de z o w, respectivamente;
- una capa de material epitaxial (6, 6'), situada en una abertura en una capa de enmascaramiento dieléctrico (5) y en la capa de barrera sobre una parte o todo el espesor de la misma, teniendo dicho material epitaxial una estructura cristalina hexagonal y estando compuesto de Ga(1-x-y)Al(x')In(y)N dopado con germanio, donde x' e y' están comprendidos entre 0 inclusive y 1 inclusive, siendo la suma x'+y' menor o igual a 1, teniendo este material epitaxial una estructura cristalina suficientemente definida para que sus bordes laterales tengan una inclinación relativa a la vertical de entre 5° y 60° a la altura de la capa de enmascaramiento y más allá de la misma,
- un electrodo de contacto (15, 16) sobre la capa de material de crecimiento y un electrodo de rejilla (13) en un lugar fuera de la zona de crecimiento.
8. Circuito integrado monolítico por microondas que comprende un transistor según la reivindicación 7.
ES15717017T 2014-03-14 2015-03-10 Transistor con efecto de campo y una heterounión Active ES2927683T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1452132A FR3018629B1 (fr) 2014-03-14 2014-03-14 Structure semiconductrice formant transistor hemt
PCT/FR2015/050600 WO2015136218A1 (fr) 2014-03-14 2015-03-10 Transistor a effet de champ et a heterojonction.

Publications (1)

Publication Number Publication Date
ES2927683T3 true ES2927683T3 (es) 2022-11-10

Family

ID=51014442

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15717017T Active ES2927683T3 (es) 2014-03-14 2015-03-10 Transistor con efecto de campo y una heterounión

Country Status (10)

Country Link
US (1) US10340376B2 (es)
EP (1) EP3117465B1 (es)
JP (1) JP6933466B2 (es)
KR (1) KR102329663B1 (es)
ES (1) ES2927683T3 (es)
FR (1) FR3018629B1 (es)
PL (1) PL3117465T3 (es)
RU (1) RU2686575C2 (es)
TW (1) TWI675480B (es)
WO (1) WO2015136218A1 (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6627408B2 (ja) * 2015-10-21 2020-01-08 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US10388753B1 (en) * 2017-03-31 2019-08-20 National Technology & Engineering Solutions Of Sandia, Llc Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
JP7099255B2 (ja) * 2018-11-01 2022-07-12 富士通株式会社 化合物半導体装置、高周波増幅器及び電源装置
US10964803B2 (en) * 2018-11-19 2021-03-30 Texas Instruments Incorporated Gallium nitride transistor with a doped region
JP2021144993A (ja) 2020-03-10 2021-09-24 富士通株式会社 半導体装置
US11978790B2 (en) * 2020-12-01 2024-05-07 Texas Instruments Incorporated Normally-on gallium nitride based transistor with p-type gate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742399B2 (ja) * 1999-03-12 2011-08-10 住友化学株式会社 ３−５族化合物半導体の製造方法
JP2001135575A (ja) * 1999-03-12 2001-05-18 Sumitomo Chem Co Ltd ３−５族化合物半導体
JP3518455B2 (ja) * 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP3430206B2 (ja) * 2000-06-16 2003-07-28 学校法人 名城大学 半導体素子の製造方法及び半導体素子
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP2006013006A (ja) * 2004-06-23 2006-01-12 Shin Etsu Handotai Co Ltd 半導体複合基板及びそれを用いた化合物半導体素子
JP2008085215A (ja) * 2006-09-28 2008-04-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008124262A (ja) * 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
US8017933B2 (en) * 2008-06-30 2011-09-13 Intel Corporation Compositionally-graded quantum-well channels for semiconductor devices
KR101666910B1 (ko) * 2009-04-08 2016-10-17 이피션트 파워 컨버젼 코퍼레이션 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
JP5881383B2 (ja) * 2011-11-17 2016-03-09 株式会社豊田中央研究所 半導体装置とその製造方法
US10164038B2 (en) * 2013-01-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implanting dopants into a group III-nitride structure and device formed
RU136238U1 (ru) * 2013-07-04 2013-12-27 Открытое акционерное общество "Научно-производственное предприятие "Пульсар" Гетероструктурный модулировано-легированный полевой транзистор
US9159822B2 (en) * 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts

Also Published As

Publication number Publication date
TWI675480B (zh) 2019-10-21
WO2015136218A1 (fr) 2015-09-17
EP3117465A1 (fr) 2017-01-18
JP6933466B2 (ja) 2021-09-08
US10340376B2 (en) 2019-07-02
US20170092751A1 (en) 2017-03-30
RU2686575C2 (ru) 2019-04-29
EP3117465B1 (fr) 2022-07-20
RU2016140219A3 (es) 2018-10-31
FR3018629B1 (fr) 2022-10-28
KR20160132108A (ko) 2016-11-16
FR3018629A1 (fr) 2015-09-18
RU2016140219A (ru) 2018-04-17
TW201539742A (zh) 2015-10-16
PL3117465T3 (pl) 2022-11-28
KR102329663B1 (ko) 2021-11-22
JP2017514316A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
ES2927683T3 (es) Transistor con efecto de campo y una heterounión
US20210028016A1 (en) Semiconductor structure having sets of iii-v compound layers and method of forming
CN111816702A (zh) 一种空穴沟道半导体晶体管、制造方法及其应用
WO2012063329A1 (ja) 半導体装置、および半導体装置の製造方法
US20220344500A1 (en) Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2011181934A (ja) デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法
KR101946454B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조 방법
KR20140013247A (ko) 질화물계 반도체 소자 및 그의 제조 방법
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN104465746B (zh) 一种hemt器件及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
US20200395447A1 (en) Semiconductor Device and Method for Fabricating a Wafer
JP5991000B2 (ja) 半導体装置およびその製造方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2008159842A (ja) 半導体装置及びその製造方法
US11342451B2 (en) Semiconductor device and method of fabricating a semiconductor device
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2019192795A (ja) 高電子移動度トランジスタ
JP7100241B2 (ja) 化合物半導体装置及びその製造方法
JP2017034019A (ja) 電界効果トランジスタおよびその製造方法
KR20150065068A (ko) 고전자 이동도 트랜지스터 및 이를 포함하는 전자 장치
JP2023009745A (ja) 半導体装置、半導体装置の製造方法及び電子装置