JP3430206B2 - 半導体素子の製造方法及び半導体素子 - Google Patents

半導体素子の製造方法及び半導体素子

Info

Publication number
JP3430206B2
JP3430206B2 JP2000181229A JP2000181229A JP3430206B2 JP 3430206 B2 JP3430206 B2 JP 3430206B2 JP 2000181229 A JP2000181229 A JP 2000181229A JP 2000181229 A JP2000181229 A JP 2000181229A JP 3430206 B2 JP3430206 B2 JP 3430206B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
manufacturing
group
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000181229A
Other languages
English (en)
Other versions
JP2001358075A (ja
Inventor
州吾 新田
洋平 湯川
正芳 小嵜
栄雄 山口
浩 天野
勇 赤▲崎▼
Original Assignee
学校法人 名城大学
日本学術振興会
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人 名城大学, 日本学術振興会 filed Critical 学校法人 名城大学
Priority to JP2000181229A priority Critical patent/JP3430206B2/ja
Publication of JP2001358075A publication Critical patent/JP2001358075A/ja
Application granted granted Critical
Publication of JP3430206B2 publication Critical patent/JP3430206B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法及び半導体素子に関し、さらに詳しくは面内方向に
異なる導電型の複数の半導体領域を具える、半導体素子
の製造方法及びその半導体素子に関する。
【０００２】
【従来の技術】III族窒化物半導体はＩｎＮの１．９ｅ
ＶからＡｌＮの６．２ｅＶ まで広い範囲での直接遷移
型バンドギャップを有することから、可視から紫外領域
での発光・受光素子の材料として期待されている。これ
までにIII族窒化物半導体を用いてなる青、緑、紫色の
発光ダイオードが実用化されるとともに、多くのグルー
プから次世代ＤＶＤ用ピックアップとして有望な、紫色
レーザダイオードの室温連続発振の報告が成されてい
る。
【０００３】また、III族窒化物半導体は、可視光に反
応しない紫外線検出器等の受光素子への応用という点に
おいても期待を集めている。さらに上記窒化物半導体
は、ＳｉＣやダイヤモンド同様にワイドギャップ半導体
であることから、高耐圧、高周波、高温動作の電子デバ
イス、パワーデバイスとしてもきわめて重要である。
【０００４】従来、電子デバイスの殆どはＳｉ系もしく
はＧａＡｓ系のスイッチングデバイスが用いられてい
る。しかし特にＳｉ系のデバイスでは，その集積度やオ
ン抵抗などの特性はその眼界に近づいている。またＳｉ
を用いたデバイスはその使用温度の上限が１２５℃であ
るとされており、ＧａＡｓ系でも２００℃以上ではスイ
ッチング速度などの特性が著しく低下する。そこで更な
る高温、ハイパワー、高速動作、高集積密度などを実現
する次世代高性能電子デバイスの材料として、ワイドギ
ャップ半導体のひとつであるＧａＮ系III族窒化物半導
体が注目されている。
【０００５】一般に半導体素子の作製にはｎ型及びp型
の伝導性制御が不可欠である。III族窒化物半導体の結
晶成長には、主として有機金属化合物気相成長（ＭＯＶ
ＰＥ）法が用いられている。この場合においては、母体
結晶の気相成長中にドナーもしくはアクセプタ不純物を
同時供給し、これによって上記ｎ型及びｐ型の伝導性制
御を実施している。そして、この方法によって作製した
多層構造を用いることにより、発光ダイオード、レーザ
ダイオード、ＭＥＳＦＥＴ、ＨＥＭＴ（またはＭＯＤＦ
ＥＴ）、ＨＢＴ等が作製されている。
【０００６】
【発明が解決しようとする課題】例えば、上記方法によ
って作製した多層構造を用いてＨＥＭＴを作製する場
合、ソース及びドレイン電極を非常に抵抗の高いＡｌＧ
ａＮ層上に形成することになる。このため、接触コンタ
クト特性が悪く周波数特性に悪影響を与える場合があ
る。また、素子の集積化を図るためには、面内方向に伝
導性の異なる部分（半導体領域）を形成することが不可
欠である。
【０００７】Ｓｉ系半導体においては、結晶成長後にイ
オン注入による局所的不純物ドーピングを行うことによ
り三次元的な伝導性制御が可能である。しかしながら、
III族窒化物半導体は結晶硬度が非常に高いために結晶
成長後のイオン注入は不可能であり、既存の技術では成
長方向に垂直な、いわゆる面内方向の局所的な伝導性制
御を行うことは極めて困難である。
【０００８】本発明は、面内方向において、相異なる導
電型のIII族窒化物半導体からなる、複数の半導体領域
を具える半導体素子を製造するための方法及びその半導
体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成すべく、
第１の発明は、基板上に、少なくともＡｌを含むIII族
窒化物半導体からなる第１の半導体層を形成する工程
と、前記第１の半導体層上に、前記少なくともＡｌを含
むIII族窒化物半導体とは異なる導電型の、Ａｌを除くI
II族窒化物半導体からなる第２の半導体層を形成する工
程と、前記第１の半導体層及び前記第２の半導体層を部
分的に除去し、前記第１の半導体層及び前記第２の半導
体層に前記第２の半導体層を貫通してなる開口部を形成
する工程と、前記第２の半導体層を所定の温度に加熱す
ることによりマストランスポートを生じさせ、前記開口
部を埋設する工程と、を含み、これによって前記基板の
面内方向に、相異なる導電型の、前記少なくともＡｌを
含むIII族窒化物半導体からなる領域と、前記Ａｌを除
くIII族窒化物半導体からなる領域とを形成することを
特徴とする、半導体素子の製造方法に関する。
【００１０】また、第２の発明は、基板上に、少なくと
もＡｌを含むIII族窒化物半導体からなる第１の半導体
層を形成する工程と、前記第１の半導体層上に、Ａｌを
除くIII族窒化物半導体からなる第２の半導体層を形成
する工程と、前記第１の半導体層及び前記第２の半導体
層を部分的に除去し、前記第１の半導体層及び前記第２
の半導体層に前記第２の半導体層を貫通してなる開口部
を形成する工程と、前記第２の半導体層を所定の温度に
加熱することによりマストランスポートを生じさせ、前
記開口部を埋設する工程と、前記第２の半導体層の加熱
中において、前記第２の半導体層に対してドーパントを
供給し、前記第２の半導体層を前記第１の半導体層と異
なる導電型に形成する工程と、を含み、これによって前
記基板の面内方向に、互いに異なる導電型の、前記少な
くともＡｌを含むIII族窒化物半導体からなる領域と、
前記Ａｌを除くIII族窒化物半導体からなる領域とを形
成することを特徴とする、半導体素子の製造方法に関す
る。
【００１１】換言すれば、第１の発明は、面内方向に形
成すべき、相異なる導電型の半導体領域を構成する各半
導体を層状に積層させた後、一方の導電型の半導体領域
を形成すべき部分に開口部を形成する。そして、前記一
方の導電型の半導体領域を構成する半導体からなる半導
体層を加熱し、前記開口部内にマストランスポートさせ
ることによって、本発明の目的とする半導体素子を作製
するものである。
【００１２】また、第２の発明は、面内方向に形成すべ
き、相異なる導電型の半導体領域を構成する母材となる
べき各半導体を層状に積層させた後、一方の導電型の半
導体領域を形成すべき部分に開口部を形成する。そし
て、前記一方の導電型の半導体領域の母材となるべき半
導体から構成される半導体層を加熱するとともに、この
半導体層にドーパントを供給する。そして、前記開口部
内へのマストランスポートと同時に前記一方の導電型の
半導体を形成し、本発明の目的とする半導体素子を作製
するものである。
【００１３】すなわち、第１の発明は、半導体を層状に
積層させる段階において、各半導体層の導電型を相異な
るように形成するのに対して、第２の発明は、マストラ
ンスポートの段階において、各半導体層の導電型を相異
なるようにしている。
【００１４】このように本発明の製造方法によれば、結
晶硬度が非常に高く、イオン注入が困難なIII族窒化物
半導体を用いた場合においても、上記マストランスポー
トを用いることにより、面内方向に、導電型の相異なる
III族窒化物半導体から構成された複数の半導体領域を
具える半導体素子を提供することができる。
【００１５】なお、本発明においては、マストランスポ
ートに寄与しない第１の半導体層は、Ａｌを含むIII族
窒化物半導体から構成されていることが必要であり、マ
ストランスポートする第２の半導体層は、Ａｌを除くII
I族窒化物半導体から構成されていることが必要であ
る。Ａｌを含むIII族窒化物半導体は熱力学的に極めて
安定である。したがって、マストランスポートに寄与し
ない第１の半導体層をこのようなIII族窒化物半導体か
ら構成することにより、第２の半導体層のみをマストラ
ンスポートさせることができる。また、ここでいうIII
族窒化物半導体とは、一般式ＢＸＡｌＹＩｎＺＧａＮ１
−Ｘ−Ｙ−Ｚ（０≦Ｘ、Ｙ、Ｘ≦１）で表されるものを
いう。
【００１６】
【発明の実施の形態】以下、本発明を発明の実施の形態
に基づいて詳細に説明する。なお、以下においては、本
発明の方法を用いて、ＨＥＭＴを製造する場合について
説明する。図１〜８は、本発明の方法を用いてＨＥＭＴ
を製造する場合の工程を示す断面図である。最初に、
（０００１）サファイア基板１を反応管内サセプタにセ
ットした後、必要に応じて約１０００℃まで加熱し、水
素気流中、数分間保持することにより、基板表面の洗浄
を行う。
【００１７】次いで、基板を５００℃まで冷却した後、
図１に示すように、サファイア基板１上にＡｌＮからな
る緩衝層２を、例えば数十ｎｍの厚さに形成する。次い
で、サファイア基板１を約１０００℃まで加熱して、ア
ンドープ高抵抗ＧａＮからなる下地層３、ｎ−ＡｌＧａ
Ｎからなる第１の半導体層４、及びｎ＋−ＧａＮからな
る第２の半導体層５を、それぞれ３μｍ、０．５μｍ、
１μｍの厚さに順次形成する。なお、第２の半導体層５
の形成は、例えば、ＳｉＨ４などのドーパントを供給し
ながら行う。
【００１８】次いで、上記アセンブリを反応炉より取り
出しフォトリソグラフィを施すことによって、図２に示
すように、レジストパターン６を形成する。次いで、図
３に示すように、Ｔｉ膜７及びＮｉ膜８をそれぞれ厚さ
１０ｎｍ、２００ｎｍに形成し、その後、レジストパタ
ーン６を除去し、リフトオフによって、図４に示すよう
なＮｉＴｉマスク９を形成する。
【００１９】次いで、図５に示すように、ＮｉＴｉマス
ク９を介して第１の半導体層４及び第２の半導体層５、
並びに下地層３に反応性イオンエッチングを施し、幅２
μｍ、深さ２μｍの開口部１０を形成する。次いで、図
６に示すように、ＮｉＴｉマスク９を除去する。なお、
反応性イオンエッチングの代わりに、ＫＯＨやリン酸な
どの共塩基及び強アルカリ溶液などによる湿式のエッチ
ングを用いることもできる。
【００２０】なお、反応性イオンエッチングを用いる代
わりに、第１の半導体層４及び第２の半導体層５、並び
に下地層３を形成する際において、所定のマスクを開口
部を形成すべき部分に予め配置し、このマスクを介して
前記各層を形成することによっても、上記のような開口
部を形成することができる。
【００２１】次いで、このようにして作製したアセンブ
リを再び反応炉中に入れ、第２の半導体層５を含めたア
センブリ全体を、６００〜１３００℃、好ましくは、９
００〜１１５０℃に加熱する。そして、前記アセンブリ
を例えば、約１０００℃に加熱する場合は、この温度で
約７分間保持する。
【００２２】この場合においては、各半導体層中の窒素
解離による窒素不足を補うべく、好ましくは、Ｖ族源と
してのアンモニアなどを窒素キャリアガスなどによっ
て、加熱雰囲気中に供給する。なお、アンモニアの供給
は、好ましくはアセンブリに対する加熱開始から加熱終
了の降温時まで連続して行う。また、キャリアガスは、
窒素ガス単独に限らず、水素ガス、窒素ガス、不活性ガ
スの少なくとも一種からなるガスを使用することができ
る。
【００２３】図７に示すように、このような加熱によっ
て第２の半導体層５は、開口部１０内にマストランスポ
ートされる。図７においては、第２の半導体層５を構成
するｎ＋―ＧａＮが、開口部１０内に総てマストランス
ポートされるため、図８に示すように、第１の半導体層
４上における開口部１０の近傍の第２の半導体層５は総
て消失する。次いで、図８に示すように、第２の半導体
層５が消失することによって露出した、第１の半導体層
４から構成される第１の半導体領域１４上に、ＥＢ蒸着
とリフトオフとを併用することによって、Ｔｉ／Ｐｄ／
Ａｕゲート電極１１を形成する。
【００２４】次いで、第２の半導体層５を構成するｎ＋
−ＧａＮが開口部１０にマストランスポートすることに
よって形成された第２の半導体領域１５上に、前記同様
にしてＮｉ／ＡｕＳｉ／Ａｇ／Ａｕからなるソース電極
１２及びドレイン電極１３を形成する。これによって、
最終的なＨＥＭＴを得ることができる。
【００２５】このようにして作製したＨＥＭＴの絶縁破
壊特性を調べたところ、従来に比べて数倍に向上してい
ることが判明した。また、高周波特性においても１００
ＧＨｚを超える優れた特性を有することが判明した。こ
れは、図８に示すように、ｎ ＋―ＧａＮからなる第２の
半導体領域１５と、この上に形成したソース電極１２及
びドレイン電極１３とのオーミックコンタクトが良好で
あるため、ソース及びドレインとチャネル１６との電流
の授受が改善したためである。
【００２６】なお、上記においては、第２の半導体層５
を形成する際にＳｉＨ４などのドーパントを供給して、
第１の半導体層４と異なる導電型に形成している。しか
しながら、第２の半導体層５の加熱処理時にドーパント
を供給して、異なる導電型への形成と、マストランスポ
ートとを同時に行うこともできる。
【００２７】本発明の製造方法によれば、上記ＨＥＭＴ
の他に、図９に示すような、面内方向において、それぞ
れｎ＋−ＡｌＧａＮ及びｐ−ＧａＮからなる複数のIII
族窒化物半導体領域を具え、これらの領域上にゲート電
極１１、ソース電極１２、及びドレイン電極１３を設け
てなるＨＢＴを作製することもできる。
【００２８】また、図１０に示すような、面内方向にお
いて、それぞれｐ−ＡｌＧａＮ及びｎ＋−ＧａＮからな
る複数のIII族窒化物半導体領域を具え、これらの領域
上にゲート電極１１、ソース電極１２、及びドレイン電
極１３を設けてなるＨＢＴを作製することもできる。
【００２９】同様に、図１１に示すように、面内方向に
おいて、ｎ−ＡｌＧａＮ及びｐ―ＧａＮからなる複数の
III族窒化物半導体領域を具え、これらの領域上に所定
の電極２１を設けてなるサイリスタを作製することもで
きる。
【００３０】さらには、図１２に示すように、第１の半
導体層及び第２の半導体層を交互に積層させた周期多層
構造を形成することにより、マルチチャネル型のＨＥＭ
Ｔを作製することもできる。
【００３１】以上、発明の実施の形態に則して本発明を
説明してきたが、本発明の内容は上記に限定されるもの
ではなく、本発明の範疇を逸脱しない限りにおいて、あ
らゆる変形や変更が可能である。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
面内方向において、相異なる導電型のIII族窒化物半導
体からなる、複数の半導体領域を具える半導体素子を提
供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の製造方法における最初
の工程を示す断面図である。
【図２】 図１に示す工程の後の工程を示す断面図であ
る。
【図３】 図２に示す工程の後の工程を示す断面図であ
る。
【図４】 図３に示す工程の後の工程を示す断面図であ
る。
【図５】 図４に示す工程の後の工程を示す断面図であ
る。
【図６】 図５に示す工程の後の工程を示す断面図であ
る。
【図７】 図６に示す工程の後の工程を示す断面図であ
る。
【図８】 図７に示す工程の後の工程を示す断面図であ
る。
【図９】 本発明の半導体素子の製造方法により作製し
たＨＢＴを示す断面図である。
【図１０】 本発明の半導体素子の製造方法により作製
したＨＢＴを示す断面図である。
【図１１】 本発明の半導体素子の製造方法により作製
したサイリスタを示す断面図である。
【図１２】 本発明の半導体素子の製造方法により作製
したマルチチャネル型のＨＥＭＴを示す断面図である。
【符号の説明】
１ サファイア基板 ２ 緩衝層 ３ 下地層 ４ 第１の半導体層 ５ 第２の半導体層 ６ レジストパターン ７ Ｔｉ膜 ８ Ｎｉ膜 ９ ＮｉＴｉマスク １０ 開口部 １１ ゲート電極 １２ ソース電極 １３ ドレイン電極 １４ 第１の半導体領域 １５ 第２の半導体領域 １６ チャネル ２１ 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/737 Ｈ０１Ｌ 29/80 Ｈ 29/74 29/778 29/812 (72)発明者 山口 栄雄 愛知県名古屋市中区千代田３−25−11 ヴァンテージ千代田206 (72)発明者 天野 浩 愛知県名古屋市名東区山の手２−104 宝マンション山の手508 (72)発明者 赤▲崎▼ 勇 愛知県名古屋市西区浄心１−１ 38− 805 (56)参考文献 特開 平９−307097（ＪＰ，Ａ) 特開 平３−64032（ＪＰ，Ａ) 特開 平５−102497（ＪＰ，Ａ) Ｔ．Ｒ．Ｃｈｅｎ，Ｌ．Ｃ．Ｃｈｉ ｕ，Ａ．Ｈａｓｓｏｎ，Ｋ．Ｌ．Ｙｕ, Ｕ．Ｋｏｒｅｎ，Ｓ．Ｍａｒｇａｌｉ ｔ，Ａ．Ｙａｒｉｖ，”Ｓｔｕｃｙ ａ ｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ｔｈｅ ｍａｓｓ ｔｒａｎｓｐｏｒｔ ｐｈｅｎｏｍｅｎｏｎ ｉｎ Ｉｎ Ｐ”，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ ｉｅｄ Ｐｈｙｓｉｃｓ，1983年５月, Ｖｏｌ．54，Ｎｏ．５，ｐｐ．2407− 2412 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/205 H01L 21/331 - 21/332 H01L 21/338 H01L 29/201 H01L 29/73 - 29/737 H01L 29/74 - 29/749 H01L 29/778 H01L 29/812 Ｗｅｂ ｏｆ Ｓｃｉｅｎｃｅ

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子の製造方法であって、 基板上に、少なくともＡｌを含むIII族窒化物半導体か
    らなる第１の半導体層を形成する工程と、 前記第１の半導体層上に、前記少なくともＡｌを含むII
    I族窒化物半導体とは異なる導電型の、Ａｌを除くIII族
    窒化物半導体からなる第２の半導体層を形成する工程
    と、 前記第１の半導体層及び前記第２の半導体層を部分的に
    除去し、前記第１の半導体層及び前記第２の半導体層に
    前記第２の半導体層を貫通してなる開口部を形成する工
    程と、 前記第２の半導体層を所定の温度に加熱することにより
    マストランスポートを生じさせ、前記開口部を埋設する
    工程と、 を含み、これによって前記基板の面内方向に、相異なる
    導電型の、前記少なくともＡｌを含むIII族窒化物半導
    体からなる領域と、前記Ａｌを除くIII族窒化物半導体
    からなる領域とを形成することを特徴とする、半導体素
    子の製造方法。
  2. 【請求項２】 前記第２の半導体層の加熱温度が、６０
    ０〜１３００℃であることを特徴とする、請求項１に記
    載の半導体素子の製造方法。
  3. 【請求項３】 半導体素子の製造方法であって、 基板上に、少なくともＡｌを含むIII族窒化物半導体か
    らなる第１の半導体層を形成する工程と、 前記第１の半導体層上に、Ａｌを除くIII族窒化物半導
    体からなる第２の半導体層を形成する工程と、 前記第１の半導体層及び前記第２の半導体層を部分的に
    除去し、前記第１の半導体層及び前記第２の半導体層に
    前記第２の半導体層を貫通してなる開口部を形成する工
    程と、 前記第２の半導体層を所定の温度に加熱することにより
    マストランスポートを生じさせ、前記開口部を埋設する
    工程と、 前記第２の半導体層の加熱中において、前記第２の半導
    体層に対してドーパントを供給し、前記第２の半導体層
    を前記第１の半導体層と異なる導電型に形成する工程
    と、 を含み、これによって前記基板の面内方向に、互いに異
    なる導電型の、前記少なくともＡｌを含むIII族窒化物
    半導体からなる領域と、前記Ａｌを除くIII族窒化物半
    導体からなる領域とを形成することを特徴とする、半導
    体素子の製造方法。
  4. 【請求項４】 前記第２の半導体層の加熱温度が、６０
    ０〜１３００℃であることを特徴とする、請求項３に記
    載の半導体素子の製造方法。
  5. 【請求項５】 前記第２の半導体層の加熱中において、
    Ｖ族源を供給することを特徴とする、請求項１〜４のい
    ずれか一に記載の半導体素子の製造方法。
  6. 【請求項６】 前記Ｖ族源は、アンモニアであることを
    特徴とする、請求項５に記載の半導体素子の製造方法。
  7. 【請求項７】 前記Ｖ族源の供給はキャリアガスで搬送
    することによって行うことを特徴とする、請求項５又は
    ６に記載の半導体素子の製造方法。
  8. 【請求項８】 前記キャリアガスは、水素ガス、窒素ガ
    ス、及び不活性ガスの少なくとも一種から構成されるこ
    とを特徴とする、請求項７に記載の半導体素子の製造方
    法。
  9. 【請求項９】 前記開口部の形成は、反応性イオンエッ
    チングにより行うことを特徴とする、請求項１〜８のい
    ずれか一に記載の半導体素子の製造方法。
  10. 【請求項１０】 半導体素子の製造方法であって、 基板上に、少なくともＡｌを含むIII族窒化物半導体か
    らなる第１の半導体層を所定のマスクを介して形成する
    工程と、 前記第１の半導体層上に、前記少なくともＡｌを含むII
    I族窒化物半導体とは異なる導電型の、Ａｌを除くIII族
    窒化物半導体からなる第２の半導体層を前記マスクを介
    して形成する工程と、 前記第２の半導体層を所定の温度に加熱することにより
    マストランスポートを生じさせ、前記第１の半導体層及
    び前記第２の半導体層の、前記マスクが存在する部分に
    形成された開口部を埋設する工程と、 を含み、これによって前記基板の面内方向に、相異なる
    導電型の、前記少なくともＡｌを含むIII族窒化物半導
    体からなる領域と、前記Ａｌを除くIII族窒化物半導体
    からなる領域とを形成することを特徴とする、半導体素
    子の製造方法。
  11. 【請求項１１】 前記第２の半導体層の加熱温度が、６
    ００〜１３００℃であることを特徴とする、請求項１０
    に記載の半導体素子の製造方法。
  12. 【請求項１２】 前記第２の半導体層の加熱中におい
    て、Ｖ族源を供給することを特徴とする、請求項１０又
    は１１に記載の半導体素子の製造方法。
  13. 【請求項１３】 前記Ｖ族源は、アンモニアであること
    を特徴とする、請求項１２に記載の半導体素子の製造方
    法。
  14. 【請求項１４】 前記Ｖ族源の供給はキャリアガスで搬
    送することによって行うことを特徴とする、請求項１２
    又は１３に記載の半導体素子の製造方法。
  15. 【請求項１５】 前記キャリアガスは、水素ガス、窒素
    ガス、及び不活性ガスの少なくとも一種から構成される
    ことを特徴とする、請求項１４に記載の半導体素子の製
    造方法。
  16. 【請求項１６】 前記基板と前記第１の半導体層との間
    に、下地層を設けたことを特徴とする、請求項１〜１５
    のいずれか一に記載の半導体素子の製造方法。
  17. 【請求項１７】 前記開口部は、前記第１の半導体層及
    び前記第２の半導体層を貫通して、前記下地層まで至る
    ように形成することを特徴とする、請求項１６に記載の
    半導体素子の製造方法。
  18. 【請求項１８】 前記基板と前記下地層との間に、緩衝
    層を設けたことを特徴とする、請求項１６又は１７に記
    載の半導体素子の製造方法。
  19. 【請求項１９】 請求項１〜１８のいずれか一に記載の
    方法によって作製された、面内方向において、相異なる
    導電型のIII族窒化物半導体からなる、複数の半導体領
    域を具えることを特徴とする、半導体素子。
  20. 【請求項２０】 請求項１〜１８のいずれか一に記載の
    方法によって作製された、面内方向において、少なくと
    もＡｌを含むIII族窒化物半導体領域と、これと異なる
    導電型のＡｌを除くIII族窒化物半導体領域とを具える
    ことを特徴とする、ＨＥＭＴ。
  21. 【請求項２１】 請求項１〜１８のいずれか一に記載の
    方法によって作製された、面内方向において、少なくと
    もＡｌを含むIII族窒化物半導体領域と、これと異なる
    導電型のＡｌを除くIII族窒化物半導体領域とを具える
    ことを特徴とする、ＨＢＴ。
  22. 【請求項２２】 請求項１〜１８のいずれか一に記載の
    方法によって作製された、面内方向において、少なくと
    もＡｌを含むIII族窒化物半導体領域と、これと異なる
    導電型のＡｌを除くIII族窒化物半導体領域とを具える
    ことを特徴とする、サイリスタ。
JP2000181229A 2000-06-16 2000-06-16 半導体素子の製造方法及び半導体素子 Expired - Lifetime JP3430206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000181229A JP3430206B2 (ja) 2000-06-16 2000-06-16 半導体素子の製造方法及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000181229A JP3430206B2 (ja) 2000-06-16 2000-06-16 半導体素子の製造方法及び半導体素子

Publications (2)

Publication Number Publication Date
JP2001358075A JP2001358075A (ja) 2001-12-26
JP3430206B2 true JP3430206B2 (ja) 2003-07-28

Family

ID=18682194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000181229A Expired - Lifetime JP3430206B2 (ja) 2000-06-16 2000-06-16 半導体素子の製造方法及び半導体素子

Country Status (1)

Country Link
JP (1) JP3430206B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013836A2 (en) 2009-07-30 2011-02-03 Canon Kabushiki Kaisha Process for producing semiconductor device and semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4904299B2 (ja) * 2001-11-27 2012-03-28 古河電気工業株式会社 電力変換装置用ＧａＮ系半導体装置
US7649215B2 (en) * 2003-12-05 2010-01-19 International Rectifier Corporation III-nitride device passivation and method
JP4748501B2 (ja) * 2004-02-02 2011-08-17 古河電気工業株式会社 高電子移動度トランジスタ
US7205657B2 (en) * 2004-02-12 2007-04-17 International Rectifier Corporation Complimentary lateral nitride transistors
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
JP4866007B2 (ja) * 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置
JP4474292B2 (ja) 2005-01-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP4940557B2 (ja) * 2005-02-08 2012-05-30 日本電気株式会社 電界効果トランジスタ及びその製造方法
US8936976B2 (en) 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
JP5777343B2 (ja) * 2011-01-14 2015-09-09 キヤノン株式会社 面発光レーザとその製造方法
JP5858659B2 (ja) * 2011-06-21 2016-02-10 キヤノン株式会社 フォトニック結晶面発光レーザおよびその製造方法
FR3018629B1 (fr) * 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
JP6406136B2 (ja) * 2015-06-19 2018-10-17 株式会社デンソー 窒化物半導体装置およびその製造方法
JP6304155B2 (ja) 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｔ．Ｒ．Ｃｈｅｎ，Ｌ．Ｃ．Ｃｈｉｕ，Ａ．Ｈａｓｓｏｎ，Ｋ．Ｌ．Ｙｕ，Ｕ．Ｋｏｒｅｎ，Ｓ．Ｍａｒｇａｌｉｔ，Ａ．Ｙａｒｉｖ，"Ｓｔｕｃｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ｔｈｅ ｍａｓｓ ｔｒａｎｓｐｏｒｔ ｐｈｅｎｏｍｅｎｏｎ ｉｎ ＩｎＰ"，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，１９８３年５月，Ｖｏｌ．５４，Ｎｏ．５，ｐｐ．２４０７−２４１２

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013836A2 (en) 2009-07-30 2011-02-03 Canon Kabushiki Kaisha Process for producing semiconductor device and semiconductor device
JP2011035077A (ja) * 2009-07-30 2011-02-17 Canon Inc 半導体素子の製造方法および半導体素子
US8842710B2 (en) 2009-07-30 2014-09-23 Canon Kabushiki Kaisha Process for producing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2001358075A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
JP3430206B2 (ja) 半導体素子の製造方法及び半導体素子
JP5529420B2 (ja) エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP3160914B2 (ja) 窒化ガリウム系化合物半導体レーザダイオード
US7718450B2 (en) Method for manufacturing nitride semiconductor device
JP3733420B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US7786509B2 (en) Field-effect transistor and method of making same
JPH10223901A (ja) 電界効果型トランジスタおよびその製造方法
KR20070095364A (ko) 질화물 반도체 소자, 질화물 반도체 결정층의 성장 방법 및 질화물 반도체 발광 소자의 제법
JP3449116B2 (ja) 半導体装置
EP1143503B1 (en) Method of producing P-type nitride based III-V compound semiconductor and method of fabricating semiconductor device using the same
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP2004165387A (ja) ＧａＮ系電界効果トランジスタ
JPWO2004093199A1 (ja) バリスティック半導体素子
JP2007305630A (ja) 電界効果トランジスタ及びその製造方法
JP3423598B2 (ja) ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2008159842A (ja) 半導体装置及びその製造方法
JP2006210472A (ja) 半導体装置及びその製造方法
CN114551563A (zh) 成核层结构、半导体器件及成核层结构的制造方法
JP2005303250A (ja) 半導体装置及びその製造方法
JP3392788B2 (ja) 半導体装置
US20220208998A1 (en) Heterojunction Bipolar Transistor and Manufacturing Method of the Same
JPH10189944A (ja) 高電子移動度トランジスタ
JP2000243947A (ja) 窒化物系化合物半導体装置
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3430206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R314531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R314531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term