JP2008085215A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】活性層本体上に均一な膜厚での第１及び第２主電極領域を付加的活性層部分として、突出させて形成するとともに、リーク電流や寄生容量の増加等の問題が防止され、かつ素子分離プロセスを容易に行う。
【解決手段】活性層本体部１９ａ上に形成したマスク層２１に第１及び第２開口部２３ａ及び２３ｂとダミー開口部２５とを開口する。そして、これら開口部におけるローカルローディング効果を利用して、第１及び第２開口部から露出した第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上のみに、第１及び第２主電極領域３１ａ及び３１ｂを付加的活性層部分として形成する。
【選択図】図１

Description

この発明は、半導体装置の構造及び製造方法に関し、特に、選択成長によって良好な接触抵抗を有する窒化物半導体装置の製造方法に関する。

従来より、ＡｌＧａＮ（窒化アルミニウムガリウム）／ＧａＮ（窒化ガリウム）−高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の窒化物半導体装置において、良好な接触抵抗を得る手法が周知である。この周知の方法によれば、基板とこの基板の上側に形成される第１電極（ソース電極）及び第２電極（ドレイン電極）との間においてより低い抵抗値を得るために、基板の活性層中に設けられたソース及びドレイン領域としての第１及び第２主電極領域を含む活性層部分を、活性層中の他の領域よりも厚膜で形成する。その場合、第１及び第２電極と第１及び第２主電極領域との間で良好な接触特性を得るためには、第１及び第２主電極領域を含む厚膜とされた活性層部分を、可能な限り均一な膜厚に形成することが重要である。

ここで、第１及び第２主電極領域を含む厚膜の活性層部分を形成するためには、周知の有機金属気相成長法によって、活性層を成長させる方法が用いられている。この方法によれば、まず、活性層本体部を形成し、その後活性層本体部の上側表面にマスク層を形成する。そして、活性層本体部の一部分を局所的に厚膜にするために、活性層本体部の上面の、第１及び第２主電極領域形成予定領域の上側に、付加的な活性層部分を成膜して形成する。その目的のため、第１及び第２主電極領域形成予定領域に該当する、活性層本体部の上面領域に存在するマスク層部分を除去する。このマスクが除去された領域、すなわち開口部を設けることによって、活性層本体部の第１及び第２主電極領域形成予定領域の上側表面は、マスク層から露出する。そして、これらの開口部が開口されたマスク層をマスクとして利用して、第１及び第２主電極領域形成予定領域に対して、第１及び第２主電極領域を付加的な活性層部分として、本体部から突出させて成長させる。例えば、活性層がＡｌＧａＮ／ＧａＮ層である場合には、マスク層の開口部を含め層の上側全面に、例えばＧａＮ膜を堆積させ、しかる後、それぞれの開口部のみにＧａＮ層を残存させることによって、付加的な活性層部分としての第１及び第２主電極領域を形成する。これら第１及び第２主電極領域に、ｎ型またはｐ型の不純物を導入することにより、マスク層の開口部に突出したＡｌＧａＮ層の領域面上に、局所的に第１及び第２主電極領域が形成されて、活性層本体部と付加的な活性層部分とからなる活性層が形成させる。得られた活性層は、付加的な活性層部分が形成された箇所が、局所的に厚膜となっている。

しかし、第１及び第２主電極領域のみを突出させて形成する場合、用いるマスク層の開口部と非開口部とで、堆積する結晶の成長速度、混晶組成、不純物濃度が異なるため、第１及び第２主電極領域を均一な膜厚で形成することが困難である。

そこで、第１及び第２主電極領域を均一な膜厚で突出させて形成する方法が提案されている（例えば特許文献１）。この特許文献１に開示の方法によれば、まず、ゲート電極形成予定領域の上側のみ、または、ゲート電極形成予定領域及びその周辺領域の上側のみにマスク層を形成する。そして、活性層本体部のゲート電極形成予定領域、またはゲート電極形成予定領域及びその周辺領域を除く活性層本体部の上面の、第１及び第２主電極領域形成予定領域を含む残りの上面全体を付加的な活性層部分として成長させ、活性層本体部を部分的に厚膜化して活性層を得る。その後、厚膜化された活性層の領域中の、第１及び第２主電極領域形成予定領域を除く領域に対して、素子分離プロセスを行い素子間の分離を行う。また、第１及び第２主電極領域形成予定領域の付加的な活性層部分、すなわち主電極領域は、高濃度で不純物が導入されることによって、それぞれ第１及び第２主電極領域となる。このようにして、特許文献１に開示の方法では、活性層中の第１及び第２主電極領域が形成されている部分が、これら領域が形成されていない部分よりも厚膜の活性層として形成される。

この特許文献１に開示の方法によれば、マスク層は、最大でもゲート電極形成領域及びその周辺領域のみに設け、活性層の残りのほぼ全領域上にマスク層が形成されない。しかも、形成したマスク層には開口部を設けていない。従って、マスク層の開口部と非開口部とにおける、結晶の成長速度、混晶組成、不純物濃度等の差異を無視できる。その結果、特許文献１に開示の方法では、均一に膜の成長を行うことができる。
特開２００５−１９１１８１号公報

しかしながら、特許文献１に開示の方法では、厚膜化した活性層のうち、第１及び第２主電極領域を除く全領域に対して、素子分離プロセスを行う必要がある。そして、特許文献１に開示の方法では、広範囲に渡り活性層を成長させるため、素子分離プロセスについても広範囲に渡って行う必要がある。このように、広範囲に渡って、素子分離領域を設けることに起因して、特許文献１による方法で製造された半導体装置では、リーク電流や寄生容量の増加等の問題が生じるおそれがある。

また、特許文献１に開示の方法では、厚膜化した活性層に対して素子分離領域を形成するため、通常の膜厚の活性層に対して素子分離プロセスを行う場合に加えて、膜厚方向についての条件を考慮する必要がある。そのため、特許文献１に開示の方法では、通常の膜厚の活性層を素子分離する場合と比して、素子分離プロセスの条件把握が困難となる。

この発明の目的は、活性層の厚膜部分に均一な膜厚である、第１及び第２主電極領域を有する半導体装置を製造するに当たり、リーク電流や寄生容量の増加等の問題が可及的に解決するとともに、素子分離プロセスが容易な半導体装置の製造方法を提供することにある。

そこで、上述の目的の達成を図るため、この発明による半導体装置の製造方法は、以下の第１工程から第３工程までの各工程を含む。

すなわち、第１工程では、下地の上側表面にマスク層を形成する。

第２工程では、マスク層の、第１及び第２主電極領域形成予定領域上に存在するマスク部分を除去することによって、第１及び第２開口部をそれぞれ開口するとともに、マスク層の、第１及び第２開口部の双方を内側に取り囲む、矩形枠状のローカルローディング効果保証領域に、ダミー開口部を開口する。

第３工程では、第１及び第２開口部から露出した第１及び第２主電極領域形成予定領域上に、均一な膜厚で第１及び第２主電極領域を形成する。

この発明による半導体装置の製造方法によれば、第２工程において、マスクに第１及び第２開口部とダミー開口部とを開口する。そして、続く第３工程において、第１及び第２開口部から露出した第１及び第２主電極領域形成予定領域上に、第１及び第２主電極領域が形成される。ここで、第１及び第２主電極領域は、従来と同様に、例えば有機金属気相成長法を用いて、第１及び第２主電極領域形成予定領域を成長させることによって形成される。このとき、ローカルローディング効果が生じるため、マスクの、第１及び第２開口部の外周領域に開口されたダミー開口部では成長が起こらない。そのため、第１及び第２主電極領域形成予定領域のみを、選択的に成長させることができる。そして、上述のローカルローディング効果が生じることによって、成長させる膜厚の均一性を確保することができる。なお、ローカルローディング効果については、後述の第１の実施の形態において、詳細に説明する。

従って、この発明による半導体装置の製造方法では、特許文献１に開示の方法とは異なり、下地の上側表面のほぼ全領域を成長させることなく、第１及び第２主電極領域を均一な膜厚で形成することができる。従って、この発明による半導体装置の製造方法では、素子分離領域を形成する際に、特許文献１に開示の方法とは異なり、広範囲に渡って、素子分離領域を設ける必要がない。従って、この発明による半導体装置の製造方法で製造された半導体装置では、リーク電流や寄生容量の増加等の問題が生じるのを防止できる。

また、この発明による半導体装置の製造方法では、特許文献１に開示の方法とは異なり、厚膜化した領域に対して素子分離領域を形成しない。従って、膜厚方向についての条件を考慮する必要がなく、従来と同様の素子分離プロセスを用いることができるため、素子分離プロセスの条件把握が困難となることはない。

このように、この発明による半導体装置の製造方法では、第１及び第２主電極領域のみを、均一な膜厚でかつ厚膜で形成でき、更に、広範囲に渡って素子分離領域を形成する必要がない。そのため、この発明の製造方法によって製造された半導体装置は、良好な接触抵抗を有するとともに、リーク電流や寄生容量の増加等の問題が防止されている。

以下、図面を参照して、この発明に係る半導体装置の製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。

〈第１の実施の形態〉
第１の実施の形態では、第１及び第２開口部とダミー開口部とが開口されたマスクを用いて、第１及び第２主電極領域を形成する、半導体装置の製造方法について説明する。この製造方法は、第１工程から第６工程までを含んでいる。以下、第１工程から順に各工程につき説明する。

図１（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。また、図２（Ａ）〜（Ｃ）は、図１（Ｃ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。なお、図１（Ｂ）は、図３に示すＩ−Ｉ線における断面の、矢印方向から見た端面図である。

まず、第１工程では、下地１１の上側表面にマスク層２１を形成して、図１（Ａ）に示すような構造体を得る。

第１の実施の形態において、下地１１として、例えば、いわゆるＡｌＧａＮ／ＧａＮ−高電子移動度トランジスタ（ＨＥＭＴ）構造を有するものを用いる。例えば、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ構造を有する下地１１を、サファイア基板等の支持基板１３上に、バッファ層１４及び活性層本体部１９ａを有機金属気相成長法等によって順次形成することで得る。バッファ層１４を、支持基板１３上にＧａＮ層を堆積することによって形成する。また、活性層本体部１９ａは、ＧａＮ層１５及びＡｌＧａＮ層１７を含んでいる。従って、この実施の形態では、下地１１の最上位の層が活性層本体部１９ａ、特に窒化物層であるＡｌＧａＮ層１７である。そして、ＧａＮ層１５は、チャネル層として機能する。また、ＡｌＧａＮ層１７は、バリア層として機能する。

ここで、この実施の形態では、下地１１を、表面領域にバッファ層１４、及び導電層として活性層本体部１９ａを有するＡｌＧａＮ／ＧａＮ層付き下地１１として示す。なお、ここで、用いられる下地１１の材料に関しては、特に限定されるものではなく、設計に応じて任意好適なシリコン基板等の従来周知のものを用意すればよい。

マスク層２１を、例えばＳｉＯ_２（酸化シリコン）を材料として、従来周知のプラズマＣＶＤ法等を用いて形成する。ここで、マスク層２１は、後の工程において、下地１１の領域のうち、第１及び第２主電極領域形成予定領域を選択的に厚膜化する際に、厚膜化の必要のない下地領域、すなわち非成長領域を覆う目的で形成される。製造する半導体装置が、良好な接触抵抗を有するためには、第１及び第２主電極領域が、最小でも０．１μｍの膜厚で形成されるのが好ましい。従って、この第１工程において、マスク層２１を、最小でも０．１μｍの膜厚で形成する。

次に、第２工程では、マスク層２１に第１及び第２開口部２３ａ及び２３ｂとダミー開口部２５とを開口して、図１（Ｂ）に示すような構造体を得る。なお、図１（Ｂ）は、図３に示すＩ−Ｉ線における断面の、矢印方向から見た端面図である。

第１及び第２開口部２３ａ及び２３ｂを、下地１１の、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上に存在するマスク層２１の部分を除去することによって、開口する。

次に、第３工程において、第１及び第２主電極領域を、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上に、第１及び第２開口部２３ａ内においてＭＯＣＶＤ（有機金属気相成長）法によって成長させる。そのために、まず第１及び第２開口部２３ａ及び２３ｂを、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの上側表面が、マスク層２１から露出する深さで開口する。

この場合、下地１１の、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂに、好ましくはマスク層２１の上側表面と同一面位置となるように、下地１１、すなわちここではＡｌＧａＮ層１７の上面に突出して、第１及び第２主電極領域を形成する。これら第１及び第２主電極領域は、付加的な活性層領域の構成領域として形成される。なお、この付加的な活性層領域を付加的活性層部分と称する。

ところで、この第３工程において、第１及び第２主電極領域を均一な膜厚で形成するために、この実施の形態ではローカルローディング効果を利用している。

ローカルローディング効果とは、例えばＭＯＣＶＤ法等を用いて膜の成長を行う際に、使用するマスクに開口された複数の開口部の配置、または面積比等によって、各開口部内において、成長する膜の膜厚にばらつきが生じるという現象である。このばらつきは、ＭＯＣＶＤ法等によって供給される結晶原料原子の成長速度が、マスクの非開口部から開口部内に流入する際に、各開口部によって異なることが原因であると考えられる（Ａｋｉｈｉｋｏ Ｉｓｈｉｔａｎｉ， Ｎｏｂｕｈｉｒｏ Ｅｎｄｏ ａｎｄ Ｈｉｄｅｋｉ Ｔｓｕｙａ： Ｊｐｎ．Ｊ．Ａｐｐｌ． Ｖｏｌ．２３（１９８４）ｐｐ．Ｌ３９１−Ｌ３９３参照）。そして、開口部の配置、または面積比等を適宜設定することによって、成長速度が０の結晶原料原子が供給される開口部を開口することができる。このような開口部では、結晶原料原子が分解せずに開口部内に流入されるため、膜の成長が起こらない。

次に、図１（Ｂ）、図１（Ｃ）、図３、及び図４を参照して、このローカルローディング効果を積極的に利用して、第１及び第２開口部２３ａ及び２３ｂに、均一な膜厚で成膜する例につき説明する。図３及び図４は、図１（Ｂ）に示す構造体の平面図であり、第１及び第２開口部２３ａ及び２３ｂ、及びダミー開口部２５の好適な配置例を示す図である。第１の実施の形態では、マスク層２１にローカルローディング効果保証領域２９を設定し、このローカルローディング効果保証領域２９にダミー開口部２５を開口する。すなわち、ダミー開口部２５を開口することによって、第１及び第２開口部２３ａ及び２３ｂ内に形成される第１及び第２主電極領域の膜厚が均一となるように、ローカルローディング効果保証領域２９を設定する。

ローカルローディング効果保証領域２９は、マスク層２１の、第１及び第２開口部２３ａ及び２３ｂをともに内側に取り囲む外周領域であって、これら第１及び第２開口部２３ａ及び２３ｂから離間した領域として、矩形枠状に設定される。そして、均一な膜厚の第１及び第２主電極領域を形成するためのダミー開口部２５を開口するために、ローカルローディング効果保証領域２９は、第１及び第２開口部２３ａ及び２３ｂからの離間距離Ｗ１を、最短でも１μｍ以上とするのが好ましい。

そして、このローカルローディング効果保証領域２９にダミー開口部２５を開口する。ダミー開口部２５は、均一な膜厚の第１及び第２主電極領域を形成するために、幅Ｗ２が最短でも１μｍ以上の、例えば矩形枠状の形状で開口するのが好ましい。なお、図１（Ｂ）の構成例では、ダミー開口部２５を矩形枠状の形状で開口した場合を一例として示している。

ここで、ダミー開口部２５は、必ずしも連続的な矩形枠状の形状で開口する必要はない。例えば図４に示す構成例のように、ローカルローディング効果保証領域２９内に、しま状に複数点在して開口しても良い。また、この場合に、点在する複数の各ダミー開口部２５の開口形状は、それぞれ図４に示す構成例のように四角形である必要はなく、円形や三角形等であっても良い。

また、第１及び第２開口部２３ａ及び２３ｂ、ダミー開口部２５は、従来周知のホトリソエッチング技術を用いて、マスク層２１を除去することによって開口される。

次に、第３工程では、第１及び第２開口部２３ａ及び２３ｂから露出した第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上に、第１及び第２主電極領域３１ａ及び３１ｂを均一な膜厚で成長させて、図１（Ｃ）に示すような構造体を得る。

これら領域の成膜は、既に説明したように、従来周知のＭＯＣＶＤ法を用いて行う。この実施の形態では、表面層としてＡｌＧａＮ層１７／ＧａＮ層１５を具えた下地を用いているため、上側表面にＡｌＧａＮ層が堆積されている。このＡｌＧａＮ層上にＧａＮを結晶成長させるので、第１及び第２開口部２３ａ及び２３ｂ内に、ＧａＮ層が成長する。

このとき、この成長させる領域、すなわち堆積されるＧａＮ層に第１導電型の不純物を導入する。これによって、活性層本体部１９ａ上の、第１及び第２開口部２３ａ及び２３ｂ内に、第１及び第２主電極領域３１ａ及び３１ｂが付加的活性層部分として形成される。従って、活性層１９を全体的に見た場合に、この活性層１９は、活性層本体部１９ａと、局部的に厚膜化された領域部分３１ａ及び３１ｂを有する形態となっている。これら第１及び第２主電極領域３１ａ及び３１ｂは、それぞれトランジスタのソース及びドレインとして機能する。そして、これら第１及び第２主電極領域３１ａ及び３１ｂ間に挟まれた領域は、チャネル領域３３となる。

また、上述したようにこの第３工程において、ダミー開口部２５内では、上述したローカルローディング効果によって、膜の成長が起こらない。更に、同じくローカルローディング効果によって、第１及び第２開口部２３ａ及び２３ｂ内に形成される第１及び第２主電極領域３１ａ及び３１ｂは、均一な膜厚で、すなわち頂面が平坦に形成される。

また、第１及び第２主電極領域３１ａ及び３１ｂは、後の工程において上側表面に、それぞれ第１及び第２主電極が形成される。そして、これら第１及び第２主電極が、第１及び第２主電極領域３１ａ及び３１ｂ上に良好に、すなわち断切れ等の問題を起こさずに形成されるために、第１及び第２主電極領域３１ａ及び３１ｂは、これらの頂面すなわち上側表面がマスク層２１の上側表面と同一面位置となるように形成されるのが好ましい。従って、例えばこの第１の実施の形態では、マスク層２１を０．１μｍの膜厚で形成しているため、第１及び第２主電極領域３１ａ及び３１ｂは、０．１μｍの膜厚で形成される。このように、第１及び第２主電極領域３１ａ及び３１ｂの膜厚を所望の膜厚で形成するために、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの結晶層に連接させて、これら領域３１ａ及び３１ｂを結晶成長させる時間、及び温度等の条件を予め設定しておくのが好ましい。例えば、この第１の実施の形態のように、ＧａＮ層を０．１μｍの膜厚で成長させる場合には、ＴＭＧ（トリメチルガリウム）及びＮＨ_３（アンモニア）を主原料として、２分程度、１０７０℃の温度において、ＭＯＣＶＤ法を用いて膜の成長を行うのが好ましい。また、この成長時に、ＧａＮ層に対して、第１導電型の不純物として、例えばｎ型を有するＳｉＨ_４（モノシラン）を２×１０^１９ｃｍ^−３の濃度で導入する。

次に、第４工程では、マスク層２１を除去して、図２（Ａ）に示すような構造体を得る。

マスク層２１の除去は、従来周知のホトリソエッチング、ウェットエッチング、その他の設計に応じた好適な手段を用いて、下地１１の上側表面が露出するまで行われる。

次に、第５工程では、下地１１に素子分離領域３７を形成して、図２（Ｂ）に示すような構造体を得る。

素子分離領域３７は、チップ上の、チャネル領域３３、及び第１及び第２主電極領域３１ａ及び３１ｂを包含する各素子領域３５を画成して、互いに電気的に絶縁する目的で形成される。また、素子分離領域３７は、ＬＯＣＯＳ法、ＳＴＩ法等の従来周知の技術を用いて形成される。この素子分離領域３７は、各素子領域３５を確実に電気的に分離するために、活性層本体部１９ａの上側表面から、支持基板１３に達する深さで形成する。

次に、第６工程では、チャネル領域３３の上側表面にゲート電極３４を、及び第１及び第２主電極領域３１ａ及び３１ｂの上側表面に第１及び第２主電極３９ａ及び３９ｂを、それぞれを形成して、図２（Ｃ）に示すような構造体を得る。

ゲート電極３４の形成は、従来周知の方法を用いて行われる。すなわち、チャネル領域３３上に例えばニッケル及び金を順次、電子ビーム蒸着を用いて成膜する。そして、このニッケル、金等を公知のホトリソエッチング技術、ドライエッチング技術、その他を用いてパターニングすることによって、ゲート電極３４を形成する。

また、第１及び第２主電極３９ａ及び３９ｂの形成は、従来周知の方法を用いて行われる。すなわち、第１及び第２主電極領域３１ａ及び３１ｂ上に例えばチタニウム及びアルミニウムを順次、例えば電子ビーム蒸着等を用いて成膜する。そして、これらチタニウム及びアルミニウムを公知のホトリソエッチング技術、ドライエッチング技術、その他を用いてパターニングすることによって、第１及び第２主電極３９ａ及び３９ｂを形成する。これら第１及び第２主電極３９ａ及び３９ｂは、ソース電極及びドレイン電極として機能する。

上述した第１の実施の形態による半導体装置の製造方法によれば、第２工程において、マスク層２１に第１及び第２開口部２３ａ及び２３ｂとダミー開口部２５とを開口する。そして、続く第３工程において、第１及び第２開口部２３ａ及び２３ｂから露出した第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上に、第１及び第２主電極領域３１ａ及び３１ｂが形成される。ここで、第１及び第２主電極領域３１ａ及び３１ｂは、従来と同様に、例えばＭＯＣＶＤ法を用いて、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂを成長させることによって形成される。このとき、ローカルローディング効果が生じるため、マスクの、第１及び第２開口部２３ａ及び２３ｂの外周領域に開口されたダミー開口部２５では成長が起こらない。そのため、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂのみを、選択的に成長させることができる。そして、上述のローカルローディング効果が生じることによって、成長させる膜厚の均一性を確保することができる。

従って、第１の実施の形態による半導体装置の製造方法では、特許文献１に開示の方法とは異なり、下地の上側表面のほぼ全領域を成長させることなく、第１及び第２主電極領域３１ａ及び３１ｂを均一な膜厚で形成することができる。従って、第１の実施の形態による半導体装置の製造方法では、第５工程において、素子分離領域３７を形成する際に、特許文献１に開示の方法とは異なり、広範囲に渡って、素子分離領域３７を設ける必要がない。従って、第１の実施の形態による半導体装置の製造方法で製造された半導体装置では、リーク電流や寄生容量の増加等の問題が生じるのを防止できる。

また、第１の実施の形態による半導体装置の製造方法では、特許文献１に開示の方法とは異なり、厚膜化した領域に対して素子分離領域を形成しない。従って、膜厚方向についての条件を考慮する必要がなく、従来と同様の素子分離プロセスを用いることができるため、素子分離プロセスの条件把握が困難となることはない。

このように、第１の実施の形態による半導体装置の製造方法では、第１及び第２主電極領域３１ａ及び３１ｂのみを、均一な膜厚でかつ厚膜で形成でき、更に、広範囲に渡って素子分離領域３７を形成する必要がない。そのため、第１の実施の形態の製造方法によって製造された半導体装置は、良好な接触抵抗を有するとともに、リーク電流や寄生容量の増加等の問題が防止されている。

そして、この第１の実施の形態によって製造された半導体装置の接触抵抗を測定したところ、０．１５Ω・ｍｍの接触抵抗を得た。なお、この測定に使用した半導体装置の各素子の寸法は、ゲート長が１μｍ、ゲート幅が１００μｍ、第１及び第２主電極領域３１ａ及び３１ｂの長さがともに５μｍ、第１及び第２主電極領域３１ａ及び３１ｂの幅がともに１００μｍである。また、第１主電極領域３１ａ及びゲート電極３４間の離間距離は５μｍであり、第２主電極領域３１ｂ及びゲート電極３４間の離間距離は２μｍに設定した。また、下地１１のバッファ層１４を５０ｎｍ、ＧａＮ層１５を１１００ｎｍ、及びＡｌＧａＮ層１７を２５ｎｍに設定した。また、第１及び第２主電極３９ａ及び３９ｂは、ともに３３０ｎｍの膜厚で形成した。また、ゲート電極は、２２０ｎｍの膜厚で形成した。

また、測定に用いた半導体装置を製造するに当たり、第２工程において、ローカルローディング効果保証領域２９の、第１及び第２開口部２３ａ及び２３ｂからの離間距離Ｗ１を５μｍと設定した。そして、ダミー開口部２５は、このローカルローディング効果保証領域２９に、幅Ｗ２が５μｍの矩形枠状の形状で開口した。

〈第１の変形例〉
次に、図５（Ａ）〜（Ｃ）、図６、及び図７を参照して、この発明の第１の変形例につき説明する。

第１の変形例では、上述の第１の実施の形態の第２工程において、第１及び第２開口部２３ａ及び２３ｂを一体的に開口する、すなわち第１及び第２開口部２３ａ及び２３ｂのみでなく、これら第１及び第２開口部２３ａ及び２３ｂ間に存在するマスク層２１の非開口領域についても開口する、半導体装置の製造方法について説明する。

なお、この第１の変形例による半導体装置の製造方法が第１の実施の形態による半導体装置の製造方法と構成上相違するのは、第２工程において開口される開口部の形状、及びチャネル領域の上側表面を、他の領域よりも低い位置に設定する点である。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。

図５（Ａ）〜（Ｃ）は、この発明の第１変形例を説明する工程図である。また、図６は、図５（Ｃ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。なお、図５（Ａ）は、図７に示すＩＩ−ＩＩ線における断面の、矢印方向から見た端面図である。

まず、第１の実施の形態と同様に、上述の第１工程を行う。

次に、第２工程では、マスク層２１に第３開口部４１とダミー開口部２５とを開口して、図５（Ａ）に示すような構造体を得る。なお、図５（Ａ）は、図７に示すＩＩ−ＩＩ線における断面の、矢印方向から見た端面図である。

第３開口部４１は、下地１１の活性層本体部１９ａの、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂと、これら第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ間の活性層本体部１９ａの領域、すなわち中間領域４２との上側に存在するマスク層２１の部分を一体的に除去することによって、開口される。このときマスク層２１の部分的な除去は、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂと、中間領域４２との上側表面が露出する深さで行われる。

また、この第２工程では、上述の第１の実施の形態と同様に、ローカルローディング効果保証領域２９が設定される。第１の変形例において、ローカルローディング効果保証領域２９は、図３を参照して説明したと同様に、マスク層２１の、第３開口部４１を内側に取り囲む外周領域であって、この第３開口部４１から離間した領域として、矩形枠状に設定される。

そして、均一な膜厚の第１及び第２主電極領域を形成するためのダミー開口部２５を開口するために、ローカルローディング効果保証領域２９は、第３開口部４１からの離間距離Ｗ３を、最短でも１μｍ以上とするのが好ましい。ローカルローディング効果保証領域２９には、第１の実施の形態と同様にダミー開口部２５が形成される。

次に、第３工程では、第３開口部４１から露出した領域を、均一な膜厚で成長させて、図５（Ｂ）に示すような構造体を得る。

膜厚の成長は、上述の第１の実施の形態と同様に行われる。ただし、この第１の変形例では、マスク層２１の第３開口部４１から、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂと、中間領域４２との上側表面が一体的に露出している。そのため、第３開口部４１内では、これらの露出した領域から突出領域４３が付加的活性層部分として、一体的に成長して活性層１９が局所的に厚膜化される。従って、この第３開口部４１内に形成される厚膜化された領域、すなわち突出領域４３は、中間領域４２が成長して形成された主電極領域間厚膜領域４５を含んでいる。この主電極領域間厚膜領域４５は、不所望部分であるため、続く第４工程において除去される。

また、この突出領域４３は、形成時において、上述の第１の実施の形態と同様に、第１導電型の不純物が導入される。

次に、第４工程では、マスク層２１を除去し、しかる後、主電極領域間厚膜領域４５、及び主電極領域間厚膜領域４５の下部に存在する下地１１の活性層本体部１９ａの表面部分を除去して、図５（Ｃ）に示すような構造体を得る。

マスク層２１の除去は、上述の第１の実施の形態と同様に、従来周知のホトリソエッチング、ウェットエッチング、その他の設計に応じた好適な手段を用いて、下地１１の上側表面が露出するまで行われる。

また、主電極領域間厚膜領域４５は、例えば周知のドライエッチングによって除去される。そして、この除去によって、突出領域４３の残存部分として、第１及び第２主電極領域３１ａ及び３１ｂが残存形成される。また、これら第１及び第２主電極領域間３１ａ及び３１ｂに挟まれた領域は、チャネル領域３３となる。

また、この主電極領域間厚膜領域４５の除去の際には、主電極領域間厚膜領域４５の下側に存在する下地１１の表面部分も除去される。従って、第１及び第２主電極領域間３１ａ及び３１ｂ間の領域、すなわちチャネル領域３３の上側表面は、下地１１の他の表面領域と比して、低い位置に存在する。ここで、例えばＡｌＧａＮ／ＧａＮ−ＨＥＭＴ構造を有する下地１１を用いる場合には、除去する下地の表面部分の深さを、ＡｌＧａＮ層１７の膜厚の１／２程度に設定するのが好ましい。

このように、チャネル領域３３の上側表面を低い位置とすることによって、次の第５工程において形成されるゲート電極３４の底面、及びその周辺領域が、下地１１の他の表面領域と比して、低い位置に存在する。このような構造は、ゲートリセス構造と呼ばれ、相互コンダクタンスにおいて、より良好な特性を得ることができる。

次に、第４工程に続く工程として、上述の第１の実施の形態と同様の第５工程及び第６工程を行い図６に示すような構造体を得る。

第１の変形例による半導体装置の製造方法によれば、第４工程において、主電極領域間厚膜領域４５の下側に存在する下地１１の活性層本体部１９ａ表面部分を除去する。その結果、チャネル領域３３の上側表面は、下地１１の他の表面領域と比して、低い位置に存在する。これによって、第１の変形例による半導体装置の製造方法では、いわゆるゲートリセス構造の半導体装置を得ることができる。そのため、この第１の変形例によって製造された半導体装置は、第１の実施の形態によって製造された半導体装置と比して、相互コンダクタンスにおいて、より良好な特性を得ることができる。

〈第２の変形例〉
次に、図８（Ａ）及び（Ｂ）を参照して、この発明の第２の変形例につき説明する。

第２の変形例では、上述の第１の実施の形態の第２工程において、マスク層２１に第１及び第２開口部２３ａ及び２３ｂを開口する際に、これら第１及び第２開口部２３ａ及び２３ｂから露出した、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの表面部分についても除去する、半導体装置の製造方法について説明する。

図８（Ａ）及び（Ｂ）は、この発明の第２の変形例を説明する工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。

なお、この第２の変形例による半導体装置の製造方法が第１の実施の形態による半導体装置の製造方法と構成上相違するのは、第２工程において、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの表面部分を除去する点である。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。

なお、この第２の変形例の第１工程、及び第３工程〜第６工程は、上述の第１の実施の形態と同様であるため、説明を省略する。

第２の変形例の第２工程では、第１の実施の形態と同様に、マスク層２１に第１及び第２開口部２３ａ及び２３ｂとダミー開口部２５とを開口して、図８（Ａ）に示すような構造体を得る。

このとき、この第２の変形例では、第１の実施の形態とは異なり、第１及び第２開口部２３ａ及び２３ｂ内の底面、すなわち第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの露出面の表面部分も除去する。ここで、例えばＡｌＧａＮ／ＧａＮ−ＨＥＭＴ構造を有する下地１１を用いる場合には、除去する下地の表面部分の深さを、ＡｌＧａＮ層１７の膜厚の同程度に設定するのが好ましい。すなわち、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂのＡｌＧａＮ層１７を除去するのが好ましい。

この除去によって、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの上側表面は、下地１１の他の表面領域と比して、低い位置に存在する。このように、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの上側表面を低い位置とすることによって、次の第３工程において形成される第１及び第２主電極領域の底面は、下地１１の他の表面領域と比して、低い位置に存在する。

そして、第２工程に続く工程として、上述の第１の実施の形態と同様の第３工程〜第６工程を行い図８（Ｂ）に示すような構造体を得る。

このような構造は、オーミックリセス構造と呼ばれる。このオーミックリセス構造は、第１及び第２主電極領域の下側のＡｌＧａＮ層１７が、第１の実施の形態と比して薄い、または存在しない。そのため、チャネル層であるＧａＮ層１５と、第１及び第２主電極領域３１ａ及び３１ｂとの間の距離が近い構造となる。この結果、第２の変形例によって製造された半導体装置では、第１の実施の形態によって製造された半導体装置と比して、接触抵抗を低減することができる。

ここで、この第２工程では、ダミー開口部２５内の露出面についても、第１及び第２主電極領域形成予定領域２７ａ及び２７ｂの上側表面と同一面位置まで、表面部分が除去される。しかし、ダミー開口部２５内の露出面が除去されることよって、製造される半導体装置の動作へ影響を与えることはない。

そして、この第２の変形例によって製造された半導体装置の接触抵抗を測定したところ、０．１０Ω・ｍｍの接触抵抗を得た。なお、この測定に使用した半導体装置の各素子の寸法は、ゲート長が１μｍ、ゲート幅が１００μｍ、第１及び第２主電極領域３１ａ及び３１ｂの長さがともに５μｍ、第１及び第２主電極領域３１ａ及び３１ｂの幅がともに１００μｍである。また、第１主電極領域３１ａ及びゲート電極３４間の離間距離は５μｍであり、第２主電極領域３１ｂ及びゲート電極３４間の離間距離は２μｍに設定した。また、下地１１のバッファ層１４を５０ｎｍ、ＧａＮ層１５を１１００ｎｍ、及びＡｌＧａＮ層１７を２５ｎｍに設定した。また、第１及び第２主電極３９ａ及び３９ｂは、ともに３３０ｎｍの膜厚で形成した。また、ゲート電極は、２２０ｎｍの膜厚で形成した。

また、測定に用いた半導体装置を製造するに当たり、第２工程において、ローカルローディング効果保証領域２９の、第１及び第２開口部２３ａ及び２３ｂからの離間距離Ｗ１を５μｍと設定した。そして、ダミー開口部２５は、このローカルローディング効果保証領域２９に、幅Ｗ２が５μｍの矩形枠状の形状で開口した。

（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。 （Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図であり、図１（Ｃ）に続く工程図である。 この発明の第１の実施の形態の第２工程で得られた構造体を説明する平面図である。 この発明の第１の実施の形態の第２工程で得られた構造体を説明する平面図である。 （Ａ）〜（Ｃ）は、この発明の第１の変形例を説明する工程図である。 この発明の第１の変形例を説明する工程図であり、図５（Ｃ）に続く工程図である。 この発明の第１の変形例の第２工程で得られた構造体を説明する平面図である。 （Ａ）及び（Ｂ）は、この発明の第２の変形例を説明する工程図である。

符号の説明

１１：下地
１３：支持基板
１４：バッファ層
１５：ＧａＮ層
１７：ＡｌＧａＮ層
１９：活性層
１９ａ：活性層本体部
２１：マスク層
２３ａ：第１開口部
２３ｂ：第２開口部
２５：ダミー開口部
２７ａ：第１主電極領域形成予定領域
２７ｂ：第２主電極領域形成予定領域
２９：ローカルローディング効果保証領域
３１ａ：第１主電極領域（付加的活性層部分）
３１ｂ：第２主電極領域（付加的活性層部分）
３３：チャネル領域
３４：ゲート電極
３５：素子領域
３７：素子分離領域
３９ａ：第１主電極
３９ｂ：第２主電極
４１：第３開口部
４２：中間領域
４３：突出領域（付加的活性層部分）
４５：主電極領域間厚膜領域

Claims (5)

1. 下地の上側表面にマスク層を形成する第１工程と、
   該マスク層の、第１及び第２主電極領域形成予定領域上に存在するマスク部分を除去することによって、第１及び第２開口部をそれぞれ開口するとともに、前記マスク層の、前記第１及び第２開口部の双方を内側に取り囲む、矩形枠状のローカルローディング効果保証領域に、ダミー開口部を開口する第２工程と、
   前記第１及び第２開口部から露出した前記第１及び第２主電極領域形成予定領域上に、均一な膜厚で第１及び第２主電極領域を形成する第３工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記第２工程において、前記ダミー開口部を、前記第１及び第２開口部、及び該第１及び第２開口部間の領域から最短でも１μｍ以上離間させて開口する
   ことを特徴とする半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法であって、
   前記第２工程において、前記第１及び第２主電極領域形成予定領域上に存在する前記マスク層、及び該マスク層の下側の前記下地の表面部分を除去する
   ことを特徴とする半導体装置の製造方法。
4. 下地の上側表面にマスク層を形成する第１工程と、
   前記下地の、第１及び第２主電極領域形成予定領域の上側、及び該第１及び第２主電極領域形成予定領域間の中間領域の上側に存在する前記マスク層の領域部分を一体的に除去することによって、第３開口部を開口するとともに、前記マスク層の、前記第３開口部を内側に取り囲む、矩形枠状のローカルローディング効果保証領域に、ダミー開口部を開口する第２工程と、
   前記第３開口部から露出した前記第１及び第２主電極領域形成予定領域、及び前記中間領域上に、均一な膜厚で突出させて成長させるとともに、第１導電型の不純物を導入することによって、突出領域を形成する第３工程と、
   前記マスク層を除去し、しかる後、前記中間領域の上側に存在する前記突出領域の部分、及び該突出領域の部分の下側の前記下地の表面部分を除去することによって、前記突出領域から前記第１及び第２主電極領域を残存形成する第４工程と
   を含むことを特徴とする半導体装置の製造方法。
5. 請求項１ないし４に記載の半導体装置の製造方法であって、
   前記下地の最上位の層を窒化物層によって形成する
   ことを特徴とする半導体装置の製造方法。

Images