CN1311518C - 电子装置用衬底，电子装置用衬底的制造方法，及电子装置 - Google Patents

电子装置用衬底，电子装置用衬底的制造方法，及电子装置 Download PDF

Info

Publication number
CN1311518C
CN1311518C CNB021536236A CN02153623A CN1311518C CN 1311518 C CN1311518 C CN 1311518C CN B021536236 A CNB021536236 A CN B021536236A CN 02153623 A CN02153623 A CN 02153623A CN 1311518 C CN1311518 C CN 1311518C
Authority
CN
China
Prior art keywords
substrate
layer
electronic equipment
resilient coating
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021536236A
Other languages
English (en)
Other versions
CN1421900A (zh
Inventor
樋口天光
岩下节也
宫泽弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1421900A publication Critical patent/CN1421900A/zh
Application granted granted Critical
Publication of CN1311518C publication Critical patent/CN1311518C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/24—Complex oxides with formula AMeO3, wherein A is a rare earth metal and Me is Fe, Ga, Sc, Cr, Co or Al, e.g. ortho ferrites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种用于电子装置的衬底，该电子装置包括由立方晶体(100)取向或伪立方晶体(100)取向并利用外延生长形成包含具有钙钛矿结构的金属氧化物的导电氧化物层衬底。本发明还提供一种具有用于该电子装置的衬底的电子装置。图1所示的电子装置用衬底(100)包括Si衬底(11)；在Si衬底(11)上利用外延生长形成包含具有NaC1结构的金属氧化物的缓冲层(12)；在缓冲层(12)上用立方晶体(100)取向或伪立方晶体(100)取向外延生长形成的含有钙钛矿结构的金属氧化物的导电氧化物层(13)。优选的是，Si衬底(11)是不除去自然氧化膜(100)衬底或(110)衬底。并且，缓冲层(12)的平均厚度等于或小于10nm。

Description

电子装置用衬底，电子装置用衬底 的制造方法，及电子装置
技术领域
本发明涉及一种电子装置用衬底，该电子装置用衬底的制造方法，及电子装置。
背景技术
近年来，使用铁电体的非易失性存储器的铁电体存储器的开发进展迅速。
这种铁电体存储器分为把铁电体作为电容器使用以形成1T/1C结构等的电容器型及以铁电体代替SiO2作为场效应晶体管的栅极绝缘膜使用的MFSFET型。
MFSFET型铁电体存储器，虽然在高集成化或无损读出的方面有利，但是由于在结构制作上很困难，所以还没有实现。目前，电容器型的铁电体存储器的开发及商品化在市场上占有主导地位。
被电容器型的铁电体存储器采用的铁电体材料分为两种，Pb(Zr1-xTix)O3(PZT)和SrBi2Ta2O9(SBT)，其中，具有位于菱形-四方相位边界(MPB)附近组分的PZT材料的残余电介质极化和强制电场特性优越，因此在商业化应用中处于领先发展的地位。
但是，以往作为PZT类铁电体的下部电极材料，使用的是Pt。由于Pt具有密实填充结构的面心立方晶格结构，所以自取向性很强，因此，即使是在SiO2那样的非晶形上，也会沿立方晶体(111)取向。
但是，由于取向特性很强，在Pt的柱状结晶生长时，例如Pb就可能沿着晶粒边界扩散到底层，从而产生Pt与SiO2附着性变差等问题。
虽然Ti可用于改善Pt与SiO2的附着性，而且TiN等也可用作Pb等的扩散阻挡层，但电极结构变得复杂，而且，Ti的氧化和向Pt中的扩散，随之引起PZT结晶性的降低，因此，导致极化电场(P-E)的磁滞特性、漏电流特性、和疲劳特性的降低。
为了避免这样的Pt电极问题，对RuOx及IrO2为首的导电氧化物电极材料进行了研究。其中，由于与PZT具有同样的结晶结构，具有钙钛矿结构的SrRuO3因此具有优越的界面接合性，可能实现PZT的外延生长，作为Pb的扩散缓冲层，具有优越的特性。
因此，以SrRuO3作为电极使用的铁电体电容器的研究正在广泛进行。
发明内容
但是，利用例如SrRuO3等具有钙钛矿结构的金属氧化物作为下部电极而利用PZT作为铁电体形成铁电体电容器时，会产生下述问题。
关于PZT，从增加残余介电极化值Pr和降低强制电场EC的观点来看，与MPB的Zr∶Ti＝0.48∶0.52比较，例如在过剩的Ti侧的Zr∶Ti＝0.3∶0.7是重要的。但是，在这种组分范围内，PZT表示四方晶格，且其极化方向与C轴平行。
因此，对于具有上部电极/铁电体层/下部电极/衬底结构的铁电体电容器，为了得到铁电体层PZT的(001)定向膜，就需要使SrRuO3电极作为下部电极以便沿伪立方晶体(100)取向。
但是，当直接在Si(衬底)上淀积形成钙钛矿型金属氧化物的SrRuO3电极时，由于是在界面上形成SiO2层，所以难以外延生长SrRuO3。
于是，有必要在Si(衬底)上外延生长缓冲层和SrRuO3电极。
这里，易于在Si(衬底)上外延生长的缓冲层包括具有萤石结构的金属氧化物，例如，稳定的氧化钇氧化锆Zr1-xYxO2-0.5x(YSZ)、CeO2、以及Y2O3。
例如，据报道，Y2O3/YSZ(Appl.Phys.Lett.，vol.61(1992)1240)或CeO2/YSZ(Appl.Phys.Lett.，vol.64(1994)1573)的双重缓冲层适用于外延生长其结构类似于钙钛矿的YBa2Cu3Ox的缓冲层。在此情况下，YBa2Cu3Ox易于进行取向。
然而，众所周知(Appl.Phys.Lett.，67(1995)1387)，具有简单钙钛矿结构的SrRuO3(在正交晶系晶体中，a＝0.5567nm、b＝0.5530nm、c＝0.7845nm；在伪立方晶体中，a＝0.3923nm、21/2a＝0.5548nm)不在具有萤石结构的YSZ(a＝0.514nm)或者CeO2(a＝0.541nm)的(100)平面上沿(100)取向外延生长，但导致(110)取向(伪立方晶体)。
因此，本发明的发明人对具有除萤石结构以外的结构并在Si(衬底)上容易外延生长的缓冲层材料进行了反复深入的研究，结果发现，具有NaCl结构的金属氧化物很适合，从而实现了本发明。
本发明的一个目的是提供电子装置用衬底，该电子装置包括沿立方晶体(100)的取向或伪立方晶体(100)的取向外延生长所形成的导电氧化物层，该导电氧化物层具有钙钛矿结构；该电子装置用衬底的制造方法；以及具有这样的电子装置用衬底的电子装置。
本发明的上述目的由下述(1)～(17)实现。
(1)一种电子装置用衬底包括：
Si衬底；
在该Si衬底上利用外延生长形成的包含具有NaCl结构的金属氧化物的缓冲层；以及
在该缓冲层上通过沿立方晶体(100)取向或沿伪立方晶体(100)取向外延生长所形成的包含具有钙钛矿结构的金属氧化物的导电氧化物层。
(2)根据上述(1)的电子装置用衬底中，该Si衬底是不除去自然氧化膜的(100)衬底或(110)衬底。
(3)根据上述(1)或(2)的电子装置用衬底中，该具有NaCl结构的金属氧化物为MgO、CaO、SrO、BaO或者含有这些成分的固溶体中的至少其中一种。
(4)根据上述(1)或(2)的电子装置用衬底中，该缓冲层是沿立方晶体(110)取向外延生长的。
(5)根据上述(1)至(4)任一所述的电子装置用衬底中，该缓冲层的平均厚度等于或小于10nm。
(6)根据上述(1)至(5)任一所述的电子装置用衬底中，该具有钙钛矿结构的金属氧化物是CaRuO3、SrRuO3、BaRuO3，或者含有这些成分的固溶体中的至少其中一种。
(7)一种电子装置用衬底的制造方法，其包括以下步骤：
清洗Si衬底；
清洗该Si衬底后，在真空设备内，用含有氧等离子体及金属元素等离子体的等离子体照射该Si衬底，然后通过外延生长形成包含具有NaCl结构金属氧化物的缓冲层；以及
在形成该缓冲层后，在真空设备内，用含有氧等离子体及金属元素等离子体的等离子体照射该缓冲层，然后，沿立方晶体(100)的取向或伪立方晶体(100)的取向外延生长包含具有钙钛矿结构的金属氧化物的导电氧化物层。
(8)根据上述(7)的电子装置用衬底的制造方法，其中，在清洗Si衬底的步骤中，不进行为了得到重新构成表面或氢封端的表面而进行的处理。
(9)根据上述(8)的电子装置用衬底的制造方法，其中，在形成该缓冲层的步骤中，选择性地使用金属元素等离子体而非氧等离子体照射该Si衬底，在除去Si衬底表面的自然氧化膜的同时，外延生长该缓冲层。
(10)根据上述(7)至(9)任一的电子装置用衬底的制造方法，其中，具有NaCl结构的金属氧化物是MgO、CaO、SrO、BaO，或者含有这些成分的固溶体中的至少其中一种。
(11)根据上述(7)至(10)任一的电子装置用衬底的制造方法，其中，该缓冲层是沿立方晶体(110)取向外延生长的。
(12)根据上述(7)至(11)任一的电子装置用衬底的制造方法，其中，该缓冲层的平均厚度等于或小于10nm。
(13)根据上述(7)至(12)任一的电子装置用衬底的制造方法，其中，具有钙钛矿结构的金属氧化物是CaRuO3、SrRuO3、BaRuO3，或者含有这些成分的固溶体中的至少其中一种。
(14)根据上述(7)至(13)任一的电子装置用衬底的制造方法，其中的等离子体是利用激光产生。
(15)一种具有根据上述1至6任一的电子装置用衬底的电子装置。
(16)根据上述(15)中的电子装置是一种电容器。
(17)根据上述(15)中的电子装置是一种悬臂。
附图说明
图1是根据本发明的电子装置用衬底的实施例的剖面图。
图2是根据本发明的电子装置用衬底的制造方法的示意图。
图3是本发明电子装置应用于电容器时的实施例的剖面图。
图4是本发明电子装置应用于悬臂时的实施例的剖面图。
图5所示为利用反射高能电子衍射观察实施例1中制造的电子装置用衬底的各层(各部分)表面的图案的照片。
图6是将实施例1中制造的电子装置用衬底的SrRuO3层的表面通过X射线衍射θ-2θ扫描的分析结果的图表。
图7是将图4所示的SrRuO3(200)峰值通过ω扫描的分析结果的图表。
图8是表示将实施例1制造的电子装置用衬底的SrRuO3层的电阻率利用4端子法测量结果的图表。
具体实施方式
以下对根据本发明的电子装置用衬底，电子装置用衬底的制造方法，及电子装置的优选实施例进行说明。
<电子装置用衬底>
首先，对根据本发明的电子装置用衬底说明如下。
图1所示为根据本发明的电子装置用衬底的实施例的剖面图，图2是根据本发明的电子装置用衬底的制造方法的示意图。
图1所示的电子装置用衬底100包括Si衬底11；该Si衬底11上形成缓冲层12；在该缓冲层12上形成有导电氧化物层13。
Si衬底11是为支持后面将要描述的缓冲层12和导电氧化物层13，由平板状材料构成。
该Si衬底11可以使用不除去其表面自然氧化膜的，也可以使用除去自然氧化膜的，但优选的是使用不除去自然氧化膜的。这样可以省略清除自然氧化膜的操作，(例如，RCA清洗及氢氟酸清洗等)，因此，有利于缩短电子装置用衬底100的制造时间及降低制造成本。
并且，Si衬底11例如可以使用100衬底、110衬底、111衬底等，但其中，优选的是使用100衬底或110衬底。由于Si的100衬底或110衬底是广泛应用的导向衬底，因此，使用这样的Si衬底11，可以降低电子装置用衬底100的制造成本。
对于Si衬底11的平均厚度，没有特别的限定，但是，例如，优选的是，在10μm～1mm的范围，更好地是在100μm～600μm的范围。Si衬底11的平均厚度在上述范围内，则电子装置用衬底100在确保充分的强度的同时，还能够实现其薄型化(小型化)的优点。
在Si衬底11上可以设置(形成)薄膜状的缓冲层12。
该缓冲层12是在Si衬底11上通过外延生长形成，并包含具有NaCl结构的金属氧化物。
如果在这样的缓冲层12上，可以很容易地并确实形成后面将要描述的导电氧化物层13。即，在该缓冲层12上，沿立方晶体100的取向或伪立方晶体100的取向通过外延生长容易地并确实形成包含具有钙钛矿结构的金属氧化物的导电氧化物层13。
并且，利用设置的缓冲层12，可以在Si衬底11与导电氧化物层13之间得到优越的接合性能(附着性)。
具有NaCl结构的金属氧化物的示例包括例如MgO、CaO、SrO、BaO、MnO、FeO、CoO、NiO或含有这些成分的固溶体，但是，在这些成分中，特别是MgO、CaO、SrO、BaO或者含有这些成分的固溶体中，至少使用其中一种。由于在具有NaCl结构的金属氧化物，Si及具有钙钛矿结构的金属氧化物之间的晶格失配小(例如大约在5％～7％)，因此，Si衬底11与导电氧化物层13的接合性就可以进一步提高。
进而，缓冲层12可以沿例如立方晶体110取向、沿立方晶体100取向、沿立方晶体111取向等之一外延生长。其中，优选的是沿立方晶体110取向进行外延生长。当缓冲层12沿立方晶体110取向进行外延生长时，缓冲层12的平均厚度可以比较小。因此，用例如SrO的吸湿性的并且具有NaCl结构的金属氧化物构成缓冲层12时，可以防止制造时及使用时空气水分导致的性能恶化，可以得到实用可靠的电子装置用衬底100。
从上述观点出发，优选的是，缓冲层12尽可能薄。具体来说，其平均厚度优选为等于或小于10nm，等于或小于5nm则更好，以便进一步提高上述效果。
当这种缓冲层12的平均厚度制成如上所述很小时，例如，在制作铁电体存储器的情况下，随着这种铁电体存储器的设计标准的细微化，可以制作所需的薄型(例如约10nm的厚度)的电容器。
在缓冲层12上设置(形成)导电氧化物层13。
该导电氧化物层13是在缓冲层12上，沿立方晶体100的取向或伪立方晶体100的取向外延生长并形成包含具有钙钛矿结构的金属氧化物。
具有钙钛矿结构的金属氧化物的示例可以包括例如CaRuO3、SrRuO3、BaRuO3、SrVO3、(La，Sr)MnO3、(La，Sr)CrO3、(La，Sr)CoO3或含有这些成分的固溶体等。在这些成分中，优选的是CaRuO3、SrRuO3、BaRuO3或者含有这些成分的固溶体至少使用其中一种。这些具有钙钛矿结构的金属氧化物具有优越的导电性和化学稳定性。因此，包含这些具有钙钛矿结构的金属氧化物的导电氧化物层13也可以具有优越的导电性和化学稳定性。这样的导电氧化物层13作为构成电子装置时的电极是很有用的。
该导电氧化物层13的平均厚度没有特别的限定。但是，例如，优选的是10nm～300nm，在50nm～150nm则更好。
当使用具有这种导电氧化物层13的电子装置用衬底100制作各种电子装置时，可以提高这些电子装置的各种特性。关于这一点，后面进一步说明。
接着，参照图2对根据本发明的电子装置用衬底100的制造方法进行说明。
上述电子装置用衬底100，可以如下述制造。
如下所示的电子装置用衬底100的制造方法包括以下步骤：清洗Si衬底11(Si衬底清洗步骤)；在Si衬底11上形成缓冲层12(缓冲层形成步骤)；以及在缓冲层12上形成导电氧化物层13(导电氧化物层形成步骤)。以下对各步骤按顺序进行说明。
首先，准备Si衬底11，适宜使用厚度均一、没有挠曲和损伤的Si衬底11。
[1A]Si衬底清洗步骤
首先，清洗Si衬底11。即，将附着在Si衬底11表面的附着物清除(例如脱脂等)。
附着物的清除可以使用清除液与Si衬底11接触进行。
清除液与Si衬底11接触的方法没有特别的限定，但是，其中有各种方法，例如，将Si衬底11浸渍在清除液中(浸渍法)、将清除液喷在Si衬底11表面(喷淋)、以及将清除液涂敷在Si衬底11表面(涂敷法)等。
其中，优选使用浸渍法。如果使用这种浸渍法，可以很容易地确实地清除附着在Si衬底11表面的附着物(例如有机材料等)。并且，还可以同时处理多个(大量的)Si衬底11。
在这种情况下，可以在对清除液施加超声波振动的同时，或者在摇动Si衬底11及清除液其中至少一种的同时实施浸渍法。
清除液包括各种有机溶剂，例如，甲醇、乙醇、丙醇、丁醇那样的酒精类；丙酮、丁酮、甲基异丁基酮那样的酮类；乙酸乙酯、乙酸甲酯那样的酯类；二乙醚、二异丙醚、四氢呋喃、二氧杂环己烷那样的醚类；乙腈、丙腈那样的腈类；二氯甲烷、三氯甲烷、1，2-二氯乙烷、1，1，2，2-四氯乙烷那样的卤化烃类；以及n(正)己烷、石油醚、甲苯、苯、二甲苯那样的碳氢化合物类等。可以将其中的一种或两种以上组合后使用。
如上所述，根据本发明的Si衬底11，适宜使用不除去自然氧化膜的Si衬底11。因此，在步骤[1A]中，在Si衬底11的表面，可以省略用于得到重新构成的表面的处理或用于得到氢封端的表面的处理。这样，电子装置用衬底100的制造方法就可以简化，达到缩短制造时间和降低制造成本的目的。
所以，Si衬底11的表面存在自然氧化膜14。(参照图2(a))。
[2A]缓冲层形成步骤
接着，在Si衬底11上形成缓冲层12，例如，可按下述进行。
首先，将Si衬底11装到衬底架上。
在这种状态下，将Si衬底11放置在室温下背压减压到，例如，1×10-9～1×10-6Torr程度的真空设备内。
在真空设备内，面对Si衬底11在预定距离放置含有缓冲层12构成元素的第1中间电极(缓冲层用的中间电极)。
接着，使用例如红外线灯(加热装置)对Si衬底11进行加热以致升温。
对升温速度没有特别的限定，例如，优选的是用1℃～20℃/min的速度，5℃～15℃/min的速度则更好。
并且，对Si衬底11的温度(最终温度)也没有特别的限定，例如，优选的是500℃～900℃，600℃～800℃则更好。
这时，随着Si衬底11温度的上升，为了进行作为SiO的一部分自然氧化膜14的蒸发，真空设备内的压力临时上升，然后，当Si衬底11达到上述的预定温度时，真空设备内的压力为恒定值。
另外，例如升温速度、Si衬底11的温度、真空设备内的压力等各个条件，只要在Si衬底11表面不形成新的热氧化膜，就不限定在上述范围。
接着，真空设备内的压力一定后(例如，约1×10-8～1×10-6Torr)，用含有氧等离子体及金属元素等离子体的等离子体照射Si衬底11。因此，将具有NaCl结构的金属氧化物(如前所述)的缓冲层12在Si衬底11上，例如，沿立方晶体110取向使其外延生长以便形成(淀积)膜状(薄膜)。
在上述第1中间电极表面，可以利用激光、氩气(惰性气体)等离子体以及电子束等照射(入射)产生这种等离子体。
其中，优选的是，等离子体使用激光产生。如果利用激光的方法，就可以使用具备激光入射口的简单构成的真空设备，很容易产生等离子体，形成缓冲层12。
具体地说，形成以SrO为主要材料的缓冲层12时，适宜使用由SrO2构成的第1中间电极。当利用激光照射第1中间电极时，在第1中间电极表面产生Sr及O的等离子体烟缕。这样的等离子体烟缕与Si衬底11表面(上表面)的接触形成缓冲层12。
优选的是激光波长为约150nm～300nm，脉冲持续时间为1ns～100ns左右的脉冲光。具体来说，这种激光有ArF受激准分子激光器、KrF受激准分子激光器、XeCl受激准分子激光器那样的激光器；钇铝石榴石激光器、YVO4激光器、CO2激光器等。其中优选的是ArF受激准分子激光器或KrF受激准分子激光器。ArF受激准分子激光器和KrF受激准分子激光器使用简单，并且可以更容易稳定地产生等离子体。
这种等离子体(等离子体烟缕)，其中，优选的是选择使用金属元素等离子体而非氧等离子体照射在Si衬底11上。这使金属元素等离子体容易热力学结合氧而非Si，以置换自然氧化膜14中的Si，可以更容易地得到具有NaCl结构的金属氧化物。即，除去Si衬底11表面的自然氧化膜14的同时，可以使缓冲层12外延生长。
从这一观点出发，缓冲层12形成的各个条件可以指定如下。
激光的频率优选约为等于或小于3Hz，最好约为等于或小于1.5Hz。
激光的能量密度优选约为等于或大于0.5J/cm2，最好约为等于或大于2J/cm2。
Si衬底11的温度优选约为550℃～850℃，最好约为650℃～750℃。
Si衬底11与第1中间电极的距离优选约为等于或小于50mm，最好约为等于或小于35mm。
真空设备内的压力优选约为等于或小于1×10-4Torr，最好约为等于或小于1×10-6Torr。
由于缓冲层12形成的各个条件分别在上述范围内，则可以选择用金属元素等离子体而非氧等离子体照射Si衬底。因此，在除去自然氧化膜14的同时，可确实形成缓冲层12。
这时，利用适当设定的激光照射时间(等离子体照射Si衬底的时间)，可以将缓冲层12的平均厚度在上述的范围内进行调整。激光的照射时间根据上述的各种条件的不同而有所不同。一般情况下，优选约为等于或小于200sec，最好约为等于或小于100sec。
综上所述，可以得到缓冲层12(参照图2(b))。
[3A]导电氧化物层形成步骤
在缓冲层12上形成导电氧化物层13，可按下述进行。
在导电氧化物层13形成之前，面对缓冲层12(Si衬底11)，代替上述第1中间电极，在预定距离安置含有如上所述的导电氧化物层13构成元素的第2中间电极(导电氧化物层用的中间电极)。
接着上述的[2A]步骤，用含有氧等离子体及金属元素等离子体的等离子体照射缓冲层12，以允许将包含具有钙钛矿结构的金属氧化物(如上所述)的导电氧化物层13，沿立方晶体100取向外延生长，形成(淀积)膜状(薄膜或厚膜)。
这种等离子体与上述[2A]步骤同样是将激光照射(入射)到上述第2中间电极表面所产生的。
具体地说，形成以SrRuO3为主要材料的导电氧化物层13时，适宜使用由SrRuO3构成的第2中间电极。当利用激光照射第2中间电极时，在第2中间电极的表面产生Sr、Ru及O的等离子体烟缕，利用这种等离子体烟缕与缓冲层12的表面(上表面)接触，可以形成导电氧化物层13。
这种激光与上述[2A]步骤同样，优选使用ArF受激准分子激光器或KrF受激准分子激光器。
导电氧化物层13形成的各个条件得以满足，只要各种金属元素等离子体(等离子体烟缕)按照预定比(即，具有钙钛矿结构的金属氧化物中的组成比)到达缓冲层12上，并且导电氧化物层13可以外延生长。各个条件可以指定为，例如，可按下述进行。
激光的频率优选约为等于或小于30Hz，最好约为等于或小于15Hz。
激光的能量密度优选约为等于或大于0.5J/cm2，最好约为等于或大于2J/cm2。
于其上形成缓冲层12的Si衬底11的温度优选约为400℃～700℃，最好约为500℃～600℃。
于其上形成缓冲层12的Si衬底11与第2中间电极之间的距离优选约为等于或小于60mm，最好约为等于或小于45mm。
另外，真空设备内的氧分压，例如在氧气供给的情况下优选约为等于或大于1×10-3Torr，氧原子游离基供给的情况下优选约为等于或大于1×10-5Torr。
这时，利用适当设定的激光照射时间(等离子体照射缓冲层12的时间)，可以将导电氧化物层13的平均厚度在上述的范围内进行调整。激光的照射时间由于上述的各种条件不同而有所不同。一般情况下，优选为大约3min～90min，最好在大约15min～45min。
另外，利用设定的各个最佳条件，如果需要，可以在所述Si衬底11的一部分(例如，缓冲层12的边界附近)上形成SiO2层(热氧化膜)。
综上所述，可以得到导电氧化物层13(参照图2(c))。
按照上述步骤[1A]～[3A]，就可以制造电子装置用衬底100。
<电子装置(电容器)>
接着，对根据本发明的电子装置进行说明。
图3是将根据本发明的电子装置适用于电容器时的实施例的剖面图。
以下对如图3所示的电容器200，与所述的电子装置用衬底100的区别进行重点说明，省略了对相同之处的说明。
电容器200包括：电子装置用衬底100；设置在电子装置用衬底100上的预定区域内的铁电体层24；以及设置在铁电体层24上的上部电极层25。
电子装置用衬底100的导电氧化物层13，在电容器200中具有电极的功能。以下将导电氧化物层13称为“下部电极层13”。
在下部电极层13(电子装置用衬底100)上，设置(形成)铁电体层24。
铁电体层24可以用各种铁电体材料构成。但是，优选是包含具有钙钛矿结构的铁电体材料。这样可以提高电容器200的残余介质极化的增大、强制电场降低等各种特性。因此，使用这种电容器200制作铁电体存储器时，这样的铁电体存储器可以有优越的磁滞曲线的矩形性。
另外，铁电体层24可以沿正方晶体001取向和菱形晶体100取向外延生长。上述效果会进一步提高。
如上所述，下部电极层13包含具有钙钛矿结构的金属氧化物。并且，具有钙钛矿结构的金属氧化物与具有钙钛矿结构的铁电体材料的晶格失配很小。因此，在下部电极层13上，使铁电体层24可以很容易地沿正方晶体001取向外延生长。
具有钙钛矿结构的铁电体材料包括Pb(Zr1-xTix)O3(PZT)、BaTiO3、PbZnO3、PbNbO3、PbFeO3、PbWO3，或含有这些成分的固溶体等。其中，优选使用PZT、BaTiO3，或含有这些成分的固溶体中的至少一种。
铁电体层24的平均厚度没有特别的限定。但是，优选的是，例如，约为50nm～300nm，最好约为100nm～200nm。铁电体层24的平均厚度在上述范围内，可以进一步提高电容器200中的各种特性。
在铁电体层24上，设置(形成)梳齿状(或带状)的上部电极层25。
上部电极层25的构成材料包括Pt、Ir、Au、Ag、Ru，或含有这些成分的合金等，可以将其中的一种或两种或更多组合后使用。
上部电极层25的平均厚度没有特别的限定。但是，优选约为10nm～300nm，最好约为50nm～150nm。
下面对电容器200的制造方法进行说明。
上述的电容器200，可按如下所述进行制造。
以下所示的电容器200的制造方法包括：清洗Si衬底11步骤(Si衬底11的清洗步骤)；在Si衬底11形成缓冲层12的步骤(缓冲层形成步骤)；在缓冲层12上形成下部电极层13(导电氧化物层)的步骤(下部电极形成步骤)；在下部电极层13上形成铁电体层24的步骤(铁电体层形成步骤)；将下部电极层13取出步骤(下部电极层的取出步骤)；在铁电体层24上形成上部电极层25的步骤(上部电极层形成步骤)。以下各步骤按顺序进行说明。
[1B]Si衬底清洗步骤
与上述[1A]步骤以相同方式进行。
[2B]缓冲层形成步骤
与上述[2A]步骤以相同方式进行。
[3B]下部电极层形成步骤
与上述[3A]步骤以相同方式进行。
[4B]铁电体层形成步骤
在下部电极层13上形成铁电体层24。可按如下所述进行。
在形成铁电体层24之前，面对电子装置用衬底100，代替上述第2中间电极，在预定距离放置含有如上所述的铁电体层24构成元素的第3中间电极(铁电体层用的中间电极)。
在上述[3B]步骤之后，用含有氧等离子体及金属元素等离子体的等离子体照射下部电极层13，以允许在下部电极层13上使包含具有钙钛矿结构的铁电体材料(如上所述)的铁电体层24，沿例如正方晶体001取向外延生长，以形成(淀积)膜状(薄膜或厚膜)。
这种等离子体，优选的是通过激光照射(入射)到第3中间电极上产生的等离子体，与上述[2A]步骤相同。
具体地说，形成以Pb(Zr0.3Ti0.7)O3为主要材料的铁电体层24时，适宜使用由Pb(Zr0.3Ti0.7)O3构成的第3中间电极。当利用激光照射第3中间电极时，在第3中间电极的表面产生Pb、Zr、Ti及O的等离子体烟缕，利用这样的等离子体烟缕与下部电极层13的表面(上面)接触，形成铁电体层24。
激光与上述[2A]步骤的相同，优选使用ArF受激准分子激光器或KrF受激准分子激光器。
铁电体层24形成的各个条件得以满足，只要各种金属元素等离子体(等离子体烟缕)按照预定比(即，具有钙钛矿结构的铁电体材料的组成比)到达下部电极层13，并且，铁电体层24优选通过外延生长得到，因此，各个条件可以指定，例如，按下述进行。
激光的频率优选约为等于或小于30Hz，最好约为等于或小于15Hz。
激光的能量密度优选约为等于或大于0.5J/cm2，最好约为等于或大于1.5J/cm2。
下部电极层13(电子装置用衬底100)的温度优选约为450℃～750℃，最好约为550℃～650℃。
电子装置用衬底100与第3中间电极之间的距离优选约为等于或小于60nm，最好约为等于或小于45nm。
真空设备内的氧分压，例如在氧气供给的情况下优选约为等于或大于1×10-3Torr，在氧原子游离基供给的情况下优选约为等于或大于1×10-5Torr。
这时，利用适当设定的激光照射时间(用等离子体照射下部电极层13的时间)，可以将铁电体层24的平均厚度在上述的范围内进行调整。虽然这种激光的照射时间由于上述各种条件的不同而有所不同，一般情况下，优选约为10min～60min，最好约为20min～40min。
利用合适设定的各个条件，如果需要，在上述Si衬底11的一部分(例如，缓冲层12的边界附近)上也可以形成SiO2层(热氧化膜)。
如上所述，可以得到铁电体层24。
[5B]下部电极层取出步骤
接着，除去一部分铁电体层24，将下部电极层13取出(使其露出)。铁电体层24设置在下部电极层13上的预定区域内。这可以采用光蚀刻法进行。
首先，在除需要去除的部分外的铁电体层24上形成保护层。
接着，对于铁电体层24实施蚀刻处理(例如，湿蚀刻处理和干蚀刻处理)。
再除去上述的保护层。由此露出一部分下部电极层13(图7中的左侧)。
[6B]上部电极层形成步骤
接着，在铁电体层24上形成上部电极层25。可按下述进行。
首先，利用例如喷镀法等，在铁电体层24上形成具有所需图案形状的掩膜层。
接着，利用蒸镀法、喷镀法、印刷法等，将例如Pt构成的上部电极层25的材料形成膜状(薄膜或者厚膜)。
接着，除去上述的掩膜层。
综上所述，可以得到上部电极层25。
通过上述[1B]～[6B]步骤，可以制造电容器200。
<电子装置(悬臂)>
图4是应用于悬臂的根据本发明的电子装置的实施例的剖面图。
以下对如图4中所示的悬臂300，上述电子装置用衬底100与电容器200的区别进行重点说明，省略了对相同之处的说明。
悬臂300包括：电子装置用衬底100；在电子装置用衬底100上的预定区域内设置的压电体层34；在压电体层34上设置的上部电极层35。
在该电子装置用衬底100上，在Si衬底11的缓冲层12的边界附近形成SiO2层(热氧化膜)36。该SiO2层36与Si衬底11具有单晶型悬臂的弹性衬底的功能。
在下部电极层13(电子装置用衬底100)上设置(形成)压电体层34。
压电体层34可以用各种铁电体材料构成，优选的是具有钙钛矿结构的铁电体材料。这样可以提高悬臂300的例如电场应变特性的各种特性。
另外，压电体层34可以沿例如菱形晶体100取向或正方晶体001取向外延生长。优选的是沿菱形晶体100取向外延生长。这使效果进一步提高。
如上所述，下部电极层13包含具有钙钛矿结构的金属氧化物。而且，该具有钙钛矿结构的金属氧化物与具有钙钛矿结构的铁电体材料的晶格失配小。因此，压电体层34可以很容易地在下部电极层13上沿菱形晶体100取向外延生长。
具有钙钛矿结构的铁电体材料可以与电容器200使用相同的材料。
压电体层34的平均厚度没有特别的限定。但是，优选约为100nm～3000nm，最好约为500nm～2000nm。如果压电体层34的平均厚度在上述范围内，则可进一步提高悬臂300的各种特性。
在压电体层34上设置(形成)上部电极层35。
上部电极层35的构成材料及平均厚度，分别同上述电容器200中所述的上部电极层25相同。
下面对悬臂300的制造方法进行说明。
上述的悬臂300可按如下所述进行制作。
悬臂300的制造方法中包括：清洗Si衬底11步骤(Si衬底11清洗步骤)；在Si衬底11上形成缓冲层12步骤(缓冲层形成步骤)；在缓冲层12上形成下部电极层13(导电性氧化物层)步骤(下部电极层形成步骤)；在下部电极层13上形成压电体层34(压电体层形成步骤)；取出下部电极层13步骤(下部电极层取出步骤)；在压电体层34上形成上部电极层35步骤(上部电极层形成步骤)。各步骤按顺序说明。
[1C]Si衬底清洗步骤
与上述[1A]步骤以相同方式进行。
[2C]缓冲层形成步骤
与上述[2A]步骤以相同方式进行。
[3C]下部电极层形成步骤
与上述[3A]步骤以相同方式进行。
[4C]压电体层形成步骤
在下部电极层13上形成压电体层34。与上述[4B]步骤以相同方式进行。
在形成压电体层34之前，面对电子装置用衬底100在预定距离代替上述第2中间电极，放置含有上述压电体层34构成元素的第3’中间电极(压电体层用的中间电极)。
在上述的[3C]步骤之后，用含有氧等离子体及金属元素等离子体的等离子体照射下部电极层13。这使具有钙钛矿结构的铁电体材料(如上所述)的压电体层34在下部电极层13上沿菱形体晶体100取向外延生长，形成(淀积)膜状(薄膜或厚膜)。
压电体层34形成的各个条件得以满足，只要各种金属元素等离子体(等离子体烟缕)按照预定比(即，具有钙钛矿结构的铁电体材料的组成比)到达下部电极层13，并且，压电体层34可以外延生长得到。因此，各个条件可以指定，例如，按如下所述进行。
激光频率优选约为等于或小于30Hz，最好约为等于或小于15Hz。
激光能量密度优选约为等于或大于0.5J/cm2，最好约为等于或大于2J/cm2。
下部电极层13(电子装置用衬底100)的温度优选约为450℃～750℃，最好约为550℃～650℃。
电子装置用衬底100与第3’中间电极之间的距离优选约为等于或小于60mm，最好约为等于或小于45mm。
真空设备内的氧分压，优选约为，例如在氧气供给的情况下等于或大于1×10-3Torr，在氧原子游离基供给的情况下等于或大于1×10-5Torr。
这时，利用适当设定的激光照射时间(用等离子体照射下部电极层13的时间)，可在上述范围内调整压电体层34的平均厚度。虽然激光照射时间随上述各种条件不同而有所不同，一般情况下，优选约为30min～200min，最好约为80min～100min的范围。
如上所述，可以制造压电体层34。
[5C]下部电极层取出步骤
与上述[5B]步骤以相同方式进行。
[6C]上部电极层形成步骤
与上述[6B]步骤以相同方式进行。
根据适当设定的上述[3C]步骤和/或[4C]步骤的各个条件，可以形成上述SiO2层36。
经过[1C]～[6C]步骤，可以制造悬臂300。
以上对根据本发明的电子装置用衬底、电子装置用衬底的制造方法及电子装置，参照图示的实施例进行了说明。而本发明并不仅限于此。
例如，构成根据本发明的电子装置用衬底及电子装置的各组成部分，可用具有类似功能的随意一个置换，或者可以添加其他构成。
而且，在根据本发明的电子装置用衬底的制造方法中，可以添加任意步骤。
以下对本发明的具体实施例进行说明。
(实施例1)
如图1所示的电子装置用衬底由如下所示制造而成。
-0A-首先，准备Si 100衬底，不用除去Si 100衬底上的自然氧化膜，并且，自然氧化膜的平均厚度为2nm。
-1A-接着，将Si 100衬底进行脱脂和清洗。
将Si 100衬底浸渍在乙醇和丙酮的混合溶剂中，给这种混合溶剂实施超声波振动，同时进行脱脂和清洗。乙醇和丙酮的混合比设定为按体积比1∶1。
-2A-接着在Si 100衬底上形成SrO层(缓冲层)。
首先将Si 100衬底装在衬底架上，并且将衬底架放置在室温下背压为1×10-8Torr的真空设备内。
接着，使用红外线灯将Si 100衬底按照10℃/min的速度加热升温到700℃。
当Si 100衬底的温度变成等于或大于500℃时，Si 100衬底表面的一部分自然氧化膜将作为SiO蒸发，并且真空设备内的压力上升到1×10-6Torr。但是，在当Si 100衬底的温度达到700℃时，真空设备内的压力变成一个恒定值5×10-7Torr。
这时，通过反射高能电子衍射(RHEED)在原位置观察Si 100衬底表面(上表面)，得到的图案如图5(a)所示。如图5(a)所示，从Si<011>方向在RHHED图案中观察不到衍射图案。即，可以解释通过Si 100 2×1不能形成重新构成表面，并且Si 100衬底已被自然氧化膜覆盖。
在真空设备内的压力变成恒定(5×10-7Torr)之后，将ArF受激准分子激光器(波长：193nm)的脉冲光(脉冲持续时间：10ns)入射到面对Si 100衬底(试样)放置的SrO2中间电极(第1中间电极)表面，因此在SrO2中间电极的表面产生Sr、O的等离子体烟缕。然后，将这种Sr、O的等离子体烟缕照射在Si 100衬底上，从而形成平均厚度为5nm的SrO层。这种SrO层的形成在以下所示的条件下进行。
·ArF受激准分子激光器
能量密度            ： 2.4J/cm2
频率                ：1Hz
·激光照射时间        ：90sec
·试样温度            ：700℃
·试样与中间电极的距离：30mm
·真空设备内的压力    ：5×10-7Torr
这时，通过反射高能电子衍射(RHEED)在原位置观察所得到的SrO层的表面，得到的图样如图5(b)所示。如图5(b)所示，从Si<011>方向观察到在RHEED图案中的清晰的衍射图案。即，可以解释SrO层导致沿SrO(110)/Si(100)、SrO<001>//Si<011>取向关系进行外延生长的。
-3A-接着，在SrO层上形成SrRuO3层(导电氧化物层)。
首先，面对于其上形成SrO层的Si衬底(试样)，代替SrO2中间电极，放置SrRuO3中间电极(第2中间电极)。
接着，将ArF受激准分子激光器(波长：193nm)的脉冲光(脉冲持续时间：10ns)入射到SrRuO3中间电极的表面，使SrRuO3的中间电极的表面产生Sr、Ru、O的等离子体烟缕，然后用这种Sr、Ru、O的等离子体烟缕照射SrO层，从而形成平均厚度为100nm的SrRuO3层。这种SrRuO3层在如下所示的条件下形成。
·ArF受激准分子激光器
能量密度              ：2.4J/cm2
频率                  ：10Hz
·激光照射时间        ：30min
·试样温度            ：550℃
·试样与中间电极的距离：40mm
·真空设备内的氧分压  ：1×10-2Torr(供给氧气的情况下)
通过反射高能电子衍射(RHEED)在原位置观察所得到的SrRuO3层表面(上表面)，得到的图案如图5(c)所示。如图5(c)所示，从Si<011>方向观察到在RHEED图案中有清晰的衍射图案。即，可以解释SrRuO3层为伪立方晶体并且导致沿SrRuO3(100)/SrO(110)/Si(100)，SrRuO3<010>//SrO<001>//Si<011>取向关系外延生长。
通过X射线衍射(XRD)θ-2θ扫描分析了SrRuO3层的表面(上表面)，其结果如图6所示。如图6所示可以明显地观察到Si(200)和Si(400)的峰值以及伪立方晶体SrRuO3(100)和SrRuO3(200)的峰值。其结果与(100)取向的RHEED的观察结果一致。
接着，通过ω扫描分析了SrRuO3(200)的峰值，其结果如图7所示。如图7所示，SrRuO3(200)的峰值，半幅值是1.9度，很明显具有优越的结晶性能。其结果说明SrRuO3层用作具有钙钛矿结构的铁电体材料外延生长的衬底是非常有益的。
另外，通过4端子法测量SrRuO3层电阻率，其结果如图8所示。如图8所示，SrRuO3层在室温下可以得到ρ＝550μΩcm的理想值。并且，显示了从50K至室温大范围的类金属的温度依从性。其结果显示SrRuO3层作为电极(电极薄膜)在基本特性上没有问题。
(实施例2)
如图3所示的铁电体电容器按如下所述制造。
制造电子装置用衬底的-0B-～-3B-与上述-0A-～-3A-步骤相同。
-4B-在SrRuO3层上形成Pb(Zr0.3Ti0.7)O3(PZT)层(铁电体层)。
首先，面对电子装置用衬底(试样)放置代替SrRuO3中间电极的PZT中间电极(第3中间电极)。
接着，使用ArF受激准分子激光器(波长：193nm)的脉冲光(脉冲持续时间：10ns)入射到PZT中间电极的表面，使PZT中间电极的表面产生Pb、Zr、Ti、O的等离子体烟缕，然后用这种Pb、Zr、Ti、O的等离子体烟缕照射SrRuO3层，形成平均厚度为150nm的PZT层。这种PZT层的形成按以下条件进行。
·ArF受激准分子激光器
能量密度              ：1.6J/cm2
频率                  ：10Hz
·激光照射时间        ：30min
·试样温度            ：600℃
·试样与中间电极的距离：40mm
·真空设备内的氧分压：1×10-2Torr(供给氧气的情况下)
-5B-取出SrRuO3层。
这是通过光蚀刻法除去一部分PZT层。
-6B-在PZT层上，形成平均厚度为100nm的Pt电极(上部电极层)。
首先，通过喷镀法利用图案在PZT层上形成平均厚度为100nm的掩膜层。
接着，利用蒸镀法形成Pt层。
然后，清除掩膜层后得到Pt电极。
所得到的铁电体电容器在Pt/PZT(001)/SrRuO3(100)/SrO(110)/Si(100)平面内具有PZT<010>//SrRuO3<010>//SrO<001>//Si<011>的取向关系。即，显而易见PZT层是沿正方晶体(001)取向外延生长的。
另外，关于得到的铁电体电容器，施加频率1kHz、振幅100kV/cm的电场后，进行了P-E磁滞测定。其结果，该铁电体电容器的残余电介质极化值是90μC/cm2。这一结果，与采用无导向的PZT层的铁电体电容器的残余介电极化值Pr为50μC/cm2相比，显示了更高的特性。
(实施例3)
如图4所示的压电薄膜悬臂如下所述制造。
-0C-～-3C-除了使用Si 110衬底代替Si 100衬底以外，制造电子装置用衬底与上述-0B-～-3B步骤相同。
-4C-接着，在SrRuO3层上形成Pb(Zr0.3Ti0.7)O3(PZT)层(压电体层)。
首先，面对电子装置用衬底(试样)代替SrRuO3中间电极放置PZT中间电极(第3’中间电极)。
接着，使用ArF受激准分子激光器(波长：193nm)的脉冲光(脉冲持续时间：10ns)入射到PZT中间电极的表面，使PZT中间电极的表面产生Pb、Zr、Ti、O的等离子体烟缕，然后用这种Pb、Zr、Ti、O的等离子体烟缕照射SrRuO3层，形成平均厚度为900nm的PZT层。在如下所示条件下形成这种PZT层。
·ArF受激准分子激光器
能量密度              ：2.4J/cm2
频率                  ：10Hz
·激光照射时间        ：90min
·试样温度            ：600℃
·试样与中间电极的距离：40mm
·真空设备内的氧分压  ：1×10-2Torr(供给氧气的情况下)
在当前-4C-步骤中，在Si衬底的SrO层的界面上形成平均厚度为500nm的SiO2层。
-5C-与上述-5B-步骤以相同方式进行。
-6C-除了使用Ir代替Pt以外，与上述-6B-以相同方式形成Ir电极(上部电极层)。
所得到的压电薄膜悬臂，在Ir/PZT(100)/SrRuO3(100)/SrO(110)/SiO2/Si(110)平面内，具有PZT<010>//SrRuO3<010>//SrO<001>//Si<001>的取向关系。即，显而易见PZT层是沿菱形晶体100的取向外延生长的。
另外，关于得到的压电薄膜悬臂，施加频率1kHz、振幅100kV/cm的电场后，进行了电场应变特性的测定。其结果，该压电薄膜悬臂的压电常数d31是200pC/N。该结果与使用无导向的PZT层的压电薄膜悬臂的压电常数d31为160pC/N相比，作为压电元素显示出具有更高的电场应变特性。当PZT层(压电体层)的各磁畴的极化轴与电场构成的角相等时，可以产生压电效果增大的效果。
综上所述，根据本发明的外延生长形成的包含设置在Si衬底上的具有NaCl结构的金属氧化物的缓冲层，在缓冲层上沿立方晶体100取向或伪立方晶体100取向外延生长形成包含具有钙钛矿结构的金属氧化物的导电氧化物层。
即，根据本发明可以沿立方晶体100取向或伪立方晶体100取向外延生长形成，并且可以提供具有钙钛矿结构的金属氧化物的导电氧化物层的电子装置用衬底。
并且，利用这种电子装置用衬底，由于是最佳结构，所以可以实现具有各种优越性能的电子装置。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改，变化，和等同物由所附的权利要求书的内容涵盖。
附图标记说明
100  电子装置用衬底
11  Si衬底
12   缓冲层
13   导电氧化物层(下部电极层)
14   自然氧化膜
200  电容器
24   铁电体层
25   上部电极层
300  悬臂
34   压电体层
35   上部电极层
36  SiO2层

Claims (16)

1.一种电子装置用衬底，其特征在于，包括：
Si衬底；
在所述Si衬底上，利用外延生长，形成包含具有NaCl结构的金属氧化物的缓冲层；以及
在所述缓冲层上，沿立方晶体(100)取向或拟立方晶体(100)取向，外延生长形成包含具有钙钛矿结构的金属氧化物的导电氧化物层；
所述缓冲层是沿立方晶体(110)取向外延生长形成的。
2.根据权利要求1所述的电子装置用衬底，其中，所述Si衬底是不除去自然氧化膜的(100)衬底或(110)衬底。
3.根据权利要求1所述的电子装置用衬底，其中，所述具有NaCl结构的金属氧化物是MgO、CaO、SrO、BaO，或者含有这些成分的固溶体中的至少其中一种。
4.根据权利要求1所述的电子装置用衬底，其中，所述缓冲层的平均厚度等于或小于10nm。
5.根据权利要求1所述的电子装置用衬底，其中，所述具有钙钛矿结构的金属氧化物是CaRuO3、SrRuO3、BaRuO，或者含有这些成分的固溶体中的至少其中一种。
6.一种电子装置用衬底的制造方法，其特征在于，包括以下步骤：
清洗Si衬底；
清洗所述Si衬底后，在真空设备内，用含有氧等离子体及金属元素等离子体的等离子体照射所述Si衬底，通过外延生长形成包含具有NaCl结构的金属氧化物的缓冲层；以及
形成所述缓冲层后，在真空设备内，用含有氧等离子体及金属元素等离子体的等离子体照射所述缓冲层，通过沿立方晶体(100)取向或拟立方晶体(100)取向进行外延生长形成包含具有钙钛矿结构的金属氧化物的导电氧化物层。
7.根据权利要求6所述的电子装置用衬底的制造方法，其中，在所述清洗Si衬底步骤中，不进行为了得到重新构成表面或氢封端的表面而进行的处理。
8.根据权利要求7所述的电子装置用衬底的制造方法，其中，在形成所述缓冲层步骤中，选择性地使用金属元素等离子体而非所述氧等离子体照射所述Si衬底，在除去Si衬底表面的自然氧化膜的同时，外延生长所述缓冲层。
9.根据权利要求6至8任一所述的电子装置用衬底的制造方法，其中，所述具有NaCl结构的金属氧化物是MgO、CaO、SrO、BaO，或者含有这些成分的固溶体中的至少其中一种。
10.根据权利要求6所述的电子装置用衬底的制造方法，其中，使所述缓冲层沿立方晶体(110)取向进行外延生长。
11.根据权利要求6所述的电子装置用衬底的制造方法，其中，所述缓冲层的平均厚度等于或小于10nm。
12.根据权利要求6所述的电子装置用衬底的制造方法，其中，所述钙钛矿结构的金属氧化物是CaRuO3、SrRuO3、BaRuO3，或者含有这些成分的固溶体中的至少其中一种。
13.根据权利要求6所述的电子装置用衬底的制造方法，其中，所述等离子体使用激光产生。
14.一种电子装置，包括：
Si衬底；
在所述Si衬底上，利用外延生长，形成包含具有NaCl结构的金属氧化物的缓冲层；
在所述缓冲层上，沿立方晶体(100)取向或拟立方晶体(100)取向，外延生长形成包含具有钙钛矿结构的金属氧化物的导电氧化物层；
在所述导电氧化物层上形成的铁电体层；
在所述铁电体层上形成的上部电极层；
所述缓冲层是沿立方晶体(110)取向外延生长形成。
15.根据权利要求14所述的电子装置，其中所述电子装置是电容器。
16.根据权利要求14所述的电子装置，其中所述电子装置是压电器件。
CNB021536236A 2001-11-28 2002-11-27 电子装置用衬底，电子装置用衬底的制造方法，及电子装置 Expired - Fee Related CN1311518C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001362742 2001-11-28
JP2001362742A JP4228569B2 (ja) 2001-11-28 2001-11-28 電子デバイス用基板の製造方法及び電子デバイスの製造方法
JP2001-362742 2001-11-28

Publications (2)

Publication Number Publication Date
CN1421900A CN1421900A (zh) 2003-06-04
CN1311518C true CN1311518C (zh) 2007-04-18

Family

ID=19173193

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021536236A Expired - Fee Related CN1311518C (zh) 2001-11-28 2002-11-27 电子装置用衬底，电子装置用衬底的制造方法，及电子装置

Country Status (3)

Country Link
US (2) US6822302B2 (zh)
JP (1) JP4228569B2 (zh)
CN (1) CN1311518C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142479A (ja) * 2001-11-02 2003-05-16 Fujitsu Ltd 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置
US7279823B2 (en) 2002-05-15 2007-10-09 Seiko Epson Corporation Piezoelectric actuator and liquid jet head
US7009235B2 (en) * 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
JP3974096B2 (ja) * 2002-09-20 2007-09-12 キヤノン株式会社 圧電体素子及びインクジェット記録ヘッド
US6979938B2 (en) * 2003-06-18 2005-12-27 Xerox Corporation Electronic device formed from a thin film with vertically oriented columns with an insulating filler material
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
JP2005150694A (ja) * 2003-10-23 2005-06-09 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP4915041B2 (ja) * 2004-03-26 2012-04-11 株式会社豊田中央研究所 異方形状粉末の製造方法
JP5266609B2 (ja) * 2005-03-28 2013-08-21 富士ゼロックス株式会社 圧電素子、液滴吐出ヘッド、液滴吐出装置
JP4258530B2 (ja) * 2006-06-05 2009-04-30 日立電線株式会社 圧電薄膜素子
US7976634B2 (en) 2006-11-21 2011-07-12 Applied Materials, Inc. Independent radiant gas preheating for precursor disassociation control and gas reaction kinetics in low temperature CVD systems
JP5697449B2 (ja) * 2008-09-04 2015-04-08 株式会社カネカ 透明電極付き基板および透明電極付き基板の製造方法
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US10141497B2 (en) * 2012-07-31 2018-11-27 Hewlett-Packard Development Company, L.P. Thin film stack
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
US10043565B2 (en) * 2014-03-14 2018-08-07 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory based on remanent displacement and method
DE102016102501A1 (de) * 2016-02-12 2017-08-17 Technische Universität Darmstadt Mikroelektronische Elektrodenanordnung
CN105845554B (zh) * 2016-04-02 2018-10-02 中国科学院上海光学精密机械研究所 一种超薄光学薄膜衬底硅片的清洗方法
CN107342357B (zh) * 2016-04-28 2022-08-16 新科实业有限公司 薄膜压电元件及其制造方法
JP7011760B2 (ja) * 2016-11-15 2022-01-27 アドバンストマテリアルテクノロジーズ株式会社 膜構造体の製造方法
CN110581217B (zh) * 2019-09-06 2023-04-18 河北师范大学 在单晶硅基片上外延生长制备双层钙钛矿锰氧化物薄膜的方法
CN111682100B (zh) * 2020-07-07 2022-05-13 中国科学技术大学 压电产生装置及其制作方法、微机电系统
TW202347838A (zh) * 2022-03-14 2023-12-01 日商蓋亞尼克斯股份有限公司 壓電體、積層構造體、電子器件、電子機器及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JPH1022463A (ja) * 1996-07-02 1998-01-23 Sony Corp 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ
CN1292931A (zh) * 1998-09-22 2001-04-25 株式会社日立制作所 铁电电容器与半导体器件
JP2001122698A (ja) * 1999-10-26 2001-05-08 Seiko Epson Corp 酸化物電極薄膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354116A (ja) * 1989-07-24 1991-03-08 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜および作製方法
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
US5866238A (en) * 1994-05-05 1999-02-02 Minolta Co., Ltd. Ferroelectric thin film device and its process
US5589284A (en) * 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US6060735A (en) * 1996-09-06 2000-05-09 Kabushiki Kaisha Toshiba Thin film dielectric device
US6113690A (en) * 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate
US20010013313A1 (en) * 2000-02-10 2001-08-16 Motorola, Inc. Apparatus for fabricating semiconductor structures and method of forming the structures
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode
US6756139B2 (en) * 2002-03-28 2004-06-29 The Regents Of The University Of California Buffer layers on metal alloy substrates for superconducting tapes
JP4457587B2 (ja) * 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JPH1022463A (ja) * 1996-07-02 1998-01-23 Sony Corp 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ
CN1292931A (zh) * 1998-09-22 2001-04-25 株式会社日立制作所 铁电电容器与半导体器件
JP2001122698A (ja) * 1999-10-26 2001-05-08 Seiko Epson Corp 酸化物電極薄膜

Also Published As

Publication number Publication date
JP2003163176A (ja) 2003-06-06
US6822302B2 (en) 2004-11-23
US7247551B2 (en) 2007-07-24
US20030132477A1 (en) 2003-07-17
US20050079735A1 (en) 2005-04-14
JP4228569B2 (ja) 2009-02-25
CN1421900A (zh) 2003-06-04

Similar Documents

Publication Publication Date Title
CN1311518C (zh) 电子装置用衬底，电子装置用衬底的制造方法，及电子装置
CN1056940C (zh) 半导体部件及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1056015C (zh) 金属薄膜形成方法
CN100345320C (zh) 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
CN1260907A (zh) Soi衬底及其制造方法和半导体器件及其制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1471181A (zh) 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
CN1149678C (zh) 强电介质存储元件及其制造方法
CN1082720C (zh) 半导体基片及其制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN1644496A (zh) 陶瓷及其制造方法、以及电介质电容器、半导体装置及元件
CN1238193C (zh) 电子器件用基板、电子器件和包含该电子器件的设备
CN1461703A (zh) 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
CN1076861C (zh) 半导体衬底及其制造方法
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1114936C (zh) 半导体衬底及其制作方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1068443A (zh) 半导体基体材料的制作方法
CN101057339A (zh) 无定形氧化物和场效应晶体管
CN1414605A (zh) 半导体衬底、半导体元件及其制造方法
CN1676330A (zh) 压电元件、喷墨头、角速度传感器及喷墨式记录装置
CN1933105A (zh) 半导体装置及其制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070418

Termination date: 20121127