JP2019151922A - 積層体および半導体装置 - Google Patents

積層体および半導体装置 Download PDF

Info

Publication number
JP2019151922A
JP2019151922A JP2019029863A JP2019029863A JP2019151922A JP 2019151922 A JP2019151922 A JP 2019151922A JP 2019029863 A JP2019029863 A JP 2019029863A JP 2019029863 A JP2019029863 A JP 2019029863A JP 2019151922 A JP2019151922 A JP 2019151922A
Authority
JP
Japan
Prior art keywords
film
layer
crystalline oxide
oxide film
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019029863A
Other languages
English (en)
Inventor
孝仁 大島
Takahito Oshima
孝仁 大島
四戸　孝
Takashi Shinohe
孝 四戸
勲 ▲高▼橋
勲 ▲高▼橋
Isao Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JP2019151922A publication Critical patent/JP2019151922A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Abstract

【課題】 課題の一つとして、コランダム構造を有する結晶性酸化膜が積層されている積層体を提示することを目的とする。【解決手段】 下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜がｒ面を主面として有し、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下である積層体 を開示する。積層体は半導体装置に適用することができる。また、半導体装置は様々なシステムや回路等に適用することができる。【選択図】図１

Description

本発明は、ｒ面を主面とするコランダム構造を有する結晶性酸化膜に関し、また、２以上の層を積層した積層体に関する。さらに、本発明は半導体装置に関する。また、本発明は半導体装置を含むモジュール、製品（例えば電源装置等）、およびシステムに関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されている。酸化ガリウムを用いた半導体装置は、スマートフォンやコンピュータなどの比較的小型の電子機器から、家電製品、インバータなどの電力用半導体装置への適用が期待されている。さらには、乗り物を含めた輸送システムや発電システムなど、大型のシステムへの適用も期待されている。高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、酸化インジウムや酸化アルミニウムをそれぞれ、あるいは組み合わせて混晶化することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
特許文献１には、アルミニウムおよびガリウムを含むコランダム構造酸化物結晶が記載されており、高温時の相転移が抑制されることが記載されている。
特許文献２には、コランダム構造を有する酸化物を主成分とする第１層と、アルミニウムを含む酸化物を主成分とする第２層とが、交互に積層される量子井戸構造が記載されている。
非特許文献１には、分子線エピタキシー（Molecular Beam Epitaxy: ＭＢＥ）法を用いて、ネオジム(Ｎｄ)をドーピングした酸化ガリウムを含む膜を、ｃ面、ｒ面、ａ面、ｍ面をそれぞれ主面として、サファイア基板上に成長させた事例が記載されている。
非特許文献２には、コランダム構造を有する酸化ガリウムを含む混晶の薄膜の成長と物性について記載されている。また、サファイア基板とα―Ｇａ2Ｏ3とは格子不整合度が３．２〜４．５％と大きいにもかかわらず、ミスト化学気相成長（Chemical Vapor Deposition: CVD）法を用いて、ｃ面サファイア基板上に高品質なα―Ｇａ2Ｏ3 薄膜が得られた理由を解明している。
しかしながら、上記した結晶膜はいずれも結晶性においてまだまだ満足のいくものではなく、膜性能を良好なものとする結晶性に優れたものが待ち望まれていた。
特開２０１５−０１７０２７号公報 特開２０１６−１５６０７３号公報
Raveen Kumaran, "New Solid State Laser Crystals Created by Epitaxial Growth", A thesis submitted for the degree of doctor of philosophy, The University of British Columbia, September 2012 金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月
本発明は、結晶性に優れた結晶性酸化膜を含む新規積層体、新規積層体を用いた新規半導体装置または新規システムを提供することを目的とする。
本発明者らは上記目的を達成すべく検討した結果、ｒ面サファイア基板を用いてＭＢＥ法にてα−Ｇａ２Ｏ３膜を成膜すると、膜性能の発現を良好なものとする結晶性に優れた積層体が得られることを知見し、このような積層体が従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明の実施形態は、以下の態様に関する。
［１］ 下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜がｒ面を主面として有し、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする積層体。
［２］ 下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜が、コヒーレント成長膜であることを特徴とする積層体。
［３］ 結晶性酸化膜が半導体膜である前記［１］または［２］に記載の積層体。
［４］ 結晶性酸化膜が、酸化ガリウムまたはその混晶を主成分として含む、前記［１］〜［３］のいずれかに記載の積層体。
［５］ 少なくとも第１の層と第２の層とが積層されている積層体であって、第１の層は、主面をｒ面とするコランダム構造を有する結晶性酸化膜を含み、第２の層は、第１の層に含まれる結晶性酸化膜とは異なる組成のコランダム構造を有する結晶性酸化膜を含み、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする積層体。
［６］ 少なくとも第１の層と第２の層とが積層されている積層体であって、第１の層は、主面をｒ面とするコランダム構造を有する結晶性酸化膜を含み、第１の層または第２の層に含まれる結晶性酸化膜が、コヒーレント成長膜であることを特徴とする積層体。
［７］ 第１の層と第２の層とが、交互に少なくとも１層ずつ積層されて超格子構造を形成している前記［５］または［６］に記載の積層体。
［８］ 第１の層に含まれる結晶性酸化膜が、酸化ガリウムまたはその混晶を主成分として含む、前記［５］〜［７］のいずれかに記載の積層体。
［９］ 第２の層に含まれる結晶性酸化膜が、酸化アルミニウムまたはその混晶を主成分として含む、前記［５］〜［７］のいずれかに記載の積層体。
［１０］ 少なくとも第１の層と第２の層と第３の層とが積層されている積層体であって、
第１の層、第２の層および第３の層はいずれもｒ面を主面とするコランダム構造を有する結晶性酸化膜を含むことを特徴とする積層体。
［１１］ 第１の層、第２の層および第３の層のいずれかの層が、酸化ガリウムまたはその混晶を主成分として含む結晶性酸化膜を含む、前記［１０］に記載の積層体。
［１２］ 第１の層、第２の層および第３の層のいずれかの層が、酸化アルミニウムまたはその混晶を主成分として含む結晶性酸化膜を含む、前記［１０］または［１１］に記載の積層体。
［１３］ 第１の層、第２の層および第３の層のいずれかの層に含まれる結晶性酸化膜のＸ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下である、前記［１０］〜［１２］のいずれかに記載の積層体。
［１４］ 第１の層、第２の層および第３の層のいずれかの層が、コヒーレント成長膜を含む前記［１０］〜［１３］のいずれかに記載の積層体。
［１５］ 前記結晶性酸化膜の電気抵抗率が０．０１Ωｃｍ〜０．１Ωｃｍの範囲にある前記［１］〜［１４］のいずれかに記載の積層体。
［１６］ ｒ面を主面とするコランダム構造を有する結晶性酸化膜であって、酸化ガリウムまたはその混晶を主成分として含み、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする結晶性酸化膜。
［１７］ ｒ面を主面とするコランダム構造を有する結晶性酸化膜であって、酸化ガリウムまたはその混晶を主成分として含み、コヒーレント成長膜であることを特徴とする結晶性酸化膜。
［１８］ 結晶性酸化膜が半導体膜である前記［１６］または［１７］に記載の結晶性酸化膜。
［１９］ 電気抵抗率が０．１Ωｃｍ以下である前記［１６］〜［１８］のいずれかに記載の結晶性酸化膜。
［２０］ 前記［１］〜［１５］のいずれかに記載の積層体または前記［１６］〜［１９］のいずれかに記載の結晶性酸化膜と、第１の電極と、第２の電極と、を少なくとも有する半導体装置。
［２１］ パワーデバイスである前記［２０］に記載の半導体装置。
［２２］ ダイオードまたはトランジスタである前記［２０］または［２１］に記載の半導体装置。
［２３］ 第１の電極と第２の電極とは、積層体の同一面側にそれぞれ配置されている、前記［２０］〜［２２］のいずれかに記載の半導体装置。
［２４］ 第１の電極と第２の電極とは、積層体の異なる面側にそれぞれ配置されている、前記［２０］〜［２２］のいずれかに記載の半導体装置。
［２５］ 前記［２０］〜［２４］のいずれかに記載の半導体装置と、半導体装置に電気的に接続される駆動回路と、を有するモジュール。
［２６］ パワーモジュールである前記［２５］に記載のモジュール。
［２７］ 制御装置と、前記［２０］〜［２４］のいずれかに記載の半導体装置または前記［２５］もしくは［２６］に記載のモジュールと、を含む製品またはシステム。
本明細書に開示される構造によれば、結晶性に優れた結晶性酸化膜を含む積層体を得ることができる。
本発明の第１実施形態にかかる積層体の概略側面図を示す。 本発明の第２実施形態にかかる積層体の概略側面図を示す。 本発明の第３実施形態にかかる積層体の概略側面図を示す。 本発明の第４実施形態にかかる積層体の概略側面図を示す。 本発明の第５実施形態にかかる積層体の概略側面図を示す。 第４実施形態にかかる積層体のＸ線反射率解析を示す。横軸が回折角（ｄｅｇ）、縦軸が回折強度（ａｒｂ．ｕｎｉｔｓ）を示す。 第４実施形態にかかる積層体のＸ線回折対称面ＸＲＤパターンを示す。横軸が回折角（ｄｅｇ）、縦軸が回折強度（ａｒｂ．ｕｎｉｔｓ）を示す。 第４実施形態にかかる積層体の膜のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ― Ｄｉｆｆｒａｃｔｉｏｎ)のデータであって、膜のＸ線回折ピークの半値全幅（ＦＷＨＭ：Ｆｕｌｌｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）を示す。 積層体のサンプルＡ、Ｂ、Ｃの対称面ＸＲＤパターンを示す。横軸が回折角（ｄｅｇ）、縦軸が回折強度（ａｒｂ．ｕｎｉｔｓ）を示す。 積層体のサンプルＡ、Ｂ、Ｃの非対称面ＸＲＤ逆格子マップを示す。 本発明の第６実施形態にかかる半導体装置の上面概略図を示す。 図１１（ａ）で示す半導体装置の側面概略図を示す。 本発明の第７実施形態にかかる半導体装置の上面概略図を示す。 図１２（ａ）で示す半導体装置の側面概略図を示す。 本発明の第８実施形態にかかる半導体装置の上面概略図を示す。 図１３（ａ）で示す半導体装置のＸＩＩＩ（ｂ）−ＸＩＩＩ（ｂ）断面の概略図を示す。 本発明の第９実施形態にかかる半導体装置の上面概略図を示す。 図１４（ａ）で示す半導体装置のＸＩＶ（ｂ）−ＸＩＶ（ｂ）断面の概略図を示す。 本発明の第１０実施形態にかかる半導体装置の上面概略図を示す。 本発明の実施形態にかかる半導体装置を基板に実装した図を示す。 一例として、本発明の実施形態にかかる半導体装置を駆動回路に電気的に接続した概略図を示す。 一例として、本発明の実施形態にかかる半導体装置を含むシステムの概略図を示す。 ＭＢＥ法で用いる装置の概略図を示す。 ミストＣＶＤ法で用いる装置の概略図を示す。 複数の電源装置と制御回路を用いた電源システムの構成概略図を示す。 電子回路と組み合わせたシステム装置の構成概略図を示す。 電源装置の電源回路図の一例を示す。 成膜時の基板の温度条件とテスター抵抗の関係から、ドーパントとしてスズ（Ｓｎ）を含むｃ面結晶性酸化物半導体膜とｒ面結晶性酸化物半導体膜との差異を比較するグラフである。
本発明の第１の態様として、下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜がｒ面を主面として有し、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする積層体を開示する。
本発明の第２の態様として、下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜が、コヒーレント成長膜であることを特徴とする積層体を開示する。
本発明の第３の態様として、少なくとも第１の層と第２の層とが積層されている積層体であって、第１の層は、主面をｒ面とするコランダム構造を有する結晶性酸化膜を含み、第２の層は、第１の層に含まれる結晶性酸化膜とは異なる組成のコランダム構造を有する結晶性酸化膜を含み、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下である積層体を開示する。
本発明の第４の態様として、少なくとも第１の層と第２の層とが積層されている積層体であって、第１の層は、主面をｒ面とするコランダム構造を有する結晶性酸化膜を含み、第１の層または第２の層に含まれる結晶性酸化膜が、コヒーレント成長膜である、積層体を開示する。
本発明の第５の態様として、少なくとも第１の層と第２の層と第３の層とが積層されている積層体であって、第１の層、第２の層および第３の層はいずれもｒ面を主面とするコランダム構造を有する結晶性酸化膜を含む、積層体を開示する。
本発明においては、第１の層が第２の層上に積層されているのが好ましい。第１の層は、コランダム構造を有する酸化ガリウム又はその混晶を含み、ｒ面を主面として有するのが好ましい。また、第１の層は、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下である膜であるのが好ましい。第２の層は、コランダム構造を有する酸化アルミニウムまたはその混晶を含み、ｒ面を主面として有する膜であるのが好ましい。第３の層は、コランダム構造を有する酸化アルミニウム、酸化ガリウム、酸化インジウムまたはその混晶を含み、ｒ面を主面として有する膜であるのが好ましい。
本発明の好適な態様として、コランダム構造を有する酸化ガリウムを含む膜であって、ｒ面を主面として有する第１の膜と、コランダム構造を有する酸化アルミニウムを含む膜であって、ｒ面を主面として有する第２の膜と、を有する積層体を開示する。第１の膜が第２の膜上に配置されており、第１の膜がコヒーレント成長膜である積層体である。
以下添付図面に基づいて本発明の好適な実施形態を説明する。なお、本発明は多くの異なる形態において実施され得るので、記載される実施形態に限定されるものとして解釈されるべきではなく、これらの開示は、本発明の範囲を当業者に十分に伝えるために提示されるものである。
図１は、本発明の第１実施形態にかかる好適な積層体の概略図を示す。図１の積層体１００は、コランダム構造を有する酸化ガリウムを含む第１の膜１と、コランダム構造を有する酸化アルミニウムを含む第２の膜２と、を有している。第１の膜１のＸ線回折測定でのωスキャンによるロッキングカーブの半値全幅は０．１°以下である。第１の膜１はｒ面を主面として有している。また、第２の膜２もｒ面を主面として有している。本実施形態は、２つの膜を含む積層体を開示しているが、下記に説明するように、積層体は、３つ以上の膜を含んでいてもよい。本実施形態において、第２の膜は、ｒ面を主面として有するサファイア基板（ｒ面サファイア基板）であってもよい。
積層体１００の形状は平面視で正方形でもよいし、平面視で矩形又は円形でもよい。積層体の大きさや形状および層の数は用途に応じて適宜設定することができる。積層体１００には、コランダム構造を有する酸化ガリウムを含む膜が含まれる。
本実施形態における積層体１００の各層はｒ面を主面として有している。本発明においては、このような各層がｒ面を主面として有している積層体を、バッファ層として用いることが好ましく、積層体を下地またはバッファ層として、積層体の上に半導体膜を形成することが、より半導体特性に優れた半導体膜を形成できるので好ましい。なお、半導体膜の形成については、例えば図２０に示されるようなミストＣＶＤ装置を用いることが好ましい。結晶性酸化物半導体膜の面方位をｒ面とすることにより、優れたデバイス特性を発揮する。図２４は、成膜時の基板の温度条件とテスター抵抗の関係から、ドーパントとしてスズ（Ｓｎ）を含むｃ面結晶性酸化物半導体膜とドーパントとしてスズ（Ｓｎ）を含むｒ面結晶性酸化物半導体膜との差異を比較するグラフである。ｃ面結晶性酸化物半導体膜に比較して、低抵抗で優れた電気特性を持つｒ面結晶性酸化物半導体膜が得られたことが分かる。４００℃から４６０℃の範囲で基板の温度条件を変えて成膜した。また基板の面方位以外は双方とも同じ条件で成膜し、１０ｍｍ角で成膜時間は９０分とした。なお、図２４はテスターの抵抗値による比較であるが、得られたｒ面結晶性酸化物半導体膜の比抵抗はいずれも０．０７Ωｃｍ〜０．０１Ωｃｍの範囲であった。ミストＣＶＤ装置による成膜時間を増やして、さらに厚膜のｒ面の結晶性酸化物半導体膜とｃ面の結晶性酸化物半導体膜を得て比較した。ｒ面の結晶性酸化物半導体膜は、膜厚を５μｍ以上に変化させても比抵抗が０．０７Ωｃｍ〜０．０１Ωｃｍの範囲にあり、ｃ面の結晶性酸化物半導体膜よりも低抵抗で優れた電気特性を持っており、また結晶性においても、ｃ面の結晶性酸化物半導体膜よりも優れていることが分かった。
膜１は、好適には、コランダム構造を有する酸化ガリウムを主成分としている。「主成分」とは、対象成分が、原子比で、膜の構成材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。膜１は、ガリウム以外の金属元素を含んでいてもよいが、膜１に含有される金属元素全体を１とした場合、ガリウムの全体に対する原子比が０．５以上であることが好ましい。膜１に含有される金属元素全体を１とした場合、ガリウムの全体に対する原子比が０．８以上であるのがより好ましい。
また、別の好適な実施形態において、膜１を半導体膜として用いることも好ましい。半導体膜は、例えば、膜１を形成する際に不純物であるドーパントをドーピングすることで、膜１に導電性を付与することで好適に得ることができる。ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。
なお、本発明においては、格子不整合度の高い第１の膜と第２の膜とを交互に積層することが可能であり、良質な結晶性の積層体を得ることができる。本発明においては、第１の膜と第２の膜とを交互に積層して超格子構造を形成するのが好ましい。
膜２は、好適には、コランダム構造を有する酸化アルミニウムを主成分としている。膜２は、アルミニウム以外の金属元素を含んでいてもよいが、膜２に含有される金属元素全体を１とした場合、アルミニウムの全体に対する原子比が０．５以上であることが好ましい。なお、本実施形態の積層体１００において、膜２は好適にはｒ面を主面として有している。
図２は、本発明の第２実施形態にかかる好適な積層体の概略図示す。図２の積層体２００は、コランダム構造を有する酸化ガリウムを含む第１の膜１（１）と、コランダム構造を有する酸化アルミニウムを含む第２の膜２（１）と、コランダム構造を有する酸化アルミニウムを含む第３の膜２（２）とを有している。第１の膜１（１）は、第１面１ａと、第１面１ａの反対側の第２面１ｂとを含む。第２の膜２（１）は、第１の膜１（１）の第１面１ａ上に位置し、第３の膜２（２）は、第１の膜１（１）の第２面１ｂ上に位置している。
図３は、本発明の第３実施形態にかかる好適な積層体の概略図を示す。図３の積層体３００は、図２の積層体２００の第３の膜２（２）上に、さらにコランダム構造を有する酸化ガリウムを含む第４の膜１（２）と、を有している。すなわち、コランダム構造を有する酸化ガリウムを含む第１の膜１と、コランダム構造を有する酸化アルミニウムを含む第２の膜２とが、交互に積層されている。第１の膜１と第２の膜２は、どちらもｒ面を主面として有している。
第１の膜１と第２の膜２とは、それぞれ半導体膜として積層することができ、本発明においては、積層体３００が超格子構造を有するのが好ましい。このような好ましい超格子構造とすることで、超格子構造を構成する膜の厚みの加減や膜の材料となる原子の種類の選択などを適宜調節することにより、所望の特性を容易に発現することができる。また、積層体３００に半導体膜を用いる場合には、半導体として積層体のバンド構造を容易に制御することができる。積層体３００の最下層に位置する第２の膜は、ｒ面を主面に有するサファイア基板であってもよい。本発明においては、積層体が、第１の膜１と第２の膜２とを層として交互に積んだ積層体であるのが、不要な層を効率よく取り除くこともでき、より良質でかつより良い特性の層を安定して容易に得ることができて取扱い性にも優れているので好ましい。なお、ｒ面を主面とする結晶性酸化物半導体膜は、ｍ面を主面とする膜に比べて剥離しやすいという特長がある。そのため、半導体特性が良好なｒ面の自立膜を得ることが期待できる。また、ｒ面の自立膜を用いて縦型半導体デバイスを得ることも期待できる。
本発明の実施形態にかかる積層体は、半導体膜を含んでいてもよい。また、積層体の上に半導体膜が形成されていてもよい。なお、半導体膜はドーパントを含んでいてもよい。ドーパントは、例えばｎ型ドーパントであってもよいし、ｐ型ドーパントであってもよいが、ｎ型ドーパントであるのが、より優れたｎ型の半導体特性が得られるので好ましい。本発明においては、半導体膜が、コランダム構造を有する結晶性酸化物半導体を主成分として含むものであるのが好ましい。本発明の実施形態においては、半導体膜はｎ型半導体層であってもよい。ｎ型半導体層は、周期律表第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含有する結晶性酸化物半導体を主成分として含むのが好ましく、ガリウムを含有する金属酸化物の結晶または混晶を主成分として含むのがより好ましい。また、前記ｎ型半導体層の主成分である結晶性酸化物半導体は、単結晶であっても、多結晶であってもよいが、単結晶であるのが好ましい。本発明の実施形態においては、積層体が、ｐ型半導体層と、ｎ型半導体層とを含むのが好ましい。より具体的には、下記の積層体の製造方法において、少なくともｐ型半導体層とｎ型半導体層とを積層する工程を含むのが好ましい。ｎ型半導体層を含む半導体層の形成手段は特に限定されず、公知の手段（例えば、ＣＶＤ法、ＰＶＤ法等）であってよいが、本発明の実施形態においては、ミストＣＶＤ法が好ましい。
本発明において好適な積層体は、例えば、コランダム構造を有する酸化ガリウムを含む第１の膜１と、コランダム構造を有する酸化アルミニウムを含む第２の膜２の膜を有しており、第１の膜は第２の膜に対してコヒーレント成長した膜である。ここに記載する「コヒーレント成長」とは、格子不整合度の大きい第１の膜と第２の膜であっても、第２の膜上に、エピタキシャル成長膜が、膜や基板の歪みによる作用を受けている状態をいい、通常、格子が歪むことによって、界面での格子の連続性を保っている。本発明においては、「コヒーレント成長」の有無を便宜上、非対称面ＸＲＤ逆格子マップにて確認することができる。なお、第２の膜は基板であってもよく、基板である場合には、サファイア基板が好ましい。
本発明の実施形態にかかる積層体は、超格子構造を有するのが好ましい。ここで「超格子構造」とは、二種類以上の結晶格子の重ね合わせにより、その周期構造が基本単位格子より長くなった結晶格子の構造を意味する。
本発明の実施形態にかかる積層体は、量子井戸構造を有するのが好ましい。「量子井戸構造」は、広義には「超格子構造」に含まれるが、ここで「量子井戸構造」とは、電子の移動方向が束縛された状態である、電子の閉じ込めを伴う構造を意味する。
図４は、本発明の第４実施形態にかかる好適な積層体の概略図を示す。ｒ面を主面として有しており、コランダム構造を有する酸化アルミニウムを含む第２の膜もしくは基板の上に、コランダム構造を有する酸化ガリウムを含む第１の膜と、コランダム構造を有する酸化アルミニウムを含む膜２とを交互に２０層積層し、積層体としたものが、積層体４００である。なお、積層体４００は、ＭＢＥ法を用いて第１の膜と第２の膜を交互に形成したものである。本実施形態においては、積層体４００の底面にある膜２として、ｒ面を主面として有するサファイア基板（ｒ面サファイア基板）を用いた。また、各層の形成に用いられるＭＢＥ法は好適にはラジカルまたはオゾン支援ＭＢＥ法である。なお、本発明においては、ＭＢＥ法の他に、パルスレーザー蒸着（Pulsed Laser Deposition：ＰＬＤ）法やミストＣＶＤ法を積層体の各層の形成に用いるのも好ましい。
図５は、本発明の第５実施形態にかかる好適な積層体の概略図を示す。第１の膜と第２の膜とを交互に多層に積層することで、より格子歪みの少ない積層体４５０を得ることができる。なお、第１の膜２（ｘ）と第２の膜１（ｘ）の積層数ｘは、それぞれ同一または異なる整数であり、適宜設定することができる。
図６は、第４実施形態にかかる積層体の実施例品のＸ線反射率解析を示しており、点線のシミュレーションの数値をなぞるような結果となっており、このことから、良質な積層体の結晶が形成されていることが分かる。また、第１の膜である酸化ガリウムの厚みは０．５ｎｍから１ｎｍの範囲にあり、第２の膜である酸化アルミニウムの厚みは５ｎｍから６ｎｍの範囲にあることが分かる。より具体的には、第１の膜の厚みは０．７６ｎｍ、第２の膜の厚みは５．７ｎｍである。
図７は、第４実施形態にかかる積層体の対称面ＸＲＤパターンを示し、１０周期から２本を引いたサテライトピーク間の８本のピークが確認できる。図８は、本発明の第４実施形態にかかる積層体の実施例品のＸ線回折のＸ線回折(ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ)測定でのωスキャンによるロッキングカーブのデータを示す。膜のＸ線回折測定でのωスキャンによるロッキングカーブの半値全幅は０．１°以下を示している。詳細には、図２で示される膜１のＸ線回折測定でのωスキャンによるロッキングカーブの半値全幅は０．０６９°であり、ピークの鋭い良質な膜であることがわかる。
図１１は、本発明の第６実施形態にかかる好適な半導体装置を説明している。図１１（ａ）は、本発明の第６実施形態にかかる半導体装置５００の上面概略図を示す。また、図１１（ｂ）は、図１１（ａ）で示す半導体装置５００の側面概略図を示す。本実施形態の膜１は、コランダム構造を有する酸化ガリウムを含む膜であり、膜１のＸ膜のＸ線回折測定でのｒ面のωスキャンによるロッキングカーブの半値全幅が０．１°以下である。また、膜１は、不純物がドーピングされており、導電性を有する半導体膜である。半導体装置５００は、さらに、膜１に電気的に接続される第１の電極３ａと、膜１に電気的に接続される第２の電極３ｂとを有している。本実施形態において、第１の電極３ａは膜１の第１面１ａ側に配置され、第２の電極３ｂは膜１の第２面１ｂ側に配置されている。例えば、半導体装置５００がショットキーダイオードである場合には、第１の電極３ａがオーミック電極で、第２の電極３ｂがショットキー電極であってもよい。
また、例えば、半導体装置５００がＭＯＳＦＥＴである場合には、ゲート電極、ソース電極、ドレイン電極を有していてもよい。それぞれの電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属から選択される。またはこれらの金属の合金であってもよい。電極は、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜を有してもよいし、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を含んでいてもよい。電極の形成は、例えば、真空蒸着法、スパッタリング法、ＣＶＤ法などの公知の手段により行うことができる。
図１２は、本発明の第７実施形態にかかる好適な半導体装置を示す。図１２（ａ）は、本発明の第７実施形態にかかる半導体装置６００の上面概略図を示す。また、図１２（ｂ）は、図１２（ａ）で示す半導体装置６００の側面概略図を示す。本実施形態の膜１は、コランダム構造を有する酸化ガリウムを含む膜であり、膜１のＸ線回折測定でのｒ面のωスキャンによるロッキングカーブの半値全幅が０．１°以下である。また、本実施形態における膜１は、不純物をドーピングされて導電性を有する半導体膜である。半導体装置６００は、さらに、膜１に電気的に接続される第１の電極３ａと、膜１に電気的に接続される第２の電極３ｂとを有している。本実施形態において、第１の電極３ａと第２の電極３ｂは、膜の同一面側に配置されている。本実施形態にかかる半導体装置６００は、さらに第３の電極３ｃを有している。第３の電極３ｃは、半導体である膜１の上に配置した絶縁層５の上に配置されている。半導体装置６００は、例えば、トランジスタである。第１の電極３ａはソース電極で、第２の電極３ｂはドレイン電極であってもよい。絶縁層の上に配置された第３の電極３ｃはゲート電極である。
図１３は、本発明の第８実施形態にかかる好適な半導体装置を説明する図である。図１３（ａ）は、本発明の第８実施形態にかかる半導体装置７００の上面概略図を示す。また、図１３（ｂ）は、図１３（ａ）で示す半導体装置７００のＸＩＩＩ（ｂ）−ＸＩＩＩ（ｂ）断面の概略図を示す。
本実施形態における膜１は、コランダム構造を有する酸化ガリウムを含む膜であり、膜１の膜のＸ線回折測定でのｒ面のωスキャンによるロッキングカーブの半値全幅が０．１°以下である。また、本実施形態における膜１は、不純物をドーピングされずに結晶化されたもので、絶縁体である。半導体装置７００は、絶縁体である膜１と、膜１の上に配置された半導体４と、半導体４と電気的に接続される第１の電極３ａと、半導体と電気的に接続される第２の電極３ｂとを有している。半導体４は膜であってもよいし、半導体特性を有する積層体であってもよい。半導体特性を有する積層体は、部分的に絶縁体を含んでいてもよい。また、第１の電極３ａと第２の電極３ｂは、膜１を基準にして同一面側に配置されていてもよいし、異なる面に配置されていてもよい。半導体装置７００は、半導体装置６００と同様に第３の電極３ｃを有していてもよい。
図１４は、本発明の第９実施形態にかかる好適な半導体装置を説明する図である。図１４（ａ）は、本発明の第９実施形態にかかる半導体装置８００の上面概略図を示す。図１４（ｂ）は、図１４（ａ）で示す半導体装置８００のＸＩＶ（ｂ）−ＸＩＶ（ｂ）断面の概略図を示す。
本実施形態の半導体装置８００における積層体は、少なくとも第１の膜と、第１の膜上に配置された第２の膜とを有する。第１の膜１は、コランダム構造を有する酸化ガリウムを含む膜であり、膜１膜のＸ線回折測定でのｒ面のωスキャンによるロッキングカーブの半値全幅が０．１°以下である。また、本実施形態における膜１は、不純物をドーピングされずに結晶化されたもので、絶縁体である。本実施形態の第２の膜２は、コランダム構造を有する酸化アルミニウムを含む膜であって、不純物がドーピングされずに結晶化されたもので、絶縁体である。第１の膜はｒ面を主面として有している。第２の膜はｒ面を主面として有している。半導体装置８００における積層体は、前記の実施形態と同様にして、超格子構造を有する積層体に用いることができる。本実施形態における積層体は、例えば、半導体を成長させるための下地となるバッファ層として用いることができる。サファイア基板とα―Ｇａ２Ｏ３とは格子不整合度が３．２〜４．５％と大きいことが知られているが、本実施形態によれば、超格子ピークが確認できるほど結晶性が良好な積層体である超格子を得ることができる。半導体装置８００における積層体はコランダム構造を有する酸化ガリウムを含む第１の膜１と、コランダム構造を有する酸化アルミニウムを含む第２の膜２の膜を有しており、第１の膜は第２の膜にコヒーレントに成長した、コヒーレント成長膜である。本実施形態で開示される積層体上に形成される半導体は単層膜でも多層膜でも積層体であってもよいが、下地の影響を受けて格子の整った半導体を得ることができる。半導体装置８００は、絶縁体である積層体と、積層体の上に配置された半導体と、半導体と電気的に接続される第１の電極と、半導体と電気的に接続される第２の電極と、を有する。
図１５は、本発明の第１０実施形態にかかる好適な半導体装置を説明する図であり、半導体装置の上面概略図を示す。図１５の半導体装置９００は、上記実施形態で示されるような膜または積層体を有している。このような半導体装置としては、例えば、半導体レーザ、ダイオードなどが挙げられる。他にも、ＭＯＳＦＥＴやＨＥＭＴ等のトランジスタやＴＦＴ、半導体‐金属接合を利用したショットキーバリアダイオード、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、ＪＢＳ、受発光素子等の様々な装置に応用することが可能である。
本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図２１に電源システムの例を示す。図２１は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図２２に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図２３に示す。図２３は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴ Ａ〜Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ〜Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
図１５は、好適な一例として、パワーコントロールシステム１０００などのマザーボードに実装されるパワーデバイスを示す。本実施形態では、半導体装置９００の第１の端子電極３０ａと第２の端子電極３０ｂとは半導体装置のケーシングの外側に出ている。半導体装置９００の第１の端子電極３０ａは、マザーボードの第１の電極４０ａに半田付けされて電気的に接続されており、第２の端子電極３０ｂは、マザーボードの第２の電極４０ｂに半田付けされて電気的に接続されている。本発明の実施形態にかかる半導体装置は、様々な製品やシステムの基板であるマザーボードに実装することができる。なお、図１５の第１の端子電極３０ａと第２の端子電極３０ｂはリードフレームであってもよい。パワーデバイス９００自体が駆動回路を有していてモジュールとされてもよい。端子や電極の位置、形状、および数などは、装置の設計に応じて適宜選択可能である。
図１６は、半導体装置を基板に実装した場合の好適な例を示す。図１６に示される基板は、モジュールやシステムのマザーボードであってもよい。「システム」は電子機器を含む。電子機器は、コンピュータ、家電製品、スマートフォンなどの携帯電子機器、照明装置、電源装置を含む。また、「システム」は電子機器よりも大型の設備も含み、空調システムや、電源システム、自動運転システムおよびネットワークシステムを含み、これらシステムの一部であってもよい。
図１７は、好適な一例として、本発明の実施形態にかかる半導体装置を駆動回路に電気的に接続したシステムの概略図を示す。システム１１００は、半導体装置６００、７００、８００、９００、１０００と、半導体装置に電気的に接続される駆動回路１１を有する。さらに、システム１１００は、半導体装置をオン・オフさせる信号を有するマイコン１０を有する。マイコン１０から出力された信号は、駆動回路１１で電圧出力に変換される。システム１１００は、駆動回路１１と半導体装置との間に抵抗１２を有する。駆動回路１１から出力された電圧は、抵抗１２を介して、半導体装置に伝達され、半導体装置から検出された電流は、信号１４として駆動回路へ伝達される。なお、本実施形態にかかる半導体装置は、前記した電子機器から、家電製品、インバータへの適用、輸送システムや発電システムなどの様々なシステムや回路に組み込まれて実施することが可能である。
図１８は、好適な一例として、本発明の実施形態にかかる半導体装置を含むシステムの概略図を示しており、輸送システムを示す。輸送システム１２００は、本発明の実施形態にかかる半導体装置を含む電源制御装置２０を有する。電源制御装置２０はモーター１５に電気的に接続されている。輸送システム１２００は、電源制御装置２０に連結されている駆動用のバッテリー１８を有していてもよい。また、輸送システム１２００は、変速機１９を有していてもよい。また、輸送システム１２００は、ネットワークに連結されていてもよい。輸送システムは、人や物を輸送する装置も含む。装置は、例えば、車、電車、航空機、船舶、ドローンなどを含む。
次に、本発明の実施形態にかかる好適な膜の製法としてＭＢＥ法を例にして説明する。
分子線エピタキシー（ＭＢＥ）装置内に、ｒ面を主面として有するサファイア基板（ｒ面サファイア基板）を導入する。このサファイア基板は複数のセルと対向した位置にホルダで固定する。サファイア基板と対向して配置される第１セルから金属ガリウムを蒸発させて供給する。同時に，ラジカルセルからラジカル酸素を供給する。それらを原料として、ｒ面サファイア基板上に、コランダム構造を有する酸化ガリウムを含む膜を形成する。なお、ＭＢＥ法においては、ｃ面を主面として有するサファイア基板（ｃ面サファイア基板）上よりも、ｒ面サファイア基板上に成膜する方が、電気特性に優れたコランダム構造を有する酸化ガリウムを含む膜をより安定して形成することができる。
本発明の実施形態にかかる積層体の製法について実施例とともに記載する。
分子線エピタキシー（ＭＢＥ）装置１３００内に、ｒ面を主面として有するサファイア基板（ｒ面サファイア基板）を配置する。サファイア基板と対向する第１のセル２８からガリウムを供給する。ｒ面サファイア基板と対向する第２のセル２９からアルミニウムを供給する。またラジカルセル２６からラジカル酸素を供給する。ｒ面サファイア基板上に、コランダム構造を有する酸化ガリウムを含む第１の膜を形成する。第１の膜上にコランダム構造を有する酸化アルミニウムを含む第２の膜を形成する。
さらに、第２の膜上に再度第１の膜を形成する。そして、第１の膜と第２の膜とを前記と同様にして交互に積層して超格子構造を形成する。
なお、本発明の実施形態において、コランダム構造を有する酸化ガリウムを含み、ｒ面を主面として有する第１の膜の膜厚を１ｎｍ以下に成膜することができる。また、本発明の別の実施形態において、コランダム構造を有する酸化ガリウムを含み、ｒ面を主面として有する第１の膜の膜厚を１ｎｍよりも大きくして成膜することができる。第１の膜はコランダム構造を有する酸化ガリウムの混晶を含んでいてもよい。
サファイア基板の温度を５５０℃から６００℃の範囲にある温度に設定する。
本発明の実施形態である積層体について、コランダム構造を有する酸化ガリウムを含む第１の膜の厚さと、結晶性との関係を確認するため、ラジカル支援ＭＢＥ法を用いてｒ面を主面として有するサファイア基板上に酸化ガリウム（Ｇａ2Ｏ3）の厚さをパラメータとして１０周期のα―Ａｌ２Ｏ３／α―Ｇａ2Ｏ3の超格子サンプルＡ，Ｂ，Ｃを作製した。サファイア基板の温度は５８０℃で各サンプルを作製した。Ｘ線反射率のパターンの解析による各サンプルの第１の膜の厚さと第２の膜の厚さとを示す。サンプルＡのα―Ｇａ２Ｏ３である第１の膜の厚さは０．４５ｎｍ、α―Ａｌ２Ｏ３である第２の膜の厚さは５．８０ｎｍであった。サンプルＢのα―Ｇａ２Ｏ３である第１の膜の厚さは０．９５ｎｍ、α―Ａｌ２Ｏ３である第２の膜の厚さは６．１２ｎｍであった。また、サンプルＣのα―Ｇａ２Ｏ３である第１の膜の厚さは１．２８ｎｍ、α―Ａｌ２Ｏ３である第２の膜の厚さは５．９７ｎｍであった。
積層体のサンプルＡ、Ｂ、Ｃの対称面ＸＲＤパターンを図９に示す。サンプルＡ、Ｂでは、超格子ピークが容易に確認できるほど結晶性が非常に良好であった。サンプルＣではピーク形状を確認できるものの、サンプルＣに比較して、サンプルＡ、Ｂの結晶性の良さが顕著であった。また、サンプルＡ、Ｂ、Ｃの非対称面ＸＲＤ逆格子マップを図１０に示す。図１０より、サンプルＡ、Ｂは、サファイア基板上にコヒーレントな結晶格子で膜が形成された積層体であることがわかる。非対称面ＸＲＤ逆格子マップにおいても、サンプルＡ、Ｂの結晶性の良さが顕著であった。実施形態の一つとして、例えば、第１の膜の厚さを１ｎｍ以下に設定することができる。また、別の実施形態として、例えば、第１の膜について、混晶にするなど条件を変えることで、厚膜にしても結晶性のすぐれた超格子を得ることが期待できる。
図１９は、本発明に好適に用いられるＭＢＥ成膜装置の概略図を示す。ＭＢＥ装置１３００は、真空室２１と、コランダム構造を有する酸化アルミニウムを含む基板２４（ｒ面サファイア基板）を保持する基板ホルダ２３と、基板ホルダ２３に保持された基板２４を加熱する加熱装置２２と、コランダム構造を有する酸化ガリウムを含む第１の膜を形成する金属材料が充填された少なくとも１つのセル２８を有する第１セル２８ａと、コランダム構造を有する酸化アルミニウムを含む第２の膜を形成する金属材料が充填された少なくとも１つのセルを有する第２セル２９と、を有する。さらに、ＭＢＥ装置１３００は、ラジカル酸素を供給するラジカルセル２６を有し、真空室２１内の空気を排出するための真空ポンプと、セルを加熱するためのヒーターと、を有する。基板を保持する基板ホルダ１１は、例えばシャフトなどにより、回転可能に構成されている。
真空室２１内のガス圧が安定した後、ヒーターにより第１セルを加熱して、原料金属の蒸気を発生させ、分子線として基板の表面に照射する。また同時に酸素ラジカルセルからラジカル酸素を供給する。これにより、コランダム構造を有する酸化アルミニウムを含む基板（ｒ面サファイア基板）上に、第１の膜としてコランダム構造を有する酸化ガリウムを含む膜を形成することができる。
なお、第１の膜に導電性を付与するために、第１セルはドーパントを含有させたセル２８ｂを有していてもよい。ヒーターにより第１セル群を加熱して、ドーパントと金属原料の蒸気を発生させ、分子線として基板の表面に照射し、同時にラジカル酸素を供給することにより、第１の膜を半導体膜とすることができる。なお、原料を収納するセルや原料に接触する装置の部材によって、材料の成分が膜の形成時に膜に混入し、ドーパントの役目を果たす場合がある。
次に、ヒーターにより第２セルを加熱して、コランダム構造を有する酸化アルミニウムを含む基板上に形成された第１の膜上に、第２の膜としてコランダム構造を有する酸化アルミニウムを含む膜を形成することができる。
上記のように、ＭＢＥ法を用いて第１の膜と第２の膜とを交互に積層し、積層体を形成することができる。コランダム構造を有する酸化ガリウムを含む膜であって、膜のＸ線回折測定でのｒ面のωスキャンによるロッキングカーブの半値全幅が０．１°以下である膜を含む積層体を形成することができる。なお、積層体は一部分を取り除いて、膜もしくはより薄い積層体として用いることも可能である。
本発明においては、ｒ面を主面とするコランダム構造を有する基板を用いて、ＭＢＥ法でもミストＣＶＤ法でも第１の膜と第２の膜とを交互にエピタキシャル成長させて積層し、超格子構造を有する積層体を形成することができる。特にＭＢＥ法は、コランダム構造を有する結晶性酸化膜のｒ面の結晶成長に優れ、膜厚制御により優れているため、超格子構造を有する積層体を形成するのに適している。
本発明においては、ＭＢＥ法で、ミスフィット転位の入らない良質な膜もしくは超格子構造を有する積層体を得た後、その膜もしくは積層体上に、例えば、ミストＣＶＤ法などの別の方法を用いてさらに膜を形成することも好ましい。ミストＣＶＤ法は、ＭＢＥ法に比べて、前記積層体の膜を厚膜に形成するのに適している。
（積層方法）
図２０はミストＣＶＤ法で用いる装置の概略図を示す。
ＭＢＥ法で良質な膜または積層体を得た後、その膜または積層体上にミストＣＶＤ法を用いて半導体膜を形成する方法を説明する。前記のＭＢＥ法で得られた膜のＸ線回折測定でのｒ面のωスキャンによるロッキングカーブの半値全幅が０．１°である良質な膜またはその膜を含む積層体を下地として用いることで、良質な下地の影響を受ける半導体膜を形成することが可能となる。ガリウムとドーパントとを含む原料溶液を霧化または液滴化し（霧化・液滴化工程）、生成されるミストまたは液滴をキャリアガスによってＭＢＥ法で得られた膜もしくは積層体上に供給し（ミスト・液滴供給工程）、供給されたミストまたは液滴を反応させて、膜または積層体上に成膜する（半導体成膜工程）。
図２０で示されるミストＣＶＤ法を用いる成膜装置１４００は、キャリアガスを供給するキャリアガス源５２ａと、キャリアガス源５２ａから送り出されるキャリアガスの流量を調節するための流量調節弁５３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源５２ｂと、キャリアガス（希釈）源５２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁５３ｂと、原料溶液５４ａが収容されるミスト発生源５４と、水５５ａが入れられる容器５５と、容器５５の底面に取り付けられた超音波振動子５６と、成膜室５７と、ミスト発生源５４から成膜室５７までをつなぐ石英製の供給管５９と、成膜室５７内に設置されたホットプレート５８とを備えている。ホットプレート５８上には、基板や、実施形態で得られる膜１又は積層体１００、２００、３００、又は４００を設置することができる。
上記の霧化・液滴化工程は、金属を含む原料溶液を調整し、原料溶液を霧化または液滴化してミストを発生させる。前記金属の配合割合は、特に限定されないが、原料溶液全体に対して、０．０００１ｍｏｌ／Ｌ〜２０ｍｏｌ／Ｌが好ましい。なお、本発明の実施形態において、膜を形成するためにミストＣＶＤ法を用いる場合は、前記金属の配合割合は、原料溶液全体に対して、０．０１ｍｏｌ／Ｌ〜１ｍｏｌ／Ｌがより好ましい。霧化または液滴化手段は、原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の霧化手段または液滴化手段であってよいが、本発明の実施形態においては、超音波を用いる霧化手段または液滴化手段であるのが好ましい。前記ミストまたは前記液滴は、初速度がゼロで、空中に浮遊するものが好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮かびガスとして搬送することが可能なミストであるのがより好ましい。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは０．１〜１０μｍである。
ミスト・液滴供給工程では、キャリアガスによってミストまたは液滴を基体へ供給する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、窒素やアルゴン等の不活性ガス、オゾンや酸素等の酸化性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、流量０．１Ｌ／ｍｉｎ〜１０Ｌ／ｍｉｎがより好ましい。
成膜工程では、ミストまたは液滴を反応させて、膜または積層体の表面の一部または全部に成膜する。反応は、ミストまたは液滴から膜が形成される反応であれば特に限定されないが、本発明の実施形態においては熱反応が好ましい。熱反応は、熱でもってミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度範囲で行うのが好ましいため、３００℃から６００℃の範囲内にある温度で行う。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の実施形態においては、大気圧下で行われるのが蒸発温度の計算が簡単になる等の点で好ましい。なお、真空の場合には、蒸発温度を下げることができる。また、膜厚は成膜時間、成膜時の温度、ガスの流量等を調整することにより、設定することができる。
本実施形態では、ＭＢＥ法で得られた膜または積層体をバッファ層として用い、コランダム構造を有する酸化ガリウムと、ドーパントとを含む半導体の膜をミストＣＶＤ法で形成したが、本発明はこれらに限定されることはない。なお、別の実施形態として、ミストＣＶＤ法で得られた膜または積層体をバッファ層として用いることも可能である。
また、本発明の実施形態においては、結晶性酸化物半導体膜の形成は、公知の手段を用いてもよく、前記の量子井戸構造の形成と同様であってよいが、本発明の実施形態においては、ミストＣＶＤにより、結晶性酸化物半導体膜を形成するのが好ましい。より具体的に例えば、原料溶液を霧化または液滴化して生成されるミストまたは液滴を、キャリアガスでもって基体まで搬送し、ついで該基体上で該ミストまたは該液滴を反応させて結晶性酸化物半導体膜を形成するのが好ましい。
また、ミストＣＶＤによって形成される半導体膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明の実施形態においては、１μｍ以上であることが好ましく、３μｍ以上であることがより好ましい。なお、ＭＢＥ法で得られた膜または積層体の上にミストＣＶＤ法によって形成された半導体膜は、通常、単結晶であるが、多結晶であってもよい。ミストＣＶＤ法を用いて半導体膜を形成する場合、原料溶液を霧化し（霧化工程）、生成されるミストをキャリアガスによって前記基体に供給し（ミスト供給工程）、熱反応によって、前記基体上に成膜すること（成膜工程）により行うのが好ましい。
得られた結晶性酸化物半導体膜は、ＭＢＥ法で得られた膜または積層体とともに、半導体膜を含む積層体として、本発明の実施形態に記載したような半導体装置等に用いることができる。また、得られた結晶性酸化物半導体膜を、ＭＢＥ法で得られた積層体の全部または一部を公知の手段を用いて取り除いた後に、半導体膜として半導体装置等に用いてもよい。
また、本発明の結晶性酸化膜は、ｒ面を主面とするコランダム構造を有する結晶性酸化膜であって、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下またはコヒーレント成長膜であることを特長とするが、例えば前記した好ましいバッファ層を用いることにより、ｒ面を主面とするコランダム構造を有する結晶性酸化膜において、より優れた結晶性だけでなく、さらに、より優れた電気特性（例えば、電気抵抗率が０．１Ωｃｍ以下、より具体的には０．０１Ωｃｍ〜０．１Ωｃｍ）を得ることができる。なお、このようにして得られる結晶性に優れかつ電気特性にも優れた半導体膜も本発明に含まれ、上記したような半導体用途に特に好適に用いられる。
本発明の実施形態によれば、ミスフィット転位を含まない良質な膜又コヒーレント成長膜を含む積層体を得ることが出来、そのような膜や積層体は半導体装置や電子・電気機器部品、光学・電子写真関連装置、工業部材、システムなどあらゆる分野に用いることができる。
１ 第１の膜（第１の層）
２ 第２の膜（第２の層）
３ａ 第１の電極
３ｂ 第２の電極
３ｃ 第３の電極
４ 半導体
５ 絶縁層
１０ マイコン
１１ 駆動回路
１２ 抵抗
１４ 信号
１５ モーター
１８ 駆動用のバッテリー
１９ 変速機
２０ 電源制御装置
２１ 真空室
２２ ヒーター
２６ ラジカルセル
２８ 第１のセル
２９ 第２のセル
３０ａ 第１の端子電極
３０ｂ 第２の端子電極
４０ａ マザーボードの第１の電極４０a
４０ｂ マザーボードの第２の電極４０ｂ
５２ａ キャリアガス源
５２ｂ キャリアガス（希釈）源
５３ａ 流量調節弁
５３ｂ 流量調節弁
５４ ミスト発生源
５４ａ 原料溶液
５５ 容器
５５ａ 水
５６ 超音波振動子
５７ 成膜室
５８ ホットプレート
５９ 供給管
１００、２００、３００、４００ 積層体
５００、６００、７００、８００、９００、１０００ 半導体装置
１２００ 輸送システム
１３００ ＭＢＥ装置
１４００ ミストＣＶＤ装置

Claims (27)

  1. 下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜がｒ面を主面として有し、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする積層体。
  2. 下地基板上に、直接または他の層を介して、コランダム構造を有する結晶性酸化膜が積層されている積層体であって、結晶性酸化膜が、コヒーレント成長膜であることを特徴とする積層体。
  3. 結晶性酸化膜が半導体膜である請求項１または２に記載の積層体。
  4. 結晶性酸化膜が、酸化ガリウムまたはその混晶を主成分として含む、請求項１〜３のいずれかに記載の積層体。
  5. 少なくとも第１の層と第２の層とが積層されている積層体であって、
    第１の層は、主面をｒ面とするコランダム構造を有する結晶性酸化膜を含み、
    第２の層は、第１の層に含まれる結晶性酸化膜とは異なる組成のコランダム構造を有する結晶性酸化膜を含み、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする積層体。
  6. 少なくとも第１の層と第２の層とが積層されている積層体であって、
    第１の層は、主面をｒ面とするコランダム構造を有する結晶性酸化膜を含み、
    第１の層または第２の層に含まれる結晶性酸化膜が、コヒーレント成長膜であることを特徴とする積層体。
  7. 第１の層と第２の層とが、交互に少なくとも１層ずつ積層されて超格子構造を形成している請求項５または６に記載の積層体。
  8. 第１の層に含まれる結晶性酸化膜が、酸化ガリウムまたはその混晶を主成分として含む、請求項５〜７のいずれかに記載の積層体。
  9. 第２の層に含まれる結晶性酸化膜が、酸化アルミニウムまたはその混晶を主成分として含む、請求項５〜８のいずれかに記載の積層体。
  10. 少なくとも第１の層と第２の層と第３の層とが積層されている積層体であって、
    第１の層、第２の層および第３の層はいずれもｒ面を主面とするコランダム構造を有する結晶性酸化膜を含むことを特徴とする積層体。
  11. 第１の層、第２の層および第３の層のいずれかの層が、酸化ガリウムまたはその混晶を主成分として含む結晶性酸化膜を含む、請求項１０に記載の積層体。
  12. 第１の層、第２の層および第３の層のいずれかの層が、酸化アルミニウムまたはその混晶を主成分として含む結晶性酸化膜を含む、請求項１０または１１に記載の積層体。
  13. 第１の層、第２の層および第３の層のいずれかの層に含まれる結晶性酸化膜のＸ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下である、請求項１０〜１２のいずれかに記載の積層体。
  14. 第１の層、第２の層および第３の層のいずれかの層が、コヒーレント成長膜を含む請求項１０〜１３のいずれかに記載の積層体。
  15. 前記結晶性酸化膜の電気抵抗率が０．０１Ωｃｍ〜０．１Ωｃｍの範囲にある請求項１〜１４のいずれかに記載の積層体。
  16. ｒ面を主面とするコランダム構造を有する結晶性酸化膜であって、酸化ガリウムまたはその混晶を主成分として含み、Ｘ線回折測定でのωスキャンによるロッキングカーブの半値全幅が０．１°以下であることを特徴とする結晶性酸化膜。
  17. ｒ面を主面とするコランダム構造を有する結晶性酸化膜であって、酸化ガリウムまたはその混晶を主成分として含み、コヒーレント成長膜であることを特徴とする結晶性酸化膜。
  18. 結晶性酸化膜が半導体膜である請求項１６または１７に記載の結晶性酸化膜。
  19. 電気抵抗率が０．１Ωｃｍ以下である請求項１６〜１８のいずれかに記載の結晶性酸化膜。
  20. 請求項１〜１５のいずれかに記載の積層体または請求項１６〜１９のいずれかに記載の結晶性酸化膜と、第１の電極と、第２の電極と、を少なくとも有する半導体装置。
  21. パワーデバイスである請求項２０に記載の半導体装置。
  22. ダイオードまたはトランジスタである請求項２０または２１に記載の半導体装置。
  23. 第１の電極と第２の電極とは、積層体の同一面側にそれぞれ配置されている、請求項２０〜２２のいずれかに記載の半導体装置。
  24. 第１の電極と第２の電極とは、積層体の異なる面側にそれぞれ配置されている、請求項２０〜２２のいずれかに記載の半導体装置。
  25. 請求項２０〜２４のいずれかに記載の半導体装置と、半導体装置に電気的に接続される駆動回路と、を有するモジュール。
  26. パワーモジュールである請求項２５に記載のモジュール。
  27. 制御装置と、請求項２０〜２４のいずれかに記載の半導体装置または請求項２５もしくは２６に記載のモジュールと、を含む製品またはシステム。
JP2019029863A 2018-02-28 2019-02-21 積層体および半導体装置 Pending JP2019151922A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018036003 2018-02-28
JP2018036003 2018-02-28

Publications (1)

Publication Number Publication Date
JP2019151922A true JP2019151922A (ja) 2019-09-12

Family

ID=67686116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019029863A Pending JP2019151922A (ja) 2018-02-28 2019-02-21 積層体および半導体装置

Country Status (2)

Country Link
US (1) US10644115B2 (ja)
JP (1) JP2019151922A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048150A1 (ja) * 2021-09-22 2023-03-30 株式会社Flosfia 結晶膜の製造方法および結晶膜

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD856948S1 (en) * 2018-05-07 2019-08-20 Adura Led Solutions Llc Circuit board having arrangements of light-emitting diodes
USD933618S1 (en) * 2018-10-31 2021-10-19 Asahi Kasei Microdevices Corporation Semiconductor module
JP1633578S (ja) * 2018-11-07 2019-06-10
JP1665773S (ja) * 2018-11-07 2020-08-11
USD902164S1 (en) * 2019-01-24 2020-11-17 Toshiba Memory Corporation Integrated circuit card
JP7247945B2 (ja) * 2020-04-24 2023-03-29 トヨタ自動車株式会社 酸化ガリウム系半導体及びその製造方法
CN113223927B (zh) * 2021-04-16 2023-02-10 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
AU2002312293A1 (en) * 2002-01-04 2003-07-30 Rutgers, The State University Of New Jersey SCHOTTKY DIODE WITH SILVER LAYER CONTACTING THE ZnO AND MgxZn1-xO FILMS
JP4939014B2 (ja) * 2005-08-30 2012-05-23 国立大学法人徳島大学 Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
EP2752894A3 (en) * 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
TWI452676B (zh) * 2012-03-16 2014-09-11 Univ Nat Central A semiconductor element with a high breakdown voltage
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP5397794B1 (ja) * 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP6152514B2 (ja) 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
EP2927934B1 (en) 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6390052B2 (ja) 2014-08-29 2018-09-19 高知県公立大学法人 量子井戸構造および半導体装置
JP6533982B2 (ja) 2015-02-25 2019-06-26 株式会社Flosfia 量子井戸構造、積層構造体および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048150A1 (ja) * 2021-09-22 2023-03-30 株式会社Flosfia 結晶膜の製造方法および結晶膜

Also Published As

Publication number Publication date
US10644115B2 (en) 2020-05-05
US20190267450A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
JP2019151922A (ja) 積層体および半導体装置
JP6951714B2 (ja) ｐ型酸化物半導体及びその製造方法
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
CN111383911B (zh) 结晶性氧化物膜、半导体装置及半导体系统
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
CN111384158B (zh) 结晶性氧化物半导体、半导体装置及半导体系统
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6701472B2 (ja) 結晶性酸化物半導体膜および半導体装置
WO2020013259A1 (ja) 半導体装置および半導体装置を含む半導体システム
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
TW201925502A (zh) ｐ型氧化物半導體膜及其形成方法
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
WO2020013261A1 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
WO2021010237A1 (ja) 酸化物半導体膜及び半導体装置
WO2020013260A1 (ja) 半導体装置および半導体装置を含む半導体システム
JP7011219B2 (ja) 積層構造体および半導体装置
WO2021141126A1 (ja) 半導体装置
WO2021141125A1 (ja) 半導体装置
WO2021010238A1 (ja) 酸化物膜及び半導体装置
JP6761214B2 (ja) 積層構造体および半導体装置
JP2022011781A (ja) 結晶性酸化物膜および半導体装置
CN116114061A (zh) 半导体元件及半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230704