CN112424947A - 半导体装置及包含半导体装置的半导体系统 - Google Patents

半导体装置及包含半导体装置的半导体系统 Download PDF

Info

Publication number
CN112424947A
CN112424947A CN201980046489.7A CN201980046489A CN112424947A CN 112424947 A CN112424947 A CN 112424947A CN 201980046489 A CN201980046489 A CN 201980046489A CN 112424947 A CN112424947 A CN 112424947A
Authority
CN
China
Prior art keywords
semiconductor device
film
oxide
semiconductor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980046489.7A
Other languages
English (en)
Inventor
杉本雅裕
高桥勋
四户孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN112424947A publication Critical patent/CN112424947A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体装置，其为常闭型半导体装置且包括氧化物半导体膜，所述氧化物半导体膜具有刚玉结构，或者包含氧化镓或其混晶作为主成分，所述半导体装置的阈值电压为3V以上。

Description

半导体装置及包含半导体装置的半导体系统
技术领域
本发明关于一种可用作功率器件等的半导体装置、和包括所述半导体装置的半导体系统。
背景技术
作为可实现高耐压、低损失及高耐热的新一代开关组件，使用能隙大的氧化镓(Ga2O3)的半导体装置受到瞩目，而期待能够将其应用于逆变器(inverter)等电力用半导体装置。而且因为宽能隙而被期待应用于LED或传感器等的受发光装置。根据非专利文献1，该氧化镓通过分别与铟和铝进行混晶，或是将铟和铝组合并与该氧化镓进行混晶，而能够控制能隙，作为InAlGaO系半导体，构成极具魅力的材料系统。此处InAlGaO系半导体表示InXAlYGaZO3(0≦X≦2，0≦Y≦2，0≦Z≦2，X+Y+Z＝1.5～2.5)，能够作为内含氧化镓的相同材料系统而尤为突出。
接着，近年来研究氧化镓系的p型半导体，例如，专利文献1中记载，若使用MgO(p型掺杂物源)以浮悬区熔法(FZ，Floating Zone)形成β-Ga2O3系结晶，可得到呈现p型导电性的基板。并且，在专利文献2中，对于以分子束磊晶法(MBE，Molecular beam epitaxy)形成的α-(AlxGa1-x)2O3单晶膜进行离子注入而掺杂p型掺杂物，形成p型半导体。然而，在这些的方法中，难以实现p型半导体的制造(非专利文献2)，实际上并无报告指出由这些方法可成功制造p型半导体。因此，目前还期望着一种能够实现的p型氧化物半导体及其制造方法。
并且，如非专利文献3及非专利文献4所记载，虽也研究例如将Rh2O3或ZnRh2O4等用于p型半导体，但Rh2O3在成膜时原料浓度变得特别低，而具有影响成膜的问题，即便使用有机溶剂，也难以制作Rh2O3单晶。并且，即便实施霍尔效应测量，也无法判定为p型，而且也具有测量本身无法进行的问题，并且，关于测量值，例如霍尔系数只能在测量界限(0.2cm3/C)以下，造成实用上的问题。并且，ZnRh2O4迁移率低且能隙也狭窄，因此具有无法用于LED及功率器件的问题，这些技术并未满足目前需求。
作为宽能隙半导体，除了Rh2O3及ZnRh2O4等以外，也对于p型的氧化物半导体进行各种研究。专利文献3中记载使用黑铜铁矿及氧硫属化物等作为p型半导体。然而，这些半导体的迁移率为1cm2/V·s左右或是在其以下，电特性不佳，也具有无法顺利与α-Ga2O3等n型的新一代氧化物半导体进行pn接合的问题。
另外，在专利文献4中记载使用Ir2O3作为铱催化剂。并且，专利文献5中记载将Ir2O3用于介电质。并且，专利文献6中记载将Ir2O3用于电极。然而，尚未知道有人将Ir2O3用于p型半导体，但直到最近，有文献记载了本申请人等研究使用Ir2O3作为p型半导体，并且进行研究开发(专利文献7)。
因此，p型半导体的研究和开发持续进展，并且期待着一种半导体装置，其通过有效地使用氧化镓(Ga2O3)等优异半导体材料，来实现高耐压、低损耗和高耐热。
[专利文献1]日本特开2005-340308号公报
[专利文献2]日本特开2013-58637号公报
[专利文献3]日本特开2016-25256号公报
[专利文献4]日本特开平9-25255号公报
[专利文献5]日本特开平8-227793号公报
[专利文献6]日本特开平11-21687号公报
[专利文献7]国际公开2018/043503号公报
[非专利文献1]金子健太郎，《刚玉结构氧化镓系混晶薄膜的成长与物理性质》，京都大学博士论文，平成25年3月(金子健太郎、“コランダム構造酸化ガリウム系混晶薄膜の成長と物性”、京都大学博士論文、平成25年3月)
[非专利文献2]竹本达哉，EE Times Japan《功率半导体氧化镓》克服热传导率、P型…课题而迈向实用化，[在线]，2014年2月27日，ITmedia株式会社，[平成28年6月21日检索]，网址<URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html>(竹本達哉、EE Times Japan“パワー半導体酸化ガリウム”熱伝導率、P型……課題を克服して実用化へ、[online]、2014年2月27日、アイティメディア株式会社、[平成28年6月21日検索]、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉)
[非专利文献3]F.P.KOFFYBERG等人，“半导体Rh2O3(I)和Rh2O3(III)的光学能隙和电子亲和力”，固体物理化学杂志，第53卷，No.10，第1285-1288页，1992年(F.P.KOFFYBERGet al.,"optical bandgaps and electron affinities of semiconducting Rh2O3(I)andRh2O3(III)",J.Phys.Chem.Solids Vol.53,No.10,pp.1285-1288,1992)
[非专利文献4]细野秀雄，“氧化物半导体的功能开拓”，物理性质研究·电子版Vol.3，No.1，031211(2013年11月、2014年2月合并刊)(細野秀雄、”酸化物半導体の機能開拓”、物性研究·電子版Vol.3、No.1、031211(2013年11月·2014年2月合併号))
本发明的一个目的在于提供一种具优异半导体特性的半导体装置。
发明内容
为实现上述目的而深入研究的结果，本案发明人发现，作为本发明的第一方式，配置含有结晶的氧化物半导体膜，其中所述结晶包括氧化镓，而且在氧化物半导体膜上配置至少含有磷的氧化膜，而能够得到具有3V以上的阈值电压的半导体装置。而且，作为本发明的第二方式，配置含有结晶的氧化物半导体膜，其中所述结晶包括具有刚玉结构的氧化镓，而且在氧化物半导体膜上配置至少含有磷的氧化膜，而能够得到具有3V以上的阈值电压的半导体装置。而且，作为本发明的第三方式，本案发明人发现了一种常闭型的半导体装置，其包括氧化物半导体膜，所述氧化物半导体膜具有刚玉结构，或者包含氧化镓或其混晶作为主成分，其中，所述半导体装置的阈值电压为3V以上。本案发明人进行反复的研究，在世界上首次成功地证实了由氧化镓半导体制成的晶体管发挥作用，在获得上述发现之后，本案发明人进一步研究并完成了本发明。
即，本发明涉及以下的技术方案。
[1].一种半导体装置，其特征在于，其为常闭型半导体装置，所述半导体装置包括氧化物半导体膜，所述氧化物半导体膜具有刚玉结构，或者包含氧化镓或其混晶作为主成分，所述半导体装置的阈值电压为3V以上。
[2].根据前述[1]所述的半导体装置，其中，所述氧化物半导体膜包含α-Ga2O3或其混晶作为主成分。
[3].根据前述[2]所述的半导体装置，其中，所述半导体装置是MOSFET，且所述阈值电压是所述栅极阈值电压。
[4].根据前述[3]所述的半导体装置，其中，所述氧化物半导体膜包含反向沟道区域，在所述反向沟道区域上经由栅极绝缘膜而设置栅电极，并且，在所述反向沟道区域与所述栅极绝缘膜之间，形成有氢扩散防止膜，所述氢扩散防止膜由含有元素周期表第15族的至少一种元素的氧化膜构成。
[5].根据前述[4]所述的半导体装置，其中，所述元素是磷。
[6].根据前述[4]或[5]所述的半导体装置，其中，所述反向沟道区域是p型半导体层。
[7].根据前述[1]至[6]中任一项所述的半导体装置，其中，所述阈值电压为7V以上。
[8].根据前述[1]至[7]中任一项所述的半导体装置，其是功率器件。
[9].一种半导体系统，包括半导体装置，其中，所述半导体装置是根据前述[1]至[8]中任一项所述的半导体装置。
[10].一种半导体装置，其中，具有含有结晶的氧化物半导体膜和3V以上的阈值电压，所述结晶包括具有刚玉结构的氧化镓。
[11].一种半导体装置，其中，具有含有结晶的氧化物半导体膜和3V以上的阈值电压，所述结晶包括氧化镓。
[12].根据前述[10]或[11]所述的半导体装置，其中，所述结晶为混晶。
[13].根据前述[10]或[11]所述的半导体装置，其中，所述半导体装置为常闭型的半导体装置。
[14].根据前述[10]或[11]所述的半导体装置，其中，所述氧化物半导体膜包含反向沟道区域，在所述反向沟道区域上经由栅极绝缘膜设置栅电极，并且，在所述反向沟道区域与所述栅极绝缘膜之间，形成有氢扩散防止膜，所述氢扩散防止膜由含有元素周期表第15族的至少一种元素的氧化膜构成。
[15].根据前述[14]所述的半导体装置，其中，所述元素是磷。
本发明的半导体装置，具有高耐压、低损耗和高耐热等之优异的半导体特性。
附图说明
图1示出在本发明的实施例使用的且适合于形成氧化物半导体膜的成膜装置(雾化CVD装置)的示意性构造图。
图2为作为本发明的半导体装置的一例，示意性示出MOSFET的一方式的剖面图。
图3示出从上方观察在实施例中制造的MOSFET的照片。
图4是示出实施例中的IV测量结果的图。
图5是示出实施例中的SIMS测量结果的图。
图6是示意性地示出电源系统的一例的图。
图7是示意性地示出系统装置的一例的图。
图8是示意性地示出电源装置的电源电路图的一例的图。
图9是作为本发明的半导体装置的一个例子，示出纵向型半导体装置的已去除了第一表面侧的源电极和源电极下的绝缘层的一部分的从第一表面侧观察的部分透视图(600a')；和包含第一表面侧的源电极和源电极下的绝缘层的半导体装置的部分剖面图(600c)的图。
具体实施方式
根据本发明的半导体装置，其为常闭型半导体装置，所述半导体装置包括氧化物半导体膜，所述氧化物半导体膜具有刚玉结构，或者包含氧化镓或其混晶作为主成分，所述半导体装置的阈值电压为3V以上。在本发明中，优选地所述半导体装置是MOSFET。另外，此时所述阈值电压是指栅极阈值电压。在本发明中，为方便起见，可以从半导体装置的IV特性来求得阈值电压。
所述氧化物半导体膜具有刚玉结构，或者包含氧化镓或其混晶作为主成分即可，没有特别限制，优选地在本发明中，包含α-Ga2O3或其混晶作为主成分。
以下，作为本发明的一优选例，举出至少包括反向沟道区域的半导体装置来作为示例，所述反向沟道区域由包含氧化镓或其混晶作为主成分的氧化物半导体膜构成，对本发明进行更详细地说明，但本发明并不限定于这些示例。
在本发明中，在氧化物半导体膜(其中，将氧化物半导体膜称为氧化物半导体层也可以)上配置氧化膜，形成层叠结构体，而使用于半导体装置，由此能够容易地得到所述阈值电压为3V以上的半导体装置，优选地得到所述阈值电压为7V以上的半导体装置。
优选地，前述氧化膜为用于防止氢扩散的氢扩散防止膜，且为含有元素周期表第15族的至少一种元素的氧化膜。在本发明中，更优选地，所述氧化膜至少包括元素周期表第15族的至少一种元素、以及元素周期表第13族的一种或两种以上的金属。作所述元素，例如举出氮、磷、锑和铋等，其中优选为氮或磷，更优选为磷。作为所述金属，例如举出铝(Al)、镓(Ga)、铟(In)等，其中优选为Ga和/或Al，更优选是Ga。此外，所述氧化膜优选是薄膜，更优选地其膜厚为100nm以下，且最优选地膜厚为50nm以下。作为所述氧化膜的形成方法，例如可以举出公知的方法等，更具体地，例如可以举出干法或湿法，优选地是例如在所述反向沟道区域上用磷酸进行表面处理，更优选地是在氧化镓或其混晶上用磷酸进行表面处理。如上，通过形成含有元素周期表第15族的至少一种所述元素的氧化膜，能够得到高质量的钝化膜。
在所述反向沟道区域上层叠含有元素周期表第15族的至少一种元素的氧化膜，由此能够防止氢扩散到氧化物半导体膜中，也可以更进一步降低界面态，因此可以针对半导体装置，特别是宽带隙半导体的半导体装置，赋予更优异的半导体特性。而且，通过层叠这样的氧化膜，可以更有效地抑制栅极漏电，并且可以使半导体特性更优异。
优选地，所述反向沟道区域使用包括氧化镓或其混晶为主成分的氧化物半导体膜。优选地，使用具有刚玉结构的氧化物半导体膜。所述氧化物半导体膜可以是p型半导体膜或n型半导体膜。作为氧化镓的实例，可以举出例如α-Ga2O3、β-Ga2O3和ε-Ga2O3等，其中优选为α-Ga2O3。作为上述的氧化镓的混晶，可以举出所述氧化镓和一种或两种以上的金属氧化物的混晶。作为所述金属氧化物的优选例，可以举出例如氧化铝、氧化铟、氧化铱、氧化铑和氧化铁等。
而且，具有刚玉结构的氧化物半导体膜，通常含有金属氧化物作为主成分，作为该金属氧化物，可以举出例如氧化铝、氧化铟、氧化铱、氧化铑及氧化铁等。
另外，“主成分”系指，例如在氧化物半导体膜包含α-Ga2O3作为主成分的情况下，以氧化物半导体膜的金属元素中的镓的原子比为0.5以上的比例含有α-Ga2O3即可。在本发明中，所述氧化物半导体膜的金属元素中的镓的原子比优选为0.7以上，更优选为0.8以上。另外，即使所述结晶是混晶时，所述氧化物半导体膜的主成分也优选为氧化镓。例如，即使在氧化物半导体膜包含α-(AlGa)2O3作为主成分的情况，也可以以所述氧化物半导体膜的金属元素中的镓的原子比为0.5以上的比例含有。在本发明中，所述氧化物半导体膜的金属元素中的镓的原子比优选为0.7以上，更优选为0.8以上。
所述反向沟道区域通常是单相区域，但是只要不损害本发明的目的，也可以更具有由不同的半导体相构成的第二半导体区域；或者具有其他相等。另外，所述半导体区域通常是膜状，并且可以是半导体膜。所述半导体区域的氧化物半导体膜的厚度没有特别限定，可以为1μm以下，也可以为1μm以上。在本发明中，优选为1μm以上，更优选为1μm～40μm，最优选为1μm～25μm。所述氧化物半导体膜的表面积没有特别限制，但可以是1mm2以上，也可以是1mm2以下。而且，所述氧化物半导体膜通常是单晶，但也可以是多晶。并且，氧化物半导体膜可以是单层膜，也可以是多层膜。
所述氧化物半导体膜优选含有掺杂剂。所述掺杂剂没有特别限制，可以是公知的掺杂剂。作为所述掺杂剂，可以举出例如锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或例如Mg、Zn或Ca等p型掺杂剂等。在本发明中，所述掺杂剂优选为Sn、Ge或Si。关于掺杂剂的含量，在氧化物半导体膜的组成中，优选为0.00001原子％以上，较优选为0.00001原子％～20原子％，更优选为0.00001原子％～10原子％。
在本发明中，所述反向沟道区域优选地是p型半导体层的至少一部分，且为当施加电压时反转为n型的沟道区域，更优选地，所述p型半导体层是由含有氧化镓或其混晶的为主成分的氧化物半导体膜构成。所述氧化物半导体膜优选为p型半导体膜，更优选地包含所述p型掺杂剂。而且，所述p型掺杂剂只要是可以将所述氧化物半导体膜作为p型半导体膜来提供导电性即可，没有特别限制，并且可以是公知的掺杂剂。作为所述p型掺杂剂，可以举出Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等以及所述些元素中的两种以上的元素等。在本发明中，所述p型掺杂剂优选为Mg、Zn或Ca。
所述氧化物半导体膜可以通过形成采用磊晶生长方法进行成膜来获得。所述磊晶生长方法，只要不损害本发明的目的，就没有特别限制，并且可以是公知的方法。作为所述磊晶生长方法，可以举出例如CVD法、MOCVD法、MOVPE法、雾化CVD法、雾化磊晶法、MBE法、HVPE法或脉冲生长方法等。在本发明中，所述磊晶生长方法优选为雾化CVD法或雾化磊晶法。
在本发明中，较佳地，通过雾化含有金属的原料溶液(雾化工序)，使液滴漂浮，并通过载气将所获得的雾化液滴带到基体附近(输送工序)，然后使所述雾化液滴进行热反应(成膜工序)来进行所述成膜。
(原料溶液)
原料溶液含有金属作为成膜原料，只要其能够雾化则没有特别限制，并且可以包含无机材料，也可以包含有机材料。前述金属可以是金属单体，也可以是金属化合物，并且只要它不妨碍本发明的目的，就没有特别限制，而且可以举出选自镓(Ga)、铱(Ir)、铟(In)、铑(Rh)、铝(Al)、金(Au)、银(Ag)、铂(Pt)、铜(Cu)、铁(Fe)、锰(Mn)、镍(Ni)、钯(Pd)、钴(Co)、钌(Ru)、铬(Cr)、钼(Mo)、钨(W)、钽(Ta)、锌(Zn)、铅(Pb)、铼(Re)、钛(Ti)、锡(Sn)、镓(Ga)、镁(Mg)、钙(Ca)和锆(Zr)中的一种或两种以上的金属等。在本发明中，优选地，前述金属至少包含元素周期表第4至第6周期中的一种或两种以上的金属，更优选地至少包含镓、铟、铝、铑或铱，而且最优选地至少含有镓。通过使用这种优选的金属，能够形成可适用于半导体装置等的磊晶膜。
在本发明中，作为所述原料溶液，适当使用以络合物或盐的形态使所述金属溶解或分散于有机溶剂或水的溶液。作为络合物的形态，例如可举出乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如可举出有机金属盐(例如金属乙酸盐、金属乙二酸盐、金属柠檬酸盐)、硫化金属盐、硝化金属盐、磷酸金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
所述原料溶液的溶剂，只要不损害本发明的目的，则没有特别限制，可以为水等无机溶剂，也可为乙醇等有机溶剂，也可为无机溶剂与有机溶剂与的混合溶剂。本发明中，优选所述溶剂包含水。
此外，可以在原料溶液中混合氢卤酸(hydrohalic acid)或氧化剂等添加剂。作为所述氢卤酸，可以举出例如氢溴酸、盐酸、氢碘酸等。作为所述氧化剂，可以举出例如过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等过氧化物；及次氯酸(HClO)、高氯酸、硝酸、臭氧水、过乙酸和硝基苯等有机化氧化物等。所述添加剂的混合比例没有特别限制，相对于原料溶液，优选为0.001体积％～50体积％，更优选为0.01体积％～30体积％。
在所述原料溶液中可以包含掺杂剂。所述掺杂剂只要不损害本发明的目的即可，没有特别限制。作为所述掺杂剂的实例，可以举出上述的n型掺杂剂或p型掺杂剂等。掺杂剂的浓度通常可以是约1×1016/cm3～1×1022/cm3，并且掺杂剂的浓度可以是例如约1×1017/cm3以下的低浓度。此外，根据本发明，能够以约1×1020/cm3以上的高浓度包含掺杂剂。
(雾化工序)
在雾化工序中，调整含有金属的原料溶液，雾化所述原料溶液，使已雾化的液滴漂浮，并产生雾化液滴。所述金属的混合比例没有特别限定，优选地，相对于原料溶液整体，为0.0001mol/L～20mol/L。雾化方法只要是可以将所述原料溶液雾化，就没有特别限制，可以是公知的雾化方法，但是在本发明中，优选地，使用超音波振动的雾化方法。在本发明中使用的雾是漂浮在空气中的雾，较佳地例如，不是像喷雾那样喷射，而是初始速度为零，漂浮在空间中并且可以作为气体输送的雾。雾的液滴尺寸没有特别限制，可以是约数毫米的液滴，但优选为50μm以下，更优选为1μm～10μm。
(输送工序)
在输送工序中，利用所述载气将所述雾化液滴输送到所述基体。作为载气的种类，只要不损害本发明的目的就没有特别限制，并且可以举出氧气、臭氧、惰性气体(例如、氮气和氩气)、或还原气体(氢气、合成气体等)等，作为合适的例子。此外，载气的种类可以是一个种类，但也可以是两个种类以上，还可以使用改变载气浓度的稀释气体(例如，10倍稀释的气体)作为第二载气。此外，载气的供应位置不限于一个位置，而可以是两个以上的位置。载气的流量没有特别限制，但优选为能够对所述输送进行供应速度控制的流量，更具体地为1LPM以下，更优选为0.1LPM～1LPM。
(成膜工序)
在成膜工序中，使所述雾化液滴反应以在所述基体上成膜。所述反应，只要是由所述雾化液滴形成膜的反应即可，没有特别限制，在本发明中，优选地为热反应。所述热反应只要用热使雾化液滴反应就可以，反应条件等只要不损害本发明的目的即可，没有特别限制。在本工序中，所述热反应通常在原料溶液的溶剂的蒸发温度以上的温度下进行，但优选地为不过高的温度以下，更优选为650℃以下。此外，热反应只要不损害本发明的目的，则可以在真空、非氧气氛、还原气氛和氧气气氛的任何气氛下进行。而且，可以在大气压、加压或减压的任一条件下进行。但在本发明中，从蒸发温度的计算更简单、设备等能够简化等方面考虑，优选地在大气压下进行。而且，可以通过调节成膜时间来设定膜厚。
(基体)
所述基体只要其可以支撑所述半导体膜，则没有特别限制。所述基体的材料只要不损害本发明的目的，就没有特别限制，可以是公知的基体，可以是有机化合物，也可以是无机化合物。所述基体的形状可以是任何形状，并且对所有形状都有效，例如平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等。在本发明中，优选地是基板。基板的厚度在本发明中没有特别限制。
所述基板为板状，只要成为所述半导体膜的支撑体即可，没有特别限制。可为绝缘体基板，也可为半导体基板，也可为金属基板或导电性基板。但所述基板较佳为绝缘体基板，并且，较佳为表面具有金属膜的基板。作为所述基板，较佳可举出例如：包含具有刚玉结构的基板材料作为主成分的基底基板；包含具有β-gallia结构的基板材料作为主成分的基底基板；包含具有六方晶结构的基板材料作为主成分的基底基板等。此处，“主成分”系指，所包含的具有所述特定的晶体结构的基板材料，以原子比计，相对于基板材料的所有成分，优选为50％以上，更优选为70％以上，再优选为90％以上，而且也可以为100％。
基板材料只要不防害本发明目的则无特别限定，也可为公知的材料。作为所述具有刚玉结构的基板材料，例如，优选地举出α-Al2O3(蓝宝石基板)或α-Ga2O3，更优选可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。以具有β-gallia结构的基板材料为主成分的基底基板的实例，可以举出β-Ga2O3基板；或者混晶基板，其包含Ga2O3和Al2O3而且Al2O3为大于0wt％且60wt％以下，等等。另外，以具有六方晶结构的基板材料为主成分的基底基板的实例，可以举出SiC基板、ZnO基板和GaN基板等。
在本发明中，可以在所述成膜工序之后进行退火处理。退火的处理温度只要不损害本发明的目的，没有特别限制，通常为300℃～650℃，优选350℃～550℃。退火的处理时间通常为1分钟～48小时，优选10分钟～24小时，更优选30分钟～12小时。退火处理只要不妨碍本发明的目的，可以在任何气氛下进行，但优选为非氧气氛下，更优选为氮气气氛下。
在本发明中，在所述基体上，可以直接设置所述半导体膜，或者也可以经由例如缓冲层(buffer层)或应力松弛层等其他层，设置所述半导体膜。各层的形成方法，没有特别限制，可以是公知的方法，但在本发明中，优选雾化CVD法或雾化磊晶法。
以下，将参考附图说明成膜装置19，其适合用于雾化CVD法或雾化磊晶法。图1的成膜装置19具备：载气源22a，用于供应载气；流量调节阀23a，用于调节从载气源22a送出的载气的流量；载气(稀释)源22b，用于供应载气(稀释)；流量调节阀23b，用于调节从载气(稀释)源22b送出的载气(稀释)的流量；雾产生源24，用以存储原料溶液24a；容器25，用以放置水25a；超音波振子26，安装在容器25的底面上；成膜室30；石英制的供应管27，从雾产生源24连接到成膜室30；热板(加热器)28，安装在成膜室30内。基板20设置在热板28上。
如图1所示，原料溶液24a收纳在雾产生源24中。接下来，使用基板20，将基板20放置在热板28上，并且启动热板28以升高成膜室30内的温度。接下来，打开流量调节阀23(23a、23b)，从载气源22(22a、22b)向成膜室30内供应载气，并且用载气充分地置换成膜室30内的气氛，之后，分别调节载气的流量、和载气(稀释)的流量。接下来，使超音波振子26振动，所述振动通过水25a传播到原料溶液24a，由此使原料溶液24a微粒子化，而产生含有雾的雾化液滴24b。该雾化液滴24b通过载气导入至成膜室30内，而被输送到基板20，接着，雾化液滴24b在大气压下在成膜室30内进行热反应，从而在基板20上形成膜。
在本发明中，可以将在所述成膜工序中获得的膜原样地用于半导体装置，或者也可以在使用了公知方法如从所述基体剥离等之后，再用于半导体装置。
作为使用于本发明中的优选的p型半导体膜的所述氧化物半导体膜，例如，可以通过雾CVD法，在含有金属的原料溶液中添加p型掺杂剂和氢溴酸来得到。这里，重要的是在原料溶液中加入氢溴酸作为添加剂。另外，所述雾化CVD法的各工序以及各方法和各条件，与上述的雾化/液滴化工序、输送工序及成膜工序以及各方法和各条件等同样。由此获得的p型半导体膜，其与n型半导体具有良好的pn接合，并且可适用于所述反向沟道区域。
所述反向沟道区域通常设置在示出不同类型之导电性的半导体区域之间。例如，当所述反向沟道区域设置在p型半导体层中时，通常是设置在由n型半导体构成的半导体区域之间的p型半导体层内，并且，当所述反向沟道区域设置在n型半导体层内时，通常是设置在由p型半导体构成的半导体区域之间的n型半导体层内。而且，各半导体区域的形成方法可以与氧化物半导体膜的形成方法同样。
在本发明中，优选地，在所述反向沟道区域上层叠含有元素周期表第15族至少一种元素的所述氧化膜。作为所述元素，举出例如氮(N)和磷(P)等。在本发明中，优选地为氮(N)或磷(P)，更优选地为磷(P)。例如，在栅极绝缘膜和所述反向沟道区域之间，在所述反向沟道区域上层叠至少含有磷的氧化膜，由此能够防止氢扩散到氧化物半导体膜中，也可以更进一步降低界面态，因此可以针对半导体装置，特别是宽带隙半导体的半导体装置，赋予更优异的半导体特性，并且可以实现阈值电压3V以上的常闭型的半导体装置。另外，在本发明中，更优选地，所述氧化膜含有：元素周期表第15族的至少一种元素、和元素周期表第13族的一种或两种以上的金属。作为所述金属，可以举出铝(Al)、镓(Ga)和铟(In)等。其中，优选为Ga和/或Al，更优选Ga。并且，所述氧化膜优选为薄膜，更优选为膜厚100nm以下，最优选为膜厚50nm以下。通过层叠这样的氧化膜，可以更有效地抑制栅极漏电流，并且可以使半导体特性更优异。作为所述氧化膜的形成方法，可以举出公知的方法。更具体地，例如包括干法和湿法等，并且优选地，用磷酸等对所述反向沟道区域进行表面处理。
在本发明中，优选的是，根据需要经由栅极绝缘膜，在反向沟道区域和氧化膜上设置栅电极。栅极绝缘膜只要不损害本发明的目的，就没有特别限制，可以是公知的绝缘膜。作为栅极绝缘膜，优选的示例为氧化膜其可以为至少包括例如SiO2、Si3N4、Al2O3、GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、MgO、GdO和磷的氧化膜等。栅极绝缘膜的形成方法可以是公知方法，作为这种公知形成方法的实例，可举出例如干法和湿法。干法可以举出例如溅射、真空蒸镀、CVD和PLD等公知的方法。湿法可以举出例如丝网印刷和模涂(die coating)等的涂布方法。
栅电极可以是公知的栅电极，电极材料可以是导电无机材料，也可以是导电有机材料。在本发明中，电极材料优选是金属。金属没有特别限制，优选地举出选自元素周期表第4族-第11族的至少一种金属。元素周期表第4族金属可以举出钛(Ti)、锆(Zr)、铪(Hf)等，其中Ti是优选的。元素周期表第5族金属可以举出钒(V)、铌(Nb)和钽(Ta)等。元素周期表第6族金属可以举出选自例如铬(Cr)、钼(Mo)及钨(W)等中的一种或两种以上的金属等。在本发明中，因为开关特性等的半导体特性变得更好，因此Cr是优选的。元素周期表第7族金属可以举出例如锰(Mn)、锝(Tc)、铼(Re)等。元素周期表第8族金属可以举出例如铁(Fe)、钌(Ru)和锇(Os)等。元素周期表第9族金属可以举出例如钴(Co)、铑(Rh)、铱(Ir)等。元素周期表第10族的金属可以举出例如镍(Ni)、钯(Pd)和铂(Pt)等，其中Pt是优选的。元素周期表第11族金属可以举出例如铜(Cu)、银(Ag)和金(Au)。栅电极的形成方法可以举出公知的方法，更具体地，例如干法和湿法。干法可以举出例如溅射、真空蒸镀和CVD等的公知方法。湿法可以举出例如丝网印刷和模涂等。
在本发明中，不仅设置栅电极，而且通常设置有源电极和漏电极，与栅电极相同，所述源电极和漏电极任一都可以是公知的电极，电极形成方法分别也都可以是公知方法。
所述半导体装置特别适用于功率器件。半导体装置的示例举出例如晶体管，其中MOSFET是优选的。
(MOSFET)
图2示出本发明的半导体装置为MOSFET的情况的优选的例子。图2的MOSFET是一个横向型MOSFET，且包含：作为第一半导体区域1a的n+型半导体层(n+型源极层)；作为第二半导体区域1b的n+型半导体层(n+型漏极层)；作为氧化物半导体膜2的p型半导体层；以及位于p型半导体层内，并在表面形成含有磷的氧化膜的反向沟道区域2a；金属氧化膜层3；绝缘膜4a(栅极绝缘膜)；绝缘膜4b(场绝缘膜)；作为第三电极5a的栅电极；作为第一电极5b的源电极；作为第二电极5c的漏电极和基板9。金属氧化物层3含有氧化镓。金属氧化物层3可以含有氧化镓为主成分。并且，金属氧化物层3优选地为电阻比氧化物半导体膜2高的膜，而且优选地为不含有掺杂剂的层。
在图2的MOSFET的开启状态，当电压施加在所述源电极5b和漏电极5c之间，对所述源电极135b于栅电极5a提供正电压时，在p型半导体层2内的反向沟道区域2a部分，形成n型的反向沟道区域，而进行开启(turn on)。在关闭状态，使所述栅电极的电压为0V，由此不能变成反向沟道区域，而进行关闭(turn off)。
图9是作为本发明的半导体装置的一个例子，示出纵向型半导体装置的第一表面侧600a的部分透视图(600a')，其移除了第一表面侧600a的第一电极5b和第一电极5b下方的绝缘层4a的一部分；和半导体装置600的部分剖面图(600c)。为了容易观察，从第一表面侧600a观察的部分透视图600a'，不包括位于第二表面侧600b上的第二半导体区域1b和第二电极5c，但部分截面图600c包括第一电极5b和绝缘层4a、以及第二半导体区域1b和第二电极5c。本实施方式的半导体装置600示出了纵向型装置结构，其将电极配置在半导体装置600的第一表面侧600a和第二表面侧600b。半导体装置600包括氧化物半导体膜2，氧化物半导体膜2包括至少含有氧化镓的结晶而且包括氧化膜2b，并且半导体装置600在与氧化膜2b接触的位置，具有反向沟道区域2a。此外，半导体装置600包括第一电极5b、第二电极5c及第三电极5a。第一电极5b设置在氧化物半导体膜2的第一表面侧。第二电极5c设置在氧化物半导体膜2的第二表面侧。第三电极5a位于氧化物半导体膜2的第一表面侧上并且在截面图中至少部分地位于第一电极5b和第二电极5c之间。另外，第三电极5a，如图9的600c所示，经由绝缘膜4a与第一电极5b分离，而且，如图所示，第三电极5a位于经由多数层与第二电极5c分离的位置。本实施方式中的半导体装置，可以用作纵向型MOSFET。例如，当氧化物半导体膜2是p型半导体膜并且具有在表面上设置有含磷的氧化膜2b的反向沟道区域2a时，第一电极5b是源电极。第二电极5c是漏电极，第三电极5a是栅电极。此外，半导体装置600设置有：埋设在氧化物半导体膜2的第一半导体区域1a；埋设有氧化物半导体膜2的至少一部分的第三半导体区域6；与第三半导体区域6的第二表面接触的第二半导体区域1b；与第二半导体区域1b接触的第二电极5c。另外，附图标记50b表示第一电极的接触表面，其与氧化物半导体膜2、以及埋设在氧化物半导体膜2中的第一半导体区域1a部分接触。第二电极5c位于半导体装置600的第二表面侧600b。在本实施方式中，第一半导体区域1a是n+型半导体层(n+型源极层)。并且，第二半导体区域1b是n+型半导体层(n+型漏极层)。在本实施方式中，氧化物半导体膜2是p型半导体膜，且设置在氧化物半导体膜2中，与反向沟道区域2a接触，并且在靠近第三电极5a(栅电极)的位置形成有含磷的氧化膜2b。利用这种结构，可以更有效地抑制栅极漏电流。栅极漏电流被抑制的话，就可以解决因栅极漏电流而难以形成反向沟道区域的问题，并且可以获得具有更优异的半导体特性的半导体装置600。此外，通过将半导体装置设置成纵向型，其将第一电极(源电极)设置在半导体装置的第一表面侧600a上，将第二电极(漏电极)设置在第二表面侧600b上，相较于横向型半导体装置，其将第一电极(源电极)和第二电极(漏电极)配置在半导体装置的一侧(第一表面侧600a或第二表面侧600b)上，可以使半导体装置小型化。此外，当纵向型半导体装置与包括二极管的纵向型装置组合使用时，因为它们都是相同的纵向型装置，电路可以容易地设计。
本发明的半导体装置，优选地，除了上述的事项外，还使用公知方法而能够用作功率模块(power module)、逆变器(inverter)或转换器(converter)，甚至优选地用于例如使用电源装置的半导体系统等。可以使用公知方法，通过将所述半导体装置连接到布线图案等，从半导体装置制得所述电源装置；或制得所述电源装置作为半导体装置。图6示出使用多个电源装置171、172以及控制电路173构成的电源系统170。如图7所示，通过组合电子电路181和电源系统182，可以将电源系统170用在系统装置180中。另外，图8示出了电源装置的电源电路图的一例。图8示出由功率电路和控制电路构成的电源装置的电源电路，利用逆变器192(MOSFET：以
Figure BDA0002892136820000131
构成)，将DC电压以高频率进行切换，以转换到AC后，用变压器193(transformer)来实施绝缘及变压，用整流MOSFET(A～B’)进行整流后，用DCL(平滑线圈L1和L2)195及电容器进行平滑，并输出直流电压。此时，用电压比较器197将输出电压与基准电压进行比较，并且以PWM控制电路196控制逆变器192和整流MOSFET194，以形成所期望的输出电压。
实施例
(实施例1)图2中所示的MOSFET的制造。
1.形成p型半导体层
1-1.成膜设备
使用图1中的成膜装置19。
1-2.原料溶液的制作
在0.1M溴化镓水溶液中以20％体积比含有氢溴酸，进一步以1体积％的比例添加Mg，而得到原料溶液。
1-3.成膜准备
将在上述1-2得到的原料溶液24a收纳在雾产生源24中。接下来，作为基板20，将蓝宝石基板放置在基座(susceptor)21上，所述蓝宝石基板在表面上形成有未掺杂的α-Ga2O3膜，启动加热器28，以将成膜室30中的温度升高到520℃。接下来，打开流量调节阀23a和23b，并且将载气，从作为载气源的载气供应装置22a、22b，供应到成膜室30内。在用载气充分置换成膜室30的气氛后，将载气的流量调节至1LPM，并将载气(稀释)的流量调节至1LPM。另外，将氮气用作载气。
1-4.半导体膜的形成
接下来，使超音波振子26以2.4MHz振动，使该振动通过水25a传播到原料溶液24a，由此使原料溶液24a雾化，而产生雾。利用载气将所述雾导入至成膜室30中，并且在大气压下及在520℃下于成膜室30内使雾进行反应，从而在基板20上形成半导体膜。并且，膜厚为0.6μm，成膜时间为15分钟。
1-5.评价
当使用XRD衍射装置，鉴定在上述1-4获得的膜的相时，得知所得的膜为α-Ga2O3。
2.形成n+型半导体区域
在0.1M溴化镓水溶液中，以体积比计分别含有10％氢溴酸和8％溴化锡，将其作为原料溶液，并且，将成膜温度设定为580℃，将成膜时间设定为5分钟。除了上述工序之外，其他与上述1.的工序相同，而在上述1.中获得的p型半导体层上沉积n+型半导体膜。针对所得的膜，当使用XRD衍射装置鉴定膜的相时，所得膜为α-Ga2O3。
3.形成绝缘膜和各电极
将对应于栅极部分的区域的n+型半导体层(1a和1b之间)，用磷酸进行蚀刻，并进一步用磷酸处理，以在半导体膜上形成至少含有磷的氧化膜，然后，利用溅射来形成SiO2膜。另外，对其进行光刻、蚀刻处理、电子束蒸镀工序等，如图2所示，制作得MOSFET。另外，任一电极都使用Ti。此外，关于获得的MOSFET，仅供参考地，将从顶部观察的照片示出于图3中。
(评价)
对获得的MOSFET进行IV测量。IV测量结果示出在图4中。从图4中可以清楚地看出，形成了反向沟道区域，并且氧化镓半导体的MOSFET作为晶体管良好地发挥作用，这在世界上第一次被实证。并且，由所得的IV特性求出的栅极临界电压为7.9V。
在上述3.中，通过进行SIMS测量，确认在p型半导体层和栅极绝缘膜(SiO2膜)之间是否形成至少含有磷的氧化膜。SIMS测量结果示出于图5。如图5所示，在p型半导体层和栅极绝缘膜之间形成含磷的氧化膜，更进一步知晓，能够良好地防止栅极绝缘膜中的氢扩散到p型半导体层。
产业上的可利用性
本发明的半导体装置，可以用于各种领域，例如半导体(例如化合物半导体电子组件)、电子部件/电子机器部件、光学/电子照相相关装置、工业部件等，但是特别适用于功率器件。
[符号说明]
1a第一半导体区域
1b第二半导体区域
2氧化物半导体膜
2a反向沟道区域
2b氧化膜
2c氧化物半导体膜的第二表面
3金属氧化物层
4a绝缘膜
4b绝缘膜
5a第三电极
5b第一电极
5c第二电极
6第三半导体区域
9基板
19成膜装置
20基板
21基座
22a载气源
22b载气(稀释)源
23a载气源的流量调节阀
23b载气(稀释)源的流量调节阀
24雾产生源
24a原料溶液
25容器
25a水
26超音波振子
27供应管
28加热器
29排气口
50b第一电极的接触表面
100半导体装置
170电源系统
171电源装置
172电源装置
173控制电路
180系统设备
181电子电路
182电源系统
192逆变器
193变压器
194 MOSFET
195 DCL
196 PWM控制电路
197电压比较器
600半导体装置

Claims (15)

1.一种半导体装置，其特征在于，其为常闭型半导体装置，所述半导体装置包括氧化物半导体膜，所述氧化物半导体膜具有刚玉结构，或者包含氧化镓或其混晶作为主成分，
所述半导体装置的阈值电压为3V以上。
2.根据权利要求1所述的半导体装置，其中，所述氧化物半导体膜包含α-Ga2O3或其混晶作为主成分。
3.根据权利要求1所述的半导体装置，其中，所述半导体装置是MOSFET，且所述阈值电压是栅极阈值电压。
4.根据权利要求3所述的半导体装置，其中，
所述氧化物半导体膜包含反向沟道区域，
在所述反向沟道区域上经由栅极绝缘膜而设置栅电极，并且，在所述反向沟道区域与所述栅极绝缘膜之间，形成有氢扩散防止膜，
所述氢扩散防止膜由含有元素周期表第15族的至少一种元素的氧化膜构成。
5.根据权利要求4所述的半导体装置，其中，所述元素是磷。
6.根据权利要求4或5所述的半导体装置，其中，所述反向沟道区域是p型半导体层。
7.根据权利要求1至6中任一项所述的半导体装置，其中，所述阈值电压为7V以上。
8.根据权利要求1至7中任一项所述的半导体装置，其中，其为功率器件。
9.一种半导体系统，包括半导体装置，其中，所述半导体装置是根据权利要求1至8中任一项所述的半导体装置。
10.一种半导体装置，其中，具有含有结晶的氧化物半导体膜和3V以上的阈值电压，所述结晶包括具有刚玉结构的氧化镓。
11.一种半导体装置，其中，具有含有结晶的氧化物半导体膜和3V以上的阈值电压，所述结晶包括氧化镓。
12.根据权利要求10或11所述的半导体装置，其中，所述结晶为混晶。
13.根据权利要求10或11所述的半导体装置，其中，所述半导体装置为常闭型的半导体装置。
14.根据权利要求10或11所述的半导体装置，其中，
所述氧化物半导体膜包含反向沟道区域，
在所述反向沟道区域上经由栅极绝缘膜设置栅电极，并且，在所述反向沟道区域与所述栅极绝缘膜之间，形成有氢扩散防止膜，
所述氢扩散防止膜由含有元素周期表第15族的至少一种元素的氧化膜构成。
15.根据权利要求14所述的半导体装置，其中，所述元素是磷。
CN201980046489.7A 2018-07-12 2019-07-11 半导体装置及包含半导体装置的半导体系统 Pending CN112424947A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-132765 2018-07-12
JP2018132765 2018-07-12
PCT/JP2019/027444 WO2020013262A1 (ja) 2018-07-12 2019-07-11 半導体装置および半導体装置を含む半導体システム

Publications (1)

Publication Number Publication Date
CN112424947A true CN112424947A (zh) 2021-02-26

Family

ID=69142610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046489.7A Pending CN112424947A (zh) 2018-07-12 2019-07-11 半导体装置及包含半导体装置的半导体系统

Country Status (5)

Country Link
US (1) US20200388684A1 (zh)
JP (1) JP7404594B2 (zh)
CN (1) CN112424947A (zh)
TW (1) TW202013735A (zh)
WO (1) WO2020013262A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7453618B2 (ja) 2020-03-19 2024-03-21 株式会社Flosfia 通電機構およびその通電方法
JP2021136331A (ja) * 2020-02-27 2021-09-13 株式会社ノベルクリスタルテクノロジー 電界効果トランジスタ及びその設計方法
JP7247945B2 (ja) * 2020-04-24 2023-03-29 トヨタ自動車株式会社 酸化ガリウム系半導体及びその製造方法
CN113921589A (zh) * 2021-09-02 2022-01-11 西安电子科技大学 一种基于零栅偏压的氧化镓基太阳光盲区探测器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253061B2 (en) * 2004-12-06 2007-08-07 Tekcore Co., Ltd. Method of forming a gate insulator in group III-V nitride semiconductor devices
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN110010670A (zh) * 2011-09-08 2019-07-12 株式会社田村制作所 Ga2O3系MISFET和Ga2O3系MESFET
JP6142358B2 (ja) * 2011-09-08 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
EP2942803B1 (en) 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP5907465B2 (ja) 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
KR102494732B1 (ko) * 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6763703B2 (ja) 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
WO2018004008A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia 酸化物半導体膜及びその製造方法
EP3509090A4 (en) 2016-08-31 2020-04-29 Flosfia Inc. P-TYPE OXIDE SEMICONDUCTOR AND MANUFACTURING METHOD THEREOF

Also Published As

Publication number Publication date
JPWO2020013262A1 (ja) 2021-08-02
JP7404594B2 (ja) 2023-12-26
TW202013735A (zh) 2020-04-01
US20200388684A1 (en) 2020-12-10
WO2020013262A1 (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
TWI660505B (zh) Semiconductor device
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
WO2018004008A1 (ja) 酸化物半導体膜及びその製造方法
JP7457366B2 (ja) 半導体装置および半導体装置を含む半導体システム
JP2022137303A (ja) 半導体装置
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP2018082144A (ja) 結晶性酸化物半導体膜および半導体装置
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP2018035044A (ja) 結晶性酸化物半導体膜および半導体装置
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
JP7385200B2 (ja) 半導体装置および半導体装置を含む半導体システム
CN111357119B (zh) 半导体装置
TWI791674B (zh) 半導體裝置及半導體系統
WO2021106811A1 (ja) 半導体装置および半導体システム
WO2021106810A1 (ja) 半導体装置および半導体システム
WO2021106809A1 (ja) 半導体装置および半導体装置を有する半導体システム
US20220246733A1 (en) Semiconductor device
TW201934818A (zh) ｐ型氧化物半導體膜的形成方法
CN114144889A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination