CN111357119B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111357119B
CN111357119B CN201880074220.5A CN201880074220A CN111357119B CN 111357119 B CN111357119 B CN 111357119B CN 201880074220 A CN201880074220 A CN 201880074220A CN 111357119 B CN111357119 B CN 111357119B
Authority
CN
China
Prior art keywords
type
semiconductor
layer
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880074220.5A
Other languages
English (en)
Other versions
CN111357119A (zh
Inventor
松田时宜
杉本雅裕
四户孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN111357119A publication Critical patent/CN111357119A/zh
Application granted granted Critical
Publication of CN111357119B publication Critical patent/CN111357119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供一种半导体装置，其可以减小反向的漏电流，而且例如在使用介质击穿(dielectric breakdown)电场强度比SiC高得多的高电压下为低损耗的n型半导体(例如氧化镓等)等的情况下，能够不使半导体特性恶化且实现优良的半导体特性。一种半导体装置，至少包括n型半导体层，具有刚玉结构的结晶性氧化物半导体(例如为α‑Ga2O3等)作为主成分；以及电场屏蔽层和闸电极，分别直接或隔着其他层被层叠于该n型半导体层上，其中，该电场屏蔽层包含p型氧化物半导体，而且该电场屏蔽层比该闸电极更深地埋入于该n型半导体层中。

Description

半导体装置
技术领域
本发明关于使用p型氧化物半导体的半导体装置及系统。
背景技术
作为可实现高耐压、低损失及高耐热的次世代开关元件，使用能隙大的氧化镓(Ga2O3)的半导体装置受到瞩目，而期待能够将其应用于逆变器等的电力用半导体装置。而且因为宽能隙而被期待应用于LED或传感器等的受发光装置。该氧化镓，根据非专利文献1，通过分别与铟或铝，或是与其组合进行混晶而能够控制能隙，作为InAlGaO系半导体，构成极具魅力的材料系统。此处InAlGaO系半导体，表示InXAlYGaZO3(0≦X≦2，0≦Y≦2，0≦Z≦2，X+Y+Z＝1.5～2.5)，可概观为内含氧化镓的相同材料系统。
接着，近年来研究氧化镓系的p型半导体，例如，专利文献1中记载，若使用MgO(p型掺杂物源)以浮悬区熔法(FZ，Floating Zone)形成β-Ga2O3系结晶，可得到呈现p型导电性的基板。并且，专利文献2中，对于以分子束磊晶法(MBE，Molecular beam epitaxy)形成的α-(AlxGa1-x)2O3单晶膜进行离子注入而掺杂p型掺杂物，形成p型半导体。然而，这些方法中，p型半导体的制作难以实现(非专利文献2)，实际上并无报告指出由这些方法可成功制作p型半导体。因此，期望一种能够实现的p型氧化物半导体及其制造方法。
并且，如非专利文献3及非专利文献4所记载，虽也研究例如将Rh2O3或ZnRh2O4等用于p型半导体，但Rh2O3在成膜时原料浓度变得特别低，而具有影响成膜的问题，即便使用有机溶剂，也难以制作Rh2O3单晶。并且，即便实施霍尔效应测量，也无法判定为p型，而具有测量本身也无法进行的问题，并且，关于测量值，例如霍尔为数只能在测量界限(0.2cm3/C)以下，终究无法使用。并且，ZnRh2O4迁移率低且能隙也狭窄，因此具有无法用于LED及功率装置的问题，因此这些技术并未满足目前需求。
作为宽能隙半导体，除了Rh2O3及ZnRh2O4等以外，还对于p型的氧化物半导体进行各种研究。专利文献3中记载使用黑铜铁矿及氧硫属化物等作为p型半导体。然而，这些半导体，其迁移率为1cm2/V·s左右或是在其之下，电特性不佳，也具有无法顺利与α-Ga2O3等n型的次世代氧化物半导体进行pn接合的问题。
另外，以往已知有Ir2O3。例如，在专利文献4中记载使用Ir2O3作为铱催化剂。并且，专利文献5中记载将Ir2O3用于介电质。并且，专利文献6中记载将Ir2O3用于电极。然而，尚未知道有人将Ir2O3用于p型半导体，但最近本案申请人研究使用Ir2O3作为p型半导体而进行开发。
[专利文献1]日本特开2005-340308号公报
[专利文献2]日本特开2013-58637号公报
[专利文献3]日本特开2016-25256号公报
[专利文献4]日本特开平9-25255号公报
[专利文献5]日本特开平8-227793号公报
[专利文献6]日本特开平11-21687号公报
[非专利文献1]金子健太郎，“刚玉结构氧化镓系混晶薄膜的成长与物性”，京都大学博士论文，平成25年3月
[非专利文献2]竹本达哉，EE Times Japan“功率半导体氧化镓”克服热传导率、P型…课题而迈向实用化，[online]，2014年2月27日，ITmedia股份有限公司，[2016年6月21日检索]，网址<URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html>
[非专利文献3]F.P.KOFFYBERG et al.,"optical bandgaps and electronaffinities of semiconducting Rh2O3(I)and Rh2O3(III)",J.Phys.Chem.SolidsVol.53,No.10,pp.1285-1288,1992(F.P.KOFFYBERG等，“半导体Rh2O3(I)和Rh2O3(III)的光学带隙和电子亲合能”，《物理化学固体杂志》，Vol.53，No.10，pp.1285-1288，1992)
[非专利文献4]细野秀雄，“氧化物半导体的功能开拓”，物性研究·电子版Vol.3，No.1，031211(2013年11月、2014年2月合并刊)
发明内容
本发明的一目的在于，提供一种半导体装置，其可以减小反向的漏电流，而且例如在使用介质击穿(dielectric breakdown)电场强度比SiC高得多的高电压下为低损耗的n型半导体(例如氧化镓等)等的情况下，能够不使半导体特性恶化且实现优良的半导体特性。
本案发明人，为了达成上述目的而详细研究的结果，成功地创制了结晶性的p型氧化物半导体膜，并且发现，这样的p型氧化物半导体膜可以使用于电场屏蔽层。并且发现了，透过将电场屏蔽层比闸电极更深地埋入于n型半导体层中，能够得到一种优良的半导体装置，其可以减小反向的漏电流，而且例如在使用介质击穿电场强度比SiC高得多的高电压下为低损耗的n型半导体(例如氧化镓等)等的情况下，能够不使半导体特性恶化。此外，还发现具有像这样结构的半导体装置，可以一举解决上述以往的问题。
并且，本案发明人得到上述见解后进一步反覆研究，进而完成本发明。即，本发明为关于以下的发明。
[1].一种半导体装置，至少包括n型半导体层，具有刚玉结构的结晶性氧化物半导体作为主成分；以及电场屏蔽层和闸电极，分别直接或隔着其他层被层叠于该n型半导体层上，其中，该电场屏蔽层包含p型氧化物半导体，而且该电场屏蔽层比该闸电极更深地埋入于该n型半导体层中。
[2].根据前述[1]所述的半导体装置，其中该p型氧化物半导体包含含有周期表中的d区块金属或周期表第13族金属的金属氧化物。
[3].根据前述[1]或[2]所述的半导体装置，其中该p型氧化物半导体包含含有周期表第9族金属或周期表第13族金属的金属氧化物。
[4].根据前述[1]至[3]中任一项所述的半导体装置，其中该n型半导体层以包含周期表第13族金属的氧化物半导体作为主成分。
[5].根据前述[1]至[4]中任一项所述的半导体装置，其为绝缘闸型半导体装置，或者为具有肖特基闸极的半导体装置。
[6].根据前述[1]至[5]中任一项所述的半导体装置，还包含肖特基势垒结构。
[7].根据前述[1]至[6]中任一项所述的半导体装置，其为功率装置。
[8].根据前述[1]至[7]中任一项所述的半导体装置，其为功率模块、逆变器或转换器。
[9].一种半导体为统，其包含一半导体装置，其中该半导体装置为根据前述[1]至[8]中任一项所述的半导体装置。
本发明的半导体装置，其可以减小反向的漏电流，而且例如在使用介质击穿(dielectric breakdown)电场强度比SiC高得多的高电压下为低损耗的n型半导体(例如氧化镓等)等的情况下，能够不使半导体特性恶化且发挥优良的半导体特性。
附图说明
图1为参考例中所使用的成膜装置的概略构成图。
图2为比较参考例中所使用的成膜装置(雾化CVD装置)的概略构成图。
图3为显示参考例及比较参考例中的XRD测量结果的图。横轴表示衍射角(deg.)，纵轴表示衍射强度(arb.unit)。
图4为显示参考例中的AFM表面观察结果的图。
图5为显示比较参考例中的AFM表面观察结果的图。
图6为显示剖面SEM的观察结果的图，(a)为显示参考例的剖面SEM的观察结果，(b)为显示比较参考例的剖面SEM的观察结果。
图7为示意地显示电源系统的一较佳示例的图。
图8为示意地显示为统装置的一较佳示例的图。
图9为示意地显示电源装置的电源电路图的一较佳示例的图。
图10为示意地显示金属氧化物半导体场效晶体管(MOSFET)的一较佳示例的图。
图11为说明，图10的金属氧化物半导体场效晶体管(MOSFET)的较佳制造方法的图。
图12为说明，图10的金属氧化物半导体场效晶体管(MOSFET)的较佳制造方法的图。
图13为显示参考例中的I-V测量结果的图。
图14为显示参考例中的I-V测量结果的图。
具体实施方式
以下，说明本发明的较佳的实施形态。
本发明半导体装置的特征在于，至少包括n型半导体层，具有刚玉结构的结晶性氧化物半导体作为主成分；以及电场屏蔽层和闸电极，分别直接或隔着其他层被层叠于该n型半导体层上，其中，该电场屏蔽层包含p型氧化物半导体，而且该电场屏蔽层比该闸电极更深地被埋入于该n型半导体层中。
该闸电极的材料只要其可以用作闸电极没有特别限制，可以是导电无机材料或导电有机材料。在本发明中，优选闸电极的材料是金属。作为金属，优选地可以举出例如，选自周期表第4-11族的金属的至少一种等。作为元素周期表第4族金属，可以举出例如钛(Ti)、锆(Zr)、铪(Hf)等，其中Ti是优选的。作为元素周期表第5族金属，可以举出例如钒(V)、铌(Nb)、钽(Ta)等。作为周期表第6族金属，可以举出例如，选自铬(Cr)、钼(Mo)和钨(W)等的一种或二种以上的金属。在本发明中，由于如开关特性等的半导体特性得到进一步改善，因此Cr是优选的。作为元素周期表第7族金属，可以举出例如锰(Mn)，锝(Tc)，铼(Re)等。作为元素周期表第8族金属，可以举出例如铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族金属，可以举出例如钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族金属，可以举出例如镍(Ni)、钯(Pd)、铂(Pt)等，其中Pt是优选的。作为元素周期表第11族金属，可以举出例如铜(Cu)、银(Ag)、金(Au)等。
作为闸电极的形成手段，举出例如已知的手段，更具体地，可以举出例如干式法和湿式法等。作为干式法，可以举出例如溅镀、真空蒸镀、CVD等的已知的手段。作为湿式法，可以举出例如丝网印刷及狭缝涂布(Die Coat)等。
于本发明中，p型氧化物半导体使用于电场屏蔽层。而且，于本发明中，p型氧化物半导体可以是单晶，也可以是多晶。该p型氧化物半导体，通常包含金属氧化物。较佳地，该金属氧化物含有周期表中的d区块金属或是周期表的第13族金属。更佳地，含有周期表第9族金属或是第13族金属。在本发明中，较佳地，该p型氧化物半导体包含含有铱或镓的金属氧化物的结晶或混晶。“含有铱或镓的金属氧化物”是指包含铱或镓元素、与氧，但是在本发明中较佳为Ir2O3或Ga2O3，更佳为α-Ir2O3或α-Ga2O3。而且，在该p型氧化物半导体为含有铱的金属氧化物的混晶的情况，较佳地为，含有铱、周期表第2族金属、及铱以外的第9族金属或是第13族金属的混晶。依据前述较佳实施例，可得到能隙2.4eV以上的产物，因此在p型氧化物半导体中，可以发挥更广的能隙及更优良的电特性。在本发明中，较佳地p型氧化物半导体的能隙为2.0eV以上。在本发明中，电场屏蔽层可以包通道层的一部分或全部。
此外，在本发明中，较佳的情况是，该p型氧化物半导体包含含有镓的金属氧化物的结晶或混晶。在这种情况下，该p型氧化物半导体通常包含p型掺杂物。作为该p型掺杂物，无特别限定可以举出例如Mg、Zn、Ca、H、Li、Na、L、Rb、Cs、Fr、Be、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Cd、Hg、Tl、Pb、N、P等；以及这些元素的2种以上等的元素等。而且，该掺杂物的浓度通常可以是约1×1016/cm3至1×1022/cm3，而且，该掺杂物的浓度可以为例如约1×1017/cm3以下的低浓度。此外，在本发明中，掺杂物可以含有约1×1020/cm3以上的高浓度。
另外，“周期表”表示由国际纯化学和应用化学联合会(International Union ofPure and Applied Chemistry)(IUPAC)所定义的周期表。“d区块”是指具有填满3d、4d、5d及6d轨道的电子的元素。作为该d区块金属，可举出例如钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、镏(Lu)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、铹(Lr)、钅卢(Rf)、钅杜(Db)、钅喜(Sg)、钅波(Bh)、钅黑(Hs)、钅麦(Mt)、鐽(Ds)、錀(Rg)、鎶(Cn)及它们的2种以上的金属等。
并且，“第2族金属”只要为周期表的第2族金属即可，作为第2族金属，可举出例如铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)或是它们的2种以上的金属等。“第9族金属”只要为周期表的第9族金属即可，作为这样的第9族金属，可举出例如铱(Ir)、钴(Co)、铑(Rh)或是它们的2种以上的金属等。并且，“第13族金属”只要是周期表的第13族金属则无特别限定，作为第13族金属，可举出例如铝(Al)、镓(Ga)、铟(In)、铊(Tl)或是它们的2种以上的金属等，但本发明中较佳为选自铝(Al)、镓(Ga)及铟(In)的1种或是2种以上。
该p型氧化物半导体可以具有结晶或是非结晶的，但在本发明中，优选是结晶性氧化物半导体。另外，该结晶性氧化物半导体可以是单晶，也可以是多晶，但优选是单晶。作为该结晶性氧化物半导体的结晶结构，可以举出例如刚玉结构，β-加仑结构，ε型结晶结构等，但在本发明中，刚玉结构是优选的。
作为被包含于电场屏蔽层中的p型氧化物半导体的较佳的形成方法，可以举出例如，使用金属氧化物气体作为原料，以在基体上进行根据热反应的结晶成长的方法。更具体而言，可以举出例如，使用图1所示的成膜装置，使金属氧化物气体的固态物(例如粉末等)升华(升华步骤)，接着，在基体上使其结晶成长(结晶成长步骤)等。
以下，举出使被包含于电场屏蔽层中的p型氧化物半导体，进行成膜的示例，来更详细地说明本发明。
(升华步骤)
升华步骤，是使金属氧化物气体的固态物(例如粉末等)升华而成为气态，由此得到金属氧化物气体。作为该金属氧化物气体，可举出气态的p型氧化物半导体膜所包含的金属的金属氧化物等，而该金属氧化物的价数等，只要不阻碍本发明的目的则无特别限定，可为1价，也可为2价。也可为3价，也可为4价。本发明中，在该p型氧化物半导体膜具有含铱的金属氧化物作为主成分的情况中，较佳为使用IrO2气体作为该金属氧化物气体。作为升华手段，可举出加热手段。加热温度无特别限定，但较佳为600℃～1200℃，更佳为800℃～1000℃。本发明中，较佳为以载气将由升华所得的金属氧化物气体运送至基体。作为载气的种类，只要不阻碍本发明的目的则无特别限定，可举出例如氧、臭氧、氮或氩等的非活性气体，或是氢气或合成气体(forming gas)等的还原气体等，但本发明中较佳为使用氧作为载气。作为使用氧的载气，可举出例如空气、氧气、臭氧等，特佳为氧气及/或臭氧。并且，载气的种类可为1种，也可为2种以上，更可将改变载气浓度的稀释气体(例如10倍稀释气体等)等作为第2载气使用。并且，载气的供给处可不仅为1处，也可为2处以上。并且，载气的流量无特别限定，较佳为0.01～20L/分钟，更佳为0.1～10L/分钟。
该基体，只要是可支撑该p型氧化物半导体即可，则无特别限定。该基体的材料，只要不防害本发明的目的则无特别限定，可以为已知的基体，也可为有机化合物，也可为无机化合物。作为该基体的形状，可为任意形状，对于所有的形状皆有效，可举出例如平板或圆板等的板状、纤维状、棒状、圆柱状、角柱状、筒状、螺旋状、球状、环状等，本发明中较佳为基板。基板的厚度在本发明中无特别限定。
该基板为板状，只要成为该p型氧化物半导体膜的支撑体即可，无特别限定。可为绝缘体基板，也可为半导体基板，也可为导电性基板，但该基板较佳为绝缘体基板，并且，较佳为表面具有金属膜的基板。作为该基板，较佳可举例如具有刚玉结构的基板等。基板材料只要不防害本发明目的则无特别限定，也可为已知材料。作为该具有刚玉结构的基板，可举出例如以具有刚玉结构的基板材料作为主成分的底层基板等，更具体而言，可举出例如蓝宝石基板(较佳为c面蓝宝石基板)或α型氧化镓基板等。此处，“主成分”是指以原子比计，相对于基板材料的所有成分，较佳为包含50％以上的具有该特定结晶结构的基板材料，更佳为70％以上，再佳为90％以上，其指也可为100％。
(结晶成长步骤)
结晶成长步骤中，是使该金属氧化物气体在该基体表面附近结晶成长，而在该基体表面的一部分或是整个面上成膜。结晶成长温度，较佳为低于升华步骤的加热温度的温度，更佳为900℃以下，最佳为500℃～900℃。并且，结晶成长只要不阻碍本发明的目的，则可在真空下、非氧环境下、还原气体环境下及氧化环境下的任何一种环境下进行，并且，可在大气压下、加压下及减压下的任何条件下进行，但本发明较佳为在氧化环境下进行，较佳为在大气压下进行，更佳为在氧化环境且大气压下进行。另外，“氧化环境”，只要是可形成金属氧化物的结晶或是混晶的环境则无特别限定，可举出例如使用含氧的载气或使用氧化剂作为氧化环境等。并且，膜厚可通过调整成膜时间来设定。本发明中膜厚较佳为1nm～1mm，更佳为1nm～100μm。由于能更进一步提高半导体特性，最好是1nm～10μm。
本发明中，可直接在该基体上成膜，也可在该基体上层叠与该p型半导体层不同的半导体层(例如，n型半导体层、n+型半导体层、n-型半导体层等)或绝缘体层(也包含半绝缘体层)、缓冲层等的其他层后，再于该基体上隔着其他层进行成膜。作为半导体层或绝缘体层，可举出例如包含该第13族金属的半导体层或绝缘体层等。作为缓冲层，可举出例如包含刚玉结构的半导体层、绝缘体层或是导电体层等作为较佳的例子。作为包含该刚玉结构的半导体层，可举例如α-Fe2O3、α-Ga2O3、α-Al2O3等。该缓冲层的层叠手段无特别限定，也可与该p型氧化物半导体的形成手段相同。
n型半导体层只要包含具有刚玉结构的结晶性氧化物半导体为主成分，则无特别限定，在本发明中较佳地，n型半导体层包含含有周期表的第13族金属(例如Al、Ga、In、Tl等)的结晶性氧化物半导体为主成分。较佳地，n型半导体层包含含有镓的金属氧化物的结晶或混晶作为主成分。而且，作为n型半导体层的主成分的结晶性氧化物半导体，可以为单晶，也可以为多晶，较佳地为单晶。本发明中，较佳为在该p型半导体层的成膜前或是成膜后形成n型半导体层。更具体而言，在该半导体装置的制造方法中，较佳为包含至少层叠p型半导体层与n型半导体层的步骤。n型半导体层的形成手段无特别限定，可为已知的手段，本发明中较佳为雾化CVD法。
在本发明中，优选的是，半导体装置还包括通道层。通道层只要形成通道，则没有特别限制，并且它可以具有n型导电性或p型导电性。在本发明，通道层的一部分或全部优选地含有p型氧化物半导体。通道层的厚度没有特别限制，但优选为0.1μm至5.0μm，更优选为0.2μm至2.0μm。适用于通道层的p型氧化物半导体，可以是相同于被包含于电场屏蔽层中的p型半导体层，其组成也可以相异于被包含于电场屏蔽层中的p型半导体层的组成。而且，通道层的形成方法可以是已知的方法，但在本发明中，优选的是相同于电场屏蔽层的形成方法。另外，通道层可以由单层形成或由多层形成。
另外，在本发明中，该通道层可以还包括n型氧化物半导体。n型氧化物半导体层，无特别限定，在本发明中较佳地，包含周期表的第13族金属(例如Al、Ga、In、Tl等)。更佳为包含Ga。而且，n型半导体层，较佳为以结晶性氧化物半导体为主成分，更佳为以具有刚玉结构或六方晶结构的结晶性氧化物半导体为主成分，最佳为以具有刚玉结构的结晶性氧化物半导体为主成分。另外，“主成分”为指以原子比计，相对于n型半导体层的所有成分，较佳为包含50％以上的结晶性氧化物半导体，更佳为70％以上，再佳为90％以上，并且指也可为100％。
以下，说明被包含于电场屏蔽层中的p型氧化物半导体的其他较佳的形成方法。作为该p型氧化物半导体的其他较佳的形成方法，可以举出例如，使用含有金属、p型掺杂物和氢溴酸等的原料溶液，通过雾化CVD法形成膜的方法。具体而言，较佳地通过以下步骤形成，例如，将含有金属、p型掺杂物和氢溴酸的原料溶液雾化或液滴化(雾化/液滴形成步骤)，并将所得的雾或液滴运送到基板上(运送步骤)，然后使该雾或该液滴在成膜室内热反应，以在基板上层叠含有结晶氧化物半导体作为主成分的半导体膜(成膜步骤)。
以下，举出使被包含于电场屏蔽层中的p型氧化物半导体，进行成膜的其他较佳实例，来更详细地说明本发明。
(雾化/液滴化步骤)
在雾化/液滴化步骤中，使原料溶液雾化或是液滴化。该原料溶液的雾化手段或是液滴化手段，只要可使该原料溶液雾化或是液滴化，则无特别限定，可为已知的手段，但在本发明中较佳为使用超音波的雾化手段或是液滴化手段。使用超音波所得的雾气或是液滴，较佳为初速度为零而在空中浮游，例如，并非是以喷雾喷吹附着，而是可作为在空间中浮游的气体而进行运送的雾气，因此不会因为冲突能量造成损伤，极为合适。液滴尺寸无特别限定，可为数mm左右的液滴，但较佳为50μm以下，更佳为100nm～10μm。
(原料溶液)
该原料溶液为可雾化或是液滴化，只要含有金属、p型掺杂物和氢溴酸，就没有特别限制，可以为无机材料，也可为有机材料。本发明中，该原料较佳为金属或是金属化合物，较佳地包含选自镓、铁、铟、铝、钒、钛、铬、铑、镍、钴、锌、镁、钙、硅、钇、锶和钡的一种或二种以上的金属。
在本发明中，作为该原料溶液，较佳地，为以络合物或是盐的形态，使前述金属溶解或是分散于有机溶剂或是水。作为络合物的形态，例如，可举出乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如，可举出有机金属盐(例如金属乙酸盐、金属乙二酸盐、金属柠檬酸)、硫化金属盐、硝化金属盐、磷氧化金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
该p型掺杂物只要不阻碍本发明的目的则无特别限定。作为该p型掺杂物，可以举出例如，Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等；以及这些元素的2种以上等的元素等。
原料溶液的溶剂无特别限定，可为水等的无机溶剂，也可为醇等的有机溶剂，也可为无机溶剂与有机溶剂与的混合溶剂。本发明中，较佳为该溶剂含水，更佳为水或是水与醇的混合溶剂。
此外，可以在原料溶液中进一步混合氧化剂的添加剂。作为氧化剂，举出例如过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等的过氧化物；及次氯酸(HClO)、高氯酸、硝酸、臭氧水、过乙酸和硝基苯等的有机化氧化物等。
(运送步骤)
在运送步骤中，以载气将前述雾或液滴运送至成膜室内。作为载气，只要不阻碍本发明的目的则无特别限定，可举出例如氧、臭氧、氮或氩等的非活性气体，或是氢气或合成气体(forming gas)等的还原气体等。并且，载气的种类可为1种，也可为2种以上，可以将降低浓度的稀释气体(例如10倍稀释气体等)等作为第2载气使用。并且，载气的供给处可不仅为1处，也可为2处以上。并且，载气的流量无特别限定，较佳为0.01～20L/分钟，更佳为1～10L/分钟。关于稀释气体的情况，稀释气体的流量，较佳为0.001～2L/分钟，更佳为0.1～1L/分钟。
(成膜步骤)
在成膜步骤中，使雾或液滴在成膜室中热反应，以在基体上形成半导体膜。热反应，只要利用热使雾或液滴进行反应即可，并且反应条件等只要不妨碍本发明的目的也没有特别限制。在本步骤中，通常以溶剂的蒸发温度以上的温度，进行热反应。优选为不太高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。此外，热反应只要不妨碍本发明的目的，也可以在真空、非氧环境气、还原气体环境气以及氧环境气的任一环境下进行，优选为在非氧环境气下或在氧环境气下进行。此外，也可以在大气压、加压及减压的任一条件下进行，但在本发明中，优选在大气压下进行。另外，可以通过调节成膜时间来设定膜厚度。
前述的作为使用雾化CVD形成前述p型氧化物半导体的成膜制程中所使用的基体，可以相同于在使用前述金属氧化物气体形成前述p型氧化物半导体的成膜制程中所使用的基体。
另外，本发明的半导体装置，通常包括源电极(肖特基电极)和汲电极。源电极(肖特基电极)和汲电极，可以使用公知的电极材料，只要不防害本发明的目的则没有特别限制，较佳地包含周期表第4族或第11族金属。用于源电极(肖特基电极)和汲电极的较佳的周期表第4或11族的金属，可以与包含在闸电极中的金属相同。另外，源电极(肖特基电极)和汲电极可以是单层的金属层或两层以上的金属层。作为形成源电极(肖特基电极)和汲电极的方法没有特别限制，并且可以举出例如真空蒸镀法和溅镀法等的已知的方法。另外，构成源电极和汲电极的金属也可以是合金。
并且，在本发明中，半导体装置还包括肖特基势垒结构，由于可以降低导通电压并使续流电流的容易流动，因此是较佳的。在这种情况下，肖特基势垒结构中的肖特基接合面，可以与闸电极的底面齐平，或者可以设置在闸电极的底面上方，也可以设置在闸电极的底面下方。根据本发明，即使当半导体装置包括肖特基势垒结构时，也可以降低施加到肖特基界面的电场强度并减小反向的漏电流。
以下，将参考附图等，详细说明本发明的较佳的实施形态，但是本发明不限于这些实施形态。
图10显示本发明的较佳的半导体装置。图10的半导体装置包含第一n+型半导体层11a、n-型半导体层12、电场屏蔽层13、第二n+型半导体层11b、p+型半导体层(p井层)16、闸电极14a、闸极绝缘膜15、肖特基电极14b和汲电极14c。在图10的半导体装置的开启(ON)状态下，在源电极14b和漏电极14c之间施加电压，相对源电极14b在闸电极14a上给予正电荷时，在电场屏蔽层13和闸极绝缘膜15的界面处形成通道并导通。在关闭(OFF)状态下，将闸电极14a的电压设置为0V，不能形成通道而关闭。而且，在图10的半导体装置中，电场屏蔽层13比闸电极14a更深地埋入于n-型半导体层12中。通过采用这种配置，可以减小施加至p+型半导体层和闸极绝缘膜的电场强度，并且可以减小反向的漏电流并提高击穿电压。在本发明中，电场屏蔽层13包含含有镓的金属氧化物的结晶或混晶，并且p+型半导体层14c包含含有铱的金属氧化物的结晶或混晶。然而，由于发现了前述半导体装置的半导体特性更良好，因此这是优选的。此外，于电场屏蔽层13中，在至少形成通道的区域中，使用含有含镓的金属氧化物的结晶或混晶的p型氧化物半导体；以及在与n-型半导体层12接触的区域中，使用含有含铱的金属氧化物的结晶或混晶的p型氧化物半导体，依据前述两结构，由于耗尽层容易延伸到n-型半导体层侧，而能够构成更优良的击穿电压，所以是更优选的。
图10的半导体装置的每个层的形成手段，只要不妨碍本发明的目的，则无特别限制，并且可以是公知的手段。可以举出例如，通过真空蒸镀法、CVD法、溅镀法，各种涂布技术等进行成膜后，通过光刻法进行图案化的手段，或者使用印刷技术等直接图案化的手段。
将参考图11和12说明图10的半导体装置的较佳的制造步骤等。图11(a)显示一层叠体，其将汲电极14c层叠在由第一n+型半导体层11a和n-型半导体层12构成的层叠体上，并进一步形成源极通槽。在图11(a)的层叠体的n-型半导体层12上形成电场屏蔽层13，更在电场屏蔽层13上图案化形成p+型半导体层16，获得图11(b)的层叠体。然后，在图11(b)的电场屏蔽层13上图案化形成第二n+型半导体层11b，以获得图11(c)的层叠体。
在形成图11(c)的层叠体之后，使用光刻法进行蚀刻，以去除第二n+型半导体层11b、电场屏蔽层13和n-型半导体层12的一部分。如图12(d)所示，形成闸极通槽。此后，图案化形成闸电极和覆盖闸电极的闸极绝缘膜，以获得图12(e)的层叠体。通过干式法(优选真空蒸镀法或溅镀法)或湿式法等，在图12(e)的层叠体上形成源电极14b，以获得图12(f)的层叠体。
而且，在图10的半导体装置中，第二n+型半导体层11b和p+型半导体层16隔着源电极14b连续地设置，然而也可以不隔着源电极14b，直接
连续地设置第二n+型半导体层11b和p+型半导体层16。尽管未图示，在第二n+型半导体层11b和p+型半导体层16直接地连续设置的情况下，当p+型半导体层16比该第二n+型半导体层11b宽时，达成使电洞逸出变良好的效果。另外，当第二n+型半导体层11b比p+型半导体层16宽时，达成降低导通电阻的效果。而且，在图10的半导体装置中，该源电极14b形成埋入于电场屏蔽层13中，突崩溃时的电洞逸出容易进行，形成更好的介质击穿特性的结构。
半导体装置尤其可用于功率装置。作为半导体装置，举出例如，二极管或晶体管(例如MESFET或JFET等)等。较佳地为绝缘闸型半导体装置(例如MOSFET或IGBT等)或者为具有肖特基闸极的半导体装置(例如MESFET等)，并且更优选为MOSFET或IGBT。
本发明的半导体装置中，除了上述的事项外，优选地还使用公知的手段而能够用作功率模块、逆变器或转换器(converter)，甚至优选地用于例如使用电源装置的半导体系统等。可以使用公知的手段，将该半导体装置连接到布线图案等，制得该电源装置。图7显示电源系统的示例。图7使用多个电源装置和控制电路，来构成电源系统。如图8所示，前述电源系统可以与电子电路组合而使用于系统装置中。而且，图9显示电源装置的电源电路图的一示例。图9显示包括功率电路和控制电路的电源装置的电源电路，利用逆变器(MOSFET：以A～D构成)，将DC电压以高频率进行切换，以转换到AC后，用变压器(transformer)来实施绝缘及变压，用整流MOSFET(A～B’)进行整流后，用DCL(平滑线圈L1和L2)及电容器进行平滑，并输出直流电压。此时，用电压比较器将输出电压与基准电压进行比较，并且以PWM控制电路控制逆变器和整流MOSFET，以形成所期望的输出电压。
(参考例1)
以下，将说明适用于本发明的p型氧化物半导体膜的制造示例。
1.成膜装置
使用图1说明本实施例中所使用的成膜装置。图1的成膜装置1中设有：石英筒2，与载气供给源连结；及石英制的原料用设置台4，设于石英筒2内；在原料用设置台4上载置有原料5。原料用设置台周边的石英筒2的筒外，圆筒状地设置有加热器3，而构成可将原料5加热的形态。并且，石英筒2的内侧设有石英基板台以作为载台7，载台7可调整设置位置以使其在结晶成长温度内。
2.成膜准备
在原料用设置台4上载置IrO2粉末作为原料5，在载台7上设置蓝宝石基板以作为基板6。接着，使加热器3的温度升温至850℃，将载置在原料用设置台4上的IrO2粉末加热，由此使IrO2粉末升华，而产生气态的氧化铱。
3.形成膜
接着，将加热器3的温度保持在850℃，于此状态下从载气供给源将载气供给至石英筒2内，使上述2.所产生的金属氧化物气体(气态的氧化铱)通过石英筒2而供给至基板6。另外，载气的流量为1.0L/分钟，使用氧作为载气。该金属氧化物气体，在大气压下，于基板6的表面附近反应，而在基板上形成膜。另外，成膜时间为60分钟，膜厚为220nm。并且，成膜时的基板温度为600℃。
4.评价
针对上述3.所得的膜，使用X光衍射装置进行膜的鉴定，结果所得的膜为α-Ir2O3膜。另外，XRD的结果显示于图3。并且，针对所得的α-Ir2O3膜进行霍尔效应测量，结果F值为0.998，载子型态为“p”，可知为p型半导体。并且，载子浓度为1.05×1022(/cm3)，迁移率为3.12(cm2/V·s)。而且，通过调节掺杂物的种类和量；或者混晶的材料和其含有率，可以容易地将载子密度控制在1.0×1016/cm3～1.0×1020/cm3的范围。
再者，使用原子力显微镜(AFM)观察膜表面，结果如图4所示，表面粗糙度(Ra)为3.5nm，可知表面平滑性非常优良。另外，表面粗糙度(Ra)，为使用原子力显微镜(AFM)针对90×90μm2的区域测量表面形状的结果，根据JIS B0601所算出。
(比较参考例1)
1.成膜装置
使用图2说明本比较参考例中所使用的雾化CVD装置。雾化CVD装置19具备：载台21，载置基板20；载气供给手段22a，供给载气；流量调节阀23a，用以调节从载气供给手段22a送出的载气流量；载气(稀释)供给手段22b，供给载气(稀释)；流量调节阀23b，用以调节从载气(稀释)供给手段22b送出的载气的流量；雾气产生源24，收纳原料溶液24a；容器25，装有水25a；超音波振动元件26，安装于容器25的底面；供给管27，由内径40mm的石英管所构成；及加热器28，设置于供给管27的周围部。载台21由石英构成，载置基板20的面相对于水平面倾斜。作为成膜室的供给管27与载台21皆以石英制作，由此抑制来自装置的杂质混入形成于基板20上的膜内。
2.原料溶液的制作
将氯化铱(铱浓度0.1mol/L)与溴化镓(镓浓度0.1mol/L)在超纯水中混合，以体积比成为20％的方式加入盐酸以调整水溶液，将其作为原料溶液。另外，氯化铱与溴化镓的体积比为19：1。
3.成膜准备
上述2.中所得的原料溶液24a收纳于雾气产生源24内。接着，将c面蓝宝石基板设置于载台21上以作为基板20，使加热器28的温度升温至750℃。接着，开启流量调节阀23a、23b，从作为载气源的载气供给手段22a、22b将载气供给至供给管27内，以载气充分取代供给管27内的环境后，将载气的流量调整为1.0L/分钟，并将载气(稀释)的流量调整为0.5L/分钟。另外，使用氧作为载气。
4.形成膜
接着，使超音波振动元件振动，透过水25将该振动传递至原料溶液24a，由此使原料溶液24a雾化而产生雾气。该雾气由载气运送至供给管27，于大气压下以750℃在基板20表面附近使雾气进行热反应，而在基板20上成膜。另外，膜厚为280nm。
针对上述4.所得的膜，使用X光衍射装置进行膜的鉴定，结果所得的膜为α-Ir2O3膜。另外，XRD的结果显示于图3。并且，针对所得的α-Ir2O3膜进行霍尔效应测量，结果F值为0.998，载子型态为“p”，可知为p型半导体。并且，载子浓度为2.97×1021(/cm3)，迁移率为0.38(cm2/V·s)。并且，使用原子力显微镜(AFM)观察膜表面，结果如图5所示，表面粗糙度(Ra)为302nm。另外，表面粗糙度(Ra)，为使用以原子力显微镜(AFM)针对量90×90μm2的区域测量表面形状的结果，并根据JIS B0601所算出。
(参考例2及比较参考例2)
除了使成膜时间变长的外，分别与参考例1及比较参考例1相同地得到膜，分别作为参考例2及比较参考例2。接着，针对所得的膜，使用SEM观察剖面。结果显示于图6。如图6明确得知，参考例2中所得的膜为膜状，相对于此，比较参考例2中所得的膜，成长为针状并且未成为均质的膜状。
从参考例及比较参考例的结果来看，适用于本发明的p型氧化物半导体膜，因为表面平滑性及结晶性等的膜质优良，故在工业上有用，另外可知迁移率等的电特性也为优良。
(参考例3)
除了使成膜时间为2小时以外，与参考例1相同地制得p型氧化物半导体膜。接着，在p型氧化物半导体膜上层叠n-型半导体层。n-型半导体层的层叠以下述方式进行：将溴化镓(镓浓度0.1mol/L)与超纯水混合，以体积比成为20％的方式加入氢溴酸而调整水溶液，以此作为原料溶液，并使加热器的温度为420℃，及使成膜时间为30分钟，除此之外，与比较参考例1相同地形成膜。膜为α-Ga2O3膜。
并且，在所得的n-型半导体层上层叠n+型半导体层。n+型半导体层的层叠以下述方式进行：将溴化镓(镓浓度0.1mol/L)与超纯水混合，以体积比成为10％的方式加入氢溴酸以调整水溶液，再加入氧化锗1％，以此作为原料溶液，使加热器的温度为390℃，及使成膜时间为30分钟，除此之外，与比较例1相同地形成膜。
在所得的层叠体的n+型半导体层上，以溅镀使Ti成膜，接着实施微影与蚀刻，由此制作pn二极管。针对所得的pn二极管，进行I-V测量。结果显示于图13。从图13明确可知，参考例的p型氧化物半导体膜，可实现良好的PN接合。
(参考例4)
1.成膜装置
使用图2说明参考例4中所使用的雾化CVD装置19。雾化CVD装置19具备：载台21，载置基板20；载气供给手段22a，供给载气；流量调节阀23a，用以调节从载气供给手段22a送出的载气流量；载气(稀释)供给手段22b，用以供给载气(稀释)；流量调节阀23b，用以调节从载气(稀释)供给手段22b送出的载气的流量；雾气产生源24，收纳原料溶液24a；容器25，装有水25a；超音波振动元件26，安装于容器25的底面；供给管27，由内径40mm的石英管所构成；及加热器28，分别设置于供给管27的周围部。载台21由石英所构成，载置基板20的面相对于水平面倾斜。作为成膜室的供给管27与载台21皆由石英构成，由此抑制来自装置的杂质混入基板20上所形成的膜内。
2.原料溶液的调制
将溴化镓和溴化镁与超纯水混合，调整水溶液使其为镁与镓的原子比为1：0.01和溴化镓为0.1mol/L。此时，以20％的体积比含有氢卤酸，将其用作原料溶液。
3.成膜准备
将上述2.所得的原料溶液24a收纳于雾气产生源24内。接着，使蓝宝石基板的表面上具有用雾化CVD形成的n+型半导体层(α-Ga2O3)，并将该蓝宝石基板设置在载台21上，以作为基板20，使加热器28加温，以将成膜室27内的温度升温至520℃。接着，开启流量调节阀23a、23b，从作为载气源的载气供给手段22a、22b将载气供给至成膜室27内，以载气充分取代成膜室27内的环境后，将载气的流量调节为1L/分钟，并将载气(稀释)的流量调节为1L/分钟。另外，使用氮气作为载气。
4.形成半导体薄膜
接着，以2.4MHz使超音波振动子26振动，该振动通过水25a传播至原料溶液24a，借以使原料溶液24a雾化而产生雾。利用载气将该雾导入成膜室27内，并且在大气压和520℃下使雾在成膜室27内反应，并且在基板20上形成半导体膜。而且，成膜时间为60分钟。
5.评价
使用X光衍射装置，进行上述4.所得的膜的相的鉴定，结果使用氢溴酸作为氢卤酸所得的膜为α-Ga2O3。
而且，为了确定在p型半导体层中，镁是否能正常地发挥p型掺杂物的作用。对在上述4得到的α-Ga2O3膜进行IV测定。IV测定的结果显示于图14。从图14可以得知，它显示出优异的整流性能，并且n+型半导体层和p型半导体层形成良好的PN接面。可以得知，由于镁能正常地发挥p型掺杂物的作用。
[产业上的利用可能性]
本发明的半导体装置，可用于半导体(例如化合物半导体电子装置等)、电子零件/电力设备零件、光学/电子影像相关装置、工业构件等所有领域，而且因p型的半导体特性优良，因此在功率装置等中特别有用。
[符号说明]
1 成膜装置
2 石英筒
3 加热器
4 原料设置台
5 原料
6 基板
7 载台
11a 第一n+型半导体层
11b 第二n+型半导体层
12 n-型半导体层
13 电场屏蔽层
14a 闸电极
14b 源电极
14c 汲电极
15 闸极绝缘膜
16 p+型半导体层(p井层)
19 雾化CVD装置
20 基板
21 载台
22a 载气供给手段
22b 载气(稀释)供给手段
23a 流量调节阀
23b 流量调节阀
24 雾气产生源
24a 原料溶液
25 容器
25a 水
26 超音波振动元件
27 供给管
28 加热器
29 排气口

Claims (13)

1.一种半导体装置，至少包括：
n型半导体层，具有刚玉结构的结晶性氧化物半导体作为主成分；
通道层；以及
电场屏蔽层和闸电极，分别直接或隔着其他层被层叠于所述n型半导体层上，
其中，该电场屏蔽层包含p型氧化物半导体，而且该电场屏蔽层比该闸电极更深地埋入于该n型半导体层中，
所述通道层包含氧化物半导体，所述通道层的所述氧化物半导体与所述电场屏蔽层的所述p型氧化物半导体具有不同的组成。
2.一种半导体装置，至少包括：
n型半导体层，结晶性氧化物半导体作为主成分；
通道层；以及
p型半导体层和闸电极，分别直接或隔着其他层被层叠于所述n型半导体层上，
其中，所述p型半导体层包含p型氧化物半导体，而且所述p型半导体层比该闸电极更深地埋入于该n型半导体层中，
所述通道层包含氧化物半导体，所述通道层的所述氧化物半导体与所述p型半导体层的所述p型氧化物半导体具有不同的组成。
3.一种半导体装置，至少包括：
n型半导体层，结晶性氧化物半导体作为主成分；以及
p型半导体层和闸电极，分别直接或隔着其他层被层叠于所述n型半导体层上，
其中，所述p型半导体层包含p型氧化物半导体，而且所述p型半导体层比该闸电极更深地埋入于该n型半导体层中，
所述p型氧化物半导体包含含有铱的金属氧化物的单晶或混晶。
4.根据权利要求1至3中任一项所述的半导体装置，其中，该p型氧化物半导体包含含有周期表中的d区块金属或周期表第13族金属的金属氧化物。
5.根据权利要求1至3中任一项所述的半导体装置，其中，该p型氧化物半导体包含含有周期表第9族金属或周期表第13族金属的金属氧化物。
6.根据权利要求1至3中任一项所述的半导体装置，其中，该n型半导体层以包含周期表第13族金属的氧化物半导体作为主成分。
7.根据权利要求1至3中任一项所述的半导体装置，其为绝缘闸型半导体装置，或者为具有肖特基闸极的半导体装置。
8.根据权利要求1至3中任一项所述的半导体装置，还包含肖特基势垒结构。
9.根据权利要求1至3中任一项所述的半导体装置，其为功率装置。
10.根据权利要求1至3中任一项所述的半导体装置，其为功率模块。
11.根据权利要求1至3中任一项所述的半导体装置，其为逆变器。
12.根据权利要求1至3中任一项所述的半导体装置，其为转换器。
13.一种半导体系统，其包含半导体装置，其中该半导体装置为根据权利要求1至12中任一项所述的半导体装置。
CN201880074220.5A 2017-11-15 2018-11-15 半导体装置 Active CN111357119B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017219763 2017-11-15
JP2017-219763 2017-11-15
PCT/JP2018/042349 WO2019098298A1 (ja) 2017-11-15 2018-11-15 半導体装置

Publications (2)

Publication Number Publication Date
CN111357119A CN111357119A (zh) 2020-06-30
CN111357119B true CN111357119B (zh) 2023-11-24

Family

ID=66539738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880074220.5A Active CN111357119B (zh) 2017-11-15 2018-11-15 半导体装置

Country Status (6)

Country Link
US (1) US11594601B2 (zh)
EP (1) EP3712959A4 (zh)
JP (1) JP7228754B2 (zh)
CN (1) CN111357119B (zh)
TW (1) TWI804527B (zh)
WO (1) WO2019098298A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023157126A (ja) * 2022-04-14 2023-10-26 国立研究開発法人理化学研究所 不純物ドープ半導体の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4235695A (en) * 1977-12-09 1980-11-25 Diamond Shamrock Technologies S.A. Novel electrodes and their use
JP3586939B2 (ja) * 1994-12-22 2004-11-10 株式会社デンソー Ｅｌ素子およびその製造方法
FR2733228B1 (fr) 1995-04-20 1997-05-23 Rhone Poulenc Chimie Procede d'hydroxycarbonylation du butadiene
JP3912557B2 (ja) 1997-07-07 2007-05-09 株式会社ジーエス・ユアサコーポレーション 固体高分子型水電解セル
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
WO2006020043A1 (en) * 2004-07-15 2006-02-23 Spinnaker Semiconductor, Inc. Metal source power transistor and method of manufacture
JP5380827B2 (ja) * 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
US8508015B2 (en) * 2007-05-17 2013-08-13 Canterprise Limited Schottky-like contact and method of fabrication
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP5581131B2 (ja) * 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US9349856B2 (en) * 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP6107597B2 (ja) * 2013-03-26 2017-04-05 豊田合成株式会社 半導体装置およびその製造方法
JP6244763B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
US9293524B2 (en) * 2014-05-02 2016-03-22 Infineon Technologies Ag Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6230196B2 (ja) * 2014-07-08 2017-11-15 株式会社Flosfia 結晶性半導体膜および半導体装置
EP3174101A4 (en) 2014-07-22 2017-06-28 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP6349592B2 (ja) * 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
DE102014113189B4 (de) * 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
JP6803232B2 (ja) * 2014-11-11 2020-12-23 出光興産株式会社 新規な積層体
JP6478884B2 (ja) 2015-09-11 2019-03-06 株式会社東芝 半導体装置
TWI667792B (zh) * 2015-12-18 2019-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device

Also Published As

Publication number Publication date
US20200403070A1 (en) 2020-12-24
EP3712959A4 (en) 2021-07-28
TW201935687A (zh) 2019-09-01
JP7228754B2 (ja) 2023-02-27
CN111357119A (zh) 2020-06-30
EP3712959A1 (en) 2020-09-23
JPWO2019098298A1 (ja) 2020-11-19
WO2019098298A1 (ja) 2019-05-23
TWI804527B (zh) 2023-06-11
US11594601B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
JP7457366B2 (ja) 半導体装置および半導体装置を含む半導体システム
CN111357116B (zh) 半导体装置
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
TWI791674B (zh) 半導體裝置及半導體系統
CN111357119B (zh) 半导体装置
CN114762129A (zh) 半导体装置及半导体系统
CN114747020A (zh) 半导体装置及半导体系统
WO2019098294A1 (ja) ｐ型酸化物半導体膜の形成方法
CN114747021A (zh) 半导体装置及具有半导体装置的半导体系统
CN114144889A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant