TW201935687A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201935687A
TW201935687A TW107140621A TW107140621A TW201935687A TW 201935687 A TW201935687 A TW 201935687A TW 107140621 A TW107140621 A TW 107140621A TW 107140621 A TW107140621 A TW 107140621A TW 201935687 A TW201935687 A TW 201935687A
Authority
TW
Taiwan
Prior art keywords
semiconductor
type
semiconductor device
metal
film
Prior art date
Application number
TW107140621A
Other languages
English (en)
Other versions
TWI804527B (zh
Inventor
松田時宜
杉本雅裕
四戸孝
Original Assignee
日商流慧股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商流慧股份有限公司 filed Critical 日商流慧股份有限公司
Publication of TW201935687A publication Critical patent/TW201935687A/zh
Application granted granted Critical
Publication of TWI804527B publication Critical patent/TWI804527B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一種半導體裝置，其可以減小反向的漏電流，而且例如在使用介質擊穿(dielectric breakdown)電場強度比SiC高得多的高電壓下為低損耗的n型半導體(例如氧化鎵等)等的情況下，能夠不使半導體特性惡化且實現優良的半導體特性。一種半導體裝置，至少包括一n型半導體層，具有剛玉結構的結晶性氧化物半導體(例如為α-Ga2O3等)作為主成分；以及一電場屏蔽層和一閘電極，分別直接或隔著其他層被積層於該n型半導體層上，其中，該電場屏蔽層包含一p型氧化物半導體，而且該電場屏蔽層比該閘電極更深地埋入於該n型半導體層中。

Description

半導體裝置
本發明係關於使用p型氧化物半導體的半導體裝置及系統。
作為可實現高耐壓、低損失及高耐熱的次世代開關元件，使用能隙大之氧化鎵(Ga2O3)的半導體裝置受到矚目，而期待能夠將其應用於逆變器等的電力用半導體裝置。而且因為寬能隙而被期待應用於LED或感測器等的受發光裝置。該氧化鎵，根據非專利文獻1，藉由分別與銦或鋁，或是與其組合進行混晶而能夠控制能隙，作為InAlGaO系半導體，構成極具魅力的材料系統。此處InAlGaO系半導體，係表示InXAlYGaZO3(0≦X≦2，0≦Y≦2，0≦Z≦2，X+Y+Z=1.5~2.5)，可概觀為內含氧化鎵的相同材料系統。
接著，近年來研究氧化鎵系的p型半導體，例如，專利文獻1中記載，若使用MgO(p型摻雜物源)以浮懸區熔法(FZ，Floating Zone)形成β-Ga2O3系結晶，可得到呈現p型導電性的基板。又，專利文獻2中，對於以分子束磊晶法(MBE，Molecular beam epitaxy)形成的α-(AlxGa1-x)2O3單晶膜進行離子注入而摻雜p型摻雜物，形成p型半導體。然而，該等的方法中，p型半導體的製作難以實現(非專利文獻2)，實際上並無報告指出由該等方法可成功製作p型半導體。因此，期望一種能夠實現的p型氧化物半導體及其 製造方法。
又，如非專利文獻3及非專利文獻4所記載，雖亦研究例如將Rh2O3或ZnRh2O4等用於p型半導體，但Rh2O3在成膜時原料濃度變得特別低，而具有影響成膜的問題，即便使用有機溶劑，也難以製作Rh2O3單晶。又，即便實施霍爾效應測量，亦無法判定為p型，而具有測量本身亦無法進行的問題，又，關於測量值，例如霍爾係數只能在測量界限(0.2cm3/C)以下，終究無法使用。又，ZnRh2O4遷移率低且能隙亦狹窄，因此具有無法用於LED及功率裝置的問題，因此該等技術並未滿足目前需求。
作為寬能隙半導體，除了Rh2O3及ZnRh2O4等以外，亦對於p型的氧化物半導體進行各種研究。專利文獻3中記載使用黑銅鐵礦及氧硫屬化物等作為p型半導體。然而，該等的半導體，其遷移率為1cm2/V．s左右或是在其之下，電特性不佳，亦具有無法順利與α-Ga2O3等n型的次世代氧化物半導體進行pn接合的問題。
另外，Ir2O3以往即已為人所知。例如，在專利文獻4中記載使用Ir2O3作為銥觸媒。又，專利文獻5中記載將Ir2O3用於介電質。又，專利文獻6中記載將Ir2O3用於電極。然而，尚未知道有人將Ir2O3用於p型半導體，但最近本案申請人研究使用Ir2O3作為p型半導體而進行開發。
【先行技術文獻】
【專利文獻】
【專利文獻1】日本特開2005-340308號公報
【專利文獻2】日本特開2013-58637號公報
【專利文獻3】日本特開2016-25256號公報
【專利文獻4】日本特開平9-25255號公報
【專利文獻5】日本特開平8-227793號公報
【專利文獻6】日本特開平11-21687號公報
【非專利文獻】
【非專利文獻1】金子健太郎，「剛玉結構氧化鎵系混晶薄膜的成長與物性」，京都大學博士論文，平成25年3月
【非專利文獻2】竹本達哉，EE Times Japan「功率半導體 氧化鎵」克服熱傳導率、P型...課題而邁向實用化，[online]，2014年2月27日，ITmedia股份有限公司，[2016年6月21日檢索]，網址<URL：http：//eetimes.jp/ee/articles/1402/27/news028_2.html>
【非專利文獻3】F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992
【非專利文獻4】細野秀雄，「氧化物半導體的功能開拓」，物性研究．電子版Vol.3，No.1，031211(2013年11月、2014年2月合併刊)
本發明之一目的在於，提供一種半導體裝置，其可以減小反向的漏電 流，而且例如在使用介質擊穿(dielectric breakdown)電場強度比SiC高得多的高電壓下為低損耗的n型半導體(例如氧化鎵等)等的情況下，能夠不使半導體特性惡化且實現優良的半導體特性。
本案發明人，為了達成上述目的而詳細檢討的結果，成功地創製了結晶性的p型氧化物半導體膜，並且發現，這樣的p型氧化物半導體膜可以使用於電場屏蔽層。並且發現了，透過將電場屏蔽層比閘電極更深地埋入於n型半導體層中，能夠得到一種優良的半導體裝置，其可以減小反向的漏電流，而且例如在使用介質擊穿電場強度比SiC高得多的高電壓下為低損耗的n型半導體(例如氧化鎵等)等的情況下，能夠不使半導體特性惡化。此外，還發現具有像這樣結構的半導體裝置，可以一舉解決上述以往的問題。
又，本案發明人得到上述見解後進一步反覆研究，進而完成本發明。亦即，本發明係關於以下的發明。
[1].一種半導體裝置，至少包括一n型半導體層，具有剛玉結構的結晶性氧化物半導體，作為主成分；以及一電場屏蔽層和一閘電極，分別直接或隔著其他層被積層於該n型半導體層上，其中，該電場屏蔽層包含一p型氧化物半導體，而且該電場屏蔽層比該閘電極更深地埋入於該n型半導體層中。
[2].如前述[1]所述的半導體裝置，其中該p型氧化物半導體包含含有週期表中的d區塊金屬或週期表第13族金屬的金屬氧化物。
[3].如前述[1]或[2]所述的半導體裝置，其中該p型氧化物半導體包含 含有週期表第9族金屬或週期表第13族金屬的金屬氧化物。
[4].如前述[1]至[3]中任一項所述的半導體裝置，其中該n型半導體層以包含週期表第13族金屬的氧化物半導體作為主成分。
[5].如前述[1]至[4]中任一項所述的半導體裝置，其係為絕緣閘型半導體裝置，或者為具有肖特基閘極的半導體裝置。
[6].如前述[1]至[5]中任一項所述的半導體裝置，更包含一肖特基勢壘結構。
[7].如前述[1]至[6]中任一項所述的半導體裝置，其係為一功率裝置。
[8].如前述[1]至[7]中任一項所述的半導體裝置，其係為一功率模組、一逆變器或一轉換器。
[9].一種半導體系統，其包含一半導體裝置，其中該半導體裝置為如前述[1]至[8]中任一項所述的半導體裝置。
本發明的半導體裝置，其可以減小反向的漏電流，而且例如在使用介質擊穿(dielectric breakdown)電場強度比SiC高得多的高電壓下為低損耗的n型半導體(例如氧化鎵等)等的情況下，能夠不使半導體特性惡化且發揮優良的半導體特性。
1‧‧‧成膜裝置
2‧‧‧石英筒
3‧‧‧加熱器
4‧‧‧原料設置台
5‧‧‧原料
6‧‧‧基板
7‧‧‧載台
11a‧‧‧第一n+型半導體層
11b‧‧‧第二n+型半導體層
12‧‧‧n-型半導體層
13‧‧‧電場屏蔽層
14a‧‧‧閘電極
14b‧‧‧源電極
14c‧‧‧汲電極
15‧‧‧閘極絕緣膜
16‧‧‧p+型半導體層(p井層)
19‧‧‧霧化CVD裝置
20‧‧‧基板
21‧‧‧載台
22a‧‧‧載氣供給手段
22b‧‧‧載氣(稀釋)供給手段
23a‧‧‧流量調節閥
23b‧‧‧流量調節閥
24‧‧‧霧氣產生源
24a‧‧‧原料溶液
25‧‧‧容器
25a‧‧‧水
26‧‧‧超音波振動元件
27‧‧‧供給管
28‧‧‧加熱器
29‧‧‧排氣口
圖1係參考例中所使用的成膜裝置的概略構成圖。
圖2係比較參考例中所使用的成膜裝置(霧化CVD裝置)的概略構成圖。
圖3係顯示參考例及比較參考例中的XRD測量結果的圖。橫軸表示繞 射角(deg.)，縱軸表示繞射強度(arb.unit)。
圖4係顯示參考例中的AFM表面觀察結果的圖。
圖5係顯示比較參考例中的AFM表面觀察結果的圖。
圖6係顯示剖面SEM的觀察結果的圖，(a)係顯示參考例的剖面SEM的觀察結果，(b)係顯示比較參考例的剖面SEM的觀察結果。
圖7係示意地顯示電源系統之一較佳示例的圖。
圖8係示意地顯示系統裝置之一較佳示例的圖。
圖9係示意地顯示電源裝置之電源電路圖的一較佳示例的圖。
圖10係示意地顯示金屬氧化物半導體場效電晶體(MOSFET)之一較佳示例的圖。
圖11係說明，圖10之金屬氧化物半導體場效電晶體(MOSFET)的較佳製造方法的圖。
圖12係說明，圖10之金屬氧化物半導體場效電晶體(MOSFET)的較佳製造方法的圖。
圖13係顯示參考例中的I-V測量結果的圖。
圖14係顯示參考例中的I-V測量結果的圖。
以下，說明本發明之較佳的實施形態。
本發明半導體裝置之特徵在於，至少包括一n型半導體層，具有剛玉結構的結晶性氧化物半導體作為主成分；以及一電場屏蔽層和一閘電極，分別直接或隔著其他層被積層於該n型半導體層上，其中，該電場屏蔽層 包含一p型氧化物半導體，而且該電場屏蔽層比該閘電極更深地被埋入於該n型半導體層中。
該閘電極的材料只要其可以用作閘電極沒有特別限制，可以是導電無機材料或導電有機材料。在本發明中，優選閘電極的材料是金屬。作為金屬，優選地可以舉出例如，選自週期表第4-11族的金屬的至少一種等。作為元素週期表第4族金屬，可以舉出例如鈦(Ti)、鋯(Zr)、鉿(Hf)等，其中Ti是優選的。作為元素週期表第5族金屬，可以舉出例如釩(V)、鈮(Nb)、鉭(Ta)等。作為週期表第6族金屬，可以舉出例如，選自鉻(Cr)、鉬(Mo)和鎢(W)等的一種或二種以上的金屬。在本發明中，由於如開關特性等的半導體特性得到進一步改善，因此Cr是優選的。作為元素週期表第7族金屬，可以舉出例如錳(Mn)，鎝(Tc)，錸(Re)等。作為元素週期表第8族金屬，可以舉出例如鐵(Fe)、釕(Ru)、鋨(Os)等。作為元素週期表第9族金屬，可以舉出例如鈷(Co)、銠(Rh)、銥(Ir)等。作為元素週期表第10族金屬，可以舉出例如鎳(Ni)、鈀(Pd)、鉑(Pt)等，其中Pt是優選的。作為元素週期表第11族金屬，可以舉出例如銅(Cu)、銀(Ag)、金(Au)等。
作為閘電極的形成手段，舉出例如已知的手段，更具體地，可以舉出例如乾式法和濕式法等。作為乾式法，可以舉出例如濺鍍、真空蒸鍍、CVD等的已知的手段。作為濕式法，可以舉出例如絲網印刷及狹縫塗佈(Die Coat)等。
於本發明中，p型氧化物半導體使用於電場屏蔽層。而且，於本發明中，p型氧化物半導體可以是單晶，也可以是多晶。該p型氧化物半導體，通常包含金屬氧化物。較佳地，該金屬氧化物含有週期表中的d區塊金屬或是週期表的第13族金屬。更佳地，含有週期表第9族金屬或是第13族金屬。在本發明中，較佳地，該p型氧化物半導體包含含有銥或鎵的金屬氧化物的結晶或混晶。「含有銥或鎵的金屬氧化物」是指包含銥或鎵元素、與氧，但是在本發明中較佳為Ir2O3或Ga2O3，更佳為α-Ir2O3或α-Ga2O3。而且，在該p型氧化物半導體為含有銥的金屬氧化物的混晶的情況，較佳地為，含有銥、週期表第2族金屬、及銥以外的第9族金屬或是第13族金屬的混晶。依據前述較佳實施例，可得到能隙2.4eV以上的產物，因此在p型氧化物半導體中，可以發揮更廣的能隙及更優良的電特性。在本發明中，較佳地p型氧化物半導體的能隙為2.0eV以上。在本發明中，電場屏蔽層可以包通道層的一部分或全部。
此外，在本發明中，較佳的情況是，該p型氧化物半導體包含含有鎵的金屬氧化物的結晶或混晶。在這種情況下，該p型氧化物半導體通常包含p型摻雜物。作為該p型摻雜物，無特別限定可以舉出例如Mg、Zn、Ca、H、Li、Na、L、Rb、Cs、Fr、Be、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Cd、Hg、Tl、Pb、N、P等；以及該等元素的2種以上等的元素等。而且，該摻雜物的濃度通常可以是約1×1016/cm3至1×1022/cm3，而且，該摻雜物的濃度可以為例如約1×1017/cm3以下的低濃度。此外，在本發明中，摻雜物可以含有約1×1020/cm3以上的高濃度。
另外，「週期表」表示由國際純化學和應用化學聯合會 (International Union of Pure and Applied Chemistry)(IUPAC)所定義的週期表。「d區塊」是指具有填滿3d、4d、5d及6d軌道之電子的元素。作為該d區塊金屬，可舉出例如鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鎦(Lu)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、白金(Pt)、金(Au)、汞(Hg)、鐒(Lr)、鑪(Rf)、(Db)、(Sg)、(Bh)、(Hs)、(Mt)、鐽(Ds)、錀(Rg)、鎶(Cn)及該等2種以上的金屬等。
又，「第2族金屬」只要為週期表的第2族金屬即可，作為第2族金屬，可舉出例如鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)或是該等2種以上的金屬等。「第9族金屬」只要為週期表的第9族金屬即可，作為這樣的第9族金屬，可舉出例如銥(Ir)、鈷(Co)、銠(Rh)或是該等2種以上的金屬等。又，「第13族金屬」只要是週期表的第13族金屬則無特別限定，作為第13族金屬，可舉出例如鋁(Al)、鎵(Ga)、銦(In)、鉈(Tl)或是該等2種以上的金屬等，但本發明中較佳係選自鋁(Al)、鎵(Ga)及銦(In)的1種或是2種以上。
該p型氧化物半導體可以具有結晶或是非結晶的，但在本發明中，優選是結晶性氧化物半導體。另外，該結晶性氧化物半導體可以是單晶，也可以是多晶，但優選是單晶。作為該結晶性氧化物半導體的結晶結構，可以舉出例如剛玉結構，β-加侖結構，ε型結晶結構等，但在本發明中，剛玉結構是優選的。
作為被包含於電場屏蔽層中的p型氧化物半導體的較佳的形成方法，可以舉出例如，使用金屬氧化物氣體作為原料，以在基體上進行根據熱反應的結晶成長的方法。更具體而言，可以舉出例如，使用圖1所示的成膜裝置，使金屬氧化物氣體的固態物(例如粉末等)昇華(昇華步驟)，接著，在基體上使其結晶成長(結晶成長步驟)等。
以下，舉出使被包含於電場屏蔽層中的p型氧化物半導體，進行成膜的示例，來更詳細地說明本發明。
(昇華步驟)
昇華步驟，係使金屬氧化物氣體的固態物(例如粉末等)昇華而成為氣態，藉此得到金屬氧化物氣體。作為該金屬氧化物氣體，可舉出氣態的p型氧化物半導體膜所包含之金屬的金屬氧化物等，而該金屬氧化物的價數等，只要不阻礙本發明之目的則無特別限定，可為1價，亦可為2價。亦可為3價，亦可為4價。本發明中，在該p型氧化物半導體膜具有含銥之金屬氧化物作為主成分的情況中，較佳係使用IrO2氣體作為該金屬氧化物氣體。作為昇華手段，可舉出加熱手段。加熱溫度無特別限定，但較佳為600℃~1200℃，更佳為800℃~1000℃。本發明中，較佳係以載氣將由昇華所得之金屬氧化物氣體運送至基體。作為載氣的種類，只要不阻礙本發明之目的則無特別限定，可舉出例如氧、臭氧、氮或氬等的非活性氣體，或是氫氣或合成氣體(forming gas)等的還原氣體等，但本發明中較佳係使用氧作為載氣。作為使用氧的載氣，可舉出例如空氣、氧氣、臭氧等，特佳為氧氣及/或臭氧。又，載氣的種類可為1種，亦可為2種以上，更可將改變載氣濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣使用。又， 載氣的供給處可不僅為1處，亦可為2處以上。又，載氣的流量無特別限定，較佳為0.01~20L/分鐘，更佳為0.1~10L/分鐘。
該基體，只要是可支撐該p型氧化物半導體即可，則無特別限定。該基體的材料，只要不防害本發明之目的則無特別限定，可以為習知的基體，亦可為有機化合物，亦可為無機化合物。作為該基體的形狀，可為任意形狀，對於所有的形狀皆有效，可舉出例如平板或圓板等的板狀、纖維狀、棒狀、圓柱狀、角柱狀、筒狀、螺旋狀、球狀、環狀等，本發明中較佳為基板。基板的厚度在本發明中無特別限定。
該基板為板狀，只要成為該p型氧化物半導體膜的支撐體即可，無特別限定。可為絕緣體基板，亦可為半導體基板，亦可為導電性基板，但該基板較佳為絕緣體基板，又，較佳為表面具有金屬膜的基板。作為該基板，較佳可舉例如具有剛玉結構的基板等。基板材料只要不防害本發明目的則無特別限定，亦可為習知材料。作為該具有剛玉結構的基板，可舉出例如以具有剛玉結構的基板材料作為主成分的底層基板等，更具體而言，可舉出例如藍寶石基板(較佳為c面藍寶石基板)或α型氧化鎵基板等。此處，「主成分」係指以原子比計，相對於基板材料的所有成分，較佳係包含50%以上的具有該特定結晶結構的基板材料，更佳為70%以上，再佳為90%以上，其係指亦可為100%。
(結晶成長步驟)
結晶成長步驟中，係使該金屬氧化物氣體在該基體表面附近結晶成 長，而在該基體表面的一部分或是整個面上成膜。結晶成長溫度，較佳為低於昇華步驟之加熱溫度的溫度，更佳為900℃以下，最佳為500℃~900℃。又，結晶成長只要不阻礙本發明之目的，則可在真空下、非氧環境下、還原氣體環境下及氧化環境下的任何一種環境下進行，又，可在大氣壓下、加壓下及減壓下的任何條件下進行，但本發明較佳係在氧化環境下進行，較佳係在大氣壓下進行，更佳係在氧化環境且大氣壓下進行。另外，「氧化環境」，只要是可形成金屬氧化物的結晶或是混晶的環境則無特別限定，可舉出例如使用含氧之載氣或使用氧化劑作為氧化環境等。又，膜厚可藉由調整成膜時間來設定。本發明中膜厚較佳為1nm~1mm，更佳為1nm~100μm。由於能更進一步提高半導體特性，最好是1nm~10μm。
本發明中，可直接在該基體上成膜，亦可在該基體上積層與該p型半導體層不同的半導體層(例如，n型半導體層、n+型半導體層、n-型半導體層等)或絕緣體層(亦包含半絕緣體層)、緩衝層等的其他層後，再於該基體上隔著其他層進行成膜。作為半導體層或絕緣體層，可舉出例如包含該第13族金屬的半導體層或絕緣體層等。作為緩衝層，可舉出例如包含剛玉結構的半導體層、絕緣體層或是導電體層等作為較佳的例子。作為包含該剛玉結構的半導體層，可舉例如α-Fe2O3、α-Ga2O3、α-Al2O3等。該緩衝層的積層手段無特別限定，亦可與該p型氧化物半導體的形成手段相同。
n型半導體層只要包含具有剛玉結構的結晶性氧化物半導體為主成分，則無特別限定，在本發明中較佳地，n型半導體層包含含有週期表的第13族金屬(例如Al、Ga、In、Tl等)的結晶性氧化物半導體為主成分。較佳地，n型半導體層包含含有鎵之金屬氧化物的結晶或混晶作為主成分。而 且，作為n型半導體層的主成分的結晶性氧化物半導體，可以為單晶，也可以為多晶，較佳地為單晶。本發明中，較佳係在該p型半導體層的成膜前或是成膜後形成n型半導體層。更具體而言，在該半導體裝置的製造方法中，較佳係包含至少積層p型半導體層與n型半導體層的步驟。n型半導體層的形成手段無特別限定，可為習知的手段，本發明中較佳係霧化CVD法。
在本發明中，優選的是，半導體裝置還包括通道層。通道層只要形成通道，則沒有特別限制，並且它可以具有n型導電性或p型導電性。在本發明，通道層的一部分或全部優選地含有p型氧化物半導體。通道層的厚度沒有特別限制，但優選為0.1μm至5.0μm，更優選為0.2μm至2.0μm。適用於通道層的p型氧化物半導體，可以是相同於被包含於電場屏蔽層中的p型半導體層，其組成也可以相異於被包含於電場屏蔽層中的p型半導體層的組成。而且，通道層的形成方法可以是已知的方法，但在本發明中，優選的是相同於電場屏蔽層的形成方法。另外，通道層可以由單層形成或由多層形成。
另外，在本發明中，該通道層可以還包括n型氧化物半導體。n型氧化物半導體層，無特別限定，在本發明中較佳地，包含週期表的第13族金屬(例如Al、Ga、In、Tl等)。更佳係包含Ga。而且，n型半導體層，較佳係以結晶性氧化物半導體為主成分，更佳係以具有剛玉結構或六方晶結構的結晶性氧化物半導體為主成分，最佳係以具有剛玉結構的結晶性氧化物半導體為主成分。另外，「主成分」係指以原子比計，相對於n型半導體層的所有成分，較佳為包含50%以上的結晶性氧化物半導體，更佳為70%以上， 再佳為90%以上，並且意指亦可為100%。
以下，說明被包含於電場屏蔽層中的p型氧化物半導體的其他較佳的形成方法。作為該p型氧化物半導體的其他較佳的形成方法，可以舉出例如，使用含有金屬、p型摻雜物和氫溴酸等的原料溶液，通過霧化CVD法形成膜的方法。具體而言，較佳地通過以下步驟形成，例如，將含有金屬、p型摻雜物和氫溴酸的原料溶液霧化或液滴化(霧化/液滴形成步驟)，並將所得的霧或液滴運送到基板上(運送步驟)，然後使該霧或該液滴在成膜室內熱反應，以在基板上積層含有結晶氧化物半導體作為主成分的半導體膜(成膜步驟)。
以下，舉出使被包含於電場屏蔽層中的p型氧化物半導體，進行成膜的其他較佳實例，來更詳細地說明本發明。
(霧化/液滴化步驟)
在霧化/液滴化步驟中，使原料溶液霧化或是液滴化。該原料溶液的霧化手段或是液滴化手段，只要可使該原料溶液霧化或是液滴化，則無特別限定，可為習知的手段，但在本發明中較佳為使用超音波的霧化手段或是液滴化手段。使用超音波所得之霧氣或是液滴，較佳係初速度為零而在空中浮游，例如，並非是以噴霧噴吹附著，而是可作為在空間中浮游的氣體而進行運送的霧氣，因此不會因為衝突能量造成損傷，極為合適。液滴尺寸無特別限定，可為數mm左右的液滴，但較佳為50μm以下，更佳為100nm~10μm。
(原料溶液)
該原料溶液為可霧化或是液滴化，只要含有金屬、p型摻雜物和氫溴酸，就沒有特別限制，可以為無機材料，亦可為有機材料。本發明中，該原料較佳為金屬或是金屬化合物，較佳地包含選自鎵、鐵、銦、鋁、釩、鈦、鉻、銠、鎳、鈷、鋅、鎂、鈣、矽、釔、鍶和鋇的一種或二種以上的金屬。
在本發明中，作為該原料溶液，較佳地，係以錯合物或是鹽的形態，使前述金屬溶解或是分散於有機溶劑或是水。作為錯合物的形態，例如，可舉出乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。作為鹽的形態，例如，可舉出有機金屬鹽(例如金屬乙酸鹽、金屬乙二酸鹽、金屬檸檬酸)、硫化金屬鹽、硝化金屬鹽、磷氧化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
該p型摻雜物只要不阻礙本發明之目的則無特別限定。作為該p型摻雜物，可以舉出例如，Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等；以及該等元素的2種以上等的元素等。
原料溶液的溶劑無特別限定，可為水等的無機溶劑，亦可為醇等的有機溶劑，亦可為無機溶劑與有機溶劑與的混合溶劑。本發明中，較佳為該溶劑含水，更佳為水或是水與醇的混合溶劑。
此外，可以在原料溶液中進一步混合氧化劑的添加劑。作為氧化劑，舉出例如過氧化氫(H2O2)、過氧化鈉(Na2O2)、過氧化鋇(BaO2)、過氧化苯甲醯(C6H5CO)2O2等的過氧化物；及次氯酸(HClO)、高氯酸、硝酸、臭氧水、過乙酸和硝基苯等的有機化氧化物等。
(運送步驟)
在運送步驟中，以載氣將前述霧或液滴運送至成膜室內。作為載氣，只要不阻礙本發明之目的則無特別限定，可舉出例如氧、臭氧、氮或氬等的非活性氣體，或是氫氣或合成氣體(forming gas)等的還原氣體等。又，載氣的種類可為1種，亦可為2種以上，可以將降低濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣使用。又，載氣的供給處可不僅為1處，亦可為2處以上。又，載氣的流量無特別限定，較佳為0.01~20L/分鐘，更佳為1~10L/分鐘。關於稀釋氣體的情況，稀釋氣體的流量，較佳為0.001~2L/分鐘，更佳為0.1~1L/分鐘。
(成膜步驟)
在成膜步驟中，使霧或液滴在成膜室中熱反應，以在基體上形成半導體膜。熱反應，只要利用熱使霧或液滴進行反應即可，並且反應條件等只要不妨礙本發明的目的也沒有特別限制。在本步驟中，通常以溶劑的蒸發溫度以上的溫度，進行熱反應。優選為不太高的溫度(例如1000℃)以下，更優選為650℃以下，最優選為300℃~650℃。此外，熱反應只要不妨礙本發明的目的，也可以在真空、非氧環境氣、還原氣體環境氣以及氧環境氣的任一環境下進行，優選為在非氧環境氣下或在氧環境氣下進行。此外，也可以在大氣壓、加壓及減壓的任一條件下進行，但在本發明中，優選在 大氣壓下進行。另外，可以通過調節成膜時間來設定膜厚度。
前述之作為使用霧化CVD形成前述p型氧化物半導體的成膜製程中所使用的基體，可以相同於在使用前述金屬氧化物氣體形成前述p型氧化物半導體的成膜製程中所使用的基體。
另外，本發明的半導體裝置，通常包括源電極(肖特基電極)和汲電極。源電極(肖特基電極)和汲電極，可以使用公知的電極材料，只要不防害本發明的目的則沒有特別限制，較佳地包含週期表第4族或第11族金屬。用於源電極(肖特基電極)和汲電極的較佳的週期表第4或11族的金屬，可以與包含在閘電極中的金屬相同。另外，源電極(肖特基電極)和汲電極可以是單層的金屬層或兩層以上的金屬層。作為形成源電極(肖特基電極)和汲電極的方法沒有特別限制，並且可以舉出例如真空蒸鍍法和濺鍍法等的已知的方法。另外，構成源電極和汲電極的金屬也可以是合金。
又，在本發明中，半導體裝置還包括肖特基勢壘結構，由於可以降低導通電壓並使續流電流的容易流動，因此是較佳的。在這種情況下，肖特基勢壘結構中的肖特基接合面，可以與閘電極的底面齊平，或者可以設置在閘電極的底面上方，也可以設置在閘電極的底面下方。根據本發明，即使當半導體裝置包括肖特基勢壘結構時，也可以降低施加到肖特基界面的電場強度並減小反向的漏電流。
以下，將參考附圖等，詳細說明本發明的較佳的實施形態，但是本發 明不限於這些實施形態。
圖10顯示本發明的較佳的半導體裝置。圖10的半導體裝置包含第一n+型半導體層11a、n-型半導體層12、電場屏蔽層13、第二n+型半導體層11b、p+型半導體層(p井層)16、閘電極14a、閘極絕緣膜15、肖特基電極14b和汲電極14c。在圖10的半導體裝置的開啟(ON)狀態下，在源電極14b和漏電極14c之間施加電壓，相對源電極14b在閘電極14a上給予正電荷時，在電場屏蔽層13和閘極絕緣膜15的界面處形成通道並導通。在關閉(OFF)狀態下，將閘電極14a的電壓設置為0V，不能形成通道而關閉。而且，在圖10的半導體裝置中，電場屏蔽層13比閘電極14a更深地埋入於n-型半導體層12中。通過採用這種配置，可以減小施加至p+型半導體層和閘極絕緣膜的電場強度，並且可以減小反向的漏電流並提高擊穿電壓。在本發明中，電場屏蔽層13包含含有鎵的金屬氧化物的結晶或混晶，並且p+型半導體層14c包含含有銥的金屬氧化物的結晶或混晶。然而，由於發現了前述半導體裝置的半導體特性更良好，因此這是優選的。此外，於電場屏蔽層13中，在至少形成通道的區域中，使用含有含鎵之金屬氧化物的結晶或混晶的p型氧化物半導體；以及在與n-型半導體層12接觸的區域中，使用含有含銥之金屬氧化物的結晶或混晶的p型氧化物半導體，依據前述兩結構，由於耗盡層容易延伸到n-型半導體層側，而能夠構成更優良之擊穿電壓，所以是更優選的。
圖10的半導體裝置的每個層的形成手段，只要不妨礙本發明的目的，則無特別限制，並且可以是公知的手段。可以舉出例如，通過真空蒸鍍法、CVD法、濺鍍法，各種塗布技術等進行成膜後，通過光刻法進行圖案化的 手段，或者使用印刷技術等直接圖案化的手段。
將參考圖11和12說明圖10的半導體裝置的較佳的製造步驟等。圖11(a)顯示一積層體，其將汲電極14c積層在由第一n+型半導體層11a和n-型半導體層12構成的積層體上，並進一步形成源極通槽。在圖11(a)的積層體的n-型半導體層12上形成電場屏蔽層13，更在電場屏蔽層13上圖案化形成p+型半導體層16，獲得圖11(b)的積層體。然後，在圖11(b)的電場屏蔽層13上圖案化形成第二n+型半導體層11b，以獲得圖11(c)的積層體。
在形成圖11(c)的積層體之後，使用光刻法進行蝕刻，以去除第二n+型半導體層11b、電場屏蔽層13和n-型半導體層12的一部分。如圖12(d)所示，形成閘極通槽。此後，圖案化形成閘電極和覆蓋閘電極的閘極絕緣膜，以獲得圖12(e)的積層體。通過乾式法(優選真空蒸鍍法或濺鍍法)或濕式法等，在圖12(e)的積層體上形成源電極14b，以獲得圖12(f)的積層體。
而且，在圖10的半導體裝置中，第二n+型半導體層11b和p+型半導體層16隔著源電極14b連續地設置，然而也可以不隔著源電極14b，直接 連續地設置第二n+型半導體層11b和p+型半導體層16。儘管未圖示，在第二n+型半導體層11b和p+型半導體層16直接地連續設置的情況下，當p+型半導體層16比該第二n+型半導體層11b寬時，達成使電洞逸出變良好的效果。另外，當第二n+型半導體層11b比p+型半導體層16寬時，達成降低導通電阻的效果。而且，在圖10的半導體裝置中，該源電極14b形成埋入於電場屏蔽層13中，突崩潰時的電洞逸出容易進行，形成更好的 介質擊穿特性的結構。
半導體裝置尤其可用於功率裝置。作為半導體裝置，舉出例如，二極體或電晶體(例如MESFET或JFET等)等。較佳地為絕緣閘型半導體裝置(例如MOSFET或IGBT等)或者為具有肖特基閘極的半導體裝置(例如MESFET等)，並且更優選為MOSFET或IGBT。
本發明的半導體裝置中，除了上述的事項外，優選地還使用公知的手段而能夠用作功率模組、逆變器或轉換器(converter)，甚至優選地用於例如使用電源裝置的半導體系統等。可以使用公知的手段，將該半導體裝置連接到佈線圖案等，製得該電源裝置。圖7顯示電源系統的示例。圖7使用多個電源裝置和控制電路，來構成電源系統。如圖8所示，前述電源系統可以與電子電路組合而使用於系統裝置中。而且，圖9顯示電源裝置的電源電路圖的一示例。圖9顯示包括功率電路和控制電路的電源裝置的電源電路，利用逆變器(MOSFET：以A~D構成)，將DC電壓以高頻率進行切換，以轉換到AC後，用變壓器(transformer)來實施絕緣及變壓，用整流MOSFET(A~B’)進行整流後，用DCL(平滑線圈L1和L2)及電容器進行平滑，並輸出直流電壓。此時，用電壓比較器將輸出電壓與基準電壓進行比較，並且以PWM控制電路控制逆變器和整流MOSFET，以形成所期望的輸出電壓。
(參考例1)
以下，將說明適用於本發明的p型氧化物半導體膜的製造示例。
1.成膜裝置
使用圖1說明本實施例中所使用的成膜裝置。圖1的成膜裝置1中設有：石英筒2，與載氣供給源連結；及石英製的原料用設置台4，設於石英筒2內；在原料用設置台4上載置有原料5。原料用設置台周邊的石英筒2的筒外，圓筒狀地設置有加熱器3，而構成可將原料5加熱的形態。又，石英筒2的內側設有石英基板台以作為載台7，載台7可調整設置位置以使其在結晶成長溫度內。
2.成膜準備
在原料用設置台4上載置IrO2粉末作為原料5，在載台7上設置藍寶石基板以作為基板6。接著，使加熱器3的溫度升溫至850℃，將載置在原料用設置台4上的IrO2粉末加熱，藉此使IrO2粉末昇華，而產生氣態的氧化銥。
3.形成膜
接著，將加熱器3的溫度保持在850℃，於此狀態下從載氣供給源將載氣供給至石英筒2內，使上述2.所產生的金屬氧化物氣體(氣態的氧化銥)通過石英筒2而供給至基板6。另外，載氣的流量為1.0L/分鐘，使用氧作為載氣。該金屬氧化物氣體，在大氣壓下，於基板6的表面附近反應，而在基板上形成膜。另外，成膜時間為60分鐘，膜厚為220nm。又，成膜時的基板溫度為600℃。
4.評價
針對上述3.所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，XRD的結果顯示於圖3。又，針對所得之α-Ir2O3膜進行霍爾效應測量，結果F值為0.998，載子型態為「p」，可知為p型半導體。又，載子濃度為1.05×1022(/cm3)，遷移率為3.12(cm2/V．s)。而且，藉由調節摻雜物的種類和量；或者混晶的材料和其含有率，可以容易地將載子密度控制在1.0×1016/cm3~1.0×1020/cm3的範圍。
再者，使用原子力顯微鏡(AFM)觀察膜表面，結果如圖4所示，表面粗糙度(Ra)為3.5nm，可知表面平滑性非常優良。另外，表面粗糙度(Ra)，係使用原子力顯微鏡(AFM)針對90×90μm2之區域測量表面形狀的結果，根據JIS B0601所算出。
(比較參考例1)
1.成膜裝置
使用圖2說明本比較參考例中所使用的霧化CVD裝置。霧化CVD裝置19具備：載台21，載置基板20；載氣供給手段22a，供給載氣；流量調節閥23a，用以調節從載氣供給手段22a送出的載氣流量；載氣(稀釋)供給手段22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)供給手段22b送出之載氣的流量；霧氣產生源24，收納原料溶液24a；容器25，裝有水25a；超音波振動元件26，安裝於容器25的底面；供給管27，由內徑40mm的石英管所構成；及加熱器28，設置於供給管27的周圍部。載台21由石英構成，載置基板20的面相對於水平面傾斜。作為成膜室的供給管27與載台21皆以石英製作，藉此抑制來自裝置的雜質混入形成於基板20上的膜內。
2.原料溶液的製作
將氯化銥(銥濃度0.1mol/L)與溴化鎵(鎵濃度0.1mol/L)在超純水中混合，以體積比成為20%的方式加入鹽酸以調整水溶液，將其作為原料溶液。另外，氯化銥與溴化鎵的體積比為19：1。
3.成膜準備
上述2.中所得之原料溶液24a收納於霧氣產生源24內。接著，將c面藍寶石基板設置於載台21上以作為基板20，使加熱器28的溫度升溫至750℃。接著，開啟流量調節閥23a、23b，從作為載氣源的載氣供給手段22a、22b將載氣供給至供給管27內，以載氣充分取代供給管27內的環境後，將載氣的流量調整為1.0L/分鐘，並將載氣(稀釋)的流量調整為0.5L/分鐘。另外，使用氧作為載氣。
4.形成膜
接著，使超音波振動元件振動，透過水25將該振動傳遞至原料溶液24a，藉此使原料溶液24a霧化而產生霧氣。該霧氣由載氣運送至供給管27，於大氣壓下以750℃在基板20表面附近使霧氣進行熱反應，而在基板20上成膜。另外，膜厚為280nm。
針對上述4.所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，XRD的結果顯示於圖3。又，針對所得之α-Ir2O3膜進行霍爾效應測量，結果F值為0.998，載子型態為「p」，可知為p型半導體。又，載子濃度為2.97×1021(/cm3)，遷移率為0.38(cm2/V．s)。又，使用 原子力顯微鏡(AFM)觀察膜表面，結果如圖5所示，表面粗糙度(Ra)為302nm。另外，表面粗糙度(Ra)，係使用以原子力顯微鏡(AFM)針對量90×90μm2之區域測量表面形狀的結果，並根據JIS B0601所算出。
(參考例2及比較參考例2)
除了使成膜時間變長之外，分別與參考例1及比較參考例1相同地得到膜，分別作為參考例2及比較參考例2。接著，針對所得之膜，使用SEM觀察剖面。結果顯示於圖6。如圖6明確得知，參考例2中所得之膜為膜狀，相對於此，比較參考例2中所得之膜，成長為針狀並且未成為均質的膜狀。
從參考例及比較參考例的結果來看，適用於本發明的p型氧化物半導體膜，因為表面平滑性及結晶性等的膜質優良，故在工業上有用，另外可知遷移率等的電特性亦為優良。
(參考例3)
除了使成膜時間為2小時以外，與參考例1相同地製得p型氧化物半導體膜。接著，在p型氧化物半導體膜上積層n-型半導體層。n-型半導體層的積層係以下述方式進行：將溴化鎵(鎵濃度0.1mol/L)與超純水混合，以體積比成為20%的方式加入氫溴酸而調整水溶液，以此作為原料溶液，並使加熱器的溫度為420℃，及使成膜時間為30分鐘，除此之外，與比較參考例1相同地形成膜。膜為α-Ga2O3膜。
又，在所得之n-型半導體層上積層n+型半導體層。n+型半導體層的積層係以下述方式進行：將溴化鎵(鎵濃度0.1mol/L)與超純水混合，以體積比 成為10%的方式加入氫溴酸以調整水溶液，再加入氧化鍺1%，以此作為原料溶液，使加熱器的溫度為390℃，及使成膜時間為30分鐘，除此之外，與比較例1相同地形成膜。
在所得之積層體的n+型半導體層上，以濺鍍使Ti成膜，接著實施微影與蝕刻，藉此製作pn二極體。針對所得之pn二極體，進行I-V測量。結果顯示於圖13。從圖13明確可知，參考例的p型氧化物半導體膜，可實現良好的PN接合。
(參考例4)
1.成膜裝置
使用圖2說明參考例4中所使用的霧化CVD裝置19。霧化CVD裝置19具備：載台21，載置基板20；載氣供給手段22a，供給載氣；流量調節閥23a，用以調節從載氣供給手段22a送出的載氣流量；載氣(稀釋)供給手段22b，用以供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)供給手段22b送出的載氣的流量；霧氣產生源24，收納原料溶液24a；容器25，裝有水25a；超音波振動元件26，安裝於容器25的底面；供給管27，由內徑40mm的石英管所構成；及加熱器28，分別設置於供給管27的周圍部。載台21係由石英所構成，載置基板20的面相對於水平面傾斜。作為成膜室的供給管27與載台21皆由石英構成，藉此抑制來自裝置的雜質混入基板20上所形成的膜內。
2.原料溶液的調製
將溴化鎵和溴化鎂與超純水混合，調整水溶液使其為鎂與鎵的原子比為1：0.01和溴化鎵為0.1mol/L。此時，以20%的體積比含有氫鹵酸，將 其用作原料溶液。
3.成膜準備
將上述2.所得之原料溶液24a收納於霧氣產生源24內。接著，使藍寶石基板的表面上具有用霧化CVD形成的n+型半導體層(α-Ga2O3)，並將該藍寶石基板設置在載台21上，以作為基板20，使加熱器28加溫，以將成膜室27內的溫度升溫至520℃。接著，開啟流量調節閥23a、23b，從作為載氣源的載氣供給手段22a、22b將載氣供給至成膜室27內，以載氣充分取代成膜室27內的環境後，將載氣的流量調節為1L/分鐘，並將載氣(稀釋)的流量調節為1L/分鐘。另外，使用氮氣作為載氣。
4.形成半導體薄膜
接著，以2.4MHz使超音波振動子26振動，該振動通過水25a傳播至原料溶液24a，藉以使原料溶液24a霧化而產生霧。利用載氣將該霧導入成膜室27內，並且在大氣壓和520℃下使霧在成膜室27內反應，並且在基板20上形成半導體膜。而且，成膜時間為60分鐘。
5.評價
使用X光繞射裝置，進行上述4.所得之膜的相的鑑定，結果使用氫溴酸作為氫鹵酸所得之膜為α-Ga2O3。
而且，為了確定在p型半導體層中，鎂是否能正常地發揮p型摻雜物的作用。對在上述4得到的α-Ga2O3膜進行IV測定。IV測定的結果顯示於圖14。從圖14可以得知，它顯示出優異的整流性能，並且n+型半導體層 和p型半導體層形成良好的PN接面。可以得知，由於鎂能正常地發揮p型摻雜物的作用。
[產業上的利用可能性]
本發明之半導體裝置，可用於半導體(例如化合物半導體電子裝置等)、電子零件/電力設備零件、光學/電子影像相關裝置、工業構件等所有領域，而且因p型的半導體特性優良，因此在功率裝置等之中特別有用。

Claims (9)

  1. 一種半導體裝置，至少包括：一n型半導體層，具有剛玉結構的結晶性氧化物半導體，作為主成分；以及一電場屏蔽層和一閘電極，分別直接或隔著其他層被積層於該n型半導體層上，其中，該電場屏蔽層包含一p型氧化物半導體，而且該電場屏蔽層比該閘電極更深地埋入於該n型半導體層中。
  2. 如請求項1所述的半導體裝置，其中，該p型氧化物半導體包含含有週期表中的d區塊金屬或週期表第13族金屬的金屬氧化物。
  3. 如請求項1或2所述的半導體裝置，其中，該p型氧化物半導體包含含有週期表第9族金屬或週期表第13族金屬的金屬氧化物。
  4. 如請求項1至3中任一項所述的半導體裝置，其中，該n型半導體層以包含週期表第13族金屬的氧化物半導體作為主成分。
  5. 如請求項1至4中任一項所述的半導體裝置，其係為絕緣閘型半導體裝置，或者為具有肖特基閘極的半導體裝置。
  6. 如請求項1至5中任一項所述的半導體裝置，更包含一肖特基勢壘結構。
  7. 如請求項1至6中任一項所述的半導體裝置，其係為一功率裝置。
  8. 如請求項1至7中任一項所述的半導體裝置，其係為一功率模組、一逆變器或一轉換器。
  9. 一種半導體系統，其包含一半導體裝置，其中該半導體裝置為如請求項1至8中任一項所述的半導體裝置。
TW107140621A 2017-11-15 2018-11-15 半導體裝置及半導體系統 TWI804527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017219763 2017-11-15
JP2017-219763 2017-11-15

Publications (2)

Publication Number Publication Date
TW201935687A true TW201935687A (zh) 2019-09-01
TWI804527B TWI804527B (zh) 2023-06-11

Family

ID=66539738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140621A TWI804527B (zh) 2017-11-15 2018-11-15 半導體裝置及半導體系統

Country Status (6)

Country Link
US (1) US11594601B2 (zh)
EP (1) EP3712959A4 (zh)
JP (1) JP7228754B2 (zh)
CN (1) CN111357119B (zh)
TW (1) TWI804527B (zh)
WO (1) WO2019098298A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023157126A (ja) * 2022-04-14 2023-10-26 国立研究開発法人理化学研究所 不純物ドープ半導体の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4235695A (en) * 1977-12-09 1980-11-25 Diamond Shamrock Technologies S.A. Novel electrodes and their use
JP3586939B2 (ja) 1994-12-22 2004-11-10 株式会社デンソー Ｅｌ素子およびその製造方法
FR2733228B1 (fr) * 1995-04-20 1997-05-23 Rhone Poulenc Chimie Procede d'hydroxycarbonylation du butadiene
JP3912557B2 (ja) 1997-07-07 2007-05-09 株式会社ジーエス・ユアサコーポレーション 固体高分子型水電解セル
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
CN101019236A (zh) * 2004-07-15 2007-08-15 斯平内克半导体股份有限公司 金属源极功率晶体管及其制造方法
JP5380827B2 (ja) * 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
EP2149153A4 (en) * 2007-05-17 2011-11-30 Canterprise Ltd CONTACT AND METHOD FOR ITS MANUFACTURE
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP5581131B2 (ja) * 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US9349856B2 (en) * 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP6107597B2 (ja) * 2013-03-26 2017-04-05 豊田合成株式会社 半導体装置およびその製造方法
JP6244763B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
US9293524B2 (en) * 2014-05-02 2016-03-22 Infineon Technologies Ag Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings
US9590050B2 (en) * 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP6230196B2 (ja) 2014-07-08 2017-11-15 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6349592B2 (ja) * 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
DE102014113189B4 (de) * 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
JP6478884B2 (ja) * 2015-09-11 2019-03-06 株式会社東芝 半導体装置
TWI667792B (zh) * 2015-12-18 2019-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device

Also Published As

Publication number Publication date
US11594601B2 (en) 2023-02-28
EP3712959A1 (en) 2020-09-23
EP3712959A4 (en) 2021-07-28
JP7228754B2 (ja) 2023-02-27
CN111357119B (zh) 2023-11-24
US20200403070A1 (en) 2020-12-24
CN111357119A (zh) 2020-06-30
TWI804527B (zh) 2023-06-11
JPWO2019098298A1 (ja) 2020-11-19
WO2019098298A1 (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
JP7457366B2 (ja) 半導体装置および半導体装置を含む半導体システム
WO2020013244A1 (ja) 半導体装置
WO2020013242A1 (ja) 半導体装置
TW202013735A (zh) 半導體裝置和半導體系統
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
TWI804527B (zh) 半導體裝置及半導體系統
TWI791674B (zh) 半導體裝置及半導體系統
TWI789456B (zh) 半導體裝置
TW202006945A (zh) 半導體裝置和半導體系統
TW201934818A (zh) ｐ型氧化物半導體膜的形成方法
WO2020013243A1 (ja) 半導体装置
CN114144889A (zh) 半导体装置
CN114514615A (zh) 半导体装置和半导体系统
CN114402437A (zh) 层叠结构体和半导体装置