CN114747020A - 半导体装置及半导体系统 - Google Patents

半导体装置及半导体系统 Download PDF

Info

Publication number
CN114747020A
CN114747020A CN202080082446.7A CN202080082446A CN114747020A CN 114747020 A CN114747020 A CN 114747020A CN 202080082446 A CN202080082446 A CN 202080082446A CN 114747020 A CN114747020 A CN 114747020A
Authority
CN
China
Prior art keywords
semiconductor device
film
semiconductor
resistance
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080082446.7A
Other languages
English (en)
Inventor
杉本雅裕
樋口安史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN114747020A publication Critical patent/CN114747020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体装置，至少具有结晶性氧化物半导体层，其特征在于，所述结晶性氧化物半导体层的带隙为4.5eV以上，场效应迁移率为10cm2/V·s以上。

Description

半导体装置及半导体系统
技术领域
本发明涉及一种作为功率器件等有用的半导体装置及具备该半导体装置的半导体系统。
背景技术
作为可实现高耐压、低损耗及高耐热的下一代开关元件，使用了带隙大的氧化镓(Ga2O3)的半导体装置受到瞩目，期待将其应用于逆变器等功率用半导体装置。而且，由于宽带隙，也期待应用为LED或传感器等光接收发出装置。关于该氧化镓，根据非专利文献1，通过与铟和铝分别或组合进行混晶，能够进行带隙控制，作为InAlGaO系半导体而构成极具魅力的材料系统。此处InAlGaO系半导体表示InXAlYGaZO3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z＝1.5～2.5)，可将其视为包含氧化镓在内的同一材料系统。
并且，近年来研究了氧化镓系的p型半导体，例如，在专利文献1中记载：若使用MgO(p型掺杂剂源)以悬浮区熔法(FZ，floating zone)形成β-Ga2O3系结晶，则可得到呈现p型导电性的基板。另外，在专利文献2中记载：通过在以分子束外延(MBE)法形成的α-(AlxGa1-x)2O3单晶膜中离子注入p型掺杂剂而形成p型半导体。然而，这些方法中，难以实现p型半导体的制作(非专利文献2)，实际上没有以这些方法成功制作p型半导体的报告。因此，期望p型氧化物半导体及其制造方法能够得到实现。
另外，如非专利文献3及非专利文献4中记载那样，也进行了例如将Rh2O3或ZnRh2O4等用于p型半导体的研究，但Rh2O3在成膜时原料浓度变得特别低，而存在影响到成膜的问题，即便使用有机溶剂也难以制作Rh2O3单晶。另外，即使实施霍尔效应测量，也不会判定为p型，存在测量本身也无法进行的问题，另外，关于测量值，例如霍尔系数只在测量界限(0.2cm3/C)以下，在实用上也会成为问题。另外，ZnRh2O4的迁移率低，带隙也窄，所以具有无法用于LED或功率器件的问题，这些并不总是令人满意。
作为宽带隙半导体，除了Rh2O3或ZnRh2O4等以外，也对p型的氧化物半导体进行了各种研究。在专利文献3中记载：使用铜铁矿或氧硫化物等作为p型半导体。然而，这些半导体的迁移率为1cm2/V·s左右或是在其之下，电特性差，而且还存在不能良好地形成与α-Ga2O3等n型的下一代氧化物半导体的pn结的问题。
此外，Ir2O3一直以来已为人所知。例如，在专利文献4中记载使用Ir2O3作为铱催化剂。另外，在专利文献5中记载将Ir2O3用于电介质。另外，在专利文献6中记载将Ir2O3用于电极。然而，将Ir2O3用于p型半导体尚未为人所知，近来，本申请人进行将Ir2O3用作p型半导体的研究，并推进研发。
晶体管等功率器件中，要求较低的导通电阻与较高的耐压，但在漏电流等电特性方面则仍存在课题。特别是在带隙为4.5eV以上的氧化镓(Ga2O3)中，例如，绝缘破坏电场强度具有10左右，导通电阻也较低，并且具有优异的半导体特性，但因为在电特性方面仍存在课题，因而存在无法充分发挥这些半导体特性的问题。具体而言，在离子注入中容易产生的结漏电流，对于氧化物半导体而言存在给电特性带来不良影响的问题等，因此期望一种解决这种电特性等问题而有效地使用氧化镓(Ga2O3)等优异的半导体材料来实现高耐压、低损耗及高耐热的半导体装置。
专利文献1：日本专利公开2005-340308号
专利文献2：日本专利公开2013-58637号
专利文献3：日本专利公开2016-25256号
专利文献4：日本专利公开平9-25255号
专利文献5：日本专利公开平8-227793号
专利文献6：日本专利公开平11-21687号
非专利文献1：金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月(金子健太郎，“刚玉结构氧化镓系混晶薄膜的生长和物性”，京都大学博士论文，平成25年3月)
非专利文献2：竹本達哉、EE Times Japan“パワー半導体酸化ガリウム”熱伝導率、P型……課題を克服して実用化へ、[online]、2014年2月27日、アイティメディア株式会社、[平成28年6月21日検索]、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉(竹本达哉，EE Times Japan“功率半导体氧化镓”，热传导率、P型……的问题的克服和实用化，[online]，2014年2月27日，ITmedia株式会社，[平成28年6月21日检索]，网址＜URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html＞)
非专利文献3：F.P.KOFFYBERG等.,“optical bandgaps and electronaffinities of semiconducting Rh2O3(I)and Rh2O3(III)”,J.Phys.Chem.SolidsVol.53,No.10,pp.1285-1288,1992
非专利文献4：細野秀雄、“酸化物半導体の機能開拓”、物性研究·電子版Vol.3、No.1、031211(2013年11月·2014年2月合併号)(细野秀雄，“氧化物半导体的功能开拓”，物性研究·电子版，Vol.3、No.1、031211(2013年11月·2014年2月合订本))
发明内容
本发明的目的是提供一种作为功率器件等有用且半导体特性优异的半导体装置。
本发明人为了达成上述目的而进行了深入研究，结果在沿着电流的流动方向配置1.0×106Ω·cm以上的高电阻氧化物膜时，令人惊奇的是，发现所制作的半导体装置的电特性会显著提高，进一步反复研究，成功创制出高迁移率的氧化镓半导体的晶体管，并发现所得的晶体管能够解决上述以往的问题。
另外，本发明人在得到上述见解后进一步反复研究，进而完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种半导体装置，至少具有结晶性氧化物半导体层，其特征在于，所述结晶性氧化物半导体层的带隙为4.5eV以上，场效应迁移率为10cm2/V·s以上。
[2]根据前述[1]所述的半导体装置，其中，所述场效应迁移率为30cm2/V·s以上。
[3]根据前述[1]或[2]所述的半导体装置，其中，所述结晶性氧化物半导体层包含p型掺杂剂。
[4]根据前述[1]至[3]中任一项所述的半导体装置，其中，在所述结晶性氧化物半导体层上进一步配置有高电阻氧化物膜，所述高电阻氧化物膜的电阻为1.0×106Ω·cm以上。
[5]根据前述[4]所述的半导体装置，其中，所述高电阻氧化物膜的电阻为1.0×1010Ω·cm以上。
[6]根据前述[4]或[5]所述的半导体装置，其中，所述半导体装置进一步包含沟道形成区域，在所述沟道形成区域下配置有所述高电阻氧化物膜。
[7]根据前述[4]至[6]中任一项所述的半导体装置，其中，所述高电阻氧化物膜为电流阻挡层。
[8]根据前述[1]至[7]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体层具有刚玉结构。
[9]根据前述[1]至[8]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体层包含Ga2O3。
[10]根据前述[1]至[9]中任一项所述的半导体装置，其中，所述半导体装置为纵向型器件。
[11]根据前述[1]至[10]中任一项所述的半导体装置，其中，所述半导体装置为功率器件。
[12]根据前述[1]至[11]任一项所述的半导体装置，其中，所述半导体装置为MOSFET。
[13]根据前述[1]至[12]中任一项所述的半导体装置，其中，所述半导体装置的开关比为1000以上。
[14]根据前述[1]至[13]中任一项所述的半导体装置，其中，所述半导体装置为常闭型。
[15]一种半导体系统，具备半导体装置，所述半导体装置为前述[1]至[14]中任一项所述的半导体装置。
本发明的半导体装置作为功率器件等有用，其半导体特性优异。
附图说明
图1是本发明中优选使用的成膜装置(雾化CVD装置)的概略构成图。
图2是示意性显示实施例1的MOSFET的图，(a)示意性显示MOSFET的上表面，(b)示意性显示(a)的A-A’之间的剖面。
图3是示意性显示本发明的MOSFET的一优选方式以作为一例的图，(a)示意性显示MOSFET的上表面，(b)示意性显示(a)的剖面。
图4是示意性显示本发明的MOSFET的一优选方式以作为一例的图。
图5是示意性显示本发明的MOSFET的一优选方式以作为一例的图，(a)示意性显示MOSFET的上表面，(b)示意性显示(a)的B-B’之间的剖面。
图6是示意性显示本发明的MOSFET的一优选方式以作为一例的图。
图7是显示实施例中的IV测量结果的图。
图8是示意性显示电源系统的一优选例的图。
图9是示意性显示系统装置的一优选例的图。
图10是示意性显示电源装置的电源电路图的一优选例的图。
具体实施方式
本发明的实施方式中的半导体装置，其特征在于，包含结晶性氧化物半导体层，所述结晶性氧化物半导体层的带隙为4.5eV以上，场效应迁移率为10cm2/V·s以上。在本发明的实施方式中，所述结晶性氧化物半导体层的带隙优选为5eV以上。另外，所述结晶性氧化物半导体层优选具有刚玉结构，也优选由氧化物半导体膜构成。所述氧化物半导体膜优选为包含氧化镓(Ga2O3)或其混晶作为主成分的氧化物半导体膜。另外，在本发明的实施方式中，所述场效应迁移率优选为30cm2/V·s以上，更优选为60cm2/V·s以上。这种优选的半导体装置能够通过下述方式容易地获得：在所述结晶性氧化物半导体层上将电阻为1.0×106Ω·cm以上的高电阻氧化物膜沿着电流的流动方向配置并进行成膜来制作所述半导体装置。此外，所述场效应迁移率通常表示最大场效应迁移率。另外，所述半导体装置能够通过下述方式容易地获得：在至少包含栅极、源极和漏极的情况下，将1.0×106Ω·cm以上的高电阻氧化物膜在所述源极和所述漏极之间进行成膜来制作所述半导体装置。另外，所述半导体装置能够通过下述方式容易地获得：在基板上直接或隔着其他层至少分别形成有栅极、源极、漏极及高电阻氧化物膜的半导体装置的情况下，将1.0×106Ω·cm以上的高电阻氧化物膜在所述源极或/和所述漏极与所述基板之间进行成膜来制作所述半导体装置。
所述高电阻氧化物膜只要是具有1.0×106Ω·cm以上的电阻的氧化物膜则没有特别限制，在本发明的实施方式中，所述高电阻氧化物膜的电阻优选为1.0×1010Ω·cm以上，所述高电阻氧化物膜的电阻更优选为1.0×1012Ω·cm以上。需要说明的是，此处高电阻氧化物膜的电阻表示高电阻氧化物膜的电阻率[Ω·cm]。所述电阻可通过在所述高电阻氧化物膜形成测量用的电极并流入电流来测量。所述电阻的上限并没有特别限制，但优选为1.0×1015Ω·cm，更优选为1.0×1014Ω·cm。另外，在本发明的实施方式中，所述高电阻氧化物膜优选为电流阻挡层。通过使用所述高电阻氧化物膜作为电流阻挡层，可发挥更优异的电特性。
所述高电阻氧化物膜的构成材料并没有特别限制，在本发明的实施方式中优选为结晶膜。所述结晶膜可为多晶膜，也可为单晶膜。所述结晶膜的晶体结构也没有特别限制，但本发明的实施方式中优选为具有刚玉结构。另外，所述高电阻氧化物膜的构成材料也优选包含镓，更优选包含Ga2O3。另外，在本发明的实施方式中，所述高电阻氧化物膜优选包含p型掺杂剂。另外，根据本发明，优选所述半导体装置进一步包含沟道形成区域，在所述沟道形成区域下配置有所述高电阻氧化物膜。根据这些优选的范围，可容易实现10cm2/V·s以上(更优选为30cm2/V·s以上)的高场效应迁移率。此外，所述场效应迁移率通常表示最大场效应迁移率，其是指使用与所述半导体装置对应的输出电流数据计算出来的晶体管等半导体装置的场效应迁移率。另外，根据上述优选的范围，可容易实现1000以上(更优选100000以上)的开关比。需要说明的是，“开关比”是指所述半导体装置的导通电流相对于截止电流之比。例如在所述半导体装置至少具备源极与漏极的情况下，所述截止电流是指，在所述半导体装置为关闭时在所述源极之间流动的电流，所述导通电流是指，在所述半导体装置为导通时在所述源极与所述漏极之间流动的电流。另外，根据上述优选的范围，可容易实现1000以上(更优选100000以上)的开关比。
所述高电阻氧化物膜，优选为包含氧化镓(Ga2O3)或其混晶作为主成分的氧化物半导体膜。所述结晶性氧化物半导体层或所述高电阻氧化物膜中的所述氧化物半导体膜可为p型半导体膜，也可为n型半导体膜。作为所述氧化镓，例如，可列举α-Ga2O3、β-Ga2O3、ε-Ga2O3等，其中优选α-Ga2O3。另外，作为所述氧化镓的混晶，可列举所述氧化镓与一种或两种以上的金属氧化物的混晶，作为所述金属氧化物的优选例，例如，可列举氧化铝、氧化铟、氧化铱、氧化铑、氧化铁等。此外，所谓的“主成分”，例如在氧化物半导体膜包含α-Ga2O3作为主成分的情况下，只要以所述氧化物半导体膜的金属元素中镓的原子比为0.5以上的比率含有α-Ga2O3即可。在本发明的实施方式中，所述氧化物半导体膜的金属元素中镓的原子比优选为0.7以上，更优选为0.8以上。另外，例如在氧化物半导体膜包含α-Ga2O3与α-Al2O3的混晶作为主成分的情况下，只要以所述氧化物半导体膜的金属元素中镓与铝的总原子比为0.5以上的比率包含所述混晶即可，但在本发明的实施方式中，进一步地，所述氧化物半导体膜的金属元素中镓的原子比优选为0.5以上，更优选为0.7以上。
另外，所述高电阻氧化物膜的膜厚并没有特别限制，可为1μm以下，也可为1μm以上，在本发明的实施方式中优选为1μm以上，更优选为1μm～40μm，最优选为1μm～25μm。所述半导体膜的表面积并没有特别限制，可为1mm2以上，也可为1mm2以下。此外，所述高电阻氧化物膜可为单层膜，也可为多层膜。
所述高电阻氧化物膜优选为含有掺杂剂的氧化物半导体膜。所述掺杂剂只要不阻碍本发明的目的就没有特别限制，可为公知的掺杂剂。作为所述掺杂剂，例如，可列举Mg、Zn或Ca等p型掺杂剂等。关于掺杂剂的含量，在所述氧化物半导体膜的组成中，优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.0001原子％～20原子％。
此外，关于所述p型掺杂剂，只要是能将所述氧化物半导体膜作为p型半导体膜而赋予导电性，则没有特别限制，也可为公知的p型掺杂剂。作为所述p型掺杂剂，例如，可列举Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及这些之中的两种以上的元素等，在本发明的实施方式中，所述p型掺杂剂优选为Mg、Zn或Ca。
所述高电阻氧化物膜，与以往通过离子注入所形成的高电阻氧化物层不同，通常使用外延晶体生长方法进行成膜而获得，但形成方法等并没有特别限制。所述外延晶体生长方法，只要不阻碍本发明的目的则没有特别限制，可为公知的方法。作为所述外延晶体生长方法，例如，可列举CVD(化学气相沉积法)、MOCVD法(金属有机物气相外延法)、MOVPE法(有机金属气相外延法)、雾化CVD法、雾化外延法、MBE法(分子束外延法)、HVPE法(氢化物气相外延法)、或脉冲生长法等。本发明的实施方式中，所述外延晶体生长方法优选为雾化CVD法或雾化外延法。
在本发明的实施方式中，优选通过如下工序来进行所述成膜：使包含金属的原料溶液雾化(雾化工序)，将所得的雾化液滴用载气运送至所述基体附近(运送工序)，然后使所述雾化液滴进行热反应(成膜工序)。
(原料溶液)
关于原料溶液，只要包含金属作为成膜原料并且可雾化则没有特别限制，可包含无机材料，也可包含有机材料。所述金属可为金属单质，也可为金属化合物，只要不阻碍本发明的目的则没有特别限制，可列举：选自镓(Ga)、铱(Ir)、铟(In)、铑(Rh)、铝(Al)、金(Au)、银(Ag)、铂(Pt)、铜(Cu)、铁(Fe)、锰(Mn)、镍(Ni)、钯(Pd)、钴(Co)、钌(Ru)、铬(Cr)、钼(Mo)、钨(W)、钽(Ta)、锌(Zn)、铅(Pb)、铼(Re)、钛(Ti)、锡(Sn)、镓(Ga)、镁(Mg)、钙(Ca)及锆(Zr)中的一种或两种以上的金属等，在本发明的实施方式中，所述金属优选至少包含元素周期表第4周期～第6周期中的一种或两种以上的金属，更优选至少包含镓、铟、铝、铑或铱，最优选至少包含镓。通过使用这样优选的金属，可形成能够更适合用于半导体装置等的外延膜。
在本发明的实施方式中，作为所述原料溶液，可优选使用将所述金属以络合物或盐的形态溶解或分散于有机溶剂或水中而成的溶液。作为络合物的形态，例如，可列举乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如，可列举有机金属盐(例如金属乙酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、磷酸金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
关于所述原料溶液的溶剂，只要不阻碍本发明的目的则没有特别限制，可为水等无机溶剂，也可为醇等有机溶剂，还可为无机溶剂与有机溶剂的混合溶剂。在本发明的实施方式中，所述溶剂优选包含水。
另外，所述原料溶液中也可混合氢卤酸或氧化剂等添加剂。作为所述氢卤酸，例如，可列举氢溴酸、盐酸、氢碘酸等。作为所述氧化剂，例如，可列举过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰((C6H5CO)2O2)等过氧化物、次氯酸(HClO)、过氯酸、硝酸、臭氧水、过乙酸或硝基苯等有机过氧化物等。所述添加剂的配合比率并没有特别限制，相对于原料溶液，优选为0.001体积％～50体积％，更优选为0.01体积％～30体积％。
在所述原料溶液中也可包含掺杂剂。所述掺杂剂只要不阻碍本发明的目的则没有特别限制。作为所述掺杂剂，例如，可列举上述的n型掺杂剂或p型掺杂剂等。掺杂剂的浓度通常约为1×1016/cm3～1×1022/cm3，另外，也可使掺杂剂的浓度为例如约1×1017/cm3以下的低浓度。另外，进一步地，根据本发明，也可以以约1×1020/cm3以上的高浓度含有掺杂剂。
(雾化工序)
关于所述雾化工序，制备包含金属的原料溶液，并使所述原料溶液雾化而产生雾化液滴。所述金属的配合比率并没有特别限制，但相对于原料溶液整体，优选0.0001mol/L～20mol/L。关于雾化方法，只要可使所述原料溶液雾化则没有特别限制，可为公知的雾化方法，在本发明的实施方式中优选为使用超声波振动的雾化方法。本发明中所使用的雾化液滴(例如雾等)，更优选为在空中飘浮的雾化液滴，其不是以例如像喷雾那样进行吹送，而是在初速度为零的情况下在空中飘浮而能够进行运送的雾化液滴。雾化液滴的液滴尺寸并没有特别限制，可为数毫米左右的液滴，但优选为50μm以下，更优选为1μm～10μm。
(运送工序)
在所述运送工序中，用所述载气将所述雾化液滴运送至所述基体。作为载气的种类，只要不阻碍本发明的目的则没有特别限制，作为优选的例子，例如，可列举氧、臭氧、非活性气体(例如氮气或氩气等)或者还原气体(氢气或合成气体等)等。另外，载气的种类可为一种，也可为两种以上，还可进一步使用使载气浓度变化的稀释气体(例如10倍稀释气体等)等作为第二载气。另外，载气的供给位置不仅可为一处，也可为两处以上。载气的流量并没有特别限制，优选为0.01LPM～20LPM，更优选为0.1LPM～10LPM。
(成膜工序)
在成膜工序中，使所述雾化液滴反应，而在所述基体上成膜。关于所述反应，只要是由所述雾化液滴形成膜的反应则没有特别限制，在本发明的实施方式中，优选热反应。关于所述热反应，只要是能够用热使所述雾化液滴进行反应即可，反应条件等也是只要不阻碍本发明的目的则没有特别限制。在本工序中，所述热反应通常是以原料溶液的溶剂的蒸发温度以上的温度进行，但优选在不过高的温度以下，更优选850℃以下，最优选650℃以下。另外，只要不阻碍本发明的目的，则热反应可在真空下、非氧气氛下、还原气体气氛下及氧气氛下的任一气氛下进行，另外，也可在大气压下、加压下及减压下的任一条件下进行，在本发明的实施方式中，在大气压下进行能够更简单地计算蒸发温度，也能够简化设备等，从这些方面来看是优选的。另外，膜厚可通过调整成膜时间来进行设定。
(基体)
关于所述基体，只要可支撑所述膜则没有特别限制。所述基体的材料也是只要不阻碍本发明的目的则没有特别限制，可为公知的基体，也可为有机化合物，还可为无机化合物。所述基体的形状可为任何形状，对于所有形状都有效，例如，可列举平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等，在本发明的实施方式中优选基板。关于基板的厚度，在本发明的实施方式中并没有特别限制。
所述基板只要为板状且成为所述半导体膜的支撑体则没有特别限制。所述基板可为绝缘体基板，也可为半导体基板，还可为金属基板或导电性基板，但所述基板优选为绝缘体基板，另外，也优选表面具有金属膜的基板。作为所述基板，例如，可列举包含以具有刚玉结构的基板材料作为主成分的基底基板、或者包含以具有β-gallia结构的基板材料作为主成分的基底基板、包含以具有六方晶结构的基板材料作为主成分的基底基板等。此处所谓的“主成分”，是指相对于基板材料的所有成分，以原子比计，优选包含50％以上的具有前述特定的晶体结构的基板材料，更优选包含70％以上，进一步优选包含90％以上，也可为100％。
关于基板材料，只要不阻碍本发明的目的则没有特别限制，也可为公知的材料。作为前述的具有刚玉结构的基板材料，例如，可优选列举α-Al2O3(蓝宝石基板)或α-Ga2O3，作为更优选的例子，可列举a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。作为以具有β-gallia结构的基板材料作为主成分的基底基板，例如，可列举β-Ga2O3基板、或者包含Ga2O3与Al2O3且Al2O3多于0wt％且在60wt％以下的混晶体基板等。另外，以具有六方晶结构的基板材料作为主成分的基底基板，例如，可列举SiC基板、ZnO基板、GaN基板等。
在本发明的实施方式中，在所述成膜工序之后，也可进行退火处理。关于退火的处理温度，只要不阻碍本发明的目的则没有特别限制，通常为300℃～650℃，优选为350℃～550℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，只要不阻碍本发明的目的，则可在任何气氛下进行退火处理，优选为非氧气氛下，更优选为氮气氛下。
另外，在本发明的实施方式中，可直接在所述基体上设置所述半导体膜，也可隔着缓冲层(buffer layer)或应力弛豫层等其他层来设置所述半导体膜。各层的形成方法并没有特别限制，可为公知的方法，在本发明的实施方式中优选雾化CVD法或雾化外延法。
以下，使用附图，对优选在所述雾化CVD法或雾化外延法中使用的成膜装置19进行说明。图1的成膜装置19具备：载气源22a，供给载气；流量调节阀23a，用于调节从载气源22a送出的载气的流量；载气(稀释)源22b，供给载气(稀释)；流量调节阀23b，用于调节从载气(稀释)源22b送出的载气(稀释)的流量；雾产生源24，收纳原料溶液24a；容器25，装有水25a；超声波振子26，安装于容器25的底面；成膜室30；石英制的供给管27，从雾产生源24连接至成膜室30；及加热板(加热器)28，设置于成膜室30内。加热板28上设置有基板20。
然后，如图1所示，将原料溶液24a收纳于雾产生源24内。接着使用基板20，设置于加热板28上，使加热板28运转而使成膜室30内的温度升温。接着，开启流量调节阀23(23a、23b)将载气从载气源22(22a、22b)供给至成膜室30内，用载气充分置换成膜室30的气氛后，分别调节载气的流量与载气(稀释)的流量。接着，使超声波振子26振动，并通过水25a将该振动传播至原料溶液24a，从而使原料溶液24a微粒化以生成雾化液滴24b。用载气将该雾化液滴24b导入成膜室30内而运送至基板20，然后在大气压下，雾化液滴24b在成膜室30内进行热反应，而在基板20上形成膜。
在本发明的实施方式中，可将由所述成膜工序所得到的膜直接用于半导体装置，也可在使用从所述基体等剥离的方法等公知方法之后再用于半导体装置。
所述半导体装置具备半导体层及基板，优选在所述半导体层与所述基板之间配置有所述高电阻氧化物膜。根据这种优选的半导体装置，可得到电特性更优异的横向型半导体装置，能够更适合作为功率器件使用。
另外，关于所述半导体装置，也优选所述高电阻氧化物膜具有开口部，且所述半导体装置为纵向型器件，根据这种优选的半导体装置，可得到能够实现高耐压且大电流化的电特性更优异的横向型半导体装置，而能够更适合作为功率器件使用。
所述半导体装置作为功率器件尤其有用。作为所述半导体装置，可列举例如晶体管等，其中优选MOSFET。另外，所述半导体装置优选为常闭型。
作为所述晶体管，例如，可列举至少包含高电阻氧化物膜、栅极绝缘膜、栅极、源极及漏极的半导体装置等。在本发明的实施方式中，所述高电阻氧化物膜也可作为半导体层使用。另外，所述半导体装置优选包含沟道形成区域，更优选包含反转沟道形成区域。
所述反转沟道形成区域，通常设置于呈现不同类型的导电性的半导体区域之间。例如，所述反转沟道形成区域在设置于p型半导体层内的情况下，通常设置于由n型半导体所构成的半导体区域之间的p型半导体层内，另外，所述反转沟道形成区域在设置于n型半导体层内的情况下，通常设置于由p型半导体所构成的半导体区域之间的n型半导体层内。此外，各半导体区域的形成方法可与所述高电阻氧化物膜的形成方法同样。
另外，在本发明的实施方式中，优选在所述反转沟道形成区域上层叠包含元素周期表第15族中的至少一种元素的氧化膜。作为所述元素，例如，可列举氮(N)、磷(P)等，但在本发明的实施方式中，优选氮(N)或磷(P)，更优选磷(P)。例如，通过在栅极绝缘膜与所述反转沟道形成区域之间将至少包含磷的氧化膜层叠于所述反转沟道形成区域上，可防止氢扩散至氧化物半导体膜，进一步还可降低界面态，因此能够对半导体装置、尤其是能够对宽带隙半导体的半导体装置赋予更优异的半导体特性。此外，在本发明的实施方式中，更优选所述氧化膜至少包含元素周期表第15族中的至少一种所述元素及元素周期表第13族中的一种或两种以上的金属。作为所述金属，例如，可列举铝(Al)、镓(Ga)、铟(In)等，其中，优选Ga和/或Al，更优选Ga。另外，所述氧化膜优选为薄膜，更优选膜厚在100nm以下的薄膜，最优选膜厚在50nm以下的薄膜。通过层叠这样的氧化膜，可更有效地抑制栅泄漏，从而能够使半导体特性更为优异。作为所述氧化膜的形成方法，例如可列举公知方法等，更具体而言，例如，可列举干法或湿法等，但优选通过磷酸等对所述反转沟道区域上进行表面处理。
另外，在本发明的实施方式中，优选在所述反转沟道形成区域上隔着栅极绝缘膜设置栅极，也优选在所述反转沟道形成区域及所述氧化膜上隔着栅极绝缘膜设置栅极，通过这样构成，容易防止氢的扩散等，从而能够实现更良好的半导体特性。
关于所述栅极绝缘膜，只要不阻碍本发明的目的则没有特别限制，可为公知的绝缘膜。作为所述栅极绝缘膜，作为优选的例子，例如，可列举至少包含SiO2、Si3N4、Al2O3、GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、MgO、GdO或磷的氧化膜等氧化膜。所述栅极绝缘膜的形成方法可为公知的方法，作为这种公知的形成方法，例如，可列举干法或湿法等。作为干法，例如，可列举溅射、真空蒸镀、CVD、脉冲激光沉积(PLD)等公知的方法。作为湿法，例如，可列举网版印刷或模涂法等涂布方法。
所述栅极可为公知的栅极，这样的电极材料可为导电性无机材料，也可为导电性有机材料。在本发明的实施方式中，所述电极材料优选为金属。作为所述金属，并没有特别限制，优选地，例如，可列举选自元素周期表第4族至第11族中的至少一种金属等。作为元素周期表第4族的金属，例如，可列举钛(Ti)、锆(Zr)、铪(Hf)等，其中优选Ti。作为元素周期表第5族的金属，例如，可列举钒(V)、铌(Nb)、钽(Ta)等。作为元素周期表第6族的金属，例如，可列举选自铬(Cr)、钼(Mo)及钨(W)等中的一种或两种以上的金属等，在本发明的实施方式中，为了使开关特性等半导体特性更为良好，因此优选Cr。作为元素周期表第7族的金属，例如，可列举锰(Mn)、锝(Tc)、铼(Re)等。作为元素周期表第8族的金属，例如，可列举铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族的金属，例如，可列举钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族的金属，例如，可列举镍(Ni)、钯(Pd)、铂(Pt)等，其中优选Pt。作为元素周期表第11族的金属，例如，可列举铜(Cu)、银(Ag)、金(Au)等。作为所述栅极的形成方法，例如可列举公知的方法等，更具体而言，例如，可列举干法或湿法等。作为干法，例如，可列举溅射、真空蒸镀、CVD等公知的方法。作为湿法，例如，可列举网版印刷或模涂法等。
此外，本发明的实施方式中，不仅具备栅极，通常也具备源极及漏极，但所述源极及漏极都与所述栅极同样地分别可为公知的电极，且形成电极的方法也可分别为公知的方法。
以下使用附图对本发明的优选实施方式进行更具体的说明，但本发明不限于这些。
(MOSFET)
作为本发明的半导体装置的具体一例，例如可列举图2中所示的MOSFET等。图2中的MOSFET为横向型的MOSFET，具备：n+型半导体层(n+型源极层)1b、n+型半导体层(n+型漏极层)1c、作为p型半导体层的高电阻氧化物膜2、栅极绝缘膜4a、栅极5a、源极5b、漏极5c及基板9。此外，图2的(a)是从天顶方向观察MOSFET的顶视图，其示意性地显示MOSFET的上表面。另外，图2的(b)示意性地显示图2的(a)的A-A’之间的MOSFET的剖面。
对于图2中的MOSFET的导通状态而言，若在所述源极5b与所述漏极5c之间施加电压，在所述栅极5a对于所述源极135b施加正的电压，则在n+型半导体层(n+型源极层)1b与n+型半导体层(n+型漏极层)1c之间形成沟道层，而进行开通。关闭状态是通过使所述栅极的电压为0V，从而无法形成沟道层，而成为关断。
作为本发明的半导体装置的一例，图3中显示MOSFET的一方式。此外，图3的(a)是从天顶方向观察MOSFET的顶视图，其示意性地显示MOSFET的上表面。另外，图3的(b)示意性地显示图3的(a)的MOSFET的剖面。图3中的MOSFET为横向型的MOSFET，具备：n+型半导体层1、n-型半导体层3、n+型半导体层(n+型源极层)1b、n+型半导体层(n+型漏极层)1c、高电阻氧化物膜2、栅极绝缘膜4a、栅极5a、源极5b、漏极5c及基板9。对图3中的MOSFET的导通状态而言，若在所述源极5b与所述漏极5c之间施加电压，并在所述栅极5a对所述源极135b施加正的电压，则在n+型半导体层(n+型源极层)1b与n+型半导体层(n+型漏极层)1c之间形成沟道层，而进行开通。此外，通过高电阻氧化物膜3感应电流以抑制漏电流等。另外，关闭状态是通过使所述栅极的电压为0V，从而无法形成沟道层，而成为关断。
作为本发明的半导体装置的一例，图4中显示MOSFET的一方式。图4的MOSFET为横向型的MOSFET，具备：n+型半导体层1、n-型半导体层3、n+型半导体层(n+型源极层)1b、n+型半导体层(n+型漏极层)1c、高电阻氧化物膜2、栅极绝缘膜4a、栅极5a、源极5b、漏极5c及基板9。图4中的MOSFET，相较于图3中的MOSFET，n+型半导体层(n+型漏极层)1c为台面状，并具有台阶结构。在n+型半导体层(n+型漏极层)1c中，栅极侧变低，漏极侧变高。通过这样的构成，可实现更高耐压的半导体装置。
作为本发明的半导体装置的一例，图5显示MOSFET的一方式。此外，图5的(a)是从天顶方向观察MOSFET的顶视图，其示意性地显示MOSFET的上表面。另外，图5的(b)示意性地显示图5的(a)的B-B’之间的MOSFET的剖面。图5中的MOSFET为纵向型的MOSFET，并且成为能够实现更高耐压大电流化的半导体装置。另外，图5中的MOSFET具备n+型半导体层(n+型源极层)1b、n+型半导体层(n+型漏极层)1c、高电阻氧化物膜2、n-型半导体层3、栅极绝缘膜4a、栅极5a、源极5b、漏极5c及基板9。高电阻氧化物膜2在栅极下方具有开口部。关于所述开口部，若使其宽度比栅极更宽，则可更加降低导通电阻，另外，若使其宽度比栅极更窄，则可更加提高耐压。所述开口部可使用公知的方法通过进行蚀刻等来形成。在本发明的实施方式中，例如可在形成所述高电阻氧化物膜之后，通过蚀刻等来制作开口部，也可在形成n-型半导体层后，在成为开口部之处使用掩模，进行高电阻氧化物膜的成膜，然后再将所述掩模去除来形成。具有通过后者的方法所形成的开口部的高电阻氧化物膜的例子显示于图6。与图5中的MOSFET，图6中的MOSFET显示开口部的位置设置于栅极侧的n-型半导体层内的情况的例子。本发明的实施方式中，图5的MOSFET及图6的MOSFET中的任一MOSFET均可优选使用。
关于本发明的半导体装置，除了上述事项以外，还进一步使用公知的方法，适合作为功率模块、逆变器或转换器使用，而且，例如适合用于使用了电源装置的半导体系统等。所述电源装置，通过使用公知的方法连接于布线图案等，从而可由所述半导体装置制作所述电源装置或者将其制作为所述半导体装置。图8显示电源系统的例子。图8显示使用多个所述电源装置171、172与控制电路173所构成的电源系统170。关于所述电源系统170，如图9所示，可将电子电路181与电源系统182(也即图8的电源系统170)组合而用于系统装置180。此外，图10显示电源装置的电源电路图的一例。图10显示由功率电路与控制电路所构成的电源装置的电源电路，通过逆变器192(由MOSFET：A～D所构成)以高频切换DC电压而转换成AC后，用变压器193实施绝缘及变压，以整流MOSFET(A～B’)整流后，通过DCL195(平滑用线圈L1、L2)与电容器进行平滑化，输出直流电压。此时用电压比较器197比较输出电压与基准电压，利用PWM控制电路196控制逆变器192及整流MOSFET194以形成期望的输出电压。
实施例
(实施例1)图2中显示的MOSFET的制作
1.p型半导体层(高电阻氧化物膜)的形成
1-1.成膜装置
使用图1的成膜装置19。
1-2.原料溶液的制作
使0.1M溴化镓水溶液以体积比计含有20％的氢溴酸，再以10体积％的比率加入Mg，以此作为原料溶液。
1-3.成膜准备
将上述1-2.中所得的原料溶液24a收纳于雾产生源24内。接着，将蓝宝石基板作为基板20设置于基座21上，使加热器28运转而将成膜室30内的温度升温至520℃。接着，开启流量调节阀23a、23b，从作为载气源的载气供给源22a、22b将载气供给至成膜室30内，用载气充分置换成膜室30的气氛后，将载气的流量调节为1LPM，并将载气(稀释)的流量调节为1LPM。此外，使用氮作为载气。
1-4.半导体膜形成
接着，以2.4MHz使超声波振子26振动，通过水25a将该振动传播至原料溶液24a，从而使原料溶液24a雾化而生成雾。用载气将该雾导入成膜室30内，在大气压下，以520℃于成膜室30内使雾进行反应，从而在基板20上形成p型半导体层(高电阻氧化物膜)。此外，膜厚为0.6μm，成膜时间为15分钟。
1-5.评价
使用XRD衍射装置鉴定由上述1-4.所得的膜的相，结果所得的膜为α-Ga2O3。
2.n+型半导体区域的形成
使0.1M溴化镓水溶液以体积比计分别含有氢溴酸10％及溴化锡8％，以此作为原料溶液，以及使成膜温度为580℃及使成膜时间为5分钟，除此之外，以与上述1.同样的方式在上述1.所得的p型半导体层上进行n+型半导体膜的成膜。对于所得的膜，使用XRD衍射装置鉴定膜的相，结果所得的结晶性氧化物半导体膜为α-Ga2O3，且带隙为5eV以上。
3.栅极绝缘膜及各电极的形成
对在与栅极部分对应的区域(1b与1c之间)的n+型半导体层用磷酸进行蚀刻，并进一步用磷酸进行处理，以在p型半导体层上形成至少包含磷的氧化膜，然后使用正硅酸乙酯(TEOS)进行了SiO2的成膜以作为栅极绝缘膜。此外，关于高电阻氧化物膜的电阻，在高电阻氧化物膜形成测量用的电极并流入电流来进行测量，结果为1.0×1012Ω·cm以上。另外，对其进行光刻、蚀刻处理、电子束蒸镀处理等，制作出如图2所示那样的MOSFET。此外，电极中均使用了Ti。
(评价)
对于所得的MOSFET实施IV测量。IV测量结果显示于图7。由图7明确得知，也证实了形成有反转沟道区域，并成功创制高迁移率的氧化镓半导体的MOSFET，且作为晶体管而良好地工作。此外，由图7可知，评价Id-Vg特性(Vd＝10V)的结果，场效应迁移率(Vg为20V时)分别为62.52cm2/V·s、116.9cm2/V·s及54.55cm2/V·s，另外，场效应迁移率(Vg为14V时)为102.5cm2/V·s、131.6cm2/V·s及36.85cm2/V·s。另外，由所得的IV特性求出的栅极电压阈值电压为7V以上。另外，开关比为10000000。
产业上的可利用性
本发明的半导体装置可用于半导体(例如化合物半导体电子器件等)、电子部件及电气设备部件、光学及电子照片关联装置、工业部件等所有领域，特别是作为功率器件有用。
符号说明
1 n+型半导体层
1b n+型半导体层(n+型源极层)
1c n+型半导体层(n+型漏极层)
2 高电阻氧化物膜
3 n-型半导体层
4a 栅极绝缘膜
5a 栅极
5b 源极
5c 漏极
9 基板
19 雾化CVD装置
20 基板
21 基座
22a 载气供给源
22b 载气(稀释)供给源
23a 流量调节阀
23b 流量调节阀
24 雾产生源
24a 原料溶液
24b 雾化液滴
25 容器
25a 水
26 超声波振子
27 供给管
28 加热器
29 排气口
170 电源系统
171 电源装置
172 电源装置
173 控制电路
180 系统装置
181 电子电路
182 电源系统
192 逆变器
193 变压器
194 整流MOSFET
195 DCL
196 PWM控制电路
197 电压比较器。

Claims (15)

1.一种半导体装置，至少具有结晶性氧化物半导体层，其特征在于，所述结晶性氧化物半导体层的带隙为4.5eV以上，场效应迁移率为10cm2/V·s以上。
2.根据权利要求1所述的半导体装置，其中，所述场效应迁移率为30cm2/V·s以上。
3.根据权利要求1或2所述的半导体装置，其中，所述结晶性氧化物半导体层包含p型掺杂剂。
4.根据权利要求1至3中任一项所述的半导体装置，其中，在所述结晶性氧化物半导体层上进一步配置有高电阻氧化物膜，所述高电阻氧化物膜的电阻为1.0×106Ω·cm以上。
5.根据权利要求4所述的半导体装置，其中，所述高电阻氧化物膜的电阻为1.0×1010Ω·cm以上。
6.根据权利要求4或5所述的半导体装置，其中，所述半导体装置进一步包含沟道形成区域，在所述沟道形成区域下配置有所述高电阻氧化物膜。
7.根据权利要求4至6中任一项所述的半导体装置，其中，所述高电阻氧化物膜为电流阻挡层。
8.根据权利要求1至7中任一项所述的半导体装置，其中，所述结晶性氧化物半导体层具有刚玉结构。
9.根据权利要求1至8中任一项所述的半导体装置，其中，所述结晶性氧化物半导体层包含Ga2O3。
10.根据权利要求1至9中任一项所述的半导体装置，其中，所述半导体装置为纵向型器件。
11.根据权利要求1至10中任一项所述的半导体装置，其中，所述半导体装置为功率器件。
12.根据权利要求1至11中任一项所述的半导体装置，其中，所述半导体装置为MOSFET。
13.根据权利要求1至12中任一项所述的半导体装置，其中，所述半导体装置的开关比为1000以上。
14.根据权利要求1至13中任一项所述的半导体装置，其中，所述半导体装置为常闭型。
15.一种半导体系统，具备半导体装置，所述半导体装置为权利要求1至14中任一项所述的半导体装置。
CN202080082446.7A 2019-11-29 2020-11-20 半导体装置及半导体系统 Pending CN114747020A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019217103 2019-11-29
JP2019-217103 2019-11-29
PCT/JP2020/043519 WO2021106811A1 (ja) 2019-11-29 2020-11-20 半導体装置および半導体システム

Publications (1)

Publication Number Publication Date
CN114747020A true CN114747020A (zh) 2022-07-12

Family

ID=76130110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080082446.7A Pending CN114747020A (zh) 2019-11-29 2020-11-20 半导体装置及半导体系统

Country Status (5)

Country Link
US (1) US20220285543A1 (zh)
JP (1) JPWO2021106811A1 (zh)
CN (1) CN114747020A (zh)
TW (1) TW202135317A (zh)
WO (1) WO2021106811A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP2017128492A (ja) * 2016-01-15 2017-07-27 株式会社Flosfia 結晶性酸化物膜
JP6618216B2 (ja) * 2018-10-11 2019-12-11 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子

Also Published As

Publication number Publication date
JPWO2021106811A1 (zh) 2021-06-03
US20220285543A1 (en) 2022-09-08
TW202135317A (zh) 2021-09-16
WO2021106811A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
KR20230126698A (ko) 반도체 장치
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7404594B2 (ja) 半導体装置および半導体装置を含む半導体システム
CN111383911A (zh) 结晶性氧化物膜、半导体装置及半导体系统
JP7457366B2 (ja) 半導体装置および半導体装置を含む半導体システム
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
CN112385048A (zh) 半导体装置及包含半导体装置的半导体系统
CN114747020A (zh) 半导体装置及半导体系统
CN114747021A (zh) 半导体装置及具有半导体装置的半导体系统
CN114762129A (zh) 半导体装置及半导体系统
CN111357119B (zh) 半导体装置
CN111357116A (zh) 半导体装置
JP7453614B2 (ja) 半導体装置および半導体システム
JP7453615B2 (ja) 半導体装置および半導体システム
US20220223737A1 (en) Semiconductor device
US20220246733A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination