KR20230126698A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230126698A
KR20230126698A KR1020230110299A KR20230110299A KR20230126698A KR 20230126698 A KR20230126698 A KR 20230126698A KR 1020230110299 A KR1020230110299 A KR 1020230110299A KR 20230110299 A KR20230110299 A KR 20230110299A KR 20230126698 A KR20230126698 A KR 20230126698A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
metal
substrate
semiconductor device
Prior art date
Application number
KR1020230110299A
Other languages
English (en)
Inventor
마사야 오다
리에 토쿠다
히토시 칸바라
토시미 히토라
카츠아키 카와라
Original Assignee
가부시키가이샤 플로스피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 플로스피아 filed Critical 가부시키가이샤 플로스피아
Publication of KR20230126698A publication Critical patent/KR20230126698A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

[과제] 반도체 특성 및 쇼트키 특성이 우수한 반도체 장치를 제공한다.
[해결수단] 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하는 반도체층과, 상기 반도체층에 쇼트키 전극을 적어도 구비하는 반도체 장치에 있어서, 상기 쇼트키 전극을 형성할 때, 상기 쇼트키 전극을 주기율표 제4족 ~ 제9족 금속을 포함하는 것으로 함으로써, 반도체 특성을 손상시키지 않고, 반도체 특성 및 쇼트키 특성이 우수한 반도체 장치를 제조하여, 얻어진 반도체 장치를 파워 디바이스 등에 사용한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 특히 파워 디바이스에 유용한 반도체 장치에 관한 것이다.
산화 갈륨(Ga2O3)은 실온에서 4.8 ~ 5.3eV의 넓은 밴드갭을 가지며, 가시광선 및 자외선을 거의 흡수하지 않는 투명 반도체이다. 따라서 특히 심자외선 영역에서 동작하는 광·전자 디바이스나 투명한 전자장치에 사용하기에 유망한 재료이며, 최근에는 산화 갈륨(Ga2O3)을 기초로 한 광감지기, 발광 다이오드(LED), 및 트랜지스터의 개발이 이루어지고 있다(비특허문헌 1 참조).
또한, 산화 갈륨(Ga2O3)은 α, β, γ, σ, ε의 5개의 결정 구조가 존재하고 일반적으로 가장 안정한 구조는 β-Ga2O3이다. 그러나 β-Ga2O3은 β 갈리아 구조이기 때문에, 일반적으로 전자 재료 등으로 이용하는 결정계와 달리, 반도체 장치로의 이용이 반드시 적합한 것은 아니다. 또한, β-Ga2O3 박막의 성장은 높은 기판 온도와 높은 진공도를 필요로 하기 때문에, 제조 비용도 증가하는 등의 문제도 있다. 또한, 비특허문헌 2에도 기재되어 있는 바와 같이, β-Ga2O3에서는 고농도(예를 들면 1×1019/cm3 이상)의 도펀트(Si)에서조차도, 이온 주입 후, 800℃ ~ 1100℃의 고온에서 어닐링 처리를 실시하지 않으면 도너로서 사용할 수 없었다.
한편, α-Ga2O3은 이미 일반에 판매되고 있는 사파이어 기판과 같은 결정 구조를 갖기 때문에, 광·전자 디바이스로의 이용에 적합하며, 또한 β-Ga2O3보다 넓은 밴드갭을 갖기 때문에, 파워 디바이스에 특히 유용하며, 따라서 α-Ga2O3을 반도체로서 이용한 반도체 장치를 고대하고 있는 상황이다.
특허문헌 1 및 2에는, β-Ga2O3을 반도체로서 사용하고, 이에 적합한 오믹 특성이 얻어진 전극으로서, Ti 층 및 Au 층으로 이루어진 2층, Ti 층, Al 층, 및 Au 층으로 이루어진 3층, 또는 Ti 층, Al 층, Ni 층, 및 Au 층으로 이루어진 4층을 이용한 반도체 장치가 기재되어 있다.
또한, 특허문헌 3에는, β-Ga2O3을 반도체로 사용하고, 이에 적합한 쇼트키 특성이 얻어진 전극으로서, Au, Pt, 또는 Ni 및 Au의 적층체 중 어느 하나를 이용한 반도체 장치가 기재되어 있다.
그러나, 특허문헌 1 ~ 3에 기재된 전극을, α-Ga2O3을 반도체로서 이용한 반도체 장치에 적용했을 경우, 쇼트키 전극이나 오믹 전극으로서 기능하지 않거나, 전극이 막에 밀착하지 않거나, 반도체 특성이 손상되거나 하는 등의 문제가 있었다.
일본 특개2005-260101호 공보 일본 특개2009-81468호 공보 일본 특개2013-12760호 공보
Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+-Si Heterojunction by Metal-Organic Chemical Vapor Deposition", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, "Si-Ion Implantation Doping in β-Ga2O3 and Its Application to Fabrication of Low-Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502
본 발명은, 반도체 특성 및 쇼트키 특성이 우수한 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위해 예의 검토한 결과, 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하는 반도체층과, 상기 반도체층 상에 쇼트키 전극을 적어도 구비하는 반도체 장치로서, 상기 쇼트키 전극이 주기율표 제4족 금속을 포함하는 반도체 장치가, 코랜덤 구조를 갖는 결정성 산화물 반도체의 반도체 특성을 손상시키지 않고, 반도체 특성이 우수하며, 또한 쇼트키 특성도 우수하다는 지견을 얻고, 이러한 반도체 장치가, 상술한 종래의 문제점을 일거에 해결할 수 있는 것을 알아냈다.
또한, 본 발명자들은 상기의 지견을 얻은 후, 더욱 검토를 거듭하여 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 이하의 발명에 관한 것이다.
[1] 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하는 반도체층과, 상기 반도체층 상에 쇼트키 전극을 적어도 구비하는 반도체 장치로서, 상기 쇼트키 전극이 주기율표 제4족 ~ 제9족으로부터 선택되는 적어도 1종의 금속을 포함하는 것을 특징으로 하는 반도체 장치.
[2] 상기 쇼트키 전극이 주기율표 제4족 ~ 제6족으로부터 선택되는 적어도 1종의 금속을 포함하는 것을 특징으로 하는 상기 [1] 기재의 반도체 장치.
[3] 제1반도체층과, 제2반도체층과, 제1반도체층상에 설치되어 있는 쇼트키 전극을 적어도 구비하고, 제1반도체층 및 제2반도체층이 각각 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하고, 제1반도체층의 캐리어 밀도가 제2의 반도체층의 캐리어 밀도보다 작은 반도체 장치로서, 상기 쇼트키 전극은 주기율표 제4족 ~ 제9족으로부터 선택되는 적어도 1종의 금속을 포함하는 것을 특징으로 하는 상기 [1] 기재의 반도체 장치.
[4] 상기 금속이 주기율표 제4주기의 전이 금속인 상기 [1] 기재의 반도체 장치.
[5] 상기 결정성 산화물 반도체가 갈륨 또는 인듐을 포함하는 상기 [1] 기재의 반도체 장치.
[6] 상기 결정성 산화물 반도체가 α-Ga2O3 또는 그 혼정인 상기 [1] 기재의 반도체 장치.
[7] 또한, 오믹 전극을 구비하고, 상기 오믹 전극은 주기율표 제4족 또는 제11족의 금속을 포함하는 상기 [1] 기재의 반도체 장치.
[8] 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하는 반도체층과, 상기 반도체층 상에 쇼트키 전극을 적어도 구비하는 반도체 장치로서, 상기 반도체층의 두께가 40μm 이하인 것을 특징으로 하는 반도체 장치.
[9] 1MHz에서 측정했을 때의 커패시턴스가 0V 바이어스에서 1000pF 이하인 것을 특징으로 하는 상기 [8] 기재의 반도체 장치.
[10] 상기 반도체층의 표면적이 1mm2 이하인 상기 [8] 기재의 반도체 장치.
[11] 쇼트키 전극의 면적이 1mm2 이하인 상기 [8] 기재의 반도체 장치.
[12] 1A 이상의 전류가 흐르는 상기 [8] 기재의 반도체 장치.
[13] 파워 디바이스인 상기 [1] 기재의 반도체 장치.
[14] 파워 모듈, 인버터 또는 컨버터인 상기 [1] 기재의 반도체 장치.
[15] 반도체 장치를 구비하는 반도체 시스템으로서, 상기 반도체 장치가 상기 [1] 기재의 반도체 장치인 반도체 시스템.
본 발명의 반도체 장치는 반도체 특성 및 쇼트키 특성이 뛰어나다.
도 1은 본 발명의 쇼트키 배리어 다이오드(SBD)의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 2는 본 발명의 쇼트키 배리어 다이오드(SBD)의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 3은 본 발명에 사용되는 제1금속층의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 4는 본 발명에 사용되는 제2금속층의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 5는 실시예로 사용한 미스트 CVD 장치의 개략 구성도이다.
도 6은 실시예로 사용한 미스트 CVD 장치의 개략 구성도이다.
도 7은 실시예 1의 IV 측정 결과를 나타내는 도면이다.
도 8은 실시예 2의 IV 측정 결과를 나타내는 도면이다.
도 9는 실시예 3의 IV 측정 결과를 나타내는 도면이다.
도 10은 비교예의 IV 측정 결과를 나타내는 도면이다.
도 11은 실시예 4의 스위칭 특성의 측정 결과를 나타내는 도면이다. 세로축이 전류(A)이며, 가로축은 시간(초)이다.
도 12는 전원 시스템의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 13은 시스템 장치의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 14는 전원 장치의 전원 회로도의 바람직한 일례를 모식적으로 나타낸 도면이다.
도 15는 실시예 6의 SIPM 측정 결과를 나타내는 도면이다.
도 16은 실시예 6의 SIPM 측정 결과를 나타내는 도면이다.
도 17은 실시예 7의 SIPM 측정 결과를 나타내는 도면이다.
도 18은 실시예 7의 SIPM 측정 결과를 나타내는 도면이다.
본 발명의 반도체 장치는, 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하는 반도체층과, 상기 반도체층상에 쇼트키 전극을 적어도 구비하는 반도체 장치로서, 상기 쇼트키 전극이 주기율표 제4족 ~ 제9족으로부터 선택되는 적어도 1종의 금속을 포함하는 것을 특징으로 한다. 또한, 상기 금속은 주기율표 제4족 ~ 제6족으로부터 선택되는 적어도 1종의 금속인 것이 바람직하다. 이렇게 하여 상기 쇼트키 전극의 금속 재료와, 상기 반도체층의 반도체 재료를 조합하는 것에 의해 반도체 특성이 우수한 반도체 장치를 얻을 수 있다. 종래 β-Ga2O3을 반도체로서 이용하는 경우에는 Au, Pt, Ni 등의 주기율표 제10족 이상의 금속을 쇼트키 전극에 이용하는 것이 적합한 것으로 알려져 있었지만, 제10족 이상의 금속을 이용하지 않아도, 코랜덤 구조의 예를 들면 α-Ga2O3 등의 결정성 산화물 반도체를 이용하는 경우에는, 상기 쇼트키 전극에 주기율표 제4족 ~ 제9족으로부터 선택되는 적어도 1종의 금속을 이용함으로써 반도체 특성이 우수한 반도체 장치를 얻을 수 있다.
또한, 본 발명의 반도체 장치는, 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함하는 반도체층과, 상기 반도체층상에 쇼트키 전극을 적어도 구비하는 반도체 소자로서, 상기 쇼트키 전극이 주기율표 제4족의 금속을 포함하는 것을 특징으로 한다. 이렇게 하여 상기 쇼트키 전극에 주기율표 제4족의 금속을 포함시킴으로써 밀착성을 양호하게 할 수 있다.
상기 반도체층은 코랜덤 구조를 갖는 결정성 산화물 반도체를 주성분으로 포함한다면 특히 한정되지 않는다. 상기 반도체층(이하 「결정성 산화물 반도체막」이라고도 함)은 InAlGaO계 반도체를 주성분으로 하는 것이 바람직하고, 갈륨 또는 인듐을 적어도 포함하는 것이 보다 바람직하고, 갈륨을 적어도 포함하는 것이 가장 바람직하다. 갈륨을 적어도 포함하는 결정성 산화물 반도체로는 α-Ga2O3 또는 그 혼정 등을 적합하게 들 수 있다. 또한, 「주성분」이란, 예를 들면 결정성 산화물 반도체가 α-Ga2O3인 경우, 막 중의 금속 원소 중의 갈륨의 원자비가 0.5 이상의 비율로 α-Ga2O3이 포함되어 있으면 그것으로 충분하다. 본 발명은 상기 막 중의 금속 원소 중의 갈륨의 원자비가 0.7 이상인 것이 바람직하고, 0.8 이상인 것이 보다 바람직하다. 또한 결정성 산화물 반도체막의 두께는 특별히 한정되지 않고, 1μm 이하여도 좋고, 1μm 이상이어도 좋지만, 본 발명에서는 40μm 이하인 것이 바람직하고, 25μm 이하인 것이 보다 바람직하고, 12μm 이하인 것이 더욱 더 바람직하고, 8μm 이하인 것이 가장 바람직하다. 결정성 산화물 반도체막의 표면적은 특별히 한정되지 않지만, 1mm2 이하가 바람직하며, 1mm 이하의 정방형인 것이 바람직하다. 또한, 본 발명의 반도체 장치는 하기의 열저항 산출 평가의 결과에서도 명확한 바와 같이, 소형화해도 반도체 장치로서 뛰어난 성능을 발휘한다. 예를 들어, 결정성 산화물 반도체막의 두께가 12μm 이하이고, 표면적이 1mm2 이하(1mm 이하의 정방형임)에서도 1A 이상(바람직하게는 10A 이상)의 전류가 흐르는 반도체 장치가 얻어진다. 또한, 상기 결정성 산화물 반도체막은 통상 단결정이지만, 다결정이어도 좋다. 또한, 상기 결정성 산화물 반도체막은 단층막 이어도 좋고, 다층막이어도 좋다. 상기 결정성 산화물 반도체막이 다층막인 경우에는 상기 다층막이 막두께 40μm 이하인 것이 바람직하고, 또한 적어도 제1반도체층과 제2반도체층을 포함하는 다층막이고, 제1반도체층상에 쇼트키 전극이 설치되는 경우에는 제1반도체층의 캐리어 밀도가 제2반도체층의 캐리어 밀도보다 작은 다층막인 것도 바람직하다. 또한, 이 경우에 제2반도체층에는 통상 도펀트가 포함되어 있으며, 상기 결정성 산화물 반도체막의 캐리어 밀도는 도핑량을 조절하여 적절하게 설정할 수 있다.
상기 결정성 산화물 반도체막은 도펀트를 포함하고 있는 것이 바람직하다. 상기 도펀트는 특별히 한정되지 않고, 공지된 것이어도 좋다. 상기 도펀트로는, 예를 들어, 주석, 게르마늄, 규소, 티타늄, 지르코늄, 바나듐, 또는 니오븀 등의 n형 도펀트 또는 p형 도펀트 등을 들 수 있다. 본 발명은 상기 도펀트가 Sn인 것이 바람직하다. Sn의 함량은 상기 결정성 산화물 반도체막의 조성 중에 0.00001 원자% 이상인 것이 바람직하고, 0.00001 원자% ~ 20 원자%인 것이 보다 바람직하고, 0.00001 원자% ~ 10 원자%인 것이 가장 바람직하다.
상기 결정성 산화물 반도체막은 예를 들면, 원료 용액을 박무화 또는 액적화하고(박무화·액적화 공정), 얻어진 미스트 또는 액적을 캐리어 가스로 기체(base) 상까지 반송(반송 공정)하고, 이어서 성막실 내에서 상기 미스트 또는 액적을 열반응시켜, 기체 상에 결정성 산화물 반도체를 주성분으로 포함하는 결정성 산화물 반도체막을 적층(성막 공정)하여 하는 것에 의해 적합하게 얻을 수 있다.
(박무화·액적화 공정)
박무화·액적화 공정은 상기 원료 용액을 박무화 또는 액적화한다. 상기 원료 용액의 박무화 수단 또는 액적화 수단은 상기 원료 용액을 박무화 또는 액적화할 수만 있다면 특별히 한정되지 않고, 공지의 수단이어도 좋지만, 본 발명에서는 초음파를 사용하는 박무화 수단 또는 액적화 수단이 바람직하다. 초음파를 이용하여 얻은 미스트 또는 액적은 초속(初速)이 제로로, 공중에 부유하기 때문에 바람직하며, 예를 들면, 스프레이처럼 분사하는 것이 아니라, 공간에 부유하여 가스로서 반송이 가능한 미스트이기 때문에 충돌 에너지에 의한 손상이 없어 매우 바람직하다. 액적 크기는 특별히 한정되지 않고 수 mm 정도의 액적이라도 좋지만, 바람직하게는 50μm 이하이며, 보다 바람직하게는 100nm ~ 10μm이다.
(원료 용액)
상기 원료 용액은 박무화 또는 액적화가 가능한 재료를 포함하고 있고, 중수소를 함유하고 있으면 특별히 한정되지 않고, 무기 재료여도 유기 물질이어도 좋지만, 본 발명에서는 금속 또는 금속 화합물인 것이 바람직하고, 갈륨, 철, 인듐, 알루미늄, 바나듐, 티타늄, 크롬, 로듐, 니켈, 코발트, 아연, 마그네슘, 칼슘, 실리콘, 이트륨, 스트론튬, 및 바륨으로부터 선택되는 1종 또는 2종 이상의 금속을 포함하는 것이 보다 바람직하다.
본 발명에서는, 상기 원료 용액으로서, 상기 금속을 착체 또는 염의 형태로 유기 용매 또는 물에 용해 또는 분산시킨 것을 바람직하게 사용할 수 있다. 착체의 형태로서는, 예를 들어, 아세틸아세토네이트 착체, 카르보닐 착체, 암민 착체, 하이드리도 착체(hydrido complexes) 등을 들 수 있다. 염의 형태로서는, 예를 들어 유기 금속염(예를 들면 금속아세트산염, 금속옥살산염, 금속구연산염 등), 황화금속염, 질화금속염, 인산화금속염, 할로겐화금속염(예를 들면 염화금속염, 브롬화금속염, 요오드화금속염 등)등을 들 수 있다.
또한, 상기 원료 용액에는 할로겐화 수소산이나 산화제 등의 첨가제를 혼합하는 것이 바람직하다. 상기 할로겐화 수소산으로는 예를 들면, 브롬화 수소산, 염산, 요오드화 수소산 등을 들 수 있지만, 그 중에서도 더 양호한 막을 얻을 수 있다는 이유에서, 브롬화 수소산 또는 요오드화 수소산이 바람직하다. 상기 산화제로는 예를 들면, 과산화수소(H2O2), 과산화나트륨(Na2O2), 과산화바륨(BaO2), 과산화벤조일(C6H5CO)2O2 등의 과산화물, 하이포아염소산(HClO), 과염소산, 질산, 오존수, 과산화 아세트산이나 니트로벤젠 등의 유기 과산화물 등을 들 수 있다.
상기 원료 용액에는, 도펀트가 포함되어 있어도 좋다. 원료 용액에 도펀트를 포함시킴으로써 도핑을 양호하게 할 수 있다. 상기 도펀트는 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않는다. 상기 도펀트로는, 예를 들어, 주석, 게르마늄, 규소, 티타늄, 지르코늄, 바나듐, 또는 니오븀 등의 n형 도펀트 또는 p형 도펀트 등을 들 수 있다. 도펀트의 농도는 통상 약 1×1016/cm3 ~ 1×1022/cm3이어도 좋고, 또한 도펀트의 농도를 예를 들어 약 1×1017/cm3 이하의 저농도로 해도 좋다. 또한, 본 발명에 의하면, 도펀트를 약 1×1020/cm3 이상의 고농도로 함유시켜도 좋다.
원료 용액의 용매는 특별히 한정되지 않고, 물 등의 무기 용매여도 좋고, 알코올 등의 유기 용매여도 좋고, 무기 용매 및 유기 용매의 혼합 용매여도 좋다. 본 발명에서는, 상기 용매가 물을 포함하는 것이 바람직하고, 물 또는 물과 알코올의 혼합 용매인 것이 보다 바람직하다.
(반송 공정)
반송 공정에서는 캐리어 가스로 상기 미스트 또는 상기 액적을 성막실 내에 반송한다. 상기 캐리어 가스로서는 본 발명의 목적을 저해하지 않는 한 특별히 제한되지 않고, 예를 들면, 산소, 오존, 질소나 아르곤 등의 불활성 가스, 또는 수소 가스나 포밍 가스 등의 환원 가스 등을 바람직한 예로 들 수 있다. 또한 캐리어 가스의 종류는 1종류여도 좋지만, 2종류 이상이어도 좋고, 유량을 낮춘 희석 가스(예를 들어 10배 희석 가스 등) 등을 제2캐리어 가스로 더욱 사용해도 좋다. 또한 캐리어 가스의 공급 개소도 1개소뿐 아니라 2개소 이상 있어도 좋다. 캐리어 가스의 유량은 특별히 한정되지 않지만, 0.01 ~ 20L/분인 것이 바람직하고, 1 ~ 10L/분인 것이 보다 바람직하다. 희석 가스의 경우에는 희석 가스의 유량은 0.001 ~ 2L/분인 것이 바람직하고, 0.1 ~ 1L/분인 것이 보다 바람직하다.
(성막 공정)
성막 공정에서는 성막실 내에서 상기 미스트 또는 액적을 열반응시키는 것에 의해, 기체 상에 결정성 산화물 반도체막을 성막한다. 열반응은, 열로써 상기 미스트 또는 액적이 반응하면 충분하고, 반응 조건 등도 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않는다. 본 공정에서는 상기 열반응을 통상 용매의 증발 온도 이상의 온도에서 행하지만, 너무 높지 않은 온도(예를 들어 1,000℃) 이하가 바람직하고, 650℃ 이하가 보다 바람직하고, 300℃ ~ 650℃가 가장 바람직하다. 또한 열반응은 본 발명의 목적을 저해하지 않는 한, 진공하, 비산소 분위기하, 환원 가스 분위기하, 및 산소 분위기하 중의 어느 하나의 분위기하에서 행해져도 좋으나, 비산소 분위기하에서 또는 산소 분위기하에서 행해지는 것이 바람직하다. 또한 대기압하, 가압하, 및 감압하 중 어느 하나의 조건하에서 수행될 수 있으나, 본 발명은 대기압하에서 행하는 것이 바람직하다. 또한, 두께는 성막 시간을 조정함으로써 설정할 수 있다.
(기체)
상기 기체(base)는 상기 결정성 산화물 반도체막을 지지할 수 있는 것이면 특별히 한정되지 않는다. 상기 기체의 재료도 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않고, 공지의 기체여도 좋고, 유기 화합물이어도 좋고, 무기 화합물이어도 좋다. 상기 기체의 형상으로서는 어떤 형상의 것이라도 좋고, 모든 형상에 대하여 유효하고, 예를 들면, 평판이나 원판 등의 판상, 섬유 형상, 원주 형상, 각기둥 형상, 통 형상, 나선 형상, 구 형상(球狀), 링 형상 등을 들 수 있지만, 본 발명은 기판이 바람직하다. 기판의 두께는 본 발명에서 특별히 한정되지 않는다.
상기 기판은 판상으로, 상기 결정성 산화물 반도체막의 지지체가 되는 것이면 특별히 한정되지 않는다. 절연체 기판이어도 좋고, 반도체 기판이어도 좋고, 금속 기판이나 전도성 기판이어도 좋지만, 상기 기판이 절연체 기판인 것이 바람직하고, 또한 표면에 금속막을 갖는 기판인 것도 바람직하다. 또한, 상기 금속막은 다층막이 바람직하다. 상기 기판으로는 예를 들면, 코랜덤 구조를 갖는 기판 재료를 주성분으로 포함하는 하지 기판 또는 β- 갈리아 구조를 갖는 기판 재료를 주성분으로 포함하는 하지 기판, 육방정 구조를 갖는 기판 재료를 주성분으로 포함하는 하지 기판 등을 들 수 있다. 여기서 「주성분」이란, 상기 특정의 결정 구조를 갖는 기판 재료가 원자비로 기판 재료의 모든 성분에 대해, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상 포함되는 것을 의미하고, 100%이어도 된다.
기판 재료는 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않고, 공지된 것이라도 좋다. 상기의 코랜덤 구조를 갖는 기판 재료로는 예를 들면, α-Al2O3(사파이어 기판) 또는 α-Ga2O3을 적합한 예로 들 수 있고, a면 사파이어 기판, m면 사파이어 기판, r면 사파이어 기판, c면 사파이어 기판이나, α형 산화 갈륨 기판(a면, m면, 또는 r면) 등을 더 바람직한 예로 들 수 있다. β-갈리아 구조를 갖는 기판 재료를 주성분으로 하는 하지 기판으로서는, 예를 들어 β-Ga2O3 기판 또는 Ga2O3과 Al2O3을 포함하고 Al2O3이 0wt% 보다 많고 60wt% 이하인 혼정체 기판 등을 들 수 있다. 또한, 육방정 구조를 갖는 기판 재료를 주성분으로 하는 하지 기판으로는 예를 들면, SiC 기판, ZnO 기판, GaN 기판 등을 들 수 있다. 기판 재료로 사용되는 금속으로는 특별히 한정되지 않지만, 제1금속층 또는 제2금속층에 이용되는 금속이 바람직하다.
본 발명에서는, 상기 기체가 표면의 일부 또는 전부에 금속 또는 코랜덤 구조를 갖는 것이 바람직하다. 또한 기체가 코랜덤 구조를 갖는 경우에는 코랜덤 구조를 갖는 기판 재료를 주성분으로 하는 하지 기판인 것이 보다 바람직하고, 사파이어 기판 또는 α형 산화 갈륨 기판인 것이 가장 바람직하다. 또한, 상기 기체는 알루미늄을 포함해도 좋고, 이 경우 코랜덤 구조를 갖는 알루미늄 함유 기판 재료를 주성분으로 하는 하지 기판인 것이 바람직하고, 사파이어 기판(바람직하게는 c면 사파이어 기판, a면 사파이어 기판, m면 사파이어 기판, r면 사파이어 기판)인 것이 보다 바람직하다. 또한, 상기 기체는 산화물을 포함하는 것도 바람직하고, 상기 산화물로는, 예를 들면 YSZ 기판, MgAl2O4 기판, ZnO 기판, MgO 기판, SrTiO3 기판, Al2O3 기판, 석영 기판, 유리 기판, β형 산화 갈륨 기판, 티탄산 바륨 기판, 티탄산 스트론튬 기판, 산화 코발트 기판, 산화 구리 기판, 산화 크롬 기판, 산화 철 기판, Gd3Ga5O12 기판, 탄탈산 칼륨 기판, 알루민산 란탄 기판, 란탄 스트론튬 알루미네이트 기판, 란탄 스트론튬 갈레이트 기판, 니오브산 리튬 기판, 탄탈산 리튬 기판, 알루미늄 탄탈산 란탄 스트론튬, 산화 망간 기판, 네오디뮴 갈레이트 기판, 산화 니켈 기판, 스칸듐 마그네슘 알루미네이트 기판, 산화 스트론튬, 티탄산 스트론튬 기판, 산화 주석 기판, 산화 텔루륨 기판, 산화 티타늄 기판, YAG 기판, 이트륨·알루미네이트 기판, 리튬·알루미네이트 기판, 리튬·갈레이트 기판, LAST 기판, 네오디뮴 갈레이트 기판, 이트륨·오르소바나데이트 기판 등을 들 수 있다.
본 발명은 상기 성막 공정 후, 어닐링 처리를 실시해도 된다. 어닐링 처리 온도는 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않고, 일반적으로 300℃ ~ 650℃이고, 바람직하게는 350℃ ~ 550℃이다. 또한 어닐링 처리 시간은 통상 1분간 ~ 48시간이며, 바람직하게는 10분간 ~ 24시간이며, 보다 바람직하게는 30분간 ~ 12시간이다. 또한, 어닐링은 본 발명의 목적을 저해하지 않는 한 어떤 분위기하에서 행해져도 좋지만, 바람직하게는 비산소 분위기하이며, 보다 바람직하게는 질소 분위기하이다.
또한, 본 발명에서는 상기 기체 상에 직접 결정성 산화물 반도체막을 설치해도 좋고, 버퍼층(완충층)이나 응력 완화층 등의 다른 층을 개재하여 결정성 산화물 반도체막을 설치해도 된다. 각 층의 형성 방법은 특별히 한정되지 않고, 공지의 수단일 수 있다, 본 발명에서는 미스트 CVD 법이 바람직하다.
본 발명은 상기 결정성 산화물 반도체막을 상기 기체 등으로부터 박리하는 등의 공지의 수단을 이용한 후, 반도체층으로서 반도체 장치에 사용해도 좋고, 그대로 반도체층으로서 반도체 장치에 사용해도 좋다.
상기 반도체 장치는 상기 반도체층과, 상기 반도체층상에 쇼트키 전극을 적어도 구비한다. 상기 쇼트키 전극은 주기율표 제4족 ~ 제9족으로부터 선택되는 적어도 1종의 금속을 포함하고 있으면 특별히 한정되지 않는다. 주기율표 제4족 금속으로는 예를 들어, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf) 등을 들 수 있지만, 그 중에서도 Ti가 바람직하다. 주기율표 제5족 금속으로는 예를 들면, 바나듐(V), 니오븀(Nb), 탄탈럼(Ta) 등을 들 수 있다. 주기율표 제6족 금속으로는 예를 들어, 크롬(Cr), 몰리브덴(Mo), 및 텅스텐(W) 등으로부터 선택되는 1종 또는 2종 이상의 금속 등을 들 수 있지만, 본 발명에서는 스위칭 특성 등의 반도체 특성이 보다 양호한 것으로 되므로 Cr이 바람직하다. 주기율표 제7족의 금속으로는, 예를 들면, 망간(Mn), 테크네튬(Tc), 레늄(Re) 등을 들 수 있다. 주기율표 제8족 금속으로는 예를 들면, 철(Fe), 루테늄(Ru), 오스뮴(Os) 등을 들 수 있다. 주기율표 제9족 금속으로는 예를 들어, 코발트(Co), 로듐(Rh), 이리듐(Ir) 등을 들 수 있다. 또한, 본 발명에서는 상기 쇼트키 전극이, 본 발명의 목적을 저해하지 않는 한, 주기율표 제10족 또는 제11족 금속을 더 포함해도 좋다. 주기율표 제10족 금속으로는 예를 들어, 니켈(Ni), 팔라듐(Pd), 백금(Pt) 등을 들 수 있지만, 그 중에서도 Pt가 바람직하다. 주기율표 제11족 금속으로는 예를 들면, 구리(Cu), 은(Ag), 금(Au) 등을 들 수 있지만, 그 중에서도 Au가 바람직하다.
본 발명에서는 스위칭 특성 등의 반도체 특성을 더욱 양호한 것으로 하기 위해 상기 쇼트키 전극이 주기율표 제4족 ~ 제6족으로부터 선택되는 적어도 1종의 금속 또는 주기율표 제4족 ~ 제9족으로부터 선택되는 적어도 1종의 금속으로, 주기율표 제4주기 전이 금속을 포함하는 것이 바람직하고, 주기율표 제4족 또는 제6족 금속 또는 주기율표 제4족 ~ 제6족으로부터 선택되는 적어도 1종의 금속으로, 주기율표 제4주기 전이 금속을 포함하는 것이 보다 바람직하다.
또한 쇼트키 전극은 단층의 금속층이어도 좋고, 2이상의 금속막을 포함하고 있어도 좋다. 상기 금속층이나 금속막의 적층 수단으로는 특별히 한정되지 않고, 예를 들면, 진공 증착법, 스퍼터링법 등의 공지의 수단 등을 들 수 있다. 또한 쇼트키 전극을 구성하는 금속은 합금이어도 좋다. 본 발명에서는, 제1금속층이 Ti를 포함하는 것이 바람직하고, 또한 Au 및/또는 Pt를 포함하는 것이 가장 바람직하다. 이러한 바람직한 금속을 이용함으로써 코랜덤 구조를 갖는 반도체의 반도체 특성(예를 들어, 내구성, 절연 파괴 전압, 내압, 온 저항(ON 抵抗), 안정성 등)을 더 양호한 것으로 할 수 있고, 쇼트키 특성도 양호하게 발휘할 수 있다.
또한, 본 발명에서는 쇼트키 전극의 면적이 1mm2 이하인 것이 바람직하고, 0.8mm2 이하인 것이 보다 바람직하다.
또한, 본 발명의 반도체 장치는 통상 오믹 전극을 구비한다. 오믹 전극은 주기율표 제4족 또는 제11족 금속을 포함하는 것이 바람직하다. 오믹 전극에 사용되기 적합한 주기율표 제4족 또는 제11족 금속은 상기 쇼트키 전극에 포함되는 금속과 동일한 것이어도 좋다. 또한 오믹 전극은 단층의 금속층이어도 좋고, 2이상의 금속층을 포함하고 있어도 좋다. 금속층의 적층 수단으로는 특별히 한정되지 않고, 예를 들면, 진공 증착법, 스퍼터링법 등의 공지의 수단 등을 들 수 있다. 또한 오믹 전극을 구성하는 금속은 합금이어도 좋다. 본 발명에서는 오믹 전극이 Ti 또는/및 Au를 포함하는 것이 바람직하고, Ti 및 Au를 포함하는 것이 보다 바람직하다.
상기 반도체 장치는 특히 파워 디바이스에 유용하다. 상기 반도체 장치로서, 예를 들어 반도체 레이저, 다이오드, 또는 트랜지스터(예를 들어, MESFET 등) 등을 들 수 있지만, 그 중에서도 다이오드가 바람직하고, 쇼트키 배리어 다이오드가 보다 바람직하다.
(SBD)
도 1은 본 발명에 따른 쇼트키 배리어 다이오드(SBD)의 바람직한 일례를 나타내고 있다. 그림 1의 SBD는 n-형 반도체층(101a), n+형 반도체층(101b), 쇼트키 전극(105a) 및 오믹 전극(105b)을 구비하고 있다.
쇼트키 전극 및 오믹 전극의 형성은 예를 들면, 진공 증착법 또는 스퍼터링법 등의 공지의 수단으로 행할 수 있다. 보다 구체적으로 예를 들면, 쇼트키 전극을 형성하는 경우, 제1금속층을 적층시켜서, 제1금속층에 대하여 포토리소그래피 기술을 이용한 패터닝을 실시함으로써 행할 수 있다.
이하, 쇼트키 전극(105a)으로서 제1금속층을 이용하고, 오믹 전극(105b)으로서 제2금속층을 이용하는 경우의 각각의 형태에 대해 설명한다.
도 3은 본 발명에 사용되는 바람직한 제1금속층의 일례를 나타내고 있다. 제1금속층(50a)은 Au 층(51), Ti 층(52), 및 Pt 층(53)으로 이루어진다. 각층의 금속막의 두께는 특별히 한정되지 않지만, Au 층은 0.1nm ~ 10μm가 바람직하고, 5nm ~ 200nm가 보다 바람직하고, 10nm ~ 100nm가 가장 바람직하다. 주기율표 제4족 금속(예를 들면 Ti 등)층은 1nm ~ 500μm가 바람직하고, 1nm ~ 100μm가 보다 바람직하고, 5nm ~ 20nm 또는 1μm ~ 100μm가 가장 바람직하다. 주기율표 제10족 금속(예를 들면 Pt 등)층은 예를 들어, 1nm ~ 10μm가 바람직하다. 또한 주기율표 제11족의 금속으로 Ag를 이용하는 경우에는 Ag 막의 두께가 5μm ~ 100μm가 바람직하며, 10μm ~ 80μm가 보다 바람직하고, 20μm ~ 60μm가 가장 바람직하다. 또한 주기율표 제11족의 금속으로서 Cu를 이용하는 경우는 Cu 막의 두께가 1nm ~ 500μm가 바람직하고, 1nm ~ 100μm가 보다 바람직하고, 0.5μm ~ 5μm가 가장 바람직하다.
도 4는 본 발명에 사용되는 바람직한 제2금속층의 일례를 나타내고 있다. 제 2 금속층(50b)는 Ti 층(54) 및 Au 층(55)으로 이루어진다. 각층의 금속막의 두께는 특별히 한정되지 않지만, Ti 층(54)의 경우는 1nm ~ 500μm가 바람직하고, 1nm ~ 100μm가 보다 바람직하고, 5nm ~ 20nm 또는 1μm ~ 100μm가 가장 바람직하다. Au 층(55)의 경우는 0.1nm ~ 10μm가 바람직하고, 5nm ~ 200nm가 보다 바람직하고, 10nm ~ 100nm가 가장 바람직하다.
도 1의 SBD에 역 바이어스가 인가된 경우에는 공핍층(도시하지 않음)이 n형 반도체층(101a) 중 넓어지기 위해, 고전압의 SBD가 된다. 또한 순방향 바이어스가 인가된 경우에는 오믹 전극(105b)으로부터 쇼트키 전극(105a)에 전자가 흐른다. 이러한 SBD는 고전압·대전류용으로 뛰어나며, 쇼트키 특성도 양호하고, 스위칭 속도도 빠르고, 내압성·신뢰성도 우수하다.
도 2는 본 발명에 따른 쇼트키 배리어 다이오드(SBD)의 바람직한 다른 일례를 나타내고 있다. 도 2의 SBD는 도 1의 SBD의 구성에 더하여, 절연체층(104)을 더 구비하고 있다. 보다 구체적으로는 n-형 반도체층(101a), n+형 반도체층(101b), 쇼트키 전극(105a), 오믹 전극(105b), 및 절연체층(104)을 구비하고 있다.
절연체층(104)의 재료로는, 예를 들어 GaO, AlGaO, InAlGaO, AlInZnGaO4, AlN, Hf2O3, SiN, SiON, Al2O3, MgO, GdO, SiO2, 또는 Si3N4 등을 들 수 있지만, 본 발명에서는 코랜덤 구조를 갖는 것이 바람직하다. 코랜덤 구조를 갖는 절연체를 절연체층에 이용하는 것으로, 계면에서 반도체 특성의 기능을 양호하게 발현시킬 수 있다. 절연체층(104)은 n-형 반도체층(101)과 쇼트키 전극(105a) 사이에 설치되어 있다. 절연체층의 형성은 예를 들면, 스퍼터링법, 진공 증착법, 또는 CVD 법 등의 공지의 수단으로 행할 수 있다.
그 외의 구성 등에 대해서는 상기의 도 1의 SBD의 경우와 마찬가지이다.
도 2의 SBD는 도 1의 SBD에 비하여, 절연 특성이 더 우수하며, 높은 전류 제어 기능이 있다.
상기와 같이 하여 얻어진 반도체 장치는 보통 1MHz에서 측정했을 때의 커패시턴스가 0V 바이어스에서 1000pF 이하가 되고, 바람직하게는 500pF 이하가 되고, 보다 바람직하게는 150pF 이하가 되며, 이러한 반도체 장치도 본 발명에 포함된다.
본 발명의 반도체 장치는 상기의 사항에 더하여, 추가로 공지의 수단을 이용하여 파워 모듈, 인버터, 또는 컨버터로서 바람직하게 사용되며, 또한 예를 들어 전원 장치를 이용한 반도체 시스템 등에 적합하게 사용된다. 상기 전원 장치는 공지의 수단을 이용하여 배선 패턴 등에 연결하는 등을 함으로써, 상기 반도체 장치로부터 또는 상기 반도체 장치로서 제작할 수 있다. 도 12에 전원 시스템의 예를 나타낸다. 도 12은 복수의 상기 전원 장치와 제어 회로를 사용하여 전원 시스템을 구성하고 있다. 상기 전원 시스템은 도 13에 나타낸 바와 같이 전자 회로와 함께 시스템 장치에 사용할 수 있다. 또한 전원 공급 장치의 전원 회로도의 일례를 도 14에 나타낸다. 도 14은 파워 회로와 제어 회로로 이루어진 전원 장치의 전원 회로를 나타내며, 인버터(MOSFET A ~ D로 구성)에 의해 DC 전압을 고주파로 스위칭 AC로 변환한 후, 변압기 절연 및 변압을 실시하고, 정류 MOSFET(A ~ B')으로 정류 후, DCL(평활 코일 L1, L2)과 콘덴서로 평활하여 직류 전압을 출력한다. 이 때, 전압 비교기에서 출력 전압을 기준 전압과 비교하여 원하는 출력 전압이 되도록 PWM 제어 회로로 인버터 및 정류 MOSFET을 제어한다.
[실시예]
(실시예 1)
1. n+형 반도체층의 형성
1-1. 성막 장치
도 5를 이용하여 본 실시예에서 이용한 미스트 CVD 장치(1)를 설명한다. 미스트 CVD 장치(1)는 캐리어 가스를 공급하는 캐리어 가스 소스(2a)와, 캐리어 가스 소스(2a)로부터 나오는 캐리어 가스의 유량을 조절하는 유량 조절 밸브(3a)와, 캐리어 가스(희석)를 공급하는 캐리어 가스(희석) 소스(2b)와, 캐리어 가스(희석) 소스(2b)로부터 나오는 캐리어 가스(희석)의 유량을 조절하는 유량 조절 밸브(3b)와, 원료 용액(4a)이 수용되는 미스트 발생원(4)과, 물(5a)이 수용되는 용기(5)와, 용기(5)의 바닥면에 장착된 초음파 진동자(6)와, 성막실(7)과, 미스트 발생원(4)에서 성막실(7)까지를 연결하는 공급관(9)과, 성막실(7) 내에 설치된 핫 플레이트(8)와, 열반응 후의 미스트, 액적, 및 배기 가스를 배출하는 배기구(11)를 구비하고 있다. 또한, 핫 플레이트(8) 위에는 기판(10)이 설치되어 있다.
1-2. 원료 용액의 제조
0.1M 브롬화 갈륨 수용액에 브롬화 주석을 혼합하여 갈륨에 대한 주석의 원자비가 1 : 0.08이 되도록 수용액을 조정하고, 이 때, 브롬화 중수소산을 체적비로 10%를 함유시켜, 이것을 원료 용액으로 하였다.
1-3. 성막 준비
상기 1-2.에서 얻어진 원료 용액(4a)을 미스트 발생원(4) 내에 수용했다. 다음에, 기판(10)으로서 사파이어 기판을 핫 플레이트(8) 위에 설치하고, 핫 플레이트(8)를 작동시켜 성막실(7) 내의 온도를 470℃까지 승온시켰다. 다음에, 유량 조절 밸브(3a, 3b)를 열고 캐리어 가스 소스인 캐리어 가스 공급 수단(2a, 2b)으로부터 캐리어 가스를 성막실(7) 내에 공급하고, 성막실(7)의 분위기를 캐리어 가스로 충분히 치환한 후, 캐리어 가스의 유량을 5.0L/분, 캐리어 가스(희석)의 유량을 0.5L/분으로 각각 조절했다. 또한, 캐리어 가스로서 질소를 사용하였다.
1-4. 결정성 산화물 반도체막의 형성
다음에, 초음파 진동자(6)를 2.4MHz로 진동시켜 그 진동을 물(5a)을 통해 원료 용액(4a)에 전파시킴으로써, 원료 용액(4a)을 박무화시켜 미스트(4b)를 생성시켰다. 이 미스트(4b)가 캐리어 가스에 의해 공급관(9) 내를 통하여, 성막실(7) 내에 도입되고, 대기압하, 470℃에서, 성막실(7) 내에서 미스트가 열반응하여 기판(10) 위에 막이 형성되었다. 또한, 두께는 7.5μm이며, 성막 시간은 180분간이었다.
1-5. 평가
XRD 회절 장치를 이용하여 상기 1-4.에서 얻어진 막의 상(phase)의 동정(同定)을 실시한 결과, 얻어진 막은 α-Ga203이었다.
2. n-형 반도체층의 형성
2-1. 성막 장치
도 6을 이용하여 실시예에서 이용한 미스트 CVD 장치(19)를 설명한다. 미스트 CVD 장치(19)는 기판(20)을 재치하는 서셉터(21)와, 캐리어 가스를 공급하는 캐리어 가스 공급 수단(22a)과, 캐리어 가스 공급 수단(22a)으로부터 나오는 캐리어 가스의 유량을 조절하는 유량 조절 밸브(23a)와, 캐리어 가스(희석)를 공급하는 캐리어 가스(희석) 공급 수단(22b)과, 캐리어 가스(희석) 공급 수단(22b)으로부터 나오는 캐리어 가스의 유량을 조절하는 유량 조절 밸브(23b)와, 원료 용액(24a)이 수용되는 미스트 발생원(24)과, 물(25a)이 들어간 용기(25)와, 용기(25)의 바닥면에 장착된 초음파 진동자(26)와, 내경 40mm의 석영관으로 된 공급관(27)과, 공급관(27)의 주변부에 설치된 히터(28)를 구비하고 있다. 서셉터(21)는 석영으로 이루어지며, 기판(20)을 재치하는 면이 수평면으로부터 기울어져 있다. 성막실이 되는 공급관(27)과 서셉터(21)를 모두 석영으로 제작함으로써, 기판(20) 위에 형성되는 막 내에 장치 유래 불순물이 혼입하는 것을 억제하고 있다.
2-2. 원료 용액의 제조
0.1M 브롬화 갈륨 수용액에 브롬화 중수소산을 체적비로 20%를 함유시키고, 이것을 원료 용액으로 하였다.
2-3. 성막 준비
상기 1-2.에서 얻어진 원료 용액(24a)을 미스트 발생원(24) 내에 수용했다. 다음에, 기판(20)으로서 사파이어 기판으로부터 박리된 n+형 반도체막을 서셉터(21) 위에 설치하고, 히터(28)를 작동시켜 성막실(27) 내의 온도를 510℃까지 승온시켰다. 다음에, 유량 조절 밸브(23a, 23b)를 열고, 캐리어 가스 소스인 캐리어 가스 공급 수단(22a, 22b)으로부터 캐리어 가스를 성막실(27) 내에 공급하고, 성막실(27)의 분위기를 캐리어 가스로 충분히 치환한 후, 캐리어 가스의 유량을 5L/분, 캐리어 가스(희석)의 유량을 0.5L/분으로 각각 조절했다. 또한, 캐리어 가스로서 산소를 사용하였다.
2-4. 반도체막 형성
다음에, 초음파 진동자(26)를 2.4MHz로 진동시켜 그 진동을 물(25a)을 통해 원료 용액(24a)에 전파시킴으로써 원료 용액(24a)을 박무화시켜 미스트를 생성했다. 이 미스트가 캐리어 가스에 의해 성막실(27)에 도입되어, 대기압하, 510℃에서, 성막실(27) 내에서 미스트가 반응하여 기판(20) 위에 반도체막이 형성되었다. 또한, 두께는 3.6μm이며, 성막 시간은 120분간이었다.
2-5. 평가
XRD 회절 장치를 이용하여 상기 2-4.에서 얻어진 막의 상의 동정을 실시한 결과, 얻어진 막은 α-Ga203이었다.
3. 제1금속층(쇼트키 전극)의 형성
도 3에 나타낸 바와 같이, n-형 반도체층 상에 Pt 층, Ti 층, 및 Au 층을 각각 전자빔 증착으로 적층했다. 또한, Pt 층의 두께는 10nm이고, Ti 층의 두께는 4nm이며, Au 층의 두께는 175nm였다.
4. 제2금속층(오믹 전극)의 형성
도 4에 나타낸 바와 같이, n+형 반도체층 상에, Ti 층 및 Au 층을 각각 전자빔 증착으로 적층했다. 또한, Ti 층의 두께는 35nm이며, Au 층의 두께는 175nm였다.
5. IV 측정
이상과 같이하여 얻어진 반도체 장치에 대해, IV 측정을 실시했다. 결과를 도 7에 나타낸다. 또한 내압을 조사한 결과, 861V였다. 이러한 결과로부터, 실시예 1의 반도체 장치가 반도체 특성 및 쇼트키 특성이 뛰어난 것을 알 수 있다.
(실시예 2)
n+형 반도체층의 형성에서, 성막 온도를 525℃로 하고, 성막 시간을 20분간으로 한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다. 또한, n+형 반도체층의 두께는 0.5μm였다. 얻어진 반도체 장치에 대해, IV 측정을 실시했다. 결과를 도 8에 나타낸다. 또한, 온 저항(미분 저항)을 조사한 결과, 0.11mΩcm2였다.
(실시예 3)
(1) n-형 반도체층의 형성시에, 원료 용액의 브롬화 중수소산을 체적비로 15%를 함유시킨 것, 및 성막 시간을 8시간으로 한 것, (2) n+형 반도체층의 형성시에, 성막 온도를 500℃로 한 것, 및 성막 시간을 110분으로 한 것, 및 (3) 제1금속층(쇼트키 전극)의 형성시에 n-형 반도체층 상에, Ti 층 및 Au 층을 각각 전자빔 증착으로 적층한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다. 얻어진 반도체 장치에 대해, IV 측정을 실시했다. 결과를 도 9에 나타낸다. 도 9에서도 명백한 바와 같이, 양호한 반도체 특성 및 쇼트키 특성을 나타내고 있는 것을 알 수 있다.
(비교예 1)
참고로, 쇼트키 전극에 Pt를 이용한 경우의 IV 측정 결과를 도 10에 나타낸다. 도 10에서도 알 수 있듯이, 반도체 특성이나 쇼트키 특성이 크게 손상되는 것을 알 수 있다.
(실시예 4)
1. n-형 반도체층의 형성
1-1. 성막 장치
도 5를 이용하여, 본 실시예에서 이용한 미스트 CVD 장치(1)를 설명한다. 미스트 CVD 장치(1)는, 캐리어 가스를 공급하는 캐리어 가스 소스(2a)와, 캐리어 가스 소스(2a)에서 나오는 캐리어 가스의 유량을 조절하기 위한 유량 조절 밸브(3a)와, 캐리어 가스(희석)를 공급하는 캐리어 가스(희석) 소스(2b)와, 캐리어 가스(희석) 소스(2b)로부터 나오는 캐리어 가스(희석)의 유량을 조절하기 위한 유량 조절 밸브(3b)와, 원료 용액(4a)이 수용되는 미스트 발생원(4)과, 물(5a)이 수용되는 용기(5)와, 용기(5)의 바닥면에 장착된 초음파 진동자(6)와, 성막실(7)과, 미스트 발생원(4)에서 성막실(7)까지를 연결하는 공급관(9)과, 성막실(7) 내에 설치된 핫 플레이트(8)와, 열반응 후의 미스트, 액적, 및 배기 가스를 배출하는 배기구(11)를 구비하고 있다. 또한, 핫 플레이트(8) 상에는 기판(10)이 설치되어 있으며, 본 실시예에서는 기판(10)으로서 Sn이 도핑된 α-Ga2O3 막이 버퍼층으로 표면에 형성되어 있는 사파이어 기판을 사용하였다. 또한, 사파이어 기판은 YVO4 레이저(파장 532nm, 평균 출력 4W)의 레이저 가공기를 이용하여, 1mm 피치 간격으로 정방형 격자 모양으로 홈 가공(홈 깊이 30μm)된 것을 이용했다.
1-2. 원료 용액의 제조
0.1M 브롬화 갈륨 수용액에 브롬화 수소산을 체적비로 10%를 함유시키고, 이를 원료 용액으로 하였다.
1-3. 성막 준비
상기 1-2.에서 얻어진 원료 용액(4a)을 미스트 발생원(4) 내에 수용했다. 다음으로, 기판(10)으로서 버퍼층을 갖는 사파이어 기판을 핫 플레이트(8) 상에 설치하고, 핫 플레이트(8)를 작동시켜 성막실(7)의 온도를 470℃까지 승온시켰다. 다음에, 유량 조절 밸브(3a, 3b)를 열고 캐리어 가스 소스인 캐리어 가스 공급 수단(2a, 2b)으로부터 캐리어 가스를 성막실(7) 내에 공급하고, 성막실(7)의 분위기를 캐리어 가스로 충분히 치환한 후, 캐리어 가스의 유량을 2.0L/분으로, 캐리어 가스(희석)의 유량을 0.5L/분으로 각각 조절했다. 또한, 캐리어 가스로서 산소를 사용하였다.
1-4. 결정성 산화물 반도체막의 형성
다음에, 초음파 진동자(6)를 2.4MHz로 진동시켜 그 진동을 물(5a)을 통해 원료 용액(4a)에 전파시킴으로써 원료 용액(4a)을 박무화시켜 미스트(4b)를 생성시켰다. 이 미스트(4b)가 캐리어 가스에 의해 공급관(9) 내를 통해 성막실(7) 내로 도입되고, 대기압하, 470℃에서, 성막실(7) 내에서 미스트가 열반응하여 기판(10) 상에 막이 형성되었다. 또한, 두께는 약 5μm이며, 성막 시간은 135분이었다.
1-5. 평가
XRD 회절 장치를 이용하여 상기 1-4.에서 얻어진 막의 상의 동정을 실시한 결과, 얻어진 막은 α-Ga203이었다.
2. n+형 반도체층의 형성
2-1. 성막 장치
상기 1-1.에서 이용한 성막 장치와 같은 것을 사용하였다. 또한, 기판(10)으로서 상기 1-4.에서 얻은 적층체를 이용하여 n-형 반도체층 상에 n+형 반도체층을 적층했다.
2-2. 원료 용액의 제조
0.1M 브롬화 갈륨 수용액에 브롬화 주석을 혼합하여 갈륨에 대한 주석의 원자비가 1 : 0.08이 되도록 수용액을 조정하고, 이 때, 브롬화 수소산을 체적비로 10% 함유시켜, 이를 원료 용액으로 하였다.
2-3. 성막 준비
상기 2-2.에서 얻어진 원료 용액(4a)을 미스트 발생원(4) 내에 수용했다. 다음으로, 기판(10)으로서 버퍼층을 갖는 사파이어 기판을 핫 플레이트(8) 상에 설치하고, 핫 플레이트(8)를 작동시켜 성막실(7)의 온도를 450 ℃까지 승온시켰다. 다음으로, 유량 조절 밸브(3a, 3b)를 열고 캐리어 가스 소스인 캐리어 가스 공급 수단(2a, 2b)으로부터 캐리어 가스를 성막실(7) 내에 공급하고, 성막실(7)의 분위기를 캐리어 가스로 충분히 치환한 후, 캐리어 가스의 유량을 2.0L/분으로, 캐리어 가스(희석)의 유량을 0.5L/분으로 각각 조절했다. 또한, 캐리어 가스로서 질소를 사용하였다.
2-4. 결정성 산화물 반도체막의 형성
다음으로, 초음파 진동자(6)를 2.4MHz로 진동시켜 그 진동을 물(5a)을 통해 원료 용액(4a)에 전파시킴으로써 원료 용액(4a)을 박무화시켜 미스트(4b)를 생성시켰다. 이 미스트(4b)가 캐리어 가스에 의해 공급관(9) 내를 통해서 성막실(7)에 도입되고, 대기압하, 450℃에서, 성막실(7) 내에서 미스트가 열반응하여 기판(10) 상에 막이 형성되었다. 또한, 두께는 약 2.9μm이며, 성막 시간은 120분간이었다.
2-5. 평가
XRD 회절 장치를 이용하여 상기 2-4.에서 얻어진 막의 상의 동정을 실시한 결과, 얻어진 막은 α-Ga203이었다.
3. 오믹 전극의 형성
상기 2-4.에서 얻은 적층체의 n+형 반도체층 상에, 스퍼터링에 의해 Ti 막(두께 70nm) 및 Au 막(두께 30nm)을 각각 형성하고, 오믹 전극으로 하였다.
4. 기판 제거
상기 3.에서 얻은 적층체의 오믹 전극 상에 임시 웨이퍼를 일시적으로 접합하고, 이어서 CMP 장치를 이용하여 기판(10)을 연마하여, 상기 사파이어 기판과 상기 버퍼층을 제거하였다.
5. 쇼트키 전극의 형성
상기 4.에서 얻은 적층체의 n-형 반도체층 상에, EB 증착에 의해 Cr 막(두께 50nm) 및 Al 막(두께 5,000nm)을 각각 형성하여, 쇼트키 전극(직경 300μm)으로 하였다. 그 후, TO220에 패키징하여 실장이 끝난 SBD를 얻었다.
6. 반도체 특성 평가
(스위칭 특성 평가)
상기 5.에서 얻어진 SBD의 스위칭 특성을 평가했다. 결과를 도 11에 나타낸다. 또한 SiC를 반도체로서 이용한 경우와 Si를 반도체로서 이용한 경우의 스위칭 특성도 함께 도 11에 나타낸다. 도 11에서 명백한 바와 같이, 본 발명품은 다른 것에 비해 파형이 양호하고, 스위칭 특성이 뛰어난 것을 알 수 있다.
(열 저항 특성 평가)
상기 5.에서 얻어진 SBD에 대해, 열저항 측정을 실시했다. 그 결과, 본 발명품의 RjC는 13.9 ℃/W로, SiC를 반도체로서 이용한 것(RjC = 12.5 ℃/W)과 동등 이상의 성능이었다. 또한 단위 면적의 열저항을 고려하면, SiC를 반도체로 이용한 것에 비해 칩 크기가 60% 정도의 작은 것으로 동등한 성능을 발휘할 수 있는 것을 알 수 있다.
(커패시턴스 측정)
상기 5.에서 얻어진 SBD에 대해서, CV 측정(1MHz)을 실시했다. 그 결과, 0V 바이어스에서 130pF였다. 이것으로부터, SiC를 반도체로 이용한 것보다도 커패시턴스가 작기 때문에, 본 발명품은 스위칭 특성이 양호하다는 것을 알 수 있다.
(열저항 산출 평가)
상기 5.에서 얻어진 SBD에 대해서, 열저항을 산출한 결과, 15.6(K/W)이었다. 그리고 열저항이 15.6(K/W)인 경우로, 반도체층에 β-Ga2O3을 이용한 경우(비교예 2)나 SiC를 이용한 경우(비교예 3)와, 본 발명의 경우(실시예 4)를 비교 평가했다. 결과를 표 1에 나타낸다. 표 1에서 명백한 바와 같이, 본 발명품은 비교예의 제품에 비해 반도체층의 표면적이 작고, 두께 0.01mm 이하에도 양호한 열저항 특성을 나타내고 있으며, 반도체 장치의 소형화에 적합하다는 것을 알 수 있다.
(실시예 5)
쇼트키 전극을 직경이 300μm인 것을 대신하여 직경이 500μm인 것을 사용한 것 이외에는, 실시예 4와 동일하게 하여 SBD를 얻었다. 얻어진 SBD의 스위칭 특성을 평가한 결과, 실시예 4와 동일한 파형이 확인되고, 양호한 스위칭 특성인 것을 알 수 있다.
(실시예 6)
(1) n-형 반도체층의 형성시에 성막 온도를 520℃로 한 것, 및 성막 시간을 25분으로 한 것, (2) n+형 반도체층의 형성시에, 원료 용액으로서, 갈륨 아세틸아세토네이트 0.05몰, 염산 1.5 부피%, 염화 주석(II) 0.2 원자%, 및 물을 혼합한 용액을 이용한 것, 성막 온도를 480℃로 한 것 및 성막 시간을 150분으로 한 것, 성막 장치로서 도 6에 나타낸 미스트 CVD장치를 이용한 것, 및 (3) 제1의 금속층(쇼트키 전극)의 형성시에 n-형 반도체층 상에 제1의 금속층으로서 Ti 층을 전자빔 증착으로 적층한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다. 또한, n+형 반도체층 상에 오믹 전극을 형성하고 또, 쇼트키 전극의 커버 전극으로서 Ti 층 상에 Cu 층을 전자빔 증착으로 형성했다. 얻어진 반도체 장치에 대하여 스캐닝 인터널 광전자 방출(Scanning Internal Photoemission)(주사 내부 광전자 방출 현미경: SIPM) 측정을 실시했다. 얻어진 SIPM상을 도 15 및 도 16에 나타낸다. 도 15는, 광수익률 맵(photoyield map)을 나타내는 것으로, (a)는 어닐링 전의 SIPM상을 나타내고 있고 (b)는 200℃ 어닐링 후의 SIPM상을 나타내고 있고 (c)는 300℃ 어닐링 후의 SIPM상을 나타내고 있다. 도 15로부터, 광수익률(photoyield)의 면내 분포가 균일하여 면내 분포의 열적안정성이 뛰어난 것을 알 수 있다. 또한, 도 16은 쇼트키 배리어 높이 맵(Schottky barrier height map)을 나타내는 것으로, 도 16으로부터 배리어 높이의 면내 분포가 균일한 것을 알 수 있다.
(실시예 7)
제1의 금속층(쇼트키 전극)의 형성시에 n-형 반도체층 상에 제1의 금속층으로서 Fe 층을 전자빔 증착으로 적층한 것 이외에는, 실시예 6과 동일하게 하여 반도체 장치를 얻었다. 또한, n+형 반도체층 상에 오믹 전극을 형성하고 또, 쇼트키 전극의 커버 전극으로서, Fe 층 상에 Ti 층 및 Cu 층을 각각 전자빔 증착으로 형성했다.
얻어진 반도체 장치에 대하여 실시예 6과 동일하게 하여 스캐닝 인터널 광전자방출(주사 내부 광전자 방출 현미경: SIPM) 측정을 실시했다. 얻어진 SIPM상을 도 17 및 도 18에 나타낸다. 도 17은 광수익률 맵을 나타내는 것으로, (a)는 어닐링 전의 SIPM상을 나타내고 있고 (b)는 200℃ 어닐링 후의 SIPM상을 나타내고 있고 (c)는 300℃ 어닐링 후의 SIPM상을 나타내고 있다. 도 17로부터, 광수익률의 면내 분포가 균일하여 면내 분포의 열적안정성이 뛰어난 것을 알 수 있다. 또한, 도 18은 쇼트키 배리어 높이 맵을 나타내는 것으로, 도 18로부터, 배리어 높이의 면내 분포가 균일한 것을 알 수 있다.
이상과 같이, 본 발명의 반도체 장치는 반도체 특성 및 쇼트키 특성이 뛰어난 것을 알 수 있다.
본 발명의 반도체 장치는, 반도체(예를 들면, 화합물 반도체 전자 디바이스 등), 전자 부품·전기 기기 부품, 광학·전자 사진 관련 장치, 공업 부재 등 모든 분야에 이용될 수 있지만, 특히 파워 디바이스에 유용하다.
1 미스트 CVD 장치
2a 캐리어 가스 소스
2b 캐리어 가스(희석) 소스
3a 유량 조절 밸브
3b 유량 조절 밸브
4 미스트 발생원
4a 원료 용액
4b 미스트
5 용기
5a 물
6 초음파 진동자
7 성막실
8 핫 플레이트
9 공급관
10 기판
11 배기구
19 미스트 CVD 장치
20 기판
21 서셉터
22a 캐리어 가스 공급 수단
22b 캐리어 가스(희석) 공급 수단
23a 유량 조절 밸브
23b 유량 조절 밸브
24 미스트 발생원
24a 원료 용액
25 용기
25a 물
26 초음파 진동자
27 공급관
28 히터
29 배기구
50a 제1금속층
50b 제2금속층
51 Au 층
52 Ti 층
53 Pt 층
54 Ti 층
55 Au 층
101a n-형 반도체층
101b n+형 반도체층
104 절연체층
105a 쇼트키 전극
105b 오믹 전극

Claims (11)

  1. 코랜덤 구조를 갖고 갈륨을 적어도 함유하는 결정성 산화물 반도체를 포함하는 반도체층과, 쇼트키 전극을 구비하고,
    상기 쇼트키 전극은, 상기 반도체층과 쇼트키 접합을 형성하는 제1층과, 상기 제1층 상에 적층되어 있는 제2층을 적어도 포함하고,
    상기 제1층이, 주기율표 제4족 ~ 제9족의 금속으로부터 선택되는 적어도 1종의 금속을 포함하고, 상기 적어도 1종의 금속은 주기율표 제4주기의 전이 금속을 포함하고,
    상기 제2층은, 상기 제1층의 금속과는 다른 금속을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 코랜덤 구조를 갖고 갈륨을 적어도 함유하는 결정성 산화물 반도체를 포함하는 반도체층과, 쇼트키 전극을 구비하고,
    상기 쇼트키 전극은 복수의 층을 구비하고,
    상기 복수의 층은 제4족의 금속의 층을 포함하고,
    상기 제4족의 금속의 층의 두께는, 1nm ~ 500μm인 것을 특징으로 하는 반도체 장치.
  3. 코랜덤 구조를 갖고 갈륨을 적어도 함유하는 결정성 산화물 반도체를 포함하는 반도체층과, 쇼트키 전극을 구비하고,
    상기 쇼트키 전극은 복수의 층을 구비하고,
    상기 복수의 층은 제10족의 금속의 층을 포함하고,
    상기 제10족의 금속의 층의 두께는, 1nm ~ 10μm인 것을 특징으로 하는 반도체 장치.
  4. 코랜덤 구조를 갖고 갈륨을 적어도 함유하는 결정성 산화물 반도체를 포함하는 반도체층과, 쇼트키 전극을 구비하고,
    상기 쇼트키 전극은 복수의 층을 구비하고,
    상기 복수의 층은 제11족의 금속의 층을 포함하고,
    상기 제11족의 금속의 층의 두께는, 1nm ~ 500μm인 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 코랜덤 구조를 갖는 결정성 산화물 반도체를 포함하는 반도체층은, n-형 반도체층인 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    n+형 반도체층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서,
    n-형 반도체층과 쇼트키 전극 사이에 배치된, 코랜덤 구조를 갖는 절연체층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    오믹 전극을 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 결정성 산화물 반도체가, α-Ga2O3을 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 결정성 산화물 반도체가, α-Ga2O3의 혼정을 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서,
    반도체 장치가 스위칭 특성을 갖는 것을 특징으로 하는 반도체 장치.
KR1020230110299A 2015-12-18 2023-08-23 반도체 장치 KR20230126698A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-248071 2015-12-18
JP2015248071 2015-12-18
KR1020180146082A KR20180127299A (ko) 2015-12-18 2018-11-23 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180146082A Division KR20180127299A (ko) 2015-12-18 2018-11-23 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230126698A true KR20230126698A (ko) 2023-08-30

Family

ID=57749683

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020160172275A KR20170073516A (ko) 2015-12-18 2016-12-16 반도체 장치
KR1020180146082A KR20180127299A (ko) 2015-12-18 2018-11-23 반도체 장치
KR1020180146083A KR102404769B1 (ko) 2015-12-18 2018-11-23 반도체 장치
KR1020230110299A KR20230126698A (ko) 2015-12-18 2023-08-23 반도체 장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020160172275A KR20170073516A (ko) 2015-12-18 2016-12-16 반도체 장치
KR1020180146082A KR20180127299A (ko) 2015-12-18 2018-11-23 반도체 장치
KR1020180146083A KR102404769B1 (ko) 2015-12-18 2018-11-23 반도체 장치

Country Status (5)

Country Link
US (2) US10128349B2 (ko)
EP (1) EP3182464A1 (ko)
KR (4) KR20170073516A (ko)
CN (1) CN107068773B (ko)
TW (3) TWI667792B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
US10930743B2 (en) 2017-06-28 2021-02-23 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP7248962B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP7248961B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP7011219B2 (ja) 2017-09-29 2022-01-26 株式会社Flosfia 積層構造体および半導体装置
JP6977465B2 (ja) * 2017-10-06 2021-12-08 株式会社デンソー 半導体装置の製造方法
US11594601B2 (en) * 2017-11-15 2023-02-28 Flosfia Inc. Semiconductor apparatus
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP6934852B2 (ja) * 2018-12-18 2021-09-15 信越化学工業株式会社 酸化ガリウム膜の製造方法
JP7086270B2 (ja) * 2019-03-13 2022-06-17 三菱電機株式会社 半導体装置
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN114514615A (zh) * 2019-07-16 2022-05-17 株式会社Flosfia 半导体装置和半导体系统
CN114423883B (zh) * 2019-09-30 2024-03-12 日本碍子株式会社 α－Ga2O3系半导体膜
JP2021111694A (ja) * 2020-01-10 2021-08-02 株式会社Flosfia 結晶、半導体素子および半導体装置
JP7478334B2 (ja) * 2020-01-10 2024-05-07 株式会社Flosfia 半導体素子および半導体装置
JP2023140644A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及びその製造方法
CN114988918B (zh) * 2022-06-13 2023-04-07 湖南省新化县鑫星电子陶瓷有限责任公司 一种氧化铝陶瓷的表面金属化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260101A (ja) 2004-03-12 2005-09-22 Univ Waseda Ｇａ２Ｏ３系半導体素子
JP2009081468A (ja) 2009-01-19 2009-04-16 Univ Waseda Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP2013012760A (ja) 2012-08-23 2013-01-17 Waseda Univ Ｇａ２Ｏ３系半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220889A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
EP2320465A4 (en) * 2008-08-05 2014-01-22 Sumitomo Electric Industries SCHOTTKY DIODE AND MANUFACTURING PROCESS FOR A SCHOTTKY DIODE
WO2013035472A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
TWI521718B (zh) * 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
KR102267094B1 (ko) * 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260101A (ja) 2004-03-12 2005-09-22 Univ Waseda Ｇａ２Ｏ３系半導体素子
JP2009081468A (ja) 2009-01-19 2009-04-16 Univ Waseda Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP2013012760A (ja) 2012-08-23 2013-01-17 Waseda Univ Ｇａ２Ｏ３系半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+-Si Heterojunction by Metal-Organic Chemical Vapor Deposition", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011
Kohei Sasaki et al, "Si-Ion Implantation Doping in β-Ga2O3 and Its Application to Fabrication of Low-Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502

Also Published As

Publication number Publication date
US10128349B2 (en) 2018-11-13
CN107068773B (zh) 2021-06-01
EP3182464A1 (en) 2017-06-21
KR20170073516A (ko) 2017-06-28
TW201735360A (zh) 2017-10-01
US20190043961A1 (en) 2019-02-07
CN107068773A (zh) 2017-08-18
US20170179249A1 (en) 2017-06-22
KR20180127952A (ko) 2018-11-30
TWI686952B (zh) 2020-03-01
TW201931602A (zh) 2019-08-01
TWI660505B (zh) 2019-05-21
TWI667792B (zh) 2019-08-01
TW201839993A (zh) 2018-11-01
KR102404769B1 (ko) 2022-05-31
KR20180127299A (ko) 2018-11-28

Similar Documents

Publication Publication Date Title
KR102404769B1 (ko) 반도체 장치
JP7126085B2 (ja) 半導体装置
JP7498903B2 (ja) 半導体装置
JP6906217B2 (ja) 半導体装置
JPWO2019013136A1 (ja) 半導体装置
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
JP2017118090A (ja) 積層構造体および半導体装置
CN115053354A (zh) 半导体元件和半导体装置
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
JP6478425B2 (ja) 結晶性半導体膜および半導体装置
JP6932904B2 (ja) 半導体装置
US20220223737A1 (en) Semiconductor device
CN114402437A (zh) 层叠结构体和半导体装置
CN114514615A (zh) 半导体装置和半导体系统
CN114207831A (zh) 半导体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal