WO2018084304A1 - 結晶性酸化物半導体膜および半導体装置 - Google Patents

結晶性酸化物半導体膜および半導体装置 Download PDF

Info

Publication number
WO2018084304A1
WO2018084304A1 PCT/JP2017/040039 JP2017040039W WO2018084304A1 WO 2018084304 A1 WO2018084304 A1 WO 2018084304A1 JP 2017040039 W JP2017040039 W JP 2017040039W WO 2018084304 A1 WO2018084304 A1 WO 2018084304A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
crystalline oxide
film
semiconductor film
plane
Prior art date
Application number
PCT/JP2017/040039
Other languages
English (en)
French (fr)
Inventor
勲 ▲高▼橋
四戸　孝
梨絵 徳田
真也 織田
俊実 人羅
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to KR1020197013085A priority Critical patent/KR20190074288A/ko
Priority to KR1020227029502A priority patent/KR102564830B1/ko
Priority to JP2018549106A priority patent/JP7391290B2/ja
Priority to US16/347,360 priority patent/US11393906B2/en
Priority to CN201780068749.1A priority patent/CN109952392A/zh
Priority to EP17867324.0A priority patent/EP3536828A4/en
Priority to CN202210758521.8A priority patent/CN115101587A/zh
Publication of WO2018084304A1 publication Critical patent/WO2018084304A1/ja
Priority to US17/832,984 priority patent/US11967618B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

電気特性に優れた結晶性酸化物半導体膜を提供する。ミストＣＶＤ装置を用いて、ドーパントを含む原料溶液を霧化または液滴化し、得られたミストまたは液滴をキャリアガスで成膜室内のａ面又はｍ面コランダム構造結晶基板近傍に搬送し、ついで成膜室内で前記ミストまたは液滴を熱反応させることによって、結晶基板上に、コランダム構造を有し、主面がａ面又はｍ面であり、前記ドーパントがｎ型ドーパントである結晶性酸化物半導体膜を得る。

Description

結晶性酸化物半導体膜および半導体装置
　本発明は、半導体装置に有用な結晶性酸化物半導体膜並びに前記結晶性半導体酸化物膜を用いた半導体装置及びシステムに関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　特許文献１には、ｃ面サファイア基板上にＳｎをドーピングした結晶性の高い導電性α―Ｇａ２Ｏ３薄膜が記載されている。特許文献１に記載の薄膜は、Ｘ線回析法のロッキングカーブ半値幅が約６０ａｒｃｓｅｃと結晶性の高いα―Ｇａ２Ｏ３薄膜であるものの、十分な耐圧性を維持することができず、また、移動度も１ｃｍ２／Ｖｓ以下と、半導体特性も満足のいくものではなく、半導体装置に用いることがまだまだ困難であった。
　また、特許文献２では、ｃ面サファイア基板上にＧｅをドーピングしたα―Ｇａ２Ｏ３膜が記載されており、特許文献１に記載の薄膜よりも電気特性に優れたα―Ｇａ２Ｏ３薄膜が得られているが、移動度は３．２６ｃｍ２／Ｖｓと、半導体装置に用いるにはまだまだ満足のいくものではなかった。
　非特許文献２では、ｃ面サファイア基板上にＳｎをドーピングしたα―Ｇａ２Ｏ３膜を作製し、次いでアニール処理してこれをアニールバッファ層とし、その後アニールバッファ層上にＳｎをドープしたα―Ｇａ２Ｏ３膜を成膜することにより、移動度を向上させている。また、Ｓｎのドーピングによって、Ｓｎがサーファクタント的な効果を果たすことにより、α―Ｇａ２Ｏ３薄膜の表面粗さや結晶性が改善し、移動度が向上するという結果も得られている。しかしながら、アニール処理により、高抵抗化または絶縁化する問題があり、半導体装置に用いるにはまだまだ課題が残されていた。また、得られた膜は依然として転位が多く、転位散乱の影響が強いため、電気特性に支障をきたす問題があった。さらに、クラックも多い問題もあり、工業的に有用なα―Ｇａ２Ｏ３膜が待ち望まれていた。
特開２０１３－０２８４８０号公報 特開２０１５－２２８４９５号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 赤岩和明、「コランダム構造酸化ガリウム系半導体の電気特性制御とデバイス応用」、京都大学博士論文、平成２８年３月
 本発明は、電気特性、特に移動度に優れた結晶性酸化物半導体膜を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、特定の条件下で、ミストＣＶＤ法を用いて成膜すると、驚くべきことに、高抵抗化処理も絶縁化処理も行うことなく、また、半値幅が、例えば、１００ａｒｃｓｅｃ以上であっても、移動度に優れた結晶性酸化物半導体膜が得られ、さらに、得られた結晶性酸化物半導体膜は、クラックが低減されたものであることを見出し、この結晶性酸化物半導体膜が上記した従来の問題を一挙に解決できるものであることを知見した。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、主面がａ面又はｍ面であり、前記ドーパントがｎ型ドーパントであることを特徴とする結晶性酸化物半導体膜。
［２］　キャリア密度が１．０×１０１８／ｃｍ３以上である請求項１記載の結晶性酸化物半導体膜。
［３］　移動度が３０ｃｍ２／Ｖｓ以上である前記［１］又は［２］に記載の結晶性酸化物半導体膜。
［４］　半値幅が３００ａｒｃｓｅｃ以上である前記［１］～［３］のいずれかに記載の結晶性酸化物半導体膜。
［５］　抵抗率が５０ｍΩｃｍ以下である前記［１］～［４］のいずれかに記載の結晶性酸化物半導体膜。
［６］　オフ角を有する前記［１］～［５］のいずれかに記載の結晶性酸化物半導体膜。
［７］　前記ドーパントが、スズ、ゲルマニウム又はケイ素である前記［１］～［６］のいずれかに記載の結晶性酸化物半導体膜。
［８］　前記ドーパントがスズである前記［１］～［７］のいずれかに記載の結晶性酸化物半導体膜。
［９］　前記結晶性酸化物半導体が、ガリウム、インジウム又はアルミニウムを含む前記［１］～［８］のいずれかに記載の結晶性酸化物半導体膜。
［１０］　前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記［１］～［９］のいずれかに記載の結晶性酸化物半導体膜。
［１１］　半導体層と電極とを少なくとも含む半導体装置であって、前記半導体層として、前記［１］～［１０］のいずれかに記載の結晶性酸化物半導体膜が用いられている半導体装置。
［１２］　半導体装置を備える半導体システムであって、前記半導体装置が、前記［１１］記載の半導体装置である半導体システム。
　本発明の結晶性酸化物半導体膜は、電気特性、特に移動度に優れている。
実施例において用いられる成膜装置（ミストＣＶＤ装置）の概略構成図である。 ショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 実施例におけるＸＲＤ測定結果を示す図である。 試験例におけるホール効果測定結果を示す図である。なお、縦軸が移動度（ｃｍ２／Ｖｓ）であり、横軸がキャリア密度（／ｃｍ３）である。 試験例における温度可変ホール効果測定結果を示す図である。なお、縦軸が移動度（ｃｍ２／Ｖｓ）であり、横軸が温度（Ｋ）である。 実施例において用いられる成膜装置（ミストＣＶＤ装置）の概略構成図である。 実施例および比較例における抵抗値の測定結果を示す図である。
　本発明の結晶性酸化物半導体膜は、コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、主面がａ面又はｍ面であり、前記ドーパントがｎ型ドーパントであることを特長とする。また、本発明の結晶性酸化物半導体膜は、キャリア密度が約１．０×１０１８／ｃｍ３以上であるのが好ましい。前記主面は、ａ面又はｍ面であれば特に限定されないが、本発明においては、ｍ面が好ましい。また、前記キャリア密度は、ホール効果測定にて得られる半導体膜中のキャリア密度をいう。前記キャリア密度の上限は特に限定されないが、約１．０×１０２３／ｃｍ３以下が好ましく、約１．０×１０２２／ｃｍ３以下がより好ましい。また、前記結晶性酸化物半導体膜は、移動度が３０ｃｍ２／Ｖｓ以上であるのが好ましく、５０ｃｍ２／Ｖｓ以上であるのがより好ましく、１００ｃｍ２／Ｖｓ以上であるのが最も好ましい。なお、前記移動度は、ホール効果測定にて得られる移動度をいう。また、本発明においては、前記結晶性酸化物半導体膜の抵抗率は、５０ｍΩｃｍ以下であるのが好ましく、１０ｍΩｃｍ以下であるのがより好ましく、５ｍΩｃｍ以下であるのが最も好ましい。
　また、前記結晶性酸化物半導体膜は、オフ角を有するのが好ましい。「オフ角」とは、所定の結晶面（主面）を基準面として形成される傾斜角をいい、通常、所定の結晶面（主面）と結晶成長面とのなす角度をいう。前記オフ角の傾斜方向は特に限定されないが、本発明においては、前記主面がｍ面である場合には、基準面からａ軸方向に向けて傾斜角が形成されているのが好ましい。前記オフ角の大きさは特に限定されないが、０．２°～１２．０°が好ましく、０．５°～４．０°であるのがより好ましく、０．５°～３．０°であるのが最も好ましい。好ましいオフ角を有することにより、結晶性半導体膜の半導体特性、特に移動度がさらにより優れたものになる。
　また、本発明においては、前記結晶性酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含むのが好ましく、ＩｎＡｌＧａＯ系半導体を含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα―Ｇａ２Ｏ３である場合、膜中の金属元素中のガリウムの原子比が０．５以上の割合でα―Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよい。また、前記結晶性酸化物半導体膜の形状等は特に限定されず、四角形状（正方形状、長方形状を含む）であっても、円形状（半円形状を含む）であっても、多角形状であってもよい。前記結晶性酸化物半導体膜の表面積は、特に限定されず、３ｍｍ角以上であるのが好ましく、５ｍｍ角以上であるのがより好ましく、直径５０ｍｍ以上であるのが最も好ましい。本発明においては、前記結晶性酸化物半導体膜が、膜表面の光学顕微鏡による観察において、中心３ｍｍ角領域にクラックを有しないのが好ましく、中心５ｍｍ角領域にクラックを有しないのがより好ましく、中心９．５ｍｍ角領域にクラックを有しないのが最も好ましい。また、前記結晶性酸化物半導体膜は、単結晶膜であってもよいし、多結晶膜であってもよいが、単結晶膜であるのが好ましい。
　前記結晶性酸化物半導体膜は、ドーパントを含んでいるが、前記ドーパントは、ｎ型ドーパントであれば、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブ、または鉛等のｎ型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、スズ、ゲルマニウム、またはケイ素であるのが好ましく、スズまたはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。ドーパントの含有量は、前記結晶性酸化物半導体膜の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。このような好ましい範囲とすることで、前記結晶性酸化物半導体膜の電気特性をより向上させることができる。
　また、前記結晶性酸化物半導体膜は、Ｘ線回析法のロッキングカーブ半値幅が１００ａｒｃｓｅｃ以上であるのが好ましく、３００ａｒｃｓｅｃ以上であるのがより好ましい。前記半値幅の上限は、特に限定されないが、好ましくは１３００ａｒｃｓｅｃであり、より好ましくは１１００ａｒｃｓｅｃである。このような好ましい半値幅とすることにより、得られる結晶性酸化物半導体膜の移動度をより優れたものとすることができる。
　上記「半値幅」とは、ＸＲＤ（Ｘ－ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ：Ｘ線回折法）によりロッキングカーブ半値幅を測定した値を意味する。測定面方位としては、特に限定されないが、例えば、［１１―２０］、または［３０―３０］などが挙げられる。
　以下、前記結晶性酸化物半導体膜の好ましい製造方法について説明するが、本発明はこれら好ましい製造方法に限定されない。
　前記結晶性酸化物半導体膜の好ましい製造方法としては、例えば図１のようなミストＣＶＤ装置を用いて、ドーパントを含む原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスで成膜室内に搬送し（搬送工程）、ついで成膜室内で前記ミストまたは液滴を熱反応させることによって、結晶基板上に、結晶性酸化物半導体膜を成膜する（成膜工程）方法において、主面がａ面又はｍ面であるコランダム構造を有している結晶基板を用いることなどが挙げられる。本発明においては、主面がａ面又はｍ面であるコランダム構造を有している結晶基板であって、バッファ層が形成されていてもよい結晶基板を用いることが好ましく、主面がａ面又はｍ面であるコランダム構造を有している結晶基板であって、ドーパントを含まないバッファ層が形成されていてもよい結晶基板を用いることが、移動度がより向上するので、より好ましい。
（結晶基板）
　前記結晶基板としては、特に限定されないが、主面の全部または一部にコランダム構造を有している基板であって、当該主面がａ面又はｍ面である基板が好適な例として挙げられ、このような好適な基板が、結晶成長面側の主面の全部または一部にコランダム構造を有している基板であるのが好ましく、結晶成長面側の主面の全部にコランダム構造を有している基板であるのがより好ましい。また、本発明においては、前記結晶基板がオフ角を有しているのが、より電気特性を向上させることができるので好ましい。なお、前記結晶基板の主面がｍ面である場合には、基準面からａ軸方向に向けて傾斜角が形成されているのが好ましい。また、前記結晶基板のオフ角の大きさは、特に限定されないが、０．２°～１２．０°が好ましく、０．５°～４．０°であるのがより好ましく、０．５°～３．０°であるのが最も好ましい。前記結晶基板の基板形状は、板状であって、前記結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記結晶基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板の形状は、特に限定されず、略円形状（例えば、円形、楕円形など）であってもよいし、多角形状（例えば、３角形、正方形、長方形、５角形、６角形、７角形、８角形、９角形など）であってもよく、様々な形状を好適に用いることができる。本発明においては、前記基板の形状を好ましい形状にすることにより、基板上に形成される膜の形状を設定することができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、前記結晶性酸化物半導体膜の面積を大きくすることができる。前記結晶基板の基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料は、例えば、α―Ａｌ２Ｏ３（サファイア基板）またはα―Ｇａ２Ｏ３が好適に挙げられ、主面がａ面であるａ面サファイア基板、主面がｍ面であるｍ面サファイア基板やα酸化ガリウム基板（主面がａ面又はｍ面）などがより好適な例として挙げられる。
　前記のドーパントを含まないバッファ層としては、例えば、α―Ｆｅ２Ｏ３、α―Ｇａ２Ｏ３、α―Ａｌ２Ｏ３及びこれらの混晶などが挙げられる。本発明においては、前記バッファ層が、α―Ｇａ２Ｏ３であるのが好ましい。前記バッファ層の積層手段は特に限定されず、公知の積層手段であってよく、前記結晶性酸化物半導体膜の成膜手段と同様であってもよい。
（霧化・液滴化工程）
　霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは０．１～１０μｍである。
（原料溶液）
　前記原料溶液は、ミストＣＶＤにより、前記結晶性酸化物半導体が得られる溶液であって、前記ドーパントを含んでいれば特に限定されない。前記原料溶液としては、例えば、金属の有機金属錯体（例えばアセチルアセトナート錯体等）やハロゲン化物（例えばフッ化物、塩化物、臭化物またはヨウ化物等）の水溶液などが挙げられる。前記金属は、半導体を構成可能な金属であればそれでよく、このような金属としては、例えば、ガリウム、インジウム、アルミニウム、鉄等が挙げられる。本発明においては、前記金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、０．００１モル％～５０モル％であり、より好ましくは０．０１モル％～５０モル％である。
　また、原料溶液には、通常、ドーパントが含まれている。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、結晶性酸化物半導体膜の導電性を容易に制御することができる。前記ドーパントとしては、例えば前記金属が少なくともガリウムを含む場合には、スズ、ゲルマニウム、ケイ素または鉛などのｎ型ドーパント等が挙げられる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよいし、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が１×１０２０／ｃｍ３以下であるのが好ましく、５×１０１９／ｃｍ３以下であるのがより好ましい。
　原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。
（搬送工程）
　搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、０．５～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
　成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、結晶性酸化物半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、４００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
　上記のようにして得られた結晶性酸化物半導体膜は、電気特性、特に移動度に優れているだけでなく、クラックが低減されており、工業的に有用なものである。このような結晶性酸化物半導体膜は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、前記結晶性酸化物半導体膜は、前記半導体装置のｎ型半導体層（ｎ＋型半導体層、ｎ－型半導体層を含む）に用いられる。また、本発明においては、前記結晶性酸化物半導体膜を、そのままで用いてもよいし、前記基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
　また、前記半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）などが挙げられる。
　以下、本発明の結晶性酸化物半導体膜をｎ型半導体層（ｎ＋型半導体やｎ－半導体層等）に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。
　図２は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図２のＳＢＤは、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。
　ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。
　ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、前記金属のうち２種類の第１の金属と第２の金属とを用いてショットキー電極を形成する場合、第１の金属からなる層と第２の金属からなる層を積層させ、第１の金属からなる層および第２の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
　図２のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ型半導体層１０１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０５ｂからショットキー電極１０５ａへ電子が流れる。このようにして前記半導体構造を用いたＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。
（ＨＥＭＴ）
　図３は、本発明に係る高電子移動度トランジスタ（ＨＥＭＴ）の一例を示している。図３のＨＥＭＴは、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、半絶縁体層１２４、緩衝層１２８、ゲート電極１２５ａ、ソース電極１２５ｂおよびドレイン電極１２５ｃを備えている。
（ＭＯＳＦＥＴ）
　本発明の半導体装置がＭＯＳＦＥＴである場合の一例を図４に示す。図４のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ－型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。
（ＪＦＥＴ）
　図５は、ｎ－型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。
（ＩＧＢＴ）
　図６は、ｎ型半導体層１５１、ｎ－型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
　本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図７に示す。図７の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図７の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
　透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
　図７の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
　第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
　なお、発光素子の別の態様を図８に示す。図８の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
　前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図９に電源システムの例を示す。図９は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１０に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１１に示す。図１１は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴで整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
　以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
１．成膜装置
　図１を用いて、本実施例で用いたミストＣＶＤ装置を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
　ガリウムアセチルアセトナートと塩化スズ（ＩＩ）を超純水に混合し、ガリウムに対するスズの原子比が１：０．００２およびガリウム０．０５モル／Ｌとなるように水溶液を調整し、この際、塩酸を体積比で１．５％を含有させ、これを原料溶液２４ａとした。
３．成膜準備
　上記２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、表面にバッファ層として、α―Ｇａ２Ｏ３膜（ノンドープ）が積層されているｍ面サファイア基板をサセプタ２１上に設置し、ヒーター２８を作動させて成膜室２７内の温度を４６０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１．０Ｌ／ｍｉｎに、キャリアガス（希釈）の流量を０．５Ｌ／ｍｉｎにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
４．半導体膜形成
　次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室２７内に導入され、大気圧下、４６０℃にて、供給管２７内でミストが反応して、基板２０上に半導体膜が形成された。なお、膜厚は２．５μｍであり、成膜時間３６０分間であった。
（実施例２～実施例４）
　基板として、オフ角を有するｍ面サファイア基板を用いたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。なお、オフ角は、実施例２が０．５°であり、実施例３が２．０°であり、実施例４が３．０°であった。得られた結晶性酸化物半導体膜の膜厚は、それぞれ、実施例２が３．０μｍであり、実施例３が２．９μｍであり、実施例４が３．３μｍであった。
（実施例５）
　再現性を確認するために、実施例４と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、３．４μｍであった。なお、再現性の確認は下記試験例にて行った。そして、表１から明らかな通り、再現性が良好であることを確認した。また、膜厚からも再現性が良好であることがわかる。
（実施例６）
　原料溶液として臭化ガリウムと臭化スズを超純水に混合し、ガリウムに対するスズの原子比が１：０．０８及びガリウム０．１モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比１０％含有させた水溶液を用いたこと、基板として、表面にバッファ層としてα―Ｇａ２Ｏ３膜（ノンドープ）が積層されているｍ面サファイア基板に代えて、表面にバッファ層が積層されていないａ面サファイア基板を用いたこと、及び成膜時間を１０分としたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。
（実施例７）
　基板として、表面にバッファ層が積層されていないａ面サファイア基板に代えて、表面にバッファ層としてα―Ｇａ２Ｏ３膜（ノンドープ）が積層されているａ面サファイア基板を用いたこと以外は、実施例６と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、０．３μｍであった。
（実施例８）
　再現性を確認するために、実施例７と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、０．３μｍであった。なお、再現性の確認は下記試験例にて行った。そして、表１から明らかな通り、再現性が良好であることを確認した。また、膜厚からも再現性が良好であることがわかる。
（実施例９）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３膜（ノンドープ）が積層されているｍ面サファイア基板に代えて、表面にバッファ層としてα―Ｇａ２Ｏ３膜（Ｓｎドープ）が積層されているａ面サファイア基板を用いたこと、及び成膜時間を１８０分としたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。
（実施例１０）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３膜（ノンドープ）が積層されているａ面サファイア基板を用いたこと、及び原料溶液におけるガリウムとスズの原子比が、１：０．０００２となるように原料溶液を調整したこと以外は、実施例９と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、１．０μｍであった。
（実施例１１）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３膜（Ｓｎドープ）が積層されているａ面サファイア基板に代えて、表面にバッファ層が積層されていないａ面サファイア基板を用いたこと以外は、実施例９と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、０．９μｍであった。
（実施例１２）
　原料溶液として、臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が１：０．０１およびガリウム０．１モル／Ｌとなるように原料溶液を調整し、この際、臭化水素酸を体積比で２０％含有させた水溶液を用いたこと、及び成膜時間を３０分としたこと以外は、実施例６と同様にして、結晶性酸化物半導体膜を得た。
（実施例１３）
　成膜時間を７２０分としたこと以外は、実施例３と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、３．８μｍであった。
（比較例１）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３膜（ノンドープ）が積層されているｍ面サファイア基板に代えて、表面にバッファ層が積層されていないｃ面サファイア基板を用いたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。
（比較例２）
　臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が１：００５となるように原料溶液を調整したこと、及び基板として、表面にバッファ層が積層されていないａ面サファイア基板に代えて、表面にバッファ層が積層されていないｃ面サファイア基板を用いたこと以外は、実施例６と同様にして結晶性酸化物半導体膜を得た。
（比較例３）
　ガリウムに対するスズの原子比が１：０．００５となるように原料溶液を調整したこと、及び基板として、表面にバッファ層が積層されていないａ面サファイア基板に代えて、表面にバッファ層が積層されていないｃ面サファイア基板を用いたこと以外は、実施例６と同様にして結晶性酸化物半導体膜を得た。
（試験例１）
　Ｘ線回析装置を用いて、実施例１～１３及び比較例１～３において得られた結晶性酸化物半導体膜につき、相の同定を行った。同定は、ＸＲＤ回析装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことにより行った。測定は、ＣｕＫα線を用いて行った。その結果、実施例１～５及び実施例１３において得られた結晶性酸化物半導体膜は、全てｍ面α－Ｇａ２Ｏ３であった。また、実施例６～１２において得られた膜は、全てａ面α－Ｇａ２０３であり、比較例１～３において得られた膜は、全てｃ面α－Ｇａ２Ｏ３であった。また、実施例１、２、４、７～１２、及び比較例１で得られた結晶性酸化物半導体膜のロッキングカーブ半値幅を測定した結果を、表１～３に示す。
（試験例２）
　実施例１～１３及び比較例１～３において得られた結晶性酸化物半導体膜につき、ｖａｎ　ｄｅｒ　ｐａｕｗ法により、ホール効果測定を実施した。実施例１～１３及び比較例１～３において得られた結晶性酸化物半導体膜のキャリア密度、移動度、及び抵抗率を表１～３に示す。表１～３からわかるように、本発明の結晶性酸化物半導体膜は、電気特性、特に移動度に優れていることが分かる。
（試験例３）
　実施例１～１３及び比較例１～３において得られた結晶性酸化物半導体膜につき、光学顕微鏡を用いて膜表面の観察を行った。観察において、膜表面の中心３ｍｍ角領域にクラックが見られなかった場合を○、中心３ｍｍ角領域にクラックが見られた場合を×として、表１～３に観察結果を示す。表１～３から、本発明の結晶性酸化物半導体膜は、クラックが低減されたものであることが分かる。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
（実施例１４）
　ドーパント原料として、臭化ケイ素を用いたこと以外は、実施例６と同様にして、結晶性酸化物半導体膜を得た。その結果、実施例１において得られた結晶性酸化物半導体膜と同等の性能を示していることが分かった。
（実施例１５）
　実施例１と同様にして結晶性酸化物半導体膜を得た。なお、得られた膜厚は２．３μｍであった。
（実施例１６）
　基板として、ａ軸に向かって２°のオフ角を有するｍ面サファイア基板を用いたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は３．２μｍであった。
（実施例１７）
　実施例１６と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は２．２μｍであった。
（実施例１８）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３膜（ノンドープ）が積層されていない、ａ軸に向かって２°のオフ角を有するｍ面サファイア基板を用いたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は２μｍであった。
（実施例１９）
　基板として、ａ軸に向かって４°のオフ角を有するｍ面サファイア基板を用いたこと以外は、実施例１と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は２．６μｍであった。
（実施例２０）
　ガリウムアセチルアセトナートと塩化スズ（ＩＩ）を超純水に混合する際に、ガリウムに対するスズの原子比が１：０．０００２およびガリウム０．０５モル／Ｌとなるように水溶液を調整したこと以外、実施例１８と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は１．８μｍであった。
（実施例２１）
　ガリウムアセチルアセトナートと塩化スズ（ＩＩ）を超純水に混合する際に、ガリウムに対するスズの原子比が１：０．０００２およびガリウム０．０５モル／Ｌとなるように水溶液を調整したこと以外、実施例１８と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は１．８μｍであった。
（試験例４）
　実施例１５～２１において得られた結晶性酸化物半導体膜につき、試験例１と同様にして相の同定を行ったところ、実施例１５～２１において得られた結晶性酸化物半導体膜は、全てｍ面α－Ｇａ２Ｏ３であった。なお、参考までに実施例２０及び実施例２１にて得られた結晶性半導体膜のＸＲＤ測定結果を図１２に示す。また、実施例１５～２１において得られた結晶性酸化物半導体膜につき、試験例１～３と同様にして、キャリア密度、移動度、半値幅およびクラックの有無を評価した。結果を表４に示す。
Figure JPOXMLDOC01-appb-T000004
（試験例５）
　ｍ面サファイア基板上のＳｎドープしたα－Ｇａ２Ｏ３膜につき、ｖａｎ  ｄｅｒ  Ｐａｕｗ法によるホール効果測定を実施し、移動度とキャリア密度を評価した。なお、α－Ｇａ２Ｏ３膜については、ガリウムアセチルアセトナートと塩化スズ（ＩＩ）二水和物とを、塩酸を少量加えながら、溶解するまで混合し、得られた溶液を原料溶液として用いたこと、基板としてｍ面サファイア基板を用いたこと、および成膜温度を５００℃としたこと以外、実施例１と同様にしてα－Ｇａ２Ｏ３膜を得た。この際、キャリア密度が１×１０１８／ｃｍ３前後となるように、塩化スズ（ＩＩ）二水和物の配合割合を適宜変更して複数の原料溶液を用意して複数のα－Ｇａ２Ｏ３膜を得て本評価に用いた。
　ホール効果測定の結果を図１３に示す。図１３から明らかなように、キャリア密度が１×１０１８／ｃｍ３よりも低い低キャリア密度域（プロットエリア内の小さな点）では、キャリア密度の低下と共に移動度が著しく低下する傾向があるが、キャリア密度が１×１０１８／ｃｍ３以上の高キャリア密度域（プロットエリア内の大きな点）では、そのようなことがなく、良好な電気特性を示すことがわかる。
（試験例６）
　また、試験例１にて得られたキャリア密度１．１×１０１８ｃｍ－３のα－Ｇａ２Ｏ３膜につき、温度可変ホール効果測定装置を用いて、移動度の温度特性を調べた。結果を図１４に示す。図１４から明らかなとおり、低温域でも移動度が４０ｃｍ２／Ｖｓ以上あり、また、高温域でも電気特性が良好であることがわかる。
（実施例２２）
１．成膜装置
　図１５を用いて、本実施例で用いたミストＣＶＤ装置１を説明する。ミストＣＶＤ装置１は、キャリアガスを供給するキャリアガス源２ａと、キャリアガス源２ａから送り出されるキャリアガス流量を調節するための流量調節弁３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２ｂと、キャリアガス（希釈）源２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁３ｂと、原料溶液４ａが収容されるミスト発生源４と、水５ａが入れられる容器５と、容器５の底面に取り付けられた超音波振動子６と、成膜室７と、ミスト発生源４から成膜室７までをつなぐ供給管９と、成膜室７内に設置されたホットプレート８と、熱反応後のミスト、液滴および排気ガスを排出する排気口１１とを備えている。なお、ホットプレート８上には、基板１０が設置されている。
２．原料溶液の作製
　臭化ガリウムと塩化スズを超純水に混合し、ガリウムに対するスズの原子比が１：０．０８およびガリウム０．１モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比２０％含有させ、これを原料溶液とした。
３．成膜準備
　上記２．で得られた原料溶液４ａをミスト発生源４内に収容した。次に、基板１０として、表面にバッファ層として、α―Ｇａ２Ｏ３膜（ノンドープ）が積層されているｍ面サファイア基板（オフ角２．０°）をホットプレート８上に設置し、ホットプレート８を作動させて基板温度を４１０℃にまで昇温させた。次に、流量調節弁３ａ、３ｂを開いて、キャリアガス源であるキャリアガス供給手段２ａ、２ｂからキャリアガスを成膜室７内に供給し、成膜室７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を０．６Ｌ／ｍｉｎ、キャリアガス（希釈）の流量を１．０Ｌ／ｍｉｎにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
４．半導体膜形成
　次に、超音波振動子６を２．４ＭＨｚで振動させ、その振動を、水５ａを通じて原料溶液４ａに伝播させることによって、原料溶液４ａを霧化させてミスト４ｂを生成させた。このミスト４ｂが、キャリアガスによって、供給管９内を通って、成膜室７内に導入され、大気圧下、４１０℃にて、基板１０上でミストが熱反応して、基板１０上に膜が形成された。なお、膜厚は２．０μｍであり、成膜時間は１５０分であった。
（比較例４）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３（ノンドープ）が積層されているｍ面サファイア基板に代えて、表面にバッファ層が積層されていないｃ面サファイア基板（オフ角０．２°）を用いたこと以外は、実施例２２と同様にして、結晶性酸化物半導体膜を得た。得られた膜の膜厚は、２．０μｍであった。
（実施例２３）　キャリアガスの流量を０．９Ｌ／ｍｉｎとしたこと以外は、実施例２２と同様にして、結晶性酸化物半導体膜を得た。
（比較例５）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３（ノンドープ）が積層されているｍ面サファイア基板に代えて、表面にバッファ層が積層されていないｃ面サファイア基板（オフ角０．２°）を用いたこと以外は、実施例２３と同様にして、結晶性酸化物半導体膜を得た。
（試験例７）
　実施例２２～２３および比較例４～５にて得られた結晶性酸化物半導体膜につき、試験例１と同様にして相の同定を行ったところ、実施例２２～２３において得られた結晶性酸化物半導体膜は、どちらもｍ面α－Ｇａ２Ｏ３であり、比較例４～５において得られた結晶性酸化物半導体膜は、どちらもｃ面α－Ｇａ２Ｏ３であった。実施例２２～２３および比較例４～５で得られた結晶性酸化物半導体膜につき、テスターを用いて、抵抗値の測定を行った。その結果を図１６に示す。図１６から明らかなように、ｎ型ドーパント（スズ）を含むｃ面α－Ｇａ２Ｏ３よりも、ｎ型ドーパント（スズ）を含むｍ面α－Ｇａ２Ｏ３の方が、電気特性に優れていることがわかる。
（実施例２４）
　原料溶液として、臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が１：０．０１およびガリウム０．１モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比１０％含有させた水溶液を用いたこと、およびキャリアガス流量を１．０Ｌ／ｍｉｎとしたこと以外は、実施例２２と同様にして、結晶性酸化物半導体膜を得た。得られた膜の膜厚は、２．０μｍであった。
（比較例６）
　基板として、表面にバッファ層としてα―Ｇａ２Ｏ３（ノンドープ）が積層されているｍ面サファイア基板に代えて、ｃ面サファイア基板（オフ角０．２°）を用いたこと以外は、実施例２４と同様にして、結晶性酸化物半導体膜を得た。
　実施例２４および比較例６にて得られた結晶性酸化物半導体膜につき、試験例１と同様にして相の同定を行ったところ、実施例２４において得られた結晶性酸化物半導体膜はｍ面α－Ｇａ２Ｏ３であり、比較例６において得られた結晶性酸化物半導体膜はｃ面α－Ｇａ２Ｏ３であった。実施例２４および比較例６で得られた結晶性酸化物半導体膜につき、試験例７と同様にして、抵抗値の測定を行った。その結果、試験例７における結果と同様の傾向がみられ、ｎ型ドーパント（ゲルマニウム）を含むｃ面α－Ｇａ２Ｏ３よりも、ｎ型ドーパント（ゲルマニウム）を含むｍ面α－Ｇａ２Ｏ３の方が、電気特性に優れていることがわかった。
　本発明の結晶性酸化物半導体膜は、半導体装置（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置等に有用である。
　　１　　ミストＣＶＤ装置
　　２ａ　キャリアガス源
　　２ｂ　キャリアガス（希釈）源
　　３ａ　流量調節弁
　　３ｂ　流量調節弁
　　４　　ミスト発生源
　　４ａ　原料溶液
　　４ｂ　ミスト
　　５　　容器
　　５ａ　水
　　６　　超音波振動子
　　７　　成膜室
　　８　　ホットプレート
　　９　　供給管
　１０　　基板
　１１　　排気口
　１９　　ミストＣＶＤ装置
　２０　　基板
　２１　　サセプタ
　２２ａ　キャリアガス供給手段
　２２ｂ　キャリアガス（希釈）供給手段
　２３ａ　流量調節弁
　２３ｂ　流量調節弁
　２４　　ミスト発生源
　２４ａ　原料溶液
　２５　　容器
　２５ａ　水
　２６　　超音波振動子
　２７　　供給管
　２８　　ヒーター
　２９　　排気口
１０１ａ　ｎ－型半導体層
１０１ｂ　ｎ＋型半導体層
１０２　　ｐ型半導体層
１０３　　半絶縁体層
１０４　　絶縁体層
１０５ａ　ショットキー電極
１０５ｂ　オーミック電極
１２１ａ　バンドギャップの広いｎ型半導体層
１２１ｂ　バンドギャップの狭いｎ型半導体層
１２１ｃ　ｎ＋型半導体層
１２３　　ｐ型半導体層
１２４　　半絶縁体層
１２５ａ　ゲート電極
１２５ｂ　ソース電極
１２５ｃ　ドレイン電極
１２８　　緩衝層
１３１ａ　ｎ－型半導体層
１３１ｂ　第１のｎ＋型半導体層
１３１ｃ　第２のｎ＋型半導体層
１３２　　ｐ型半導体層
１３４　　ゲート絶縁膜
１３５ａ　ゲート電極
１３５ｂ　ソース電極
１３５ｃ　ドレイン電極
１４１ａ　ｎ－型半導体層
１４１ｂ　第１のｎ＋型半導体層
１４１ｃ　第２のｎ＋型半導体層
１４２　　ｐ型半導体層
１４５ａ　ゲート電極
１４５ｂ　ソース電極
１４５ｃ　ドレイン電極
１５１　　ｎ型半導体層
１５１ａ　ｎ－型半導体層
１５１ｂ　ｎ＋型半導体層
１５２　　ｐ型半導体層
１５４　　ゲート絶縁膜
１５５ａ　ゲート電極
１５５ｂ　エミッタ電極
１５５ｃ　コレクタ電極
１６１　　ｎ型半導体層
１６２　　ｐ型半導体層
１６３　　発光層
１６５ａ　第１の電極
１６５ｂ　第２の電極
１６７　　透光性電極
１６９　　基板

 

Claims (12)

  1. 　コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、主面がａ面又はｍ面であり、前記ドーパントがｎ型ドーパントであることを特徴とする結晶性酸化物半導体膜。
  2. 　キャリア密度が１．０×１０１８／ｃｍ３以上である請求項１記載の結晶性酸化物半導体膜。
  3. 　移動度が３０ｃｍ２／Ｖｓ以上である請求項１又は２に記載の結晶性酸化物半導体膜。
  4. 　半値幅が３００ａｒｃｓｅｃ以上である請求項１～３のいずれかに記載の結晶性酸化物半導体膜。
  5. 　抵抗率が５０ｍΩｃｍ以下である請求項１～４のいずれかに記載の結晶性酸化物半導体膜。
  6. 　オフ角を有する請求項１～５のいずれかに記載の結晶性酸化物半導体膜。
  7. 　前記ドーパントが、スズ、ゲルマニウム又はケイ素である請求項１～６のいずれかに記載の結晶性酸化物半導体膜。
  8. 　前記ドーパントがスズである請求項１～７のいずれかに記載の結晶性酸化物半導体膜。
  9. 　前記結晶性酸化物半導体が、ガリウム、インジウム又はアルミニウムを含む請求項１～８のいずれかに記載の結晶性酸化物半導体膜。
  10. 　前記結晶性酸化物半導体が、ガリウムを少なくとも含む請求項１～９のいずれかに記載の結晶性酸化物半導体膜。
  11. 　半導体層と電極とを少なくとも含む半導体装置であって、前記半導体層として、請求項１～１０のいずれかに記載の結晶性酸化物半導体膜が用いられている半導体装置。
  12. 　半導体装置を備える半導体システムであって、前記半導体装置が、請求項１１記載の半導体装置である半導体システム。
PCT/JP2017/040039 2016-11-07 2017-11-07 結晶性酸化物半導体膜および半導体装置 WO2018084304A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020197013085A KR20190074288A (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치
KR1020227029502A KR102564830B1 (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치
JP2018549106A JP7391290B2 (ja) 2016-11-07 2017-11-07 結晶性酸化物半導体膜および半導体装置
US16/347,360 US11393906B2 (en) 2016-11-07 2017-11-07 Crystalline oxide semiconductor film and semiconductor device
CN201780068749.1A CN109952392A (zh) 2016-11-07 2017-11-07 结晶性氧化物半导体膜及半导体装置
EP17867324.0A EP3536828A4 (en) 2016-11-07 2017-11-07 CRYSTALLINE OXIDE SEMICONDUCTOR FILM AND SEMICONDUCTOR DEVICE
CN202210758521.8A CN115101587A (zh) 2016-11-07 2017-11-07 结晶性多层结构、半导体装置及多层结构
US17/832,984 US11967618B2 (en) 2016-11-07 2022-06-06 Crystalline oxide semiconductor film and semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-217661 2016-11-07
JP2016217661 2016-11-07
JP2017137447 2017-07-13
JP2017-137447 2017-07-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/347,360 A-371-Of-International US11393906B2 (en) 2016-11-07 2017-11-07 Crystalline oxide semiconductor film and semiconductor device
US17/832,984 Continuation US11967618B2 (en) 2016-11-07 2022-06-06 Crystalline oxide semiconductor film and semiconductor device

Publications (1)

Publication Number Publication Date
WO2018084304A1 true WO2018084304A1 (ja) 2018-05-11

Family

ID=62076824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040039 WO2018084304A1 (ja) 2016-11-07 2017-11-07 結晶性酸化物半導体膜および半導体装置

Country Status (6)

Country Link
US (2) US11393906B2 (ja)
EP (1) EP3536828A4 (ja)
JP (1) JP7391290B2 (ja)
KR (2) KR20190074288A (ja)
CN (2) CN115101587A (ja)
WO (1) WO2018084304A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020011859A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
WO2020217564A1 (ja) * 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
WO2021044489A1 (ja) * 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜
JP2021127262A (ja) * 2020-02-12 2021-09-02 株式会社デンソー 半導体装置とその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2015228495A (ja) 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2016082232A (ja) * 2014-10-09 2016-05-16 株式会社Flosfia 導電性積層構造体および半導体装置ならびに剥離方法
JP2016201540A (ja) * 2015-04-10 2016-12-01 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822263B2 (en) * 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US20120045661A1 (en) 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
WO2013035843A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
US10109707B2 (en) * 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
CN108899359A (zh) * 2014-07-22 2018-11-27 Flosfia 株式会社 结晶性半导体膜和板状体以及半导体装置
CN105826433A (zh) * 2016-05-23 2016-08-03 中国科学院长春光学精密机械与物理研究所 一种β-氧化镓纳米线阵列薄膜及其制备方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US11488821B2 (en) * 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2015228495A (ja) 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2016082232A (ja) * 2014-10-09 2016-05-16 株式会社Flosfia 導電性積層構造体および半導体装置ならびに剥離方法
JP2016201540A (ja) * 2015-04-10 2016-12-01 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AKAIWAKAZUAKI: "Dissertation", March 2016, KYOTO UNIV., article "Conductivity control and device applications of corundum-structured gallium oxide-based semiconductor"
KANEKOKENTARO: "Dissertation", March 2013, KYOTO UNIV., article "Fabrication and physical properties of corundum structured alloys based on gallium oxide"

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020011859A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
WO2020217564A1 (ja) * 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
JP6784871B1 (ja) * 2019-04-24 2020-11-11 日本碍子株式会社 半導体膜
CN113677834A (zh) * 2019-04-24 2021-11-19 日本碍子株式会社 半导体膜
EP3960915A4 (en) * 2019-04-24 2022-12-21 NGK Insulators, Ltd. SEMICONDUCTOR FILM
JP7461851B2 (ja) 2019-04-24 2024-04-04 日本碍子株式会社 半導体膜
WO2021044489A1 (ja) * 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜
JPWO2021044489A1 (ja) * 2019-09-02 2021-03-11
JP7289357B2 (ja) 2019-09-02 2023-06-09 日本碍子株式会社 半導体膜
JP2021127262A (ja) * 2020-02-12 2021-09-02 株式会社デンソー 半導体装置とその製造方法
JP7315927B2 (ja) 2020-02-12 2023-07-27 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN109952392A (zh) 2019-06-28
US11393906B2 (en) 2022-07-19
JP7391290B2 (ja) 2023-12-05
US11967618B2 (en) 2024-04-23
EP3536828A1 (en) 2019-09-11
US20190305091A1 (en) 2019-10-03
CN115101587A (zh) 2022-09-23
JPWO2018084304A1 (ja) 2019-11-07
KR20190074288A (ko) 2019-06-27
EP3536828A4 (en) 2020-07-15
KR20220123338A (ko) 2022-09-06
KR102564830B1 (ko) 2023-08-07
US20220302263A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
KR102329576B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
KR20200074277A (ko) 결정성 반도체막 및 판상체 및 반도체장치
TW201543581A (zh) 結晶性層疊結構體、半導體裝置
JP7014355B2 (ja) 積層構造体および半導体装置
JP2020107636A (ja) 結晶性酸化物膜
JP2020107635A (ja) 結晶性酸化物半導体
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP7011219B2 (ja) 積層構造体および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17867324

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018549106

Country of ref document: JP

Kind code of ref document: A

Ref document number: 20197013085

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017867324

Country of ref document: EP

Effective date: 20190607