KR102564830B1 - 결정성 산화물 반도체막 및 반도체 장치 - Google Patents

결정성 산화물 반도체막 및 반도체 장치 Download PDF

Info

Publication number
KR102564830B1
KR102564830B1 KR1020227029502A KR20227029502A KR102564830B1 KR 102564830 B1 KR102564830 B1 KR 102564830B1 KR 1020227029502 A KR1020227029502 A KR 1020227029502A KR 20227029502 A KR20227029502 A KR 20227029502A KR 102564830 B1 KR102564830 B1 KR 102564830B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
crystalline oxide
semiconductor film
film
plane
Prior art date
Application number
KR1020227029502A
Other languages
English (en)
Other versions
KR20220123338A (ko
Inventor
이사오 타카하시
타카시 시노헤
리에 토쿠다
마사야 오다
토시미 히토라
Original Assignee
가부시키가이샤 플로스피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 플로스피아 filed Critical 가부시키가이샤 플로스피아
Publication of KR20220123338A publication Critical patent/KR20220123338A/ko
Application granted granted Critical
Publication of KR102564830B1 publication Critical patent/KR102564830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

전기 특성이 우수한 결정성 산화물 반도체막을 제공한다. 미스트 CVD 장치를 사용하여, 도펀트를 포함하는 원료 용액을 무화 또는 액적화하고, 얻어진 미스트 또는 액적을 캐리어 가스로 성막실 내의 a면 또는 m면 커런덤 구조 결정 기판 근방으로 반송하고, 이어서 성막실 내에서 상기 미스트 또는 액적을 열반응시킴으로써, 결정 기판 상에, 커런덤 구조를 갖고, 주면이 a면 또는 m면이고, 상기 도펀트가 n형 도펀트인 결정성 산화물 반도체막을 얻는다.

Description

결정성 산화물 반도체막 및 반도체 장치{CRYSTALLINE OXIDE SEMICONDUCTOR FILM AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 유용한 결정성 산화물 반도체막 그리고 상기 결정성 산화물 반도체막을 사용한 반도체 장치 및 시스템에 관한 것이다.
고내압, 저손실 및 고내열을 실현할 수 있는 차세대의 스위칭 소자로서, 밴드 갭이 큰 산화갈륨(Ga2O3)을 사용한 반도체 장치가 주목받고 있어, 인버터 등의 전력용 반도체 장치로의 적용이 기대되고 있다. 게다가, 넓은 밴드 갭으로부터 LED나 센서 등의 수발광 장치로서의 응용도 기대되고 있다. 당해 산화갈륨은 비특허문헌 1에 의하면, 인듐이나 알루미늄을 각각, 혹은 조합하여 혼정함으로써 밴드 갭을 제어하는 것이 가능하여, InAlGaO계 반도체로서 매우 매력적인 재료 계통을 구성하고 있다. 여기서 InAlGaO계 반도체란 InXAlYGaZO3(0≤X≤2, 0≤Y≤2, 0≤Z≤2, X+Y+Z=1.5∼2.5)을 나타내며, 산화갈륨을 내포하는 동일 재료 계통으로서 부감할 수 있다.
특허문헌 1에는, c면 사파이어 기판 상에 Sn을 도핑한 결정성이 높은 도전성 α-Ga2O3 박막이 기재되어 있다. 특허문헌 1에 기재된 박막은, X선 회절법의 로킹 커브 반치폭이 약 60arcsec로 결정성이 높은 α-Ga2O3 박막이지만, 충분한 내압성을 유지할 수 없고, 또한, 이동도도 1㎠/Vs 이하로, 반도체 특성도 만족스러운 것은 아니며, 반도체 장치에 사용하는 것이 아직 곤란하였다.
또한, 특허문헌 2에서는, c면 사파이어 기판 상에 Ge를 도핑한 α-Ga2O3막이 기재되어 있으며, 특허문헌 1에 기재된 박막보다 전기 특성이 우수한 α-Ga2O3 박막이 얻어지고 있으나, 이동도는 3.26㎠/Vs로, 반도체 장치에 사용하기에는 아직 만족스러운 것은 아니었다.
비특허문헌 2에서는, c면 사파이어 기판 상에 Sn을 도핑한 α-Ga2O3막을 제작하고, 이어서 어닐 처리하여 이것을 어닐 버퍼층으로 하고, 그 후 어닐 버퍼층 상에 Sn을 도프한 α-Ga2O3막을 성막함으로써, 이동도를 향상시키고 있다. 또한, Sn의 도핑에 의해, Sn이 서팩턴트적인 효과를 완수함으로써, α-Ga2O3 박막의 표면 거칠기나 결정성이 개선되어, 이동도가 향상된다는 결과도 얻어지고 있다. 그러나, 어닐 처리에 의해, 고저항화 또는 절연화되는 문제가 있어, 반도체 장치에 사용하기에는 아직 과제가 남겨져 있었다. 또한, 얻어진 막은 여전히 전위(轉位)가 많아, 전위 산란의 영향이 강하기 때문에, 전기 특성에 지장을 초래하는 문제가 있었다. 또한, 크랙도 많은 문제도 있어, 공업적으로 유용한 α-Ga2O3막이 기다려지고 있었다.
일본 공개특허공보 2013-028480호 일본 공개특허공보 2015-228495호
카네코 켄타로, 「커런덤 구조 산화갈륨계 혼정 박막의 성장과 물성」, 쿄토 대학 박사 논문, 2013년 3월 아카이와 카즈아키, 「커런덤 구조 산화갈륨계 반도체의 전기 특성 제어와 디바이스 응용」, 쿄토 대학 박사 논문, 2016년 3월
본 발명은, 전기 특성, 특히 이동도가 우수한 결정성 산화물 반도체막을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토한 결과, 특정한 조건 하에서, 미스트 CVD법을 이용하여 성막하면, 놀랍게도, 고저항화 처리도 절연화 처리도 행하지 않고, 또한, 반치폭이, 예를 들어, 100arcsec 이상이어도, 이동도가 우수한 결정성 산화물 반도체막이 얻어지고, 또한, 얻어진 결정성 산화물 반도체막은, 크랙이 저감된 것임을 알아내어, 이 결정성 산화물 반도체막이 상기한 종래의 문제를 일거에 해결할 수 있는 것임을 지견하였다.
또한, 본 발명자들은, 상기 지견을 얻은 후, 더욱 검토를 거듭하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 이하의 발명에 관한 것이다.
[1] 커런덤 구조를 갖는 결정성 산화물 반도체를 주성분으로서 포함하고, 도펀트를 더 포함하는 결정성 산화물 반도체막으로서, 주면이 a면 또는 m면이고, 상기 도펀트가 n형 도펀트인 것을 특징으로 하는 결정성 산화물 반도체막.
[2] 캐리어 밀도가 1.0×1018/㎤ 이상인 청구항 1 기재의 결정성 산화물 반도체막.
[3] 이동도가 30㎠/Vs 이상인 상기 [1] 또는 [2]에 기재된 결정성 산화물 반도체막.
[4] 반치폭이 300arcsec 이상인 상기 [1]∼[3] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[5] 저항률이 50mΩcm 이하인 상기 [1]∼[4] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[6] 오프각을 갖는 상기 [1]∼[5] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[7] 상기 도펀트가, 주석, 게르마늄 또는 규소인 상기 [1]∼[6] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[8] 상기 도펀트가 주석인 상기 [1]∼[7] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[9] 상기 결정성 산화물 반도체가, 갈륨, 인듐 또는 알루미늄을 포함하는 상기 [1]∼[8] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[10] 상기 결정성 산화물 반도체가, 갈륨을 적어도 포함하는 상기 [1]∼[9] 중 어느 하나에 기재된 결정성 산화물 반도체막.
[11] 반도체층과 전극을 적어도 포함하는 반도체 장치로서, 상기 반도체층으로서, 상기 [1]∼[10] 중 어느 하나에 기재된 결정성 산화물 반도체막이 사용되고 있는 반도체 장치.
[12] 반도체 장치를 구비하는 반도체 시스템으로서, 상기 반도체 장치가, 상기 [11] 기재의 반도체 장치인 반도체 시스템.
본 발명의 결정성 산화물 반도체막은, 전기 특성, 특히 이동도가 우수하다.
도 1은 실시예에 있어서 사용되는 성막 장치(미스트 CVD 장치)의 개략 구성도이다.
도 2는 쇼트키 배리어 다이오드(SBD)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 3은 고전자 이동도 트랜지스터(HEMT)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 4는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 5는 접합 전계 효과 트랜지스터(JFET)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 6은 절연 게이트형 바이폴러 트랜지스터(IGBT)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 7은 발광 소자(LED)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 8은 발광 소자(LED)의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 9는 전원 시스템의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 10은 시스템 장치의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 11은 전원 장치의 전원 회로도의 바람직한 일례를 모식적으로 나타내는 도면이다.
도 12는 실시예에 있어서의 XRD 측정 결과를 나타내는 도면이다.
도 13은 시험예에 있어서의 홀 효과 측정 결과를 나타내는 도면이다. 한편, 세로축이 이동도(㎠/Vs)이고, 가로축이 캐리어 밀도(/㎤)이다.
도 14는 시험예에 있어서의 온도 가변 홀 효과 측정 결과를 나타내는 도면이다. 한편, 세로축이 이동도(㎠/Vs)이고, 가로축이 온도(K)이다.
도 15는 실시예에 있어서 사용되는 성막 장치(미스트 CVD 장치)의 개략 구성도이다.
도 16은 실시예 및 비교예에 있어서의 저항값의 측정 결과를 나타내는 도면이다.
본 발명의 결정성 산화물 반도체막은, 커런덤 구조를 갖는 결정성 산화물 반도체를 주성분으로서 포함하고, 도펀트를 더 포함하는 결정성 산화물 반도체막으로서, 주면이 a면 또는 m면이고, 상기 도펀트가 n형 도펀트인 것을 특장으로 한다. 또한, 본 발명의 결정성 산화물 반도체막은, 캐리어 밀도가 약 1.0×1018/㎤ 이상인 것이 바람직하다. 상기 주면은, a면 또는 m면이면 특별히 한정되지 않지만, 본 발명에 있어서는, m면이 바람직하다. 또한, 상기 캐리어 밀도는, 홀 효과 측정으로 얻어지는 반도체막 중의 캐리어 밀도를 말한다. 상기 캐리어 밀도의 상한은 특별히 한정되지 않지만, 약 1.0×1023/㎤ 이하가 바람직하고, 약 1.0×1022/㎤ 이하가 보다 바람직하다. 또한, 상기 결정성 산화물 반도체막은, 이동도가 30㎠/Vs 이상인 것이 바람직하고, 50㎠/Vs 이상인 것이 보다 바람직하며, 100㎠/Vs 이상인 것이 가장 바람직하다. 한편, 상기 이동도는, 홀 효과 측정으로 얻어지는 이동도를 말한다. 또한, 본 발명에 있어서는, 상기 결정성 산화물 반도체막의 저항률은, 50mΩcm 이하인 것이 바람직하고, 10mΩcm 이하인 것이 보다 바람직하며, 5mΩcm 이하인 것이 가장 바람직하다.
또한, 상기 결정성 산화물 반도체막은, 오프각을 갖는 것이 바람직하다. 「오프각」이란, 소정의 결정면(주면)을 기준면으로 하여 형성되는 경사각을 말하며, 통상, 소정의 결정면(주면)과 결정 성장면이 이루는 각도를 말한다. 상기 오프각의 경사 방향은 특별히 한정되지 않지만, 본 발명에 있어서는, 상기 주면이 m면인 경우에는, 기준면으로부터 a축 방향을 향하여 경사각이 형성되어 있는 것이 바람직하다. 상기 오프각의 크기는 특별히 한정되지 않지만, 0.2°∼12.0°가 바람직하고, 0.5°∼4.0°인 것이 보다 바람직하며, 0.5°∼3.0°인 것이 가장 바람직하다. 바람직한 오프각을 가짐으로써, 결정성 반도체막의 반도체 특성, 특히 이동도가 보다 더 우수한 것이 된다.
또한, 본 발명에 있어서는, 상기 결정성 산화물 반도체가, 인듐, 갈륨 또는 알루미늄을 포함하는 것이 바람직하고, InAlGaO계 반도체를 포함하는 것이 보다 바람직하며, 갈륨을 적어도 포함하는 것이 가장 바람직하다. 한편, 「주성분」이란, 예를 들어 결정성 산화물 반도체가 α-Ga2O3인 경우, 막 중의 금속 원소 중의 갈륨의 원자비가 0.5 이상의 비율로 α-Ga2O3이 포함되어 있으면 그것으로 충분하다. 본 발명에 있어서는, 상기 막 중의 금속 원소 중의 갈륨의 원자비가 0.7 이상인 것이 바람직하고, 0.8 이상인 것이 보다 바람직하다. 또한, 결정성 산화물 반도체막의 두께는, 특별히 한정되지 않고, 1㎛ 이하여도 되고, 1㎛ 이상이어도 된다. 또한, 상기 결정성 산화물 반도체막의 형상 등은 특별히 한정되지 않고, 사각형상(정방형상, 장방형상을 포함한다)이어도 되고, 원형상(반원형상을 포함한다)이어도 되며, 다각형상이어도 된다. 상기 결정성 산화물 반도체막의 표면적은, 특별히 한정되지 않고, 가로세로 3㎜ 이상인 것이 바람직하고, 가로세로 5㎜ 이상인 것이 보다 바람직하며, 직경 50㎜ 이상인 것이 가장 바람직하다. 본 발명에 있어서는, 상기 결정성 산화물 반도체막이, 막 표면의 광학 현미경에 의한 관찰에 있어서, 중심 가로세로 3㎜ 영역에 크랙을 갖지 않는 것이 바람직하고, 중심 가로세로 5㎜ 영역에 크랙을 갖지 않는 것이 보다 바람직하며, 중심 가로세로 9.5㎜ 영역에 크랙을 갖지 않는 것이 가장 바람직하다. 또한, 상기 결정성 산화물 반도체막은, 단결정막이어도 되고, 다결정막이어도 되지만, 단결정막인 것이 바람직하다.
상기 결정성 산화물 반도체막은, 도펀트를 포함하고 있는데, 상기 도펀트는, n형 도펀트이면, 특별히 한정되지 않고, 공지의 것일 수 있다. 상기 도펀트로는, 예를 들어, 주석, 게르마늄, 규소, 티탄, 지르코늄, 바나듐, 니오브, 또는 납 등의 n형 도펀트 등을 들 수 있다. 본 발명에 있어서는, 상기 도펀트가, 주석, 게르마늄, 또는 규소인 것이 바람직하고, 주석 또는 게르마늄인 것이 보다 바람직하며, 주석인 것이 가장 바람직하다. 도펀트의 함유량은, 상기 결정성 산화물 반도체막의 조성 중, 0.00001원자％ 이상인 것이 바람직하고, 0.00001원자％∼20원자％인 것이 보다 바람직하며, 0.00001원자％∼10원자％인 것이 가장 바람직하다. 이러한 바람직한 범위로 함으로써, 상기 결정성 산화물 반도체막의 전기 특성을 보다 향상시킬 수 있다.
또한, 상기 결정성 산화물 반도체막은, X선 회절법의 로킹 커브 반치폭이 100arcsec 이상인 것이 바람직하고, 300arcsec 이상인 것이 보다 바람직하다. 상기 반치폭의 상한은, 특별히 한정되지 않지만, 바람직하게는 1300arcsec이고, 보다 바람직하게는 1100arcsec이다. 이러한 바람직한 반치폭으로 함으로써, 얻어지는 결정성 산화물 반도체막의 이동도를 보다 우수한 것으로 할 수 있다.
상기 「반치폭」이란, XRD(X-ray diffraction: X선 회절법)에 의해 로킹 커브 반치폭을 측정한 값을 의미한다. 측정면 방위로는, 특별히 한정되지 않지만, 예를 들어, [11-20] 또는 [30-30] 등을 들 수 있다.
이하, 상기 결정성 산화물 반도체막의 바람직한 제조 방법에 대하여 설명하는데, 본 발명은 이들 바람직한 제조 방법에 한정되지 않는다.
상기 결정성 산화물 반도체막의 바람직한 제조 방법으로는, 예를 들어 도 1과 같은 미스트 CVD 장치를 사용하여, 도펀트를 포함하는 원료 용액을 무화 또는 액적화하고(무화·액적화 공정), 얻어진 미스트 또는 액적을 캐리어 가스로 성막실 내로 반송하고(반송 공정), 이어서 성막실 내에서 상기 미스트 또는 액적을 열반응시킴으로써, 결정 기판 상에, 결정성 산화물 반도체막을 성막하는(성막 공정) 방법에 있어서, 주면이 a면 또는 m면인 커런덤 구조를 갖고 있는 결정 기판을 사용하는 것 등을 들 수 있다. 본 발명에 있어서는, 주면이 a면 또는 m면인 커런덤 구조를 갖고 있는 결정 기판으로서, 버퍼층이 형성되어 있어도 되는 결정 기판을 사용하는 것이 바람직하고, 주면이 a면 또는 m면인 커런덤 구조를 갖고 있는 결정 기판으로서, 도펀트를 포함하지 않는 버퍼층이 형성되어 있어도 되는 결정 기판을 사용하는 것이, 이동도가 보다 향상되므로, 보다 바람직하다.
(결정 기판)
상기 결정 기판으로는, 특별히 한정되지 않지만, 주면의 전부 또는 일부에 커런덤 구조를 갖고 있는 기판으로서, 당해 주면이 a면 또는 m면인 기판을 바람직한 예로서 들 수 있고, 이러한 바람직한 기판이, 결정 성장면측의 주면의 전부 또는 일부에 커런덤 구조를 갖고 있는 기판인 것이 바람직하고, 결정 성장면측의 주면의 전부에 커런덤 구조를 갖고 있는 기판인 것이 보다 바람직하다. 또한, 본 발명에 있어서는, 상기 결정 기판이 오프각을 갖고 있는 것이, 보다 전기 특성을 향상시킬 수 있으므로 바람직하다. 한편, 상기 결정 기판의 주면이 m면인 경우에는, 기준면으로부터 a축 방향을 향하여 경사각이 형성되어 있는 것이 바람직하다. 또한, 상기 결정 기판의 오프각의 크기는, 특별히 한정되지 않지만, 0.2°∼12.0°가 바람직하고, 0.5°∼4.0°인 것이 보다 바람직하며, 0.5°∼3.0°인 것이 가장 바람직하다. 상기 결정 기판의 기판 형상은, 판상으로서, 상기 결정성 산화물 반도체막의 지지체가 되는 것이면 특별히 한정되지 않는다. 절연체 기판이어도 되고, 반도체 기판이어도 되며, 도전성 기판이어도 되지만, 상기 결정 기판이, 절연체 기판인 것이 바람직하고, 또한, 표면에 금속막을 갖는 기판인 것도 바람직하다. 상기 기판의 형상은, 특별히 한정되지 않고, 대략 원형상(예를 들어, 원형, 타원형 등)이어도 되고, 다각형상(예를 들어, 3각형, 정방형, 장방형, 5각형, 6각형, 7각형, 8각형, 9각형 등)이어도 되며, 여러 가지 형상을 바람직하게 사용할 수 있다. 본 발명에 있어서는, 상기 기판의 형상을 바람직한 형상으로 함으로써, 기판 상에 형성되는 막의 형상을 설정할 수 있다. 또한, 본 발명에 있어서는, 대면적의 기판을 사용할 수도 있고, 이러한 대면적의 기판을 사용함으로써, 상기 결정성 산화물 반도체막의 면적을 크게 할 수 있다. 상기 결정 기판의 기판 재료는, 본 발명의 목적을 저해하지 않는 한, 특별히 한정되지 않고, 공지의 것일 수 있다. 상기의 커런덤 구조를 갖는 기판 재료는, 예를 들어, α-Al2O3(사파이어 기판) 또는 α-Ga2O3을 바람직하게 들 수 있고, 주면이 a면인 a면 사파이어 기판, 주면이 m면인 m면 사파이어 기판이나 α산화갈륨 기판(주면이 a면 또는 m면) 등을 보다 바람직한 예로서 들 수 있다.
상기의 도펀트를 포함하지 않는 버퍼층으로는, 예를 들어, α-Fe2O3, α-Ga2O3, α-Al2O3 및 이들의 혼정 등을 들 수 있다. 본 발명에 있어서는, 상기 버퍼층이, α-Ga2O3인 것이 바람직하다. 상기 버퍼층의 적층 수단은 특별히 한정되지 않고, 공지의 적층 수단일 수 있고, 상기 결정성 산화물 반도체막의 성막 수단과 동일해도 된다.
(무화·액적화 공정)
무화·액적화 공정은, 상기 원료 용액을 무화 또는 액적화한다. 상기 원료 용액의 무화 수단 또는 액적화 수단은, 상기 원료 용액을 무화 또는 액적화할 수만 있으면 특별히 한정되지 않고, 공지의 수단일 수 있지만, 본 발명에 있어서는, 초음파를 사용하는 무화 수단 또는 액적화 수단이 바람직하다. 초음파를 사용하여 얻어진 미스트 또는 액적은, 초속도가 제로이고, 공중에 부유하므로 바람직하고, 예를 들어, 스프레이와 같이 분사하는 것이 아니라, 공간에 부유하여 가스로서 반송하는 것이 가능한 미스트이므로 충돌 에너지에 의한 손상이 없기 때문에, 매우 바람직하다. 액적 사이즈는, 특별히 한정되지 않고, 수㎜ 정도의 액적이어도 되지만, 바람직하게는 50㎛ 이하이고, 보다 바람직하게는 0.1∼10㎛이다.
(원료 용액)
상기 원료 용액은, 미스트 CVD에 의해, 상기 결정성 산화물 반도체가 얻어지는 용액으로서, 상기 도펀트를 포함하고 있으면 특별히 한정되지 않는다. 상기 원료 용액으로는, 예를 들어, 금속의 유기 금속 착물(예를 들어 아세틸아세토네이트 착물 등)이나 할로겐화물(예를 들어 불화물, 염화물, 브롬화물 또는 요오드화물 등)의 수용액 등을 들 수 있다. 상기 금속은, 반도체를 구성 가능한 금속이면 그것으로 충분하고, 이러한 금속으로는, 예를 들어, 갈륨, 인듐, 알루미늄, 철 등을 들 수 있다. 본 발명에 있어서는, 상기 금속이, 갈륨, 인듐 또는 알루미늄을 적어도 포함하는 것이 바람직하고, 갈륨을 적어도 포함하는 것이 보다 바람직하다. 원료 용액 중의 금속의 함유량은, 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않지만, 바람직하게는 0.001몰％∼50몰％이고, 보다 바람직하게는 0.01몰％∼50몰％이다.
또한, 원료 용액에는, 통상, 도펀트가 포함되어 있다. 원료 용액에 도펀트를 포함시킴으로써, 이온 주입 등을 행하지 않고, 결정 구조를 파괴하지 않고, 결정성 산화물 반도체막의 도전성을 용이하게 제어할 수 있다. 상기 도펀트로는, 예를 들어 상기 금속이 적어도 갈륨을 포함하는 경우에는, 주석, 게르마늄, 규소 또는 납 등의 n형 도펀트 등을 들 수 있다. 본 발명에 있어서는, 상기 도펀트가 주석, 게르마늄, 또는 규소인 것이 바람직하고, 주석, 또는 게르마늄인 것이 보다 바람직하며, 주석인 것이 가장 바람직하다. 상기 도펀트의 농도는, 통상, 약 1×1016/㎤∼1×1022/㎤여도 되고, 또한, 도펀트의 농도를 예를 들어 약 1×1017/㎤ 이하의 저농도로 해도 되며, 도펀트를 약 1×1020/㎤ 이상의 고농도로 함유시켜도 된다. 본 발명에 있어서는, 도펀트의 농도가 1×1020/㎤ 이하인 것이 바람직하고, 5×1019/㎤ 이하인 것이 보다 바람직하다.
원료 용액의 용매는, 특별히 한정되지 않고, 물 등의 무기 용매여도 되고, 알코올 등의 유기 용매여도 되며, 무기 용매와 유기 용매의 혼합 용매여도 된다. 본 발명에 있어서는, 상기 용매가 물을 포함하는 것이 바람직하고, 물 또는 물과 알코올의 혼합 용매인 것이 보다 바람직하며, 물인 것이 가장 바람직하다. 상기 물로는, 보다 구체적으로는, 예를 들어, 순수, 초순수, 수돗물, 우물물, 광천수, 광수, 온천수, 용수, 담수, 해수 등을 들 수 있으나, 본 발명에 있어서는, 초순수가 바람직하다.
(반송 공정)
반송 공정에서는, 캐리어 가스로 상기 미스트 또는 상기 액적을 성막실 내로 반송한다. 상기 캐리어 가스는, 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않고, 예를 들어, 산소, 오존, 질소나 아르곤 등의 불활성 가스, 또는 수소 가스나 포밍 가스 등의 환원 가스를 바람직한 예로서 들 수 있다. 또한, 캐리어 가스의 종류는 1종류일 수 있으나, 2종류 이상이어도 되고, 유량을 낮춘 희석 가스(예를 들어 10배 희석 가스 등) 등을, 제2 캐리어 가스로서 추가로 사용해도 된다. 또한, 캐리어 가스의 공급 개소도 1개소뿐만 아니라, 2개소 이상 있어도 된다. 캐리어 가스의 유량은, 특별히 한정되지 않지만, 0.01∼20L/분인 것이 바람직하고, 0.5∼10L/분인 것이 보다 바람직하다. 희석 가스의 경우에는, 희석 가스의 유량이 0.001∼2L/분인 것이 바람직하고, 0.1∼1L/분인 것이 보다 바람직하다.
(성막 공정)
성막 공정에서는, 성막실 내에서 상기 미스트 또는 액적을 열반응시킴으로써, 기체 상에 결정성 산화물 반도체막을 성막한다. 열반응은, 열로 상기 미스트 또는 액적이 반응하면 그것으로 충분하고, 반응 조건 등도 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않는다. 본 공정에 있어서는, 상기 열반응을, 통상, 용매의 증발 온도 이상의 온도에서 행하는데, 지나치게 높지 않은 온도(예를 들어 1000℃) 이하가 바람직하고, 650℃ 이하가 보다 바람직하며, 400℃∼650℃가 가장 바람직하다. 또한, 열반응은, 본 발명의 목적을 저해하지 않는 한, 진공 하, 비산소 분위기 하, 환원 가스 분위기 하 및 산소 분위기 하의 어느 분위기 하에서 행하여져도 되고, 또한, 대기압 하, 가압 하 및 감압 하의 어느 조건 하에서 행하여져도 되지만, 본 발명에 있어서는, 대기압 하에서 행하여지는 것이 바람직하다. 한편, 막두께는, 성막 시간을 조정함으로써 설정할 수 있다.
상기와 같이 하여 얻어진 결정성 산화물 반도체막은, 전기 특성, 특히 이동도가 우수할 뿐만 아니라, 크랙이 저감되어 있어, 공업적으로 유용한 것이다. 이러한 결정성 산화물 반도체막은, 반도체 장치 등에 바람직하게 사용할 수 있고, 특히, 파워 디바이스에 유용하다. 예를 들어, 상기 결정성 산화물 반도체막은, 상기 반도체 장치의 n형 반도체층(n+형 반도체층, n-형 반도체층을 포함한다)에 사용된다. 또한, 본 발명에 있어서는, 상기 결정성 산화물 반도체막을, 그대로 사용해도 되고, 상기 기판 등으로부터 박리하는 등의 공지의 수단을 사용한 후에, 반도체 장치 등에 적용해도 된다.
또한, 상기 반도체 장치는, 전극이 반도체층의 편면측에 형성된 횡형의 소자(횡형 디바이스)와, 반도체층의 표리 양면측에 각각 전극을 갖는 종형의 소자(종형 디바이스)로 분류할 수 있고, 본 발명에 있어서는, 횡형 디바이스에도 종형 디바이스에도 바람직하게 사용할 수 있으나, 그 중에서도, 종형 디바이스에 사용하는 것이 바람직하다. 상기 반도체 장치로는, 예를 들어, 쇼트키 배리어 다이오드(SBD), 금속 반도체 전계 효과 트랜지스터(MESFET), 고전자 이동도 트랜지스터(HEMT), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET), 정전 유도 트랜지스터(SIT), 접합 전계 효과 트랜지스터(JFET), 절연 게이트형 바이폴러 트랜지스터(IGBT) 또는 발광 다이오드(LED) 등을 들 수 있다.
이하, 본 발명의 결정성 산화물 반도체막을 n형 반도체층(n+형 반도체나 n- 반도체층 등)에 적용한 경우의 바람직한 예를, 도면을 사용하여 설명하는데, 본 발명은, 이들 예에 한정되는 것은 아니다. 한편, 이하에 예시하는 반도체 장치에 있어서, 본 발명의 목적을 저해하지 않는 한, 또 다른 층(예를 들어 절연체층, 반절연체층, 도체층, 반도체층, 완충층 또는 기타 중간층 등) 등이 포함되어 있어도 되고, 또한, 완충층(버퍼층) 등도 적절히 생략해도 된다.
도 2는, 본 발명에 따른 쇼트키 배리어 다이오드(SBD)의 일례를 나타내고 있다. 도 2의 SBD는, n-형 반도체층(101a), n+형 반도체층(101b), 쇼트키 전극(105a) 및 오믹 전극(105b)을 구비하고 있다.
쇼트키 전극 및 오믹 전극의 재료는, 공지의 전극 재료여도 되고, 상기 전극 재료로는, 예를 들어, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd 혹은 Ag 등의 금속 또는 이들의 합금, 산화주석, 산화아연, 산화레늄, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜 또는 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물 그리고 적층체 등을 들 수 있다.
쇼트키 전극 및 오믹 전극의 형성은, 예를 들어, 진공 증착법 또는 스퍼터링법 등의 공지의 수단에 의해 행할 수 있다. 보다 구체적으로 예를 들어, 상기 금속 중 2종류의 제1 금속과 제2 금속을 사용하여 쇼트키 전극을 형성하는 경우, 제1 금속으로 이루어지는 층과 제2 금속으로 이루어지는 층을 적층시키고, 제1 금속으로 이루어지는 층 및 제2 금속으로 이루어지는 층에 대하여, 포토리소그래피의 방법을 이용한 패터닝을 실시함으로써 행할 수 있다.
도 2의 SBD에 역바이어스가 인가된 경우에는, 공핍층(도시 생략)이 n-형 반도체층(101a) 안에 퍼지기 때문에, 고내압의 SBD가 된다. 또한, 순바이어스가 인가된 경우에는, 오믹 전극(105b)으로부터 쇼트키 전극(105a)으로 전자가 흐른다. 이와 같이 하여 상기 반도체 구조를 사용한 SBD는, 고내압·대전류용으로 우수하고, 스위칭 속도도 빠르고, 내압성·신뢰성도 우수하다.
(HEMT)
도 3은, 본 발명에 따른 고전자 이동도 트랜지스터(HEMT)의 일례를 나타내고 있다. 도 3의 HEMT는, 밴드 갭이 넓은 n형 반도체층(121a), 밴드 갭이 좁은 n형 반도체층(121b), n+형 반도체층(121c), 반절연체층(124), 완충층(128), 게이트 전극(125a), 소스 전극(125b) 및 드레인 전극(125c)을 구비하고 있다.
(MOSFET)
본 발명의 반도체 장치가 MOSFET인 경우의 일례를 도 4에 나타낸다. 도 4의 MOSFET는, 트렌치형의 MOSFET으로, n-형 반도체층(131a), n+형 반도체층(131b 및 131c), 게이트 절연막(134), 게이트 전극(135a), 소스 전극(135b) 및 드레인 전극(135c)을 구비하고 있다.
(JFET)
도 5는, n-형 반도체층(141a), 제1 n+형 반도체층(141b), 제2 n+형 반도체층(141c), 게이트 전극(145a), 소스 전극(145b) 및 드레인 전극(145c)을 구비하고 있는 접합 전계 효과 트랜지스터(JFET)의 바람직한 일례를 나타낸다.
(IGBT)
도 6은, n형 반도체층(151), n-형 반도체층(151a), n+형 반도체층(151b), p형 반도체층(152), 게이트 절연막(154), 게이트 전극(155a), 이미터 전극(155b) 및 컬렉터 전극(155c)을 구비하고 있는 절연 게이트형 바이폴러 트랜지스터(IGBT)의 바람직한 일례를 나타낸다.
(LED)
본 발명의 반도체 장치가 발광 다이오드(LED)인 경우의 일례를 도 7에 나타낸다. 도 7의 반도체 발광 소자는, 제2 전극(165b) 상에 n형 반도체층(161)을 구비하고 있고, n형 반도체층(161) 상에는, 발광층(163)이 적층되어 있다. 그리고, 발광층(163) 상에는, p형 반도체층(162)이 적층되어 있다. p형 반도체층(162) 상에는, 발광층(163)이 발생하는 광을 투과하는 투광성 전극(167)을 구비하고 있고, 투광성 전극(167) 상에는, 제1 전극(165a)이 적층되어 있다. 한편, 도 7의 반도체 발광 소자는, 전극 부분을 제외하고 보호층으로 덮여 있어도 된다.
투광성 전극의 재료로는, 인듐(In) 또는 티탄(Ti)을 포함하는 산화물의 도전성 재료 등을 들 수 있다. 보다 구체적으로는, 예를 들어, In2O3, ZnO, SnO2, Ga2O3, TiO2, CeO2 또는 이들의 2 이상의 혼정 또는 이들에 도핑된 것 등을 들 수 있다. 이들 재료를, 스퍼터링 등의 공지의 수단으로 형성함으로써, 투광성 전극을 형성할 수 있다. 또한, 투광성 전극을 형성한 후에, 투광성 전극의 투명화를 목적으로 한 열 어닐을 실시해도 된다.
도 7의 반도체 발광 소자에 의하면, 제1 전극(165a)을 정극, 제2 전극(165b)을 부극으로 하고, 양자를 통하여 p형 반도체층(162), 발광층(163) 및 n형 반도체층(161)에 전류를 흘림으로써, 발광층(163)이 발광하게 되어 있다.
제1 전극(165a) 및 제2 전극(165b)의 재료로는, 예를 들어, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd 혹은 Ag 등의 금속 또는 이들의 합금, 산화주석, 산화아연, 산화레늄, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜 또는 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물 등을 들 수 있다. 전극의 제막법은 특별히 한정되는 일은 없고, 인쇄 방식, 스프레이법, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 상기 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 상기 기판 상에 형성할 수 있다.
한편, 발광 소자의 다른 양태를 도 8에 나타낸다. 도 8의 발광 소자에서는, 기판(169) 상에 n형 반도체층(161)이 적층되어 있고, p형 반도체층(162), 발광층(163) 및 n형 반도체층(161)의 일부를 컷아웃함으로써 노출된 n형 반도체층(161)의 반도체층 노출면 상의 일부에 제2 전극(165b)이 적층되어 있다.
상기 반도체 장치는, 예를 들어 전원 장치를 사용한 시스템 등에 사용된다. 상기 전원 장치는, 공지의 수단을 사용하여, 상기 반도체 장치를 배선 패턴 등에 접속하는 것 등을 행하여 제작할 수 있다. 도 9에 전원 시스템의 예를 나타낸다. 도 9는, 복수의 상기 전원 장치와 제어 회로를 사용하여 전원 시스템을 구성하고 있다. 상기 전원 시스템은, 도 10에 나타내는 바와 같이, 전자 회로와 조합하여 시스템 장치에 사용할 수 있다. 한편, 전원 장치의 전원 회로도의 일례를 도 11에 나타낸다. 도 11은, 파워 회로와 제어 회로로 이루어지는 전원 장치의 전원 회로를 나타내고 있고, 인버터(MOSFET A∼D로 구성)에 의해 DC 전압을 고주파로 스위칭하여 AC로 변환 후, 트랜스로 절연 및 변압을 실시하고, 정류 MOSFET으로 정류 후, DCL(평활용 코일)과 컨덴서로 평활하여, 직류 전압을 출력한다. 이 때에 전압 비교기로 출력 전압을 기준 전압과 비교하여, 원하는 출력 전압이 되도록 PWM 제어 회로로 인버터 및 정류 MOSFET을 제어한다.
[실시예]
이하, 본 발명의 실시예를 설명하는데, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
1. 성막 장치
도 1을 이용하여, 본 실시예에서 사용한 미스트 CVD 장치를 설명한다. 미스트 CVD 장치(19)는, 기판(20)을 재치하는 서셉터(21)와, 캐리어 가스를 공급하는 캐리어 가스 공급 수단(22a)과, 캐리어 가스 공급 수단(22a)으로부터 이송되는 캐리어 가스의 유량을 조절하기 위한 유량 조절 밸브(23a)와, 캐리어 가스(희석)를 공급하는 캐리어 가스(희석) 공급 수단(22b)과, 캐리어 가스(희석) 공급 수단(22b)으로부터 이송되는 캐리어 가스의 유량을 조절하기 위한 유량 조절 밸브(23b)와, 원료 용액(24a)이 수용되는 미스트 발생원(24)과, 물(25a)이 담겨지는 용기(25)와, 용기(25)의 저면에 장착된 초음파 진동자(26)와, 내경 40㎜의 석영관으로 이루어지는 공급관(27)과, 공급관(27)의 주변부에 설치된 히터(28)를 구비하고 있다. 서셉터(21)는, 석영으로 이루어지고, 기판(20)을 재치하는 면이 수평면으로부터 경사져 있다. 성막실이 되는 공급관(27)과 서셉터(21)를 어느 쪽도 석영으로 제작함으로써, 기판(20) 상에 형성되는 막 내에 장치 유래의 불순물이 혼입되는 것을 억제하고 있다.
2. 원료 용액의 제작
갈륨아세틸아세토네이트와 염화주석(II)을 초순수에 혼합하고, 갈륨과 주석의 원자비가 1:0.002 및 갈륨이 0.05몰/L가 되도록 수용액을 조정하고, 이 때, 염산을 체적비로 1.5％를 함유시켜, 이것을 원료 용액(24a)으로 하였다.
3. 성막 준비
상기 2.에서 얻어진 원료 용액(24a)을 미스트 발생원(24) 내에 수용하였다. 다음으로, 기판(20)으로서, 표면에 버퍼층으로서, α-Ga2O3막(논도프)이 적층되어 있는 m면 사파이어 기판을 서셉터(21) 상에 설치하고, 히터(28)를 작동시켜 성막실(27) 내의 온도를 460℃까지 승온시켰다. 다음으로, 유량 조절 밸브(23a, 23b)를 열어, 캐리어 가스원인 캐리어 가스 공급 수단(22a, 22b)으로부터 캐리어 가스를 성막실(27) 내에 공급하여, 성막실(27)의 분위기를 캐리어 가스로 충분히 치환한 후, 캐리어 가스의 유량을 1.0L/min으로, 캐리어 가스(희석)의 유량을 0.5L/min으로 각각 조절하였다. 한편, 캐리어 가스로서 질소를 사용하였다.
4. 반도체막 형성
다음으로, 초음파 진동자(26)를 2.4MHz로 진동시키고, 그 진동을, 물(25a)을 통하여 원료 용액(24a)에 전파시킴으로써, 원료 용액(24a)을 미립자화시켜 원료 미립자를 생성하였다. 이 원료 미립자가, 캐리어 가스에 의해 성막실(27) 내에 도입되고, 대기압 하, 460℃에서, 공급관(27) 내에서 미스트가 반응하여, 기판(20) 상에 반도체막이 형성되었다. 한편, 막두께는 2.5㎛이고, 성막 시간 360분간이었다.
(실시예 2∼실시예 4)
기판으로서, 오프각을 갖는 m면 사파이어 기판을 사용한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 오프각은, 실시예 2가 0.5°이고, 실시예 3이 2.0°이고, 실시예 4가 3.0°였다. 얻어진 결정성 산화물 반도체막의 막두께는, 각각, 실시예 2가 3.0㎛이고, 실시예 3이 2.9㎛이고, 실시예 4가 3.3㎛였다.
(실시예 5)
재현성을 확인하기 위하여, 실시예 4와 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 결정성 산화물 반도체막의 막두께는, 3.4㎛였다. 한편, 재현성의 확인은 하기 시험예에서 행하였다. 그리고, 표 1로부터 분명한 바와 같이, 재현성이 양호한 것을 확인하였다. 또한, 막두께로부터도 재현성이 양호한 것을 알 수 있다.
(실시예 6)
원료 용액으로서 브롬화갈륨과 브롬화주석을 초순수에 혼합하고, 갈륨과 주석의 원자비가 1:0.08 및 갈륨이 0.1몰/L가 되도록 수용액을 조정하고, 이 때, 브롬화수소산을 체적비 10％ 함유시킨 수용액을 사용한 것, 기판으로서, 표면에 버퍼층으로서 α-Ga2O3막(논도프)이 적층되어 있는 m면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 a면 사파이어 기판을 사용한 것, 및 성막 시간을 10분으로 한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
(실시예 7)
기판으로서, 표면에 버퍼층이 적층되어 있지 않은 a면 사파이어 기판 대신에, 표면에 버퍼층으로서 α-Ga2O3막(논도프)이 적층되어 있는 a면 사파이어 기판을 사용한 것 이외에는, 실시예 6과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 결정성 산화물 반도체막의 막두께는, 0.3㎛였다.
(실시예 8)
재현성을 확인하기 위하여, 실시예 7과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 결정성 산화물 반도체막의 막두께는, 0.3㎛였다. 한편, 재현성의 확인은 하기 시험예에서 행하였다. 그리고, 표 1로부터 분명한 바와 같이, 재현성이 양호한 것을 확인하였다. 또한, 막두께로부터도 재현성이 양호한 것을 알 수 있다.
(실시예 9)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3막(논도프)이 적층되어 있는 m면 사파이어 기판 대신에, 표면에 버퍼층으로서 α-Ga2O3막(Sn 도프)이 적층되어 있는 a면 사파이어 기판을 사용한 것, 및 성막 시간을 180분으로 한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
(실시예 10)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3막(논도프)이 적층되어 있는 a면 사파이어 기판을 사용한 것, 및 원료 용액에 있어서의 갈륨과 주석의 원자비가, 1:0.0002가 되도록 원료 용액을 조정한 것 이외에는, 실시예 9와 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 결정성 산화물 반도체막의 막두께는, 1.0㎛였다.
(실시예 11)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3막(Sn 도프)이 적층되어 있는 a면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 a면 사파이어 기판을 사용한 것 이외에는, 실시예 9와 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 결정성 산화물 반도체막의 막두께는, 0.9㎛였다.
(실시예 12)
원료 용액으로서, 브롬화갈륨과 산화게르마늄을 초순수에 혼합하고, 갈륨과 게르마늄의 원자비가 1:0.01 및 갈륨이 0.1몰/L가 되도록 원료 용액을 조정하고, 이 때, 브롬화수소산을 체적비로 20％ 함유시킨 수용액을 사용한 것, 및 성막 시간을 30분으로 한 것 이외에는, 실시예 6과 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
(실시예 13)
성막 시간을 720분으로 한 것 이외에는, 실시예 3과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 결정성 산화물 반도체막의 막두께는, 3.8㎛였다.
(비교예 1)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3막(논도프)이 적층되어 있는 m면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 c면 사파이어 기판을 사용한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
(비교예 2)
브롬화갈륨과 산화게르마늄을 초순수에 혼합하고, 갈륨과 게르마늄의 원자비가 1:0.005가 되도록 원료 용액을 조정한 것, 및 기판으로서, 표면에 버퍼층이 적층되어 있지 않은 a면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 c면 사파이어 기판을 사용한 것 이외에는, 실시예 6과 동일하게 하여 결정성 산화물 반도체막을 얻었다.
(비교예 3)
갈륨과 주석의 원자비가 1:0.005가 되도록 원료 용액을 조정한 것, 및 기판으로서, 표면에 버퍼층이 적층되어 있지 않은 a면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 c면 사파이어 기판을 사용한 것 이외에는, 실시예 6과 동일하게 하여 결정성 산화물 반도체막을 얻었다.
(시험예 1)
X선 회절 장치를 사용하여, 실시예 1∼13 및 비교예 1∼3에 있어서 얻어진 결정성 산화물 반도체막에 대해, 상의 동정을 행하였다. 동정은, XRD 회절 장치를 사용하여, 15도 내지 95도의 각도로 2θ/ω 스캔을 행함으로써 행하였다. 측정은, CuKα선을 사용하여 행하였다. 그 결과, 실시예 1∼5 및 실시예 13에 있어서 얻어진 결정성 산화물 반도체막은, 모두 m면 α-Ga2O3이었다. 또한, 실시예 6∼12에 있어서 얻어진 막은, 모두 a면 α-Ga2O3이고, 비교예 1∼3에 있어서 얻어진 막은, 모두 c면 α-Ga2O3이었다. 또한, 실시예 1, 2, 4, 7∼12, 및 비교예 1에서 얻어진 결정성 산화물 반도체막의 로킹 커브 반치폭을 측정한 결과를, 표 1∼3에 나타낸다.
(시험예 2)
실시예 1∼13 및 비교예 1∼3에 있어서 얻어진 결정성 산화물 반도체막에 대해, van der pauw법에 의해, 홀 효과 측정을 실시하였다. 실시예 1∼13 및 비교예 1∼3에 있어서 얻어진 결정성 산화물 반도체막의 캐리어 밀도, 이동도, 및 저항률을 표 1∼3에 나타낸다. 표 1∼3으로부터 알 수 있는 바와 같이, 본 발명의 결정성 산화물 반도체막은, 전기 특성, 특히 이동도가 우수한 것을 알 수 있다.
(시험예 3)
실시예 1∼13 및 비교예 1∼3에 있어서 얻어진 결정성 산화물 반도체막에 대해, 광학 현미경을 사용하여 막 표면의 관찰을 행하였다. 관찰에 있어서, 막 표면의 중심 가로세로 3㎜ 영역에 크랙이 보이지 않은 경우를 ○, 중심 가로세로 3㎜ 영역에 크랙이 보인 경우를 ×로 하여, 표 1∼3에 관찰 결과를 나타낸다. 표 1∼3으로부터, 본 발명의 결정성 산화물 반도체막은, 크랙이 저감된 것임을 알 수 있다.
(실시예 14)
도펀트 원료로서, 브롬화규소를 사용한 것 이외에는, 실시예 6과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 그 결과, 실시예 1에 있어서 얻어진 결정성 산화물 반도체막과 동등한 성능을 나타내고 있는 것을 알 수 있었다.
(실시예 15)
실시예 1과 동일하게 하여 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 2.3㎛였다.
(실시예 16)
기판으로서, a축을 향하여 2°의 오프각을 갖는 m면 사파이어 기판을 사용한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 3.2㎛였다.
(실시예 17)
실시예 16과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 2.2㎛였다.
(실시예 18)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3막(논도프)이 적층되어 있지 않은, a축을 향하여 2°의 오프각을 갖는 m면 사파이어 기판을 사용한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 2㎛였다.
(실시예 19)
기판으로서, a축을 향하여 4°의 오프각을 갖는 m면 사파이어 기판을 사용한 것 이외에는, 실시예 1과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 2.6㎛였다.
(실시예 20)
갈륨아세틸아세토네이트와 염화주석(II)을 초순수에 혼합할 때에, 갈륨과 주석의 원자비가 1:0.0002 및 갈륨 0.05몰/L가 되도록 수용액을 조정한 것 이외에, 실시예 18과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 1.8㎛였다.
(실시예 21)
갈륨아세틸아세토네이트와 염화주석(II)을 초순수에 혼합할 때에, 갈륨과 주석의 원자비가 1:0.0002 및 갈륨이 0.05몰/L가 되도록 수용액을 조정한 것 이외에, 실시예 18과 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 한편, 얻어진 막두께는 1.8㎛였다.
(시험예 4)
실시예 15∼21에 있어서 얻어진 결정성 산화물 반도체막에 대해, 시험예 1과 동일하게 하여 상의 동정을 행한 결과, 실시예 15∼21에 있어서 얻어진 결정성 산화물 반도체막은, 모두 m면 α-Ga2O3이었다. 한편, 참고로 실시예 20 및 실시예 21에서 얻어진 결정성 반도체막의 XRD 측정 결과를 도 12에 나타낸다. 또한, 실시예 15∼21에 있어서 얻어진 결정성 산화물 반도체막에 대해, 시험예 1∼3과 동일하게 하여, 캐리어 밀도, 이동도, 반치폭 및 크랙의 유무를 평가하였다. 결과를 표 4에 나타낸다.
(시험예 5)
m면 사파이어 기판 상의 Sn 도프한 α-Ga2O3막에 대해, van der Pauw법에 의한 홀 효과 측정을 실시하고, 이동도와 캐리어 밀도를 평가하였다. 한편, α-Ga2O3막에 대해서는, 갈륨아세틸아세토네이트와 염화주석(II) 2수화물을, 염산을 소량 첨가하면서, 용해될 때까지 혼합하여, 얻어진 용액을 원료 용액으로서 사용한 것, 기판으로서 m면 사파이어 기판을 사용한 것, 및 성막 온도를 500℃로 한 것 이외에, 실시예 1과 동일하게 하여 α-Ga2O3막을 얻었다. 이 때, 캐리어 밀도가 1×1018/㎤ 전후가 되도록, 염화주석(II) 2수화물의 배합 비율을 적절히 변경하여 복수의 원료 용액을 준비해 복수의 α-Ga2O3막을 얻어 본 평가에 사용하였다.
홀 효과 측정의 결과를 도 13에 나타낸다. 도 13으로부터 분명한 바와 같이, 캐리어 밀도가 1×1018/㎤보다 낮은 저캐리어 밀도역(플롯 에어리어 내의 작은 점)에서는, 캐리어 밀도의 저하와 함께 이동도가 현저하게 저하되는 경향이 있으나, 캐리어 밀도가 1×1018/㎤ 이상인 고캐리어 밀도역(플롯 에어리어 내의 큰 점)에서는, 그러한 일이 없어, 양호한 전기 특성을 나타내는 것을 알 수 있다.
(시험예 6)
또한, 시험예 1에서 얻어진 캐리어 밀도 1.1×1018cm-3의 α-Ga2O3막에 대해, 온도 가변 홀 효과 측정 장치를 사용하여, 이동도의 온도 특성을 조사하였다. 결과를 도 14에 나타낸다. 도 14로부터 분명한 바와 같이, 저온역에서도 이동도가 40㎠/Vs 이상이고, 또한, 고온역에서도 전기 특성이 양호한 것을 알 수 있다.
(실시예 22)
1. 성막 장치
도 15를 이용하여, 본 실시예에서 사용한 미스트 CVD 장치(1)를 설명한다. 미스트 CVD 장치(1)는, 캐리어 가스를 공급하는 캐리어 가스원(2a)과, 캐리어 가스원(2a)으로부터 이송되는 캐리어 가스 유량을 조절하기 위한 유량 조절 밸브(3a)와, 캐리어 가스(희석)를 공급하는 캐리어 가스(희석)원(2b)과, 캐리어 가스(희석)원(2b)으로부터 이송되는 캐리어 가스(희석)의 유량을 조절하기 위한 유량 조절 밸브(3b)와, 원료 용액(4a)이 수용되는 미스트 발생원(4)과, 물(5a)이 담겨지는 용기(5)와, 용기(5)의 저면에 장착된 초음파 진동자(6)와, 성막실(7)과, 미스트 발생원(4)부터 성막실(7)까지를 연결하는 공급관(9)과, 성막실(7) 내에 설치된 핫 플레이트(8)와, 열반응 후의 미스트, 액적 및 배기 가스를 배출하는 배기구(11)를 구비하고 있다. 한편, 핫 플레이트(8) 상에는, 기판(10)이 설치되어 있다.
2. 원료 용액의 제작
브롬화갈륨과 염화주석을 초순수에 혼합하고, 갈륨과 주석의 원자비가 1:0.08 및 갈륨이 0.1몰/L가 되도록 수용액을 조정하고, 이 때, 브롬화수소산을 체적비 20％ 함유시켜, 이것을 원료 용액으로 하였다.
3. 성막 준비
상기 2.에서 얻어진 원료 용액(4a)을 미스트 발생원(4) 내에 수용하였다. 다음으로, 기판(10)으로서, 표면에 버퍼층으로서, α-Ga2O3막(논도프)이 적층되어 있는 m면 사파이어 기판(오프각 2.0°)을 핫 플레이트(8) 상에 설치하고, 핫 플레이트(8)를 작동시켜 기판 온도를 410℃까지 승온시켰다. 다음으로, 유량 조절 밸브(3a, 3b)를 열어, 캐리어 가스원인 캐리어 가스 공급 수단(2a, 2b)으로부터 캐리어 가스를 성막실(7) 내에 공급하여, 성막실(7)의 분위기를 캐리어 가스로 충분히 치환한 후, 캐리어 가스의 유량을 0.6L/min, 캐리어 가스(희석)의 유량을 1.0L/min으로 각각 조절하였다. 한편, 캐리어 가스로서 질소를 사용하였다.
4. 반도체막 형성
다음으로, 초음파 진동자(6)를 2.4MHz로 진동시키고, 그 진동을, 물(5a)을 통하여 원료 용액(4a)에 전파시킴으로써, 원료 용액(4a)을 무화시켜 미스트(4b)를 생성시켰다. 이 미스트(4b)가, 캐리어 가스에 의해, 공급관(9) 내를 지나, 성막실(7) 내에 도입되고, 대기압 하, 410℃에서, 기판(10) 상에서 미스트가 열반응하여, 기판(10) 상에 막이 형성되었다. 한편, 막두께는 2.0㎛이고, 성막 시간은 150분이었다.
(비교예 4)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3(논도프)이 적층되어 있는 m면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 c면 사파이어 기판(오프각 0.2°)을 사용한 것 이외에는, 실시예 22와 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 막의 막두께는, 2.0㎛였다.
(실시예 23) 캐리어 가스의 유량을 0.9L/min으로 한 것 이외에는, 실시예 22와 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
(비교예 5)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3(논도프)이 적층되어 있는 m면 사파이어 기판 대신에, 표면에 버퍼층이 적층되어 있지 않은 c면 사파이어 기판(오프각 0.2°)을 사용한 것 이외에는, 실시예 23과 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
(시험예 7)
실시예 22∼23 및 비교예 4∼5에서 얻어진 결정성 산화물 반도체막에 대해, 시험예 1과 동일하게 하여 상의 동정을 행한 결과, 실시예 22∼23에 있어서 얻어진 결정성 산화물 반도체막은, 어느 쪽도 m면 α-Ga2O3이고, 비교예 4∼5에 있어서 얻어진 결정성 산화물 반도체막은, 어느 쪽도 c면 α-Ga2O3이었다. 실시예 22∼23 및 비교예 4∼5에서 얻어진 결정성 산화물 반도체막에 대해, 테스터를 사용하여, 저항값의 측정을 행하였다. 그 결과를 도 16에 나타낸다. 도 16으로부터 분명한 바와 같이, n형 도펀트(주석)를 포함하는 c면 α-Ga2O3보다, n형 도펀트(주석)를 포함하는 m면 α-Ga2O3 쪽이, 전기 특성이 우수한 것을 알 수 있다.
(실시예 24)
원료 용액으로서, 브롬화갈륨과 산화게르마늄을 초순수에 혼합하고, 갈륨과 게르마늄의 원자비가 1:0.01 및 갈륨이 0.1몰/L가 되도록 수용액을 조정하고, 이 때, 브롬화수소산을 체적비 10％ 함유시킨 수용액을 사용한 것, 및 캐리어 가스 유량을 1.0L/min으로 한 것 이외에는, 실시예 22와 동일하게 하여, 결정성 산화물 반도체막을 얻었다. 얻어진 막의 막두께는, 2.0㎛였다.
(비교예 6)
기판으로서, 표면에 버퍼층으로서 α-Ga2O3(논도프)이 적층되어 있는 m면 사파이어 기판 대신에, c면 사파이어 기판(오프각 0.2°)을 사용한 것 이외에는, 실시예 24와 동일하게 하여, 결정성 산화물 반도체막을 얻었다.
실시예 24 및 비교예 6에서 얻어진 결정성 산화물 반도체막에 대해, 시험예 1과 동일하게 하여 상의 동정을 행한 결과, 실시예 24에 있어서 얻어진 결정성 산화물 반도체막은 m면 α-Ga2O3이고, 비교예 6에 있어서 얻어진 결정성 산화물 반도체막은 c면 α-Ga2O3이었다. 실시예 24 및 비교예 6에서 얻어진 결정성 산화물 반도체막에 대해, 시험예 7과 동일하게 하여, 저항값의 측정을 행하였다. 그 결과, 시험예 7에 있어서의 결과와 동일한 경향이 보이고, n형 도펀트(게르마늄)를 포함하는 c면 α-Ga2O3보다, n형 도펀트(게르마늄)를 포함하는 m면 α-Ga2O3 쪽이, 전기 특성이 우수한 것을 알 수 있었다.
본 발명의 결정성 산화물 반도체막은, 반도체 장치(예를 들어 화합물 반도체 전자 디바이스 등), 전자 부품·전기 기기 부품, 광학·전자 사진 관련 장치, 공업 부재 등 모든 분야에 사용할 수 있으나, 특히, 반도체 장치 등에 유용하다.
1 미스트 CVD 장치
2a 캐리어 가스원
2b 캐리어 가스(희석)원
3a 유량 조절 밸브
3b 유량 조절 밸브
4 미스트 발생원
4a 원료 용액
4b 미스트
5 용기
5a 물
6 초음파 진동자
7 성막실
8 핫 플레이트
9 공급관
10 기판
11 배기구
19 미스트 CVD 장치
20 기판
21 서셉터
22a 캐리어 가스 공급 수단
22b 캐리어 가스(희석) 공급 수단
23a 유량 조절 밸브
23b 유량 조절 밸브
24 미스트 발생원
24a 원료 용액
25 용기
25a 물
26 초음파 진동자
27 공급관
28 히터
29 배기구
101a n-형 반도체층
101b n+형 반도체층
102 p형 반도체층
103 반절연체층
104 절연체층
105a 쇼트키 전극
105b 오믹 전극
121a 밴드 갭이 넓은 n형 반도체층
121b 밴드 갭이 좁은 n형 반도체층
121c n+형 반도체층
123 p형 반도체층
124 반절연체층
125a 게이트 전극
125b 소스 전극
125c 드레인 전극
128 완충층
131a n-형 반도체층
131b 제1 n+형 반도체층
131c 제2 n+형 반도체층
132 p형 반도체층
134 게이트 절연막
135a 게이트 전극
135b 소스 전극
135c 드레인 전극
141a n-형 반도체층
141b 제1 n+형 반도체층
141c 제2 n+형 반도체층
142 p형 반도체층
145a 게이트 전극
145b 소스 전극
145c 드레인 전극
151 n형 반도체층
151a n-형 반도체층
151b n+형 반도체층
152 p형 반도체층
154 게이트 절연막
155a 게이트 전극
155b 이미터 전극
155c 컬렉터 전극
161 n형 반도체층
162 p형 반도체층
163 발광층
165a 제1 전극
165b 제2 전극
167 투광성 전극
169 기판

Claims (19)

  1. 커런덤 구조를 갖는 결정성 산화물 반도체를 주성분으로서 포함하고, 도펀트를 더 포함하는 결정성 산화물 반도체막으로서, 주면이 a면 또는 m면이고, 상기 도펀트가 n형 도펀트이고, 캐리어 밀도가 1.0×1017/㎤ 이상이고, 50 K 이상 300 K 이하의 범위 내 임의의 온도에서의 이동도가 30㎠/Vs 이상인 것을 특징으로 하는 결정성 산화물 반도체막.
  2. 제1항에 있어서,
    캐리어 밀도가 1.0×1018/㎤ 이상인 결정성 산화물 반도체막.
  3. 제1항에 있어서,
    [11-20]면 또는 [30-30]면에 대해서 측정된 X선 회절법의 로킹 커브 반치폭이 300arcsec 이상인 결정성 산화물 반도체막.
  4. 제1항에 있어서,
    저항률이 50mΩcm 이하인 결정성 산화물 반도체막.
  5. 제1항에 있어서,
    상기 주면이 m면인 결정성 산화물 반도체막.
  6. 제1항에 있어서,
    오프각을 갖는 결정성 산화물 반도체막.
  7. 제1항에 있어서,
    상기 도펀트가, 주석, 게르마늄 또는 규소인 결정성 산화물 반도체막.
  8. 제1항에 있어서,
    상기 도펀트가 주석인 결정성 산화물 반도체막.
  9. 제1항에 있어서,
    상기 결정성 산화물 반도체가, 갈륨, 인듐 또는 알루미늄을 포함하는 결정성 산화물 반도체막.
  10. 제1항에 있어서,
    상기 결정성 산화물 반도체가, 갈륨을 적어도 포함하는 결정성 산화물 반도체막.
  11. 반도체층과 전극을 적어도 포함하는 반도체 장치로서, 상기 반도체층으로서, 제1항에 기재된 결정성 산화물 반도체막이 사용되고 있는 반도체 장치.
  12. 반도체 장치를 구비하는 반도체 시스템으로서, 상기 반도체 장치가, 제11항에 기재된 반도체 장치인 반도체 시스템.
  13. 제1항에 있어서,
    상기 주면이 상기 주면으로부터 a축 방향을 향하여 경사져 있는 오프각을 갖는 m면인 결정성 산화물 반도체막.
  14. 커런덤 구조를 갖는 결정성 산화물 반도체를 포함하고, 도펀트를 더 포함하는 결정성 산화물 반도체막으로서, 주면이 상기 주면으로부터 a축 방향을 향하여 경사져 있는 오프각을 갖는 m면이고, 캐리어 밀도가 1.0×1017/㎤ 이상이고, 50 K 이상 300 K 이하의 범위 내 임의의 온도에서의 이동도가 30㎠/Vs 이상인 것을 특징으로 하는 결정성 산화물 반도체막.
  15. 제14항에 있어서,
    상기 주면으로부터 a축 방향을 향하여 경사져 있는 상기 오프각이 0.5°∼3.0°의 범위내인 결정성 산화물 반도체막.
  16. 제14항에 있어서,
    상기 도펀트가 n형 도펀트인 결정성 산화물 반도체막.
  17. 제14항에 기재된 결정성 산화물 반도체막과,
    상기 결정성 산화물 반도체막에 전기적으로 연결된 제1의 전극과,
    상기 결정성 산화물 반도체막에 전기적으로 연결된 제2의 전극을 포함하는 반도체 장치.
  18. 커런덤 구조를 갖는 결정성 산화물 반도체를 포함하고, n형 도펀트를 더 포함하고, 캐리어 밀도가 1.0×1017/㎤ 이상이고, 50 K 이상 300 K 이하의 범위 내 임의의 온도에서의 이동도가 30㎠/Vs 이상이고, 주면이 m면인 결정성 산화물 반도체막과,
    상기 결정성 산화물 반도체막에 전기적으로 연결된 제1의 전극과,
    상기 결정성 산화물 반도체막에 전기적으로 연결된 제2의 전극을 포함하는 반도체 장치.
  19. 제18항에 있어서,
    상기 결정성 산화물 반도체막의 상기 주면이 상기 주면으로부터 a축 방향을 향하여 경사져 있는 오프각을 갖는 반도체 장치.
KR1020227029502A 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치 KR102564830B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2016-217661 2016-11-07
JP2016217661 2016-11-07
JPJP-P-2017-137447 2017-07-13
JP2017137447 2017-07-13
PCT/JP2017/040039 WO2018084304A1 (ja) 2016-11-07 2017-11-07 結晶性酸化物半導体膜および半導体装置
KR1020197013085A KR20190074288A (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013085A Division KR20190074288A (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20220123338A KR20220123338A (ko) 2022-09-06
KR102564830B1 true KR102564830B1 (ko) 2023-08-07

Family

ID=62076824

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197013085A KR20190074288A (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치
KR1020227029502A KR102564830B1 (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197013085A KR20190074288A (ko) 2016-11-07 2017-11-07 결정성 산화물 반도체막 및 반도체 장치

Country Status (6)

Country Link
US (2) US11393906B2 (ko)
EP (1) EP3536828A4 (ko)
JP (1) JP7391290B2 (ko)
KR (2) KR20190074288A (ko)
CN (2) CN115101587A (ko)
WO (1) WO2018084304A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
JP2020011859A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
CN113574215B (zh) * 2019-03-28 2024-08-02 日本碍子株式会社 基底基板及其制造方法
WO2020217564A1 (ja) * 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
JP7289357B2 (ja) * 2019-09-02 2023-06-09 日本碍子株式会社 半導体膜
JP7315927B2 (ja) * 2020-02-12 2023-07-27 株式会社デンソー 半導体装置とその製造方法
KR20240099909A (ko) * 2022-12-22 2024-07-01 경북대학교 산학협력단 고전자이동도 트랜지스터 및 고전자이동도 트랜지스터 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325659A1 (en) 2014-05-08 2015-11-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
WO2016035696A1 (ja) 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822263B2 (en) * 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US20120045661A1 (en) 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
US10109707B2 (en) * 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
JP6647521B2 (ja) * 2014-10-09 2020-02-14 株式会社Flosfia 導電性積層構造体の製造方法
JP6967213B2 (ja) 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
CN105826433A (zh) * 2016-05-23 2016-08-03 中国科学院长春光学精密机械与物理研究所 一种β-氧化镓纳米线阵列薄膜及其制备方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
CN112368429A (zh) * 2018-06-26 2021-02-12 株式会社Flosfia 成膜方法及结晶性层叠结构体
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325659A1 (en) 2014-05-08 2015-11-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
WO2016035696A1 (ja) 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Also Published As

Publication number Publication date
KR20190074288A (ko) 2019-06-27
EP3536828A1 (en) 2019-09-11
US11967618B2 (en) 2024-04-23
JP7391290B2 (ja) 2023-12-05
JPWO2018084304A1 (ja) 2019-11-07
KR20220123338A (ko) 2022-09-06
WO2018084304A1 (ja) 2018-05-11
CN109952392A (zh) 2019-06-28
US20220302263A1 (en) 2022-09-22
CN115101587A (zh) 2022-09-23
US11393906B2 (en) 2022-07-19
US20190305091A1 (en) 2019-10-03
EP3536828A4 (en) 2020-07-15

Similar Documents

Publication Publication Date Title
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
KR102564830B1 (ko) 결정성 산화물 반도체막 및 반도체 장치
KR102329576B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
CN110620145B (zh) 结晶性层叠结构体、半导体装置
KR102018329B1 (ko) 결정성 반도체막 및 판상체 및 반도체장치
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
JP7014355B2 (ja) 積層構造体および半導体装置
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
KR20190023053A (ko) ｐ형 산화물 반도체 및 그 제조 방법
JP7011219B2 (ja) 積層構造体および半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant