CN114423883B - α－Ga2O3系半导体膜 - Google Patents

α－Ga2O3系半导体膜 Download PDF

Info

Publication number
CN114423883B
CN114423883B CN201980098097.5A CN201980098097A CN114423883B CN 114423883 B CN114423883 B CN 114423883B CN 201980098097 A CN201980098097 A CN 201980098097A CN 114423883 B CN114423883 B CN 114423883B
Authority
CN
China
Prior art keywords
film
semiconductor film
alpha
measurement
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980098097.5A
Other languages
English (en)
Other versions
CN114423883A (zh
Inventor
福井宏史
渡边守道
吉川润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN114423883A publication Critical patent/CN114423883A/zh
Application granted granted Critical
Publication of CN114423883B publication Critical patent/CN114423883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

对于本发明的α－Ga2O3系半导体膜，在测定平面阴极发光的强度映射的各测定点处求出波长250nm以上365nm以下的范围内的最大发光强度A，并求出全部测定点的最大发光强度A按从大到小排序时的前5％的平均值X，此时，存在最大发光强度A为X的0.6倍以下的测定点(暗斑)。

Description

α-Ga2O3系半导体膜
技术领域
本发明涉及α-Ga2O3系半导体膜。
背景技术
近年来，氧化镓(Ga2O3)作为半导体用材料备受瞩目。已知氧化镓有α、β、γ、δ及ε这5个晶型，其中，α-Ga2O3的带隙非常大，达到5.3eV，作为功率半导体用材料备受期待。不过，α-Ga2O3为亚稳相，因此，单晶基板未实现实用化，通常以异质外延生长形成于蓝宝石基板。
例如，专利文献1中公开一种半导体装置，其具备：具有刚玉型结晶结构的基底基板、具有刚玉型结晶结构的半导体层、以及具有刚玉型结晶结构的绝缘膜，并记载了在蓝宝石基板上形成有α-Ga2O3膜作为半导体层的例子。另外，专利文献2中公开一种半导体装置，其具备：包含具有刚玉结构的结晶性氧化物半导体作为主成分的n型半导体层、以具有六方晶的结晶结构的无机化合物为主成分的p型半导体层、以及电极。在该专利文献2的实施例中公开了：在c面蓝宝石基板上形成呈亚稳相的具有刚玉结构的α-Ga2O3膜作为n型半导体层，并形成具有六方晶的结晶结构的α-Rh2O3膜作为p型半导体层，制作二极管。
但是，使α-Ga2O3膜在异种基板上结晶生长时，存在发生开裂或结晶缺陷的问题。在作为α-Ga2O3和异种刚玉材料的混晶的InAlGaO系的半导体膜的成膜时，通常也在异种基板上进行结晶生长，因此，产生外延膜发生开裂等问题。作为应对该问题的技术，专利文献3中公开了制作开裂较少的α-Ga2O3膜。另外，专利文献4中公开了通过在外延膜的成膜时使其包含空隙来制作开裂减少的α-Ga2O3膜。专利文献5中给出了采用阴极发光(CL)分光装置实施α-Ga2O3膜的截面CL强度映射时的结果(表示波长与发光强度之间的关系的曲线图)。
现有技术文献
专利文献
专利文献1：日本特开2014-72533号公报
专利文献2：日本特开2016-25256号公报
专利文献3：日本特开2016-100592号公报
专利文献4：日本特开2016-100593号公报
专利文献5：日本特开2016-155963号公报
发明内容
虽然像这样制作了各种α-Ga2O3膜，但是，期望开发出与之前不同的有用的α-Ga2O3系半导体膜。
本发明是为了解决上述课题而实施的，其目的在于，提供新的α-Ga2O3系半导体膜。
本发明的α-Ga2O3系半导体膜为如下半导体膜，即，在测定平面CL的强度映射的各测定点处求出波长250nm以上365nm以下的范围内的最大发光强度A，并求出全部测定点的最大发光强度A按从大到小排序时的前5％的平均值X，此时，存在最大发光强度A为X的0.6倍以下的测定点。以下，将上述的最大发光强度A为X的0.6倍以下的测定点称为暗斑。
该α-Ga2O3系半导体膜为之前未知的新的半导体膜，且是开裂较少的半导体膜。
附图说明
图1是层叠结构体10的说明图，(a)是俯视图，(b)是A-A截面图。
图2是表示雾化CVD装置40的构成的剖视简图。
图3是表示气相生长装置60的构成的剖视简图。
图4是实施例1的平面CL强度映射图像。
图5是表示实施例1的全部测定点中最大发光强度A落在按从大到小排序时的前5％之内的测定点的CL光谱的一例的曲线图。
图6是表示实施例1的暗斑的CL光谱的一例的曲线图。
图7是比较例1的平面CL强度映射图像。
具体实施方式
[层叠结构体]
图1是层叠结构体10的说明图，(a)是俯视图，(b)是A-A截面图。
层叠结构体10为板状的部件，在基底基板12上具备半导体膜14。俯视该层叠结构体10时的平面视图形状在本实施方式中为圆形。“圆形”不需要为完整的圆形，可以为整体能够识别为大致圆形的近似圆形。例如，可以为圆形的一部分为了结晶方位的确定或其他目的而存在切口的形状。另外，层叠结构体10的平面视图形状并不限定于圆形，可以为例如多边形(正方形、长方形等四边形、以及五边形、六边形等)。
基底基板12优选具备晶格常数比蓝宝石更接近于α-Ga2O3的氧化物(α-Cr2O3、α-Fe2O3等)的层，更优选具备α-Cr2O3或α-Cr2O3系固溶体的单晶层。
半导体膜14为具有由α-Ga2O3或α-Ga2O3系固溶体构成的刚玉型结晶结构的膜、即α-Ga2O3系半导体膜。α-Ga2O3属于三方晶系的晶群，具有刚玉型结晶结构。另外，α-Ga2O3系固溶体为在α-Ga2O3中固溶有其他成分得到的物质，维持着刚玉型结晶结构。作为其他成分，例如可以举出：Al2O3、In2O3、Cr2O3、Fe2O3、Rh2O3、V2O3、Ti2O3等。
对于半导体膜14，在测定平面CL的强度映射的各测定点处求出波长250nm以上365nm以下的范围内的最大发光强度A，并求出全部测定点的最大发光强度A按从大到小排序时的前5％的平均值X，将最大发光强度A为X的0.6倍以下的测定点定义为暗斑，此时，在半导体膜14中包含暗斑。像这样的半导体膜14的开裂较少。α-Ga2O3系半导体膜中检测为暗斑的平面CL映射图像的暗部的物理含义未阐明，得到抑制开裂的效果的理由也不清楚。例如在蓝宝石上直接形成α-Ga2O3得到的膜中包含大量刃状位错、螺旋位错，但是，在波长250nm以上365nm以下的范围内的CL映射图像中未检测到暗斑。因此，说明本申请规定的暗斑不是由上述位错导致的。所以，存在不归属于刃状位错、螺旋位错、混合位错等的结晶缺陷这样的缺陷，并推测该缺陷是造成暗斑的原因。推定：因该缺陷的存在而使得成膜时产生的应力得到缓和，半导体膜的开裂得以抑制。
另外，采用半导体膜14中的暗斑的个数除以全部测定点的个数得到的比例R时，从抑制电气特性、例如将半导体膜14利用于肖特基势垒二极管时的泄漏电流的观点出发，R较小较为理想，优选为0.600以下，更优选为0.200以下。如上所述，认为暗斑是不归属于位错的缺陷，不过，如果其量过多，则对电气特性也造成影响。另一方面，从抑制半导体膜的开裂的观点出发，R较大较为理想，优选为0.005以上，更优选为0.050以上。因此，为了同时实现抑制利用于肖特基势垒二极管时的泄漏电流和开裂，R优选为0.005以上0.600以下，更优选为0.050以上0.200以下。
平面CL的强度映射的测定条件如下。应予说明，以该强度映射测定得到的发光强度的单位为a.u.(任意单位)。
·测定范围：半导体膜14的平面(表面)的5μm×5μm、20个视野
·加速电压：10kV
·测定温度：室温
·分光器的衍射光栅：100gr/mm、闪耀波长450nm
·CL图像像素数：51×51＝2601
(将5μm×5μm的正方形的范围分为2601处区域来测定CL的强度。在计算上，1个测定点为约98nm×约98nm的区域)
半导体膜14的膜表面的面积与基底基板12的面积实质上一致。半导体膜14的膜表面的面积优选为20cm2以上，更优选为70cm2以上，进一步优选为170cm2以上。通过像这样使半导体膜14大面积化，能够从一块半导体膜14得到多个半导体元件，从而能够降低制造成本。半导体膜14的大小的上限没有特别限定，典型的为单面700cm2以下。半导体膜14的平均膜厚优选为3μm以上，更优选为5μm以上，进一步优选为8μm以上。
半导体膜14可以按1.0×1016～1.0×1021/cm3的比例包含14族元素作为掺杂剂。此处，14族元素为IUPAC(国际纯粹与应用化学联合会)制定的元素周期表的第14族元素，具体的为碳(C)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)中的任一元素。掺杂剂量可以根据期望的特性进行适当变更，优选为1.0×1016～1.0×1021/cm3，更优选为1.0×1017～1.0×1019/cm3。这些掺杂剂优选在膜中均匀地分布，半导体膜14的表面和背面的掺杂剂浓度为相同程度。
此外，半导体膜14优选为在特定的面方位上取向的取向膜。半导体膜14的取向性可以利用公知的方法进行调查，例如可以采用电子背散射衍射装置(EBSD)进行反极图方位映射来调查。例如，半导体膜可以c轴取向，也可以在c轴取向的同时在面内方向也进行取向。
[半导体膜的制法]
半导体膜14的制法包括以下工序：(a)得到层叠结构体10；(b)将半导体膜14自基底基板12进行剥离。
(a)得到层叠结构体10的工序
层叠结构体10是通过在晶格常数比蓝宝石更接近于α-Ga2O3的氧化物(α-Cr2O3、α-Fe2O3等)的基底基板12上形成半导体膜14而得到的。作为基底基板12，例如可以举出Cr2O3单晶基板。成膜方法没有特别限定，可以采用公知的方法。作为成膜方法，优选为雾化CVD、HVPE、MBE、MOCVD、溅射、水热法，更优选为雾化CVD、HVPE，进一步优选为雾化CVD。
图2是表示雾化CVD装置40的构成的剖视简图。雾化CVD装置40具备：基座50，其供基底基板12载放；稀释气体源42a；载气源42b；流量调节阀43a，其用于调节从稀释气体源42a送出的稀释气体的流量；流量调节阀43b，其用于调节从载气源42b送出的载气的流量；雾化发生源44，其对原料溶液44a进行收纳；容器45，其中放有水45a；超声波振荡器46，其安装于容器45的底面；石英管47，其成为成膜室；加热器48，其设置于石英管47的周边部；以及排气口51。基座50由石英构成，供基底基板12载放的面相对于水平面进行倾斜。
作为雾化CVD法中采用的原料溶液44a，只要为可得到α-Ga2O3系半导体膜的溶液即可，没有限定，例如可以举出：使Ga的有机金属络合物、Ga的卤化物以及Ga和形成固溶体的金属的有机金属络合物中的1种以上溶解于溶剂得到的溶液。作为有机金属络合物的例子，可以举出乙酰丙酮络合物，作为卤化物的例子，可以举出GaCl3、GaBr3等。以卤化物为原料并使其溶解于溶剂的情况下，卤素元素包含在原料溶液中，不过，为了使溶液的制备变得容易，可以使卤化物直接溶解于溶剂中，也可以使卤化物溶解于在水中加入氢卤酸(例如盐酸)等得到的溶液中，还可以使金属Ga溶解于水与氢卤酸的溶液中来制作。另外，形成作为掺杂剂含有14族元素的α-Ga2O3系半导体膜的情况、或形成包含In、Al的氧化物等的与α-Ga2O3的混晶膜的情况下，可以在原料溶液中加入包含这些成分的溶液。此外，采用有机金属络合物作为原料的情况下，也可以在原料溶液中加入氢卤酸等添加剂。作为溶剂，可以使用水或醇等。
接下来，使得到的原料溶液44a雾化而产生喷雾44b。作为雾化方法的优选例，可以举出采用超声波振荡器46而使原料溶液44a振动的方法。然后，采用载气将得到的喷雾44b向成膜室输送。载气没有特别限定，可以采用氧、臭氧、氮等不活泼性气体、及氢等还原气体中的一种或二种以上。
在成膜室(石英管47)中具备基底基板12。输送至成膜室的喷雾44b在其中发生热分解及化学反应，从而在基底基板12上形成膜。反应温度根据原料溶液的种类而不同，优选为300～800℃，更优选为350～700℃。另外，成膜室内的气氛只要可得到期望的半导体膜即可，没有特别限定，可以为氧气气氛、不活泼性气体气氛、真空或还原气氛，优选为大气气氛。应予说明，可以采用原料溶液44a的液滴来代替喷雾44b，或者，除了采用喷雾44b以外，还采用原料溶液44a的液滴。
图3是表示采用了HVPE的气相生长装置60的构成的剖视简图。气相生长装置60具备：反应容器62、以及加热器64。
反应容器62为由与各种原料及生成物不发生反应的材料(例如石英)制作的容器。在反应容器62的相互对置的一对侧面中的一个侧面安装有载气供给管66、氧化气体供给管68以及原料供给管70，在另一个侧面安装有排气管74。载气供给管66将载气(例如氮、稀有气体等)向反应容器62内供给。氧化气体供给管68将作为氧化气体的氧气向反应容器62内供给。作为氧化气体，除了氧以外，可以供给水蒸汽、一氧化二氮等。原料供给管70中，从气体供给源供给来的卤素气体(例如氯气)或卤化氢气体(例如氯化氢气体)和在原料供给管70的途中所设置的收纳部72内的金属镓发生反应而生成卤化镓。因此，原料供给管70将作为原料气体的卤化镓气体向反应容器62内供给。卤素气体或卤化氢气体可以与氮、稀有气体等载气一同供给。在反应容器62内的各供给管66、68、70的下游设置有以能够装卸的方式保持基底基板12的基座76。排气管74将反应容器62内的未反应的气体排出。在排气管74可以连接有真空泵，可以利用该真空泵来调整反应容器62内的真空度。据此，能够抑制气相反应或改善生长速度分布。
加热器64配置成将反应容器62的周围包围。作为加热器64，例如可以采用电阻加热式加热器等。
对采用气相生长装置60制作本实施方式的层叠结构体10的情形进行说明。在反应容器62内，从氧化气体供给管68供给来的氧气和从原料供给管70供给来的原料气体(卤化镓气体)发生反应，在基底基板12上形成半导体膜14(α-Ga2O3膜)。成膜温度没有特别限定，例如在300℃以上800℃以下的范围内进行适当设定即可。氧气及原料气体的分压没有特别限定，例如原料气体的分压可以为0.05kPa以上10kPa以下的范围，氧气的分压可以为0.25kPa以上50kPa以下的范围。生长时间根据半导体膜14的膜厚的设计值进行适当设定即可。据此，得到层叠结构体10。
(b)将半导体膜14自基底基板12进行剥离的工序
从如上所述得到的室温的层叠结构体10的基底基板12将半导体膜14剥离的方法没有特别限定，可以采用公知的方法。作为剥离方法，例如可以举出：施加机械冲击而剥离的方法、加热而利用热应力进行剥离的方法、以及施加超声波等振动而剥离的方法等。通过剥离而能够以自立膜的形式得到半导体膜14。或者，也可以将半导体膜14转载于另一支撑基板。
以上说明的本实施方式的α-Ga2O3系半导体膜为之前未知的新的半导体膜，由于得到较高的绝缘击穿电场特性，所以能够使器件特性得到提高。例如，可以抑制将该α-Ga2O3系半导体膜利用于肖特基势垒二极管时的泄漏电流。
应予说明，本发明并不受上述实施方式的任何限定，当然，只要属于本发明的技术范围，就可以以各种方案进行实施。
实施例
以下，对本发明的实施例进行说明。应予说明，以下的实施例不对本发明作任何限定。
[实施例1]
采用图2所示的雾化CVD装置40，利用以下方法进行α-Ga2O3膜(半导体膜)的形成。作为基底基板12，使用市售的Cr2O3单晶(8mm×8mm、厚度0.5mm、c面、无偏角、以下称为Cr2O3基板)。
(1)利用雾化CVD法形成α-Ga2O3膜
(1a)原料溶液的制备
按乙酰丙酮镓0.08mol/L的方式调整水溶液。此时，使其以体积比含有1.5％的36％盐酸。在得到的混合液中加入氯化锡(II)二水合物(SnCl2·2H2O)，按锡相对于镓的原子比为0.2的方式进行调整，制成原料溶液44a。
(1b)成膜准备
接下来，将得到的原料溶液44a收纳于图2的雾化CVD装置40的雾化发生源44内。使Cr2O3基板作为基底基板12设置在基座50上，并使加热器48工作而使石英管47内的温度上升至580℃。接下来，打开流量调节阀43a、43b，从稀释气体源42a、载气源42b将稀释气体、载气向石英管47内供给，将石英管47内的气氛用稀释气体、载气充分置换后，将稀释气体的流量调节为0.5L/min，将载气的流量调节为1L/min。作为稀释气体、载气，采用氮气。
(1c)膜形成
接下来，使超声波振荡器46以2.4MHz振动，将该振动通过水45a而向原料溶液44a传播，由此使原料溶液44a雾化，生成喷雾44b。该喷雾44b通过稀释气体、载气而向作为成膜室的石英管47内导入，在石英管47内发生反应，通过基底基板12的表面处的CVD反应而在基底基板12上层叠结晶性α-Ga2O3半导体膜(半导体层)。成膜时间为40分钟。这样得到在基底基板12上具备半导体膜14的层叠结构体10。
(2)半导体膜的评价
(2a)表面EDS
实施得到的膜的成膜侧的膜表面的EDS测定，结果仅检测到Ga及O，可知得到的膜为Ga氧化物。
(2b)EBSD
利用安装有电子背散射衍射装置(EBSD)(牛津仪器公司制Nordlys Nano)的SEM(日立高新技术公司制、SU-5000)，在500μm×500μm的视野内，实施由Ga氧化物构成的成膜侧的膜表面的反极图方位映射。该EBSD测定的各条件如下。
＜EBSD测定条件＞
·加速电压：15kV
·点强度：70
·工作距离：22.5mm
·步进尺寸：0.5μm
·试样倾斜角：70°
·测定程序：Aztec(version3.3)
由得到的反极图方位映射可知：Ga氧化物膜具有在基板法线方向上进行c轴取向且在面内也进行取向的双轴取向的刚玉型结晶结构。这说明了：形成有由α-Ga2O3构成的取向膜。
(2c)平面CL强度映射测定
针对得到的膜，利用CL分光装置(分光器：堀场制作所制iHR-320、SEM：日本电子制肖特基发射型SEM JSM-7100F/TTLS)，以5μm×5μm的20个视野实施平面CL强度映射测定。该平面CL强度映射测定的各条件如下。
＜平面CL强度映射测定条件＞
·检测器：CCD(Jobin Yvon)
·分光器的衍射光栅：100gr/mm、闪耀波长450nm
·CL图像像素数：51×51
·CL光谱积算时间：10ms×1
·测定温度：室温
·照射电流：4.8nA
·加速电压：10kV
·W.D.：10.3mm
·SEM图像像素数：250×250
根据全部CL图像测定点计算出的(暗斑的个数)/(全部测定点的个数)的值(比例R)为0.053。图4中示出平面CL强度映射测定时的将波长277nm～361nm的发光强度积算得到的映射图像。另外，在测定平面CL强度映射的各测定点处，求出波长250nm以上365nm以下的范围内的最大发光强度A，并求出全部测定点的最大发光强度A按从大到小排序时的前5％的平均值X。并且，将最大发光强度A为X的0.6倍以下的测定点设为暗斑。将全部测定点中最大发光强度A落在按从大到小排序时的前5％之内的测定点的CL光谱的一例示于图5。另外，将暗斑的CL光谱的一例示于图6。
(2d)半导体膜的外观评价
关于得到的半导体膜的外观，采用工业用显微镜(尼康制ECLIPSE LV150N)，将目镜设为10倍，将物镜设为5倍，以偏光微分干涉模式，观察膜表面整体，结果，没有确认到开裂。
(3)器件的制作及评价
将自上述(1c)中得到的层叠结构体10的半导体膜14(8mm×8mm)的端部起算2mm×8mm的区域以蓝宝石基板(未图示)遮蔽后，形成n-层。对于n-层的形成，在上述(1a)中的原料溶液的制作中，不添加掺杂剂(具体的为氯化锡(II))，并将成膜时间设为20分钟，除此以外，与上述(1)同样地进行。n-层形成后，将作为遮蔽的蓝宝石基板(未图示)拆下，使n+层露出。在n+层的露出区域形成Ti电极(欧姆电极)，另一方面，在n-层上形成Pt电极(肖特基电极)。这样，制作横型的肖特基势垒二极管。针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，几乎没有泄漏电流流通，显示出良好的器件特性。
应予说明，本实施例中，肖特基势垒二极管为了简单地评价器件特性而采用横型器件的形态，不过，将基底基板12除去制作的纵型的器件也显示出与本实施例的横型器件同样的趋势。
[实施例2]
将利用雾化CVD法形成α-Ga2O3膜时的石英管47内的温度设为430℃，除此以外，利用与实施例1同样的方法形成α-Ga2O3膜，并实施各种评价。比例R为0.192。利用与实施例1同样的方法观察膜表面整体，结果，没有确认到开裂。利用与实施例1同样的方法，针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，与实施例1同样地几乎没有泄漏电流流通，显示出良好的器件特性。
[实施例3]
对作为成膜用基底基板的市售的Cr2O3单晶(8mm×8mm、厚度0.5mm、c面、无偏角)的表面进行磨削，使表面粗糙度Ra为50nm，并将利用雾化CVD法形成α-Ga2O3膜时的石英管47内的温度设为430℃，除此以外，利用与实施例1同样的方法形成α-Ga2O3膜，并实施各种评价。比例R为0.583。利用与实施例1同样的方法观察膜表面整体，结果，没有确认到开裂。利用与实施例1同样的方法，针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，存在与实施例1相比稍大的泄漏电流流通。
[实施例4]
对作为成膜用基底基板的市售的Cr2O3单晶(8mm×8mm、厚度0.5mm、c面、无偏角)的表面进行磨削，使表面粗糙度Ra为170nm，并将利用雾化CVD法形成α-Ga2O3膜时的石英管47内的温度设为390℃，除此以外，利用与实施例1同样的方法形成α-Ga2O3膜，并实施各种评价。比例R为0.692。利用与实施例1同样的方法观察膜表面整体，结果，没有确认到开裂。利用与实施例1同样的方法，针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，存在与实施例3相比较大的泄漏电流流通。
[实施例5]
利用雾化CVD法形成α-Ga2O3膜时，将乙酰丙酮镓设为0.07mol/L，将稀释气体的流量设为0.4L/min，将载气的流量设为0.8L/min，将石英管47内的温度设为615℃，并将成膜时间设为60分钟，除此以外，利用与实施例1同样的方法形成α-Ga2O3膜，并实施各种评价。比例R为0.008。利用与实施例1同样的方法观察膜表面整体，结果，确认到少量的开裂。利用与实施例1同样的方法，针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，与实施例1同样地几乎没有泄漏电流流通，显示出良好的器件特性。
[比较例1]
作为成膜用基底基板，采用直径5.08cm(2英寸)、厚度0.65mm的c面蓝宝石基板，将利用雾化CVD法形成α-Ga2O3膜时的石英管47内的温度设为430℃，除此以外，利用与实施例1同样的方法形成α-Ga2O3膜，并实施各种评价。图7中示出平面CL强度映射测定时的将波长277nm～361nm的发光强度进行积算得到的映射图像。比例R为0.000。图7中，为了强调CL测定范围内的发光强度差，调整了映射图像的对比度。因此，图7看上去比图4更亮，不过，实际的发光强度小于实施例1。利用与实施例1同样的方法观察膜表面整体，结果，确认到大量开裂。利用与实施例1同样的方法，针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，存在与实施例4相比明显较大的泄漏电流流通。
[比较例2]
(1)α-Cr2O3膜的形成
采用图2所示的雾化CVD装置40，利用以下的方法，在蓝宝石基板(直径50.8mm(2英寸)、厚度0.43mm、c面、偏角0.3°)表面形成α-Cr2O3膜。
(1a)原料溶液的制备
按二铬酸铵0.1mol/L的方式调整水溶液，制成原料溶液44a。
(1b)成膜准备
接下来，将得到的原料溶液44a收纳于图2的雾化CVD装置40的雾化发生源44内。使蓝宝石基板作为基底基板12设置在基座50上，并使加热器48工作而使石英管47内的温度上升至420℃。接下来，打开流量调节阀43a、43b，从稀释气体源42a、载气源42b将稀释气体、载气向石英管47内供给，将石英管47内的气氛用稀释气体、载气充分置换后，将稀释气体的流量调节为2.2L/min，将载气的流量调节为4.8L/min。作为稀释气体、载气，采用氮气。
(1c)膜形成
接下来，使超声波振荡器46以2.4MHz振动，将该振动通过水45a而向原料溶液44a传播，由此使原料溶液44a雾化，生成喷雾44b。该喷雾44b通过稀释气体、载气而向作为成膜室的石英管47内导入，在石英管47内发生反应，通过基底基板12的表面处的CVD反应而在基底基板12上层叠氧化物堆积膜。成膜时间为50分钟。这样得到在蓝宝石基板12上具备氧化物堆积膜的复合基底基板。
(1d)表面EDX
采用能量分散型X射线分析器(EDX)实施复合基底基板表面的组成分析。结果仅检测到Cr、O，可知氧化物堆积层为Cr氧化物。
(1e)表面EBSD
利用安装有电子背散射衍射装置(EBSD)(牛津仪器公司制Nordlys Nano)的SEM(日立高新技术公司制、SU-5000)，在500μm×500μm的视野内，实施由Cr氧化物层构成的基板表面的反极图方位映射。该EBSD测定的各条件如下。
＜EBSD测定条件＞
·加速电压：15kV
·点强度：70
·工作距离：22.5mm
·步进尺寸：0.5μm
·试样倾斜角：70°
·测定程序：Aztec(version3.3)
由得到的反极图方位映射可知：Cr氧化物层为具有在基板法线方向上进行c轴取向的刚玉型结晶结构的层。不过，在面内方向上确认到偏离60°的晶畴。这说明了基板表面形成有α-Cr2O3的c轴取向层。
(2)α-Ga2O3膜的形成
利用与实施例1同样的方法，在(1)中得到的复合基底基板上形成α-Ga2O3膜，并实施各种评价。比例R为0.000。利用与实施例1同样的方法观察膜表面整体，结果，确认到大量开裂。利用与实施例1同样的方法，针对所制作的肖特基势垒二极管，沿着反向施加规定的电压，结果，存在与实施例4相比明显较大的泄漏电流流通。
将实施例1～5以及比较例1、2的结果汇总于表1。
[表1]
产业上的可利用性
本发明可利用于例如功率半导体用材料等。
符号说明
10层叠结构体、12基底基板、14半导体膜、40雾化CVD装置、42a稀释气体源、42b载气源、43a流量调节阀、43b流量调节阀、44雾化发生源、44a原料溶液、44b喷雾、45容器、45a水、46超声波振荡器、47石英管、48加热器、50基座、51排气口、60气相生长装置、62反应容器、64加热器、66载气供给管、68氧化气体供给管、70原料供给管、72收纳部、74排气管、76基座。

Claims (3)

1.一种α－Ga2O3系半导体膜，其中，
在测定平面阴极发光的强度映射的各测定点处求出波长250nm以上365nm以下的范围内的最大发光强度A，并求出全部测定点的最大发光强度A按从大到小排序时的前5％的平均值X，此时，存在最大发光强度A为X的0.6倍以下的测定点、即暗斑，所述暗斑的个数除以全部测定点的个数得到的比例R为0.005以上0.692以下。
2.根据权利要求1所述的α－Ga2O3系半导体膜，其中，
所述暗斑的个数除以全部测定点的个数得到的比例R为0.005以上0.200以下。
3.根据权利要求2所述的α－Ga2O3系半导体膜，其中，
所述比例R为0.050以上0.200以下。
CN201980098097.5A 2019-09-30 2019-09-30 α－Ga2O3系半导体膜 Active CN114423883B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/038518 WO2021064795A1 (ja) 2019-09-30 2019-09-30 α－Ｇａ２Ｏ３系半導体膜

Publications (2)

Publication Number Publication Date
CN114423883A CN114423883A (zh) 2022-04-29
CN114423883B true CN114423883B (zh) 2024-03-12

Family

ID=75337761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980098097.5A Active CN114423883B (zh) 2019-09-30 2019-09-30 α－Ga2O3系半导体膜

Country Status (4)

Country Link
US (1) US20220238645A1 (zh)
JP (1) JP7290740B2 (zh)
CN (1) CN114423883B (zh)
WO (1) WO2021064795A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210094226A1 (en) * 2019-09-26 2021-04-01 The Curators Of The University Of Missouri Oxidation polymerization additive manufacturing

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004005216A1 (ja) * 2002-07-09 2004-01-15 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
TW200424128A (en) * 2003-02-24 2004-11-16 Univ Waseda β-ga203 type single crystal growth method, thin film type single crystal growth method, ga2o3 type light emitting device and manufacturing method thereof
TW200814150A (en) * 2006-09-11 2008-03-16 Ind Tech Res Inst Substrate structures and methods for fabricating the same
TW200939311A (en) * 2007-11-21 2009-09-16 Mitsubishi Chem Corp Nitride semiconductor and nitride semiconductor crystal growth method
CN203174224U (zh) * 2013-02-08 2013-09-04 日本碍子株式会社 复合基板以及功能元件
CN104205296A (zh) * 2012-09-28 2014-12-10 株式会社Flosfia 半导体装置或结晶
WO2015083768A1 (ja) * 2013-12-05 2015-06-11 日本碍子株式会社 窒化ガリウム基板および機能素子
JP2017005146A (ja) * 2015-06-11 2017-01-05 株式会社Flosfia 結晶性半導体膜、積層構造体および半導体装置
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
CN107068773A (zh) * 2015-12-18 2017-08-18 Flosfia株式会社 半导体装置
JP2019033142A (ja) * 2017-08-04 2019-02-28 高知県公立大学法人 深紫外発光素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7166522B2 (ja) * 2017-08-21 2022-11-08 株式会社Flosfia 結晶膜の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004005216A1 (ja) * 2002-07-09 2004-01-15 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
TW200424128A (en) * 2003-02-24 2004-11-16 Univ Waseda β-ga203 type single crystal growth method, thin film type single crystal growth method, ga2o3 type light emitting device and manufacturing method thereof
TW200814150A (en) * 2006-09-11 2008-03-16 Ind Tech Res Inst Substrate structures and methods for fabricating the same
TW200939311A (en) * 2007-11-21 2009-09-16 Mitsubishi Chem Corp Nitride semiconductor and nitride semiconductor crystal growth method
CN104205296A (zh) * 2012-09-28 2014-12-10 株式会社Flosfia 半导体装置或结晶
CN203174224U (zh) * 2013-02-08 2013-09-04 日本碍子株式会社 复合基板以及功能元件
WO2015083768A1 (ja) * 2013-12-05 2015-06-11 日本碍子株式会社 窒化ガリウム基板および機能素子
CN105793476A (zh) * 2013-12-05 2016-07-20 日本碍子株式会社 氮化镓基板以及功能元件
JP2017005146A (ja) * 2015-06-11 2017-01-05 株式会社Flosfia 結晶性半導体膜、積層構造体および半導体装置
CN107068773A (zh) * 2015-12-18 2017-08-18 Flosfia株式会社 半导体装置
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
JP2019033142A (ja) * 2017-08-04 2019-02-28 高知県公立大学法人 深紫外発光素子およびその製造方法

Also Published As

Publication number Publication date
JP7290740B2 (ja) 2023-06-13
CN114423883A (zh) 2022-04-29
JPWO2021064795A1 (zh) 2021-04-08
WO2021064795A1 (ja) 2021-04-08
US20220238645A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
Asif Khan et al. Low pressure metalorganic chemical vapor deposition of AIN over sapphire substrates
KR100984086B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP6835113B2 (ja) 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
DE112007001605B4 (de) Zinkoxiddünnfilm vom p-Typ und Verfahren zur Ausbildung desselben und lichtemittierendes Element
WO2011067893A1 (ja) 基板およびその製造方法
WO2004104274A2 (en) Zinc oxide crystal growth substrate
US20100295040A1 (en) Method for growing zinc-oxide-based semiconductor device and method for manufacturing semiconductor light emitting device
CN114423883B (zh) α－Ga2O3系半导体膜
Mochalov et al. Heteroepitaxial Growth of Ga2O3 Thin Films of Various Phase Composition by Oxidation of Ga in Hydrogen-Oxygen Plasmas
WO2020261355A1 (ja) 半導体膜
KR20080034022A (ko) 질화갈륨 등의 ｉｉｉ족 질화물의 성막 방법
US10526723B2 (en) System and method for increasing III-nitride semiconductor growth rate and reducing damaging ion flux
WO2020194802A1 (ja) 下地基板及びその製造方法
US20220246427A1 (en) Semiconductor film
US20070034144A1 (en) Oxide crystal growth apparatus and fabrication method using the same
WO2021064803A1 (ja) α－Ｇａ２Ｏ３系半導体膜
WO2023026633A1 (ja) 半導体膜及び複合基板
WO2021186779A1 (ja) 半導体膜
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
WO2023021815A1 (ja) 半導体膜及び複合基板
JP2006173148A (ja) Ｉｉｉ族窒化物半導体自立基板およびその製造方法
US8039867B2 (en) ZnO-containing semiconductor layer, its manufacture method, and semiconductor light emitting device
EP4299801A1 (en) Gallium nitride crystal, gallium nitride substrate, and method for producing gallium nitride substrate
JPH05243153A (ja) 半導体薄膜の成長方法
Kuriyama et al. Nitrogen-ion-implantation synthesis of wurtzite GaN in GaP

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant