CN116114061A - 半导体元件及半导体装置 - Google Patents

半导体元件及半导体装置 Download PDF

Info

Publication number
CN116114061A
CN116114061A CN202180057395.7A CN202180057395A CN116114061A CN 116114061 A CN116114061 A CN 116114061A CN 202180057395 A CN202180057395 A CN 202180057395A CN 116114061 A CN116114061 A CN 116114061A
Authority
CN
China
Prior art keywords
layer
semiconductor
metal
semiconductor element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180057395.7A
Other languages
English (en)
Inventor
柳田秀彰
水本尚吾
安藤裕之
松原佑典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN116114061A publication Critical patent/CN116114061A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种对功率器件特别有用且顺向特性得到改善的半导体元件及半导体装置。一种半导体元件及具备该半导体元件的半导体装置，所述半导体元件为具备包含结晶性氧化物半导体(例如，α‑Ga2O3等)作为主成分的半导体层、层叠于该半导体层上的电极层以及直接或隔着其他层而层叠于该电极层上的导电性基板的层叠结构体，所述导电性基板至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属。

Description

半导体元件及半导体装置
技术领域
本发明涉及一种作为功率器件等有用的半导体元件。
背景技术
作为可实现高耐压、低损耗及高耐热的下一代开关元件，使用了带隙大的氧化镓(Ga2O3)的半导体装置备受瞩目，期待将其应用于逆变器等功率用半导体装置。而且，由于宽带隙，也期待应用为LED或传感器等光收发装置。关于该氧化镓，根据专利文献1，通过与铟和铝分别或组合进行混晶，能够进行带隙控制，作为InAlGaO系半导体而构成极具魅力的材料系统。此处InAlGaO系半导体表示InXAlYGaZO3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z＝1.5～2.5)，可将其视为包含氧化镓在内的同一材料系统。
作为为了实现使用了这些InAlGaO系半导体的半导体装置而使用的基底基板，研究了β氧化镓基板或蓝宝石基板。
根据专利文献2，在使用β氧化镓基板的情况下，可以进行氧化镓的同质外延生长，可以实现氧化铝镓薄膜的高质量化。然而，可供应的基板尺寸受到限制，相较于硅或蓝宝石等已经进行大量生产的材料，难以实现大口径化。
根据专利文献3和专利文献4，在使用蓝宝石基板的情况下，可以实现具有刚玉结构的AlXGaYO3(0≤X≤2，0≤Y≤2，X+Y＝2)薄膜的高质量化，但难以实现β-gallia结构膜的高质量化。另外，由于蓝宝石为绝缘体，因此也具有不能使电流流过基底材料的问题。在该情况下，无法在基底材料上形成电极，导致半导体装置的每单位面积的输出电流产生极限。在大口径化为6英寸、8英寸的情况下，还具有以下问题：由于这些大口径化蓝宝石的产业应用尚未发展成熟，因此可能无法稳定供应，并且供应成本会上升。
另外，氧化镓或蓝宝石的低导热率也成为了随着半导体装置的大电流化而产生的发热或高温操作的课题。
此外，基底材料的特性也引起了用于实现低损耗的半导体装置的电气特性方面的课题。例如，为了实现高耐压、低损耗的半导体，除了沟道层的低损耗化以外，也需要减少沟道层以外的损耗。例如，要求构成半导体装置的接触区域的低损耗化，而且在纵向半导体装置中要求基底材料、基底材料与沟道层之间的层的低损耗化。
在专利文献5中记载了一种层叠半导体结构，所述层叠半导体结构在使用InAlGaO系半导体的半导体层上隔着导电性粘接层而层叠有支撑体层，该支撑体层包含热膨胀系数与半导体层的热膨胀系数不同的导电性材料作为主成分。然而，引用文献5所记载的半导体结构在顺向特性等方面中存在实用性上的不足，而且也未能充分满足作为InAlGaO系半导体特有的课题的翘曲。因此，期望一种能够充分展现InAlGaO系半导体的半导体特性且散热性及电气特性优异的半导体结构。
此外，专利文献1和专利文献5涉及由本申请人提出的专利申请。
专利文献1：国际公开第2014/050793号
专利文献2：国际公开第2013/035842号
专利文献3：国际公开第2013/035844号
专利文献4：日本专利公开2013-58637号公报
专利文献5：日本专利公开2016-81496号公报
发明内容
本发明的目的是提供一种顺向特性等电气特性优异的半导体元件。
本发明人为了达到上述目的而进行了深入研究，结果发现在使用包含结晶性氧化物半导体作为主成分的半导体层的半导体元件的制造(前工序)中，若使用至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属的导电性基板，则不仅与所得到的半导体元件中的电极、粘接层的密接性会进一步提高，而且抑制了翘曲，从而所得到的半导体元件的顺向特性等电气特性更优异，进一步反复进行研究，结果发现如下半导体元件的顺向特性等电气特性优异，能够一举解决上述的以往问题，所述半导体元件具备包含结晶性氧化物半导体作为主成分的半导体层、层叠于该半导体层上的电极层以及直接或隔着其他层而层叠于该电极层上的导电性基板，所述导电性基板至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属。
另外，本发明人在获得上述见解之后进一步反复研究，进而完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种半导体元件，其特征在于，至少具备包含结晶性氧化物半导体作为主成分的半导体层、层叠于该半导体层上的电极层以及直接或隔着其他层而层叠于该电极层上的导电性基板，所述导电性基板至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属。
[2]根据前述[1]所述的半导体元件，其中，所述第一金属为铜。
[3]根据前述[1]或[2]所述的半导体元件，其中，所述第二金属包含元素周期表第6族金属。
[4]根据前述[3]所述的半导体元件，其中，元素周期表第6族金属为钼。
[5]根据前述[1]至[4]中任一项所述的半导体元件，其中，所述导电性基板具有至少各层叠一层包含所述第一金属的层和包含所述第二金属的层而成的层叠结构。
[6]根据前述[5]所述的半导体元件，其中，所述层叠结构的最上层和/或最下层包含所述第一金属。
[7]根据前述[1]至[6]中任一项所述的半导体元件，其中，所述结晶性氧化物半导体包含选自铝、铟及镓中的至少一种金属。
[8]根据前述[1]至[7]中任一项所述的半导体元件，其中，所述结晶性氧化物半导体至少包含镓。
[9]根据前述[1]至[8]中任一项所述的半导体元件，其中，在所述半导体层的与层叠有所述电极层的面相对的面上还具备其他电极层。
[10]根据前述[1]至[9]中任一项所述的半导体元件，其中，所述半导体元件为功率器件。
[11]一种半导体装置，其特征在于，至少半导体元件通过接合部件与引线框架、电路基板或散热基板接合而构成，所述半导体元件为前述[1]至[10]中任一项所述的半导体元件。
[12]一种功率转换装置，使用前述[11]所述的半导体装置。
[13]一种控制系统，使用前述[11]所述的半导体装置。
本发明的半导体元件的顺向特性等电气特性优异。
附图说明
图1是表示本发明的实施方式中使用的层叠体的一例的图。
图2是表示本发明的实施方式中使用的贴合层叠体的一例的图。
图3是表示本发明的实施方式中使用的半导体结构的一例的图。
图4是示意性地表示本发明的肖特基势垒二极管(SBD)的优选的一方式的图。
图5是示意性地表示本发明的肖特基势垒二极管(SBD)的优选的一方式的图。
图6是示意性地表示本发明的金属氧化膜半导体场效应晶体管(MOSFET)的优选的一例的图。
图7是用于说明图4的金属氧化膜半导体场效应晶体管(MOSFET)的制造工序的一部分的示意图。
图8是示意性地表示本发明的静电感应晶体管(SIT)的优选的一例的图。
图9是示意性地表示本发明的肖特基势垒二极管(SBD)的优选的一例的图。
图10是示意性地表示本发明的金属氧化膜半导体场效应晶体管(MOSFET)的优选的一例的图。
图11是示意性地表示本发明的结型场效应晶体管(JFET)的优选的一例的图。
图12是本发明的实施例中使用的雾化CVD装置的构成图。
图13是表示实施例中的IV测定的结果的图，纵轴为电流(A)，横轴为电压(V)。
图14是表示比较例中的IV测定的结果的图，纵轴为电流(A)，横轴为电压(V)。
图15是示意性地表示半导体装置的优选的一例的图。
图16是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的构成框图。
图17是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的电路图。
图18是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的构成框图。
图19是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的电路图。
图20是表示本发明的实施方式中的热阻的模拟结果的图。
图21是表示本发明的实施方式中的热阻的模拟结果的图。
图22是表示本发明的实施方式中的热阻的模拟结果的图。
图23是表示本发明的实施方式中的导电性基板(Cu-Mo层叠基板)的优选的一方式的图。
图24是表示本发明的实施方式中的翘曲测定结果的图。
具体实施方式
本发明的半导体元件的特征在于，至少具备包含结晶性氧化物半导体作为主成分的半导体层、层叠于该半导体层上的电极层以及直接或隔着其他层而层叠于该电极层上的导电性基板，所述导电性基板至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属。
在本发明的实施方式中，例如能够通过包含下述工序的制造方法来适合制造所述半导体元件：(1)在基底基板上直接或隔着其他层而层叠所述半导体层之后；(2)在所述半导体层上形成电极层之后；(3)在所述电极层上根据需要隔着导电性粘接层而层叠所述导电性基板，并且使用公知的方法来去除所述基底基板。以下，以制造所述半导体元件的主要工序(1)～(3)为例子，使用附图进行更详细说明。
在工序(1)中，在基底基板上直接或隔着其他层而层叠所述半导体层。通过工序(1)，例如能够得到如图1所示的层叠体。图1所示的层叠体在基底基板108上层叠有结晶性半导体101。在本发明中，能够将在工序(1)中得到的结晶性半导体膜101用作所述半导体层(以下，也称为“半导体膜”)。以下，对工序(1)进行说明。
(基底基板)
所述基底基板呈板状，只要是作为所述半导体膜的支撑体的基底基板则没有特别限定。可以是绝缘体基板，也可以是半导体基板，还可以是金属基板或导电性基板，优选所述基底基板为绝缘体基板，另外，也优选为在表面具有金属膜的基板。作为所述基底基板，例如可列举包含具有刚玉结构的基板材料作为主成分的基底基板、包含具有β-gallia结构的基板材料作为主成分的基底基板或者包含具有六方晶结构的基板材料作为主成分的基底基板等。在此，“主成分”是指相对于基板材料的所有成分，以原子比计，优选包含50％以上的具有前述特定的晶体结构的基板材料，更优选包含70％以上，进一步优选包含90％以上，也可以为100％。
关于基板材料，只要不阻碍本发明的目的则没有特别限定，可以为公知的材料。作为前述具有刚玉结构的基板材料，例如可优选列举α-Al2O3(蓝宝石基板)或α-Ga2O3，作为更优选的例子，可列举a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。作为以具有β-gallia结构的基板材料为主成分的基底基板，例如可列举β-Ga2O3基板或包含Ga2O3和Al2O3且Al2O3大于0重量％且在60重量％以下的混晶体基板等。另外，作为以具有六方晶结构的基板材料为主成分的基底基板，例如可列举SiC基板、ZnO基板、GaN基板等。
所述半导体层只要是包含结晶性氧化物半导体作为主成分的半导体层则没有特别限定。所述结晶性氧化物半导体的晶体结构也只要不阻碍本发明的目的则没有特别限定。作为所述结晶性氧化物半导体的晶体结构，例如可列举刚玉结构、β-gallia结构、六方晶结构(例如，ε型结构等)、直方晶结构(例如，κ型结构等)、立方晶结构或正方晶结构等。在本发明的实施方式中，所述结晶性氧化物半导体优选具有刚玉结构、β-gallia结构或六方晶结构(例如，ε型结构等)，更优选具有刚玉结构。作为所述结晶性氧化物半导体，例如可列举包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴及铱中的一种或两种以上的金属的金属氧化物等。在本发明的实施方式中，所述结晶性氧化物半导体优选含有选自铝、铟及镓中的至少一种金属，更优选为至少包含镓，最优选为α-Ga2O3或其混晶。此外，“主成分”是指相对于所述半导体层的所有成分，以原子比计，优选包含50％以上的所述结晶性氧化物半导体，更优选包含70％以上，进一步优选包含90％以上，也可以为100％。另外，所述半导体层的厚度没有特别限定，可以为1μm以下，也可以为1μm以上，在本发明的实施方式中优选为1μm以上。所述半导体层的表面积没有特别限定，可以为1mm2以上，也可以为1mm2以下，但优选为10mm2～300cm2，更优选为100mm2～100cm2。另外，所述半导体层通常为单晶，也可以为多晶。另外，所述半导体层为至少包含第一半导体层和第二半导体层的多层膜，在第一半导体层上设置有肖特基电极的情况下，也优选第一半导体层的载流子密度小于第二半导体层的载流子密度的多层膜。此外，在该情况下，第二半导体层通常含有掺杂剂，通过调节掺杂量来能够适当设定所述半导体层的载流子密度。
所述半导体层优选包含掺杂剂。所述掺杂剂没有特别限定，可以为公知的掺杂剂。作为所述掺杂剂，例如可列举锡、锗、硅、钛、锆、钒或铌等n型掺杂剂或者镁、钙、锌等p型掺杂剂等。在本发明的实施方式中，所述n型掺杂剂优选为Sn、Ge或Si。掺杂剂的含量在所述半导体层的组成中优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。更具体而言，掺杂剂的浓度通常可以为约1×1016/cm3～1×1022/cm3，另外，也可以使掺杂剂的浓度为例如约1×1017/cm3以下的低浓度。此外，根据本发明，也可以以约1×1020/cm3以上的高浓度含有掺杂剂。在本发明的实施方式中，优选以1×1017/cm3以上的载流子浓度含有掺杂剂。
所述半导体层可以使用公知的方法形成。作为所述半导体层的形成方法，例如可列举CVD法(化学气相沉积法)、MOCVD法(金属有机物气相外延法)、MOVPE法(有机金属气相外延法)、雾化CVD法、雾化外延法、MBE法(分子束外延法)、HVPE法(氢化物气相外延法)、脉冲生长法或ALD法(原子层沉积法)等。在本发明的实施方式中，所述半导体层的形成方法优选为雾化CVD法或雾化外延法。在前述雾化CVD法或雾化外延法中，例如通过如下工序来形成所述半导体层：使用图12所示的雾化CVD装置，来使原料溶液雾化(雾化工序)；在使液滴飘浮并雾化之后，利用载气来将所得到的雾化液滴运送至基体上(运送工序)；接着，通过在成膜室内使所述雾化液滴进行热反应，从而在基体上层叠包含结晶性氧化物半导体作为主成分的半导体膜(成膜工序)。
(雾化工序)
在雾化工序中，使所述原料溶液雾化。所述原料溶液的雾化方法只要能够使所述原料溶液雾化则没有特别限定，可以为公知的方法，在本发明的实施方式中，优选为使用超声波的雾化方法。使用超声波得到的雾化液滴的初速度为零，该雾化液滴在空中飘浮，因而优选，该雾化液滴为不是例如像喷雾那样进行吹送而是在空间中漂浮而能够以气体的形式运送的雾，因此不会存在因冲撞能量导致的损伤，因而非常优选。液滴的尺寸没有特别限定，可以是几毫米左右的液滴，优选为50μm以下，更优选为100nm～10μm。
(原料溶液)
所述原料溶液只要能够雾化或液滴化且包含能够形成半导体膜的原料则没有特别限定，可以是无机材料，也可以是有机材料。在本发明的实施方式中，所述原料优选为金属或金属化合物，更优选包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或两种以上的金属。
在本发明的实施方式中，作为所述原料溶液，可优选使用将所述金属以络合物或盐的形态溶解或分散到有机溶剂或水中而成的溶液。作为络合物的形态，例如可列举乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如可列举有机金属盐(例如金属乙酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、磷酸金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
另外，优选在所述原料溶液中混合氢卤酸或氧化剂等添加剂。作为所述氢卤酸，例如可列举氢溴酸、盐酸、氢碘酸等，其中，出于可更有效地抑制异常粒子的产生的理由，优选氢溴酸或氢碘酸。作为所述氧化剂，例如可列举过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰((C6H5CO)2O2)等过氧化物、次氯酸(HClO)、过氯酸、硝酸、臭氧水、过乙酸或硝基苯等有机过氧化物等。
在所述原料溶液中也可以包含掺杂剂。通过在原料溶液中包含掺杂剂，从而能够良好地进行掺杂。所述掺杂剂只要不阻碍本发明的目的则没有特别限定。作为所述掺杂剂，例如可列举锡、锗、硅、钛、锆、钒或铌等n型掺杂剂或者Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N或P等p型掺杂剂等。所述掺杂剂的含量通过使用校准线来适当设定，所述校准线表示掺杂剂在原料中的浓度与期望的载流子密度的关系。
原料溶液的溶剂没有特别限定，可以是水等无机溶剂，也可以是醇等有机溶剂，还可以是无机溶剂与有机溶剂的混合溶剂。在本发明的实施方式中，所述溶剂优选包含水，更优选为水或者水与醇的混合溶剂。
(运送工序)
在运送工序中，利用载气来将所述雾化液滴运送至成膜室内。作为所述载气，只要不阻碍本发明的目的则没有特别限定，作为优选的例子，例如可列举氧、臭氧、氮或氩等非活性气体或者氢气或合成气体等还原气体等。另外，载气的种类可以为一种，也可以为两种以上，还可以进一步使用降低了流量的稀释气体(例如10倍稀释气体等)等作为第二载气。另外，载气的供给部位不仅可为一处，也可为两处以上。载气的流量没有特别限定，优选为0.01L/分钟～20L/分钟，更优选为1L/分钟～10L/分钟。在稀释气体的情况下，稀释气体的流量优选为0.001L/分钟～2L/分钟，更优选为0.1L/分钟～1L/分钟。
(成膜工序)
在成膜工序中，通过在成膜室内使所述雾化液滴进行热反应，从而在基体上形成所述半导体膜。热反应只要利用热使所述雾化液滴进行反应即可，反应条件等也是只要不阻碍本发明的目的则没有特别限定。在本工序中，通常以溶剂的蒸发温度以上的温度进行所述热反应，优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。另外，关于热反应，只要不阻碍本发明的目的，则可以在真空下、非氧气氛下(例如，非活性气体气氛下等)、还原气体气氛下及氧气氛下的任一气氛下进行，优选在非活性气体气氛下或氧气氛下进行。另外，还可以在大气压下、加压下及减压下的任一条件下进行，在本发明的实施方式中，优选在大气压下进行。此外，膜厚可通过调整成膜时间来进行设定。
在本发明的实施方式中，在所述成膜工序之后，可以进行退火处理。关于退火处理温度，只要不阻碍本发明的目的则没有特别限定，通常为300℃～650℃，优选为350℃～550℃。另外，退火处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，关于退火处理，只要不阻碍本发明的目的，则可以在任何气氛下进行。可以为非氧气氛下，也可以为氧气氛下。作为非氧气氛下，例如可列举非活性气体气氛下(例如，氮气氛下)或还原气体气氛下等，在本发明的实施方式中，优选为非活性气体气氛下，更优选为氮气氛下。
另外，在本发明的实施方式中，可以在所述基底基板上直接设置所述半导体膜，也可以隔着应力松弛层(例如，缓冲层、ELO层等)、剥离牺牲层等其他层而设置所述半导体膜。各层的形成方法没有特别限定，可以为公知的方法，在本发明的实施方式中，优选为雾化CVD法。
在工序(2)中，在所述半导体层101上形成电极层105b。通过工序(2)，能够得到例如图2所示的层叠体。图2的层叠体由基底基板108、半导体层101及电极层105b构成。
所述电极层只要具有导电性且不阻碍本发明的目的则没有特别限定。所述电极层的构成材料可以是导电性无机材料，也可以是导电性有机材料。在本发明的实施方式中，所述电极的材料优选为金属。作为所述金属，优选例如可列举选自元素周期表第4族～第10族中的至少一种金属等。作为元素周期表第4族金属，例如可列举钛(Ti)、锆(Zr)、铪(Hf)等。作为元素周期表第5族金属，例如可列举钒(V)、铌(Nb)、钽(Ta)等。作为元素周期表第6族金属，例如可列举铬(Cr)、钼(Mo)和钨(W)等。作为元素周期表第7族金属，例如可列举锰(Mn)、锝(Tc)、铼(Re)等。作为元素周期表第8族金属，例如可列举铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族金属，例如可列举钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族金属，例如可列举镍(Ni)、钯(Pd)、铂(Pt)等。在本发明的实施方式中，所述电极层优选包含选自元素周期表第4族及第9族中的至少一种金属，更优选包含元素周期表第9族金属。所述电极层的层厚没有特别限定，优选为0.1nm～10μm，更优选为5nm～500nm，最优选为10nm～200nm。另外，在本发明的实施方式中，所述电极层可以由组成互不相同的两层以上构成。
所述电极层的形成方法没有特别限定，可以为公知的方法。作为所述电极层或所述其他电极层的形成方法，具体而言，例如可列举干法或湿法等。作为干法，例如可列举溅射、真空蒸镀、CVD等。作为湿法，例如可列举网版印刷或模涂等。
在工序(3)中，根据需要在所述电极层上隔着导电性粘接层而层叠所述导电性基板，接着使用公知的方法去除所述基底基板。通过工序(3)，能够得到例如图3所示的层叠体。关于图3所示的层叠体，在导电性基板107上隔着导电性粘接层106而接合有电极层105b，在所述电极层105b上层叠有半导体层101。作为去除所述基底基板的方法，例如可列举施加机械冲击来去除的方法、施加热并利用热应力来去除的方法、施加超声波等振动来去除的方法、进行蚀刻来去除的方法、进行研削来去除的方法、进行智能切割法等离子注入后再进行热处理来去除的方法、通过激光剥离法来去除的方法、将这些方法组合而成的方法等。
所述导电性粘接层只要能够将所述电极层和所述导电性基板接合则没有特别限定。作为所述导电性粘接层的构成材料，例如可列举包含选自Al、Au、Pt、Ag、Ti、Ni、Bi、Cu、Ga、In、Pb、Sn及Zn中的至少一种的金属或它们的金属氧化物、共晶材(例如，Au-Sn等)等。在本发明的实施方式中，所述导电性粘接层优选具有多孔结构。另外，在所述导电性粘接层具有多孔结构的情况下，所述导电性粘接层优选包含金属粒子，更优选包含具有选自Au、Pt、Ag、Ti、Ni、Bi、Cu、Ga、In、Pb、Sn及Zn中的至少一种金属的金属粒子，最优选包含含有贵金属的金属粒子。作为所述贵金属，例如可列举选自Au、Ag、Pt、Pd、Rh、Ir、Ru及Os中的至少一种金属等，在本发明的实施方式中，所述贵金属优选为Ag。另外，在本发明的实施方式中，所述导电性粘接层优选包含金属粒子烧结体，更优选包含银粒子烧结体。通过使用这种优选的导电性粘接层，在不损害所述半导体元件的电气特性的情况下能够使与所述电极层及所述导电性基板的密接性更良好。另外，所述导电性粘接层可以为单层，也可以为多层。另外，所述导电性粘接层的厚度只要不阻碍本发明的目的则没有特别限定，优选为10nm～200μm，更优选为30nm～50μm。另外，所述导电性粘接层通常为非晶性，也可以包含晶体等副成分。此外，所述导电性粘接层的形成方法没有特别限定，可以为公知的涂布方法。
所述导电性基板只要具有导电性、可支撑所述半导体层且至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属，则没有特别限定。作为元素周期表第11族金属，例如可列举铜(Cu)、银(Ag)和金(Au)等。在本发明的实施方式中，所述第一金属优选为铜(Cu)。所述第二金属只要是线性热膨胀系数与所述第一金属的线性热膨胀系数不同的金属，则没有特别限定。此外，“线性热膨胀系数”按照JIS R 3102(1995)进行测定。在本发明的实施方式中，还优选所述第二金属为与所述第一金属同种且线性热膨胀系数不同的金属(例如，包含所述第一金属的层通常为铜镀敷层，包含所述第二金属的层为低线性膨胀铜镀敷层的情况等)。另外，在本发明中，第二金属优选为元素周期表第6族金属。作为元素周期表第6族金属，例如可列举铬(Cr)、钼(Mo)或钨(W)等。在本发明的实施方式中，元素周期表第6族金属优选为钼(Mo)。在本发明的实施方式中，由于第二金属包含元素周期表第6族金属的情况能够进一步提高顺向特性的同时抑制半导体元件的翘曲，因而优选。另外，在本发明的实施方式中，在所述导电性基板包含钼和铜的情况下，作为所述导电性基板，优选使用通过在钼压坯中含浸铜的含浸法而得到的Cu-Mo复合基板(以下，也简称为“Cu-Mo复合基板”)。此外，在本发明的实施方式中，所述导电性基板也可以在表面具有金属膜。作为所述金属膜的构成金属，例如可列举选自镓、铁、铟、铝、钒、钛、铬、铑、镍、钴、锌、镁、钙、硅、钇、锶及钡中的一种或两种以上的金属等。
另外，在本发明的实施方式中，所述导电性基板优选具有至少各层叠一层包含所述第一金属的层和包含所述第二金属的层而成的层叠结构，优选具有层叠结构，更优选由至少各交互层叠一层包含钼的层和包含铜的层而成的层叠结构体构成。此外，在该情况下，各层的厚度优选为5μm以上，更优选为10μm以上。通过将所述导电性基板设为这种优选的构成，能够提高所述半导体元件的顺向特性的同时更良好地降低所述半导体元件的热阻。另外，在本发明的实施方式中，在所述导电性基板具有所述层叠结构的情况下，所述层叠结构中的最上层和/或最下层包含第一金属的情况能够更进一步提高所述半导体元件的散热性和安装性，因而优选，更优选最上层和最下层包含第一金属。另外，在如此所述层叠结构的最上层和/或最下层包含第一金属的情况下，能够不使用所述导电性粘接层而进行所述电极层与所述导电性基板的接合，从而能够更有效地改善所述半导体元件的翘曲和热阻。即，例如通过利用在所述电极层中位于所述导电性基板侧的最表面的含铜层和在所述导电性基板的所述层叠结构中位于所述电极层侧的最表面的含铜层来进行扩散接合，由此能够使所述电极层和所述导电性基板以工业上有利的方式接合而不使用所述导电性粘接层。另外，所述导电性基板的厚度没有特别限定，200μm以下的情况能够在不损害所述半导体元件的电气特性的情况下赋予更优异的散热性，因而优选，更优选为100μm以下。另外，导电性基板的面积也没有特别限定，在本发明的实施方式中，优选与所述半导体层的面积大致相同。此外，大致相同例如也包含所述导电性基板的面积与所述半导体层的面积相同的情况，还包含所述导电性基板的面积与所述半导体层的面积之比在0.9～1.4的范围内的情况。
在本发明的实施方式中，在工序(3)之后，可以使所述结晶性半导体膜的晶体再次生长，另外，也可以在所述结晶性半导体膜上设置不同的半导体层、其他电极层等。
在本发明的实施方式中，优选在所述半导体层的与层叠有所述电极层的面相对的面上还具备其他电极层。如此，通过形成依次层叠所述导电性基板、所述导电性粘接层、所述电极层、所述半导体层及所述其他电极层而成的层叠结构，从而作为电流在所述半导体层的厚度方向上流动的纵向器件，能够使所述半导体元件的顺向特性更优异。所述其他电极层只要具有导电性且不妨碍本发明的目的，则没有特别限定。所述其他电极层的构成材料可以为导电性无机材料，也可以为导电性有机材料。在本发明的实施方式中，所述其他电极的材料优选为金属。作为所述金属，优选例如可列举选自元素周期表第8族～第13族中的至少一种金属等。作为元素周期表第8族～10族金属，可列举在所述电极层的说明中作为元素周期表第8族～10族金属而分别例示的金属等。作为元素周期表第11族金属，例如可列举铜(Cu)、银(Ag)、金(Au)等。作为元素周期表第12族金属，例如可列举锌(ZN)、镉(Cd)等。另外，作为元素周期表第13族金属，例如可列举铝(Al)、镓(Ga)、铟(In)等。在本发明的实施方式中，所述其他电极层优选包含选自元素周期表第11族及第13族金属中的至少一种金属，更优选包含选自银、铜、金及铝中的至少一种金属。此外，所述其他电极层的层厚没有特别限定，优选为1nm～500μm，更优选为10nm～100μm，最优选为0.5μm～10μm。
所述其他电极层的形成方法没有特别限定，可以为公知的方法。作为所述电极层或所述其他电极层的形成方法，具体而言，例如可列举干法或湿法等。作为干法，例如可列举溅射、真空蒸镀、CVD等。作为湿法，例如可列举网版印刷或模涂等。
本发明的半导体元件对各种半导体元件有用，尤其对功率器件有用。另外，半导体元件可分为横向元件(横向器件)和纵向元件(纵向器件)，所述横向元件为电极形成于半导体层的单面侧且电流在与半导体层的膜厚方向垂直的方向上流动的元件，所述纵向元件为在半导体层的正背两面侧分别具有电极且电流在半导体层的膜厚方向上流动的元件。在本发明的实施方式中，能够将所述半导体元件适合用于横向器件或纵向器件，其中优选用于纵向器件。作为所述半导体元件，例如可列举肖特基势垒二极管(SBD)、金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、金属氧化膜半导体场效应晶体管(MOSFET)、静电感应晶体管(SIT)、结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)或发光二极管等。在本发明的实施方式中，所述半导体元件优选为SBD、MOSFET、SIT、JFET或IGBT，更优选为SBD、MOSFET或SIT，最优选为SBD。
下面，使用附图对所述半导体元件的优选的例子进行说明，但本发明并不限定于这些实施方式。此外，在以下例示的半导体元件中，只要不阻碍本发明的目的，还可以含有其他层(例如绝缘体层、半绝缘体层、导体层、半导体层、缓冲层或其他中间层等)等，另外，也可以省略缓冲层(buffer layer)等。
(SBD)
图4表示本发明所涉及的肖特基势垒二极管(SBD)的一个例子。图4的SBD具备n-型半导体层101a、n+型半导体层101b、导电性粘接层106、导电性基板107、肖特基电极105a及欧姆电极105b。
肖特基电极和欧姆电极的材料可以为公知的电极材料，作为所述电极材料，例如可列举Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物或者它们的混合物等。
肖特基电极和欧姆电极的形成例如能够通过真空蒸镀法或溅射法等公知的方法进行。更具体而言，例如在形成肖特基电极时，能够通过如下方法进行：通过层叠由Mo构成的层和由Al构成的层，并对由Mo构成的层和由Al构成的层实施利用光刻法的图案化，从而形成肖特基电极。
在本发明的实施方式中，作为所述导电性基板107，使用至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属的导电性基板。在本发明的实施方式中，作为所述导电性基板107，优选使用包含铜和元素周期表第6族金属的导电性基板，优选使用包含铜和钼的导电性基板，更优选使用具有至少各层叠一层包含钼的层和包含铜的层而成的层叠结构的导电性基板。通过使用这种优选的构成的导电性基板，能够提高半导体元件的顺向特性的同时，能够进一步降低半导体元件整体的热阻。图23示出所述导电性基板的优选的一方式。图23示出具有至少各层叠一层包含钼的层和包含铜的层而成的层叠结构的导电性基板(以下，也称为“Cu-Mo层叠基板”)，第一金属层107a、第三金属层107c及第五金属层107e由铜构成，第二金属层107b和第四金属层107d由钼构成。使用Si基板、Cu-Mo复合基板(Mo的含有质量70％，Cu的含有质量30％)、图23所示的Cu-Mo层叠基板作为导电性基板，进行以图4所示的SBD为基准的结构的热阻的模拟。此外，导电性基板的厚度均为100μm。将导电性基板为Si基板的情况的结果示于图20，将导电性基板为Cu-Mo复合基板(Mo的含有质量70％，Cu的含有质量30％)的情况的结果示于图21，将导电性基板为Cu-Mo层叠基板的情况示于图22。由本模拟的结果可知，在使用Cu-Mo复合基板或Cu-Mo层叠基板作为导电性基板的情况下，相较于使用Si基板作为导电性基板的情况，降低半导体元件的热阻。另外，可知相较于使用Cu-Mo复合基板的情况，在使用Cu-Mo层叠基板的情况下，热阻降低效果为4倍以上。由该结果可知，通过使用至少各层叠一层包含元素周期表第11族金属的层和包含钼的层而成的基板作为导电性基板，能够更进一步改善使用氧化物半导体(例如，氧化镓等)的半导体元件的热阻。
另外，在使用图23所示的Cu-Mo层叠基板作为所述导电性基板的情况下，以使所述导电性基板中的钼含量以重量比计为9％、24％及30％的方式制作所述半导体元件，并且分别测定半导体元件的翘曲量。将结果示于图24。由图24可知，通过调整导电性基板中的钼含量，能够降低半导体元件整体的翘曲量。另外，关于钼的含量，能够通过所述半导体元件中的半导体层的厚度、包含元素周期表第11族金属的层的厚度等来适当调整。如此，通过使用包含选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属的导电性基板，能够有效地降低所述半导体元件的翘曲。另外，通过使用如图23所示的层叠基板并调整各层的厚度、材料等，能够更良好地降低半导体元件的翘曲。
图5表示本发明所涉及的肖特基势垒二极管(SBD)的一例。图5的SBD在图4的SBD的构成基础上还具备绝缘体层104。更具体而言，具备n-型半导体层101a、n+型半导体层101b、导电性粘接层106、导电性基板107、肖特基电极105a、欧姆电极105b及绝缘体层104。
作为绝缘体层104的材料，例如可列举GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、Al2O3、MgO、GdO、SiO2或Si3N4等，在本发明的实施方式中，优选具有刚玉结构的材料。通过将具有刚玉结构的绝缘体用于绝缘体层，能够更好地展现界面中的半导体特性的功能。绝缘体层104设置在n-型半导体层101a与肖特基电极105a之间。例如，能够通过溅射法、真空蒸镀法或CVD法等公知的方法来形成绝缘体层。
肖特基电极或欧姆电极的形成及材料等与上述图4的SBD的情况同样，例如能够使用溅射法、真空蒸镀法、压接法、CVD法等公知的方法，来形成例如由Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物或者它们的混合物等构成的电极。
与图4的SBD相比，图5的SBD的绝缘特性更优异，具有更高的电流控制性。
(MOSFET)
将本发明的半导体元件为MOSFET的情况的一例示于图6。图6的MOSFET为沟槽型MOSFET，具备n-型半导体层131a、n+型半导体层131b和131c、导电性粘接层136、导电性基板137、栅绝缘膜134、栅电极135a、源电极135b以及漏电极135c。
在导电性基板137上形成有例如厚度50nm～50μm的导电性粘接层136。另外，在导电性粘接层136上形成有漏电极135c。另外，在漏电极135c上形成有例如厚度100nm～100μm的n+型半导体层131b，在所述n+型半导体层131b上形成有例如厚度100nm～100μm的n-型半导体层131a。并且，进一步在所述n-型半导体层131a上形成有n+型半导体层131c，在所述n+型半导体层131c上形成有源电极135b。
另外，在所述n-型半导体层131a和所述n+型半导体层131c内形成有贯穿所述n+型半导体层131c且深度到达所述n-型半导体层131a的中途的多个沟槽。在所述沟槽内例如隔着厚度10nm～1μm的栅绝缘膜134而嵌入形成有栅电极135a。
对于图6的MOSFET的开启状态，在所述源电极135b与所述漏电极135c之间施加电压，对所述栅电极135a施加相对于所述源电极135b为正的电压时，在所述n-型半导体层131a的侧面形成沟道层，电子被注入到所述n-型半导体层131a，从而实现接通。对于关闭状态，通过将所述栅电极的电压设为0V，不能形成沟道层，n-型半导体层131a处于由耗尽层填满的状态，从而实现断开。
图7表示图6的MOSFET的制造工序的一部分。例如使用如图7的(a)所示的层叠体，在n-型半导体层131a和n+型半导体层131c的规定区域设置蚀刻掩模，以所述蚀刻掩模为掩模，进一步通过反应性离子蚀刻法等进行各向异性蚀刻，如图7的(b)所示，形成深度从所述n+型半导体层131c的表面到达所述n-型半导体层131a的中途的沟槽。接着，如图7的(c)所示，使用热氧化法、真空蒸镀法、溅射法、CVD法等公知的方法，在所述沟槽的侧面和底面形成例如50nm～1μm厚的栅绝缘膜134之后，使用CVD法、真空蒸镀法、溅射法等，在所述沟槽中例如形成n-型半导体层的厚度以下的多晶硅等栅电极材料。
并且，能够通过使用真空蒸镀法、溅射法、CVD法等公知的方法，在n+型半导体层131c上形成源电极135b，在n+型半导体层131b上形成漏电极135c，从而制造功率MOSFET。此外，源电极和漏电极的电极材料可以分别为公知的电极材料，作为所述电极材料，例如可列举Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物或者它们的混合物等。
这样得到的MOSFET与以往的沟槽型MOSFET相比耐压性更优异。此外，在图6中示出了沟槽型纵向MOSFET的例子，但本发明的实施方式不限定于此，可以应用各种MOSFET的形态。例如，可以将图6的沟槽的深度下挖到到达n-型半导体层131a的底面的深度以降低串联电阻。
(SIT)
图8表示本发明的半导体元件为SIT的情况的一例。图8的SIT具备n-型半导体层141a、n+型半导体层141b和141c、导电性粘接层146、导电性基板147、栅电极145a、源电极145b及漏电极145c。
在漏电极145c之上形成有例如厚度100nm～100μm的导电性支撑体层147，在导电性支撑体层147上形成有例如厚度50nm～50μm的导电性粘接层146。另外，在导电性粘接层146之上形成有例如厚度100nm～100μm的n+型半导体层141b，在所述n+型半导体层141b上形成有例如厚度100nm～100μm的n-型半导体层141a。而且，进一步在所述n-型半导体层141a上形成有n+型半导体层141c，在所述n+型半导体层141c上形成有源电极145b。
另外，在所述n-型半导体层141a内形成有贯穿所述n+半导体层131c且深度到达所述n-半导体层131a的中途的多个沟槽。在所述沟槽内的n-型半导体层上形成有栅电极145a。对于图8的SIT的开启状态，在所述源电极145b与所述漏电极145c之间施加电压，对所述栅电极145a施加相对于所述源电极145b为正的电压时，在所述n-型半导体层141a内形成沟道层，电子被注入到所述n-型半导体层，从而实现接通。对于关闭状态，通过将所述栅电极的电压设为0V，不能形成沟道层，n-型半导体层处于由耗尽层填满的状态，从而实现断开。
在本发明的实施方式中，可以以与图7的MOSFET同样的方式制造图8的SIT，更具体而言，例如在n-型半导体层141a和n+型半导体层141c的规定区域设置蚀刻掩模，以所述蚀刻掩模为掩模，例如通过反应性离子蚀刻法等进行各向异性蚀刻，形成深度从所述n+型半导体层141c的表面到达所述n-型半导体层的中途的沟槽。接着，通过CVD法、真空蒸镀法、溅射法等，在所述沟槽中例如形成n-型半导体层的厚度以下的多晶硅等栅电极材料。另外，能够通过使用真空蒸镀法、溅射法、CVD法等公知的方法，在n+型半导体层141c上形成源电极145b，在n+型半导体层141b上形成漏电极145c，从而制造SIT。此外，源电极和漏电极的电极材料可以分别为公知的电极材料，作为所述电极材料，例如可列举Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物或者它们的混合物等。
在上述例子中示出了不使用p型半导体的例子，但本发明的实施方式不限定于此，也可以使用p型半导体。将使用了p型半导体的例子示于图9～图11。这些半导体元件可以以与上述例子同样的方式制造。此外，p型半导体可以为与n型半导体相同的材料且含有p型掺杂剂，也可以为不同的p型半导体。
所述半导体元件尤其对功率器件有用。作为所述半导体元件，例如可列举二极管(例如，PN二极管、肖特基势垒二极管、结势垒肖特基二极管等)或晶体管(例如，MESFET等)等，其中优选二极管，更优选肖特基势垒二极管(SBD)。
关于本发明的实施方式中的半导体元件，除了上述事项以外，进一步基于常用方法通过接合部件接合于引线框架、电路基板或散热基板等而适合用作半导体装置，尤其适合用作功率模块、逆变器或转换器，进一步适合用作例如使用了电源装置的半导体系统等。将所述半导体装置的优选一例示于图15。对于图15的半导体装置而言，半导体元件500的两面分别通过焊料501与引线框架、电路基板或散热基板502接合。通过如此构成，能够形成散热性优异的半导体装置。此外，在本发明的实施方式中，优选利用树脂来封固焊料等接合部件的周围。
对于上述的本发明的半导体元件或半导体装置而言，为了发挥上述的功能而可应用于逆变器或转换器等功率转换装置。更具体而言，可应用为内藏于逆变器或转换器的二极管、作为开关元件的晶闸管、功率晶体管、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)等。图16表示使用了本发明的实施方式所涉及的半导体元件或半导体装置的控制系统的一例的构成框图。图17是该控制系统的电路图，特别是适合搭载于电动汽车(Electric Vehicle)的控制系统。
如图16所示，控制系统500具有电池(电源)501、升压转换器502、降压转换器503、逆变器504、电动机(驱动对象)505和驱动控制部506，它们搭载于电动汽车。电池501例如由镍氢电池或锂离子电池等蓄电池构成，能够通过供电站中的充电或减速时的再生能量等而储存功率，并且输出电动汽车的行驶系统及电装系统的操作所需的直流电压。升压转换器502例如是搭载有截波电路的电压转换装置，能够通过截波电路的开关操作来将从电池501供应的例如200V的直流电压升压至例如650V之后，输出至电动机等的行驶系统。降压转换器503也同样是搭载有截波电路的电压转换装置，能够通过将从电池501供应的例如200V的直流电压降压至例如12V左右，由此输出至包含自动窗、动力转向装置或车载电气设备等的电装系统。
逆变器504通过开关操作来将从升压转换器502供应的直流电压转换成三相交流电压后输出至电动机505。电动机505是构成电动汽车的行驶系统的三相交流电动机，通过从逆变器504输出的三相交流电压而进行旋转驱动，并且经由未图示的传动装置等而将其旋转驱动力传递至电动汽车的车轮。
另一方面，使用未图示的各种传感器，从行驶中的电动汽车计测车轮的转速、转矩、油门踏板的踩踏量(加速量)等实测值，这些计测信号被输入到驱动控制部506。另外，同时逆变器504的输出电压值也被输入到驱动控制部506。驱动控制部506具有具备CPU(Central Processing Unit，中央处理器)等运算部和存储器等数据保存部的控制器的功能，通过使用输入的计测信号来生成控制信号并以反馈信号的形式输出到逆变器504，从而控制开关元件的开关操作。由此，瞬间校正逆变器504赋予给电动机505的交流电压，能够准确地执行电动汽车的运转控制，并且实现电动汽车的安全及舒适的操作。此外，也可以通过将来自驱动控制部506的反馈信号赋予给升压转换器502，从而控制输出到逆变器504的电压。
图17是表示图16中的除了降压转换器503以外的电路构成，即仅表示用于驱动电动机505的构成的电路构成。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被用于升压转换器502和逆变器504而提供于开关控制。在升压转换器502中被组装到截波电路而进行截波控制，并且在逆变器504中被组装到包含IGBT的开关电路而进行开关控制。此外，通过使电感器(线圈等)存在于电池501的输出，从而实现电流的稳定化，并且通过使电容器(电解电容器等)介于电池501、升压转换器502及逆变器504各自的之间，从而实现电压的稳定化。
另外，如在图17中用虚线所示，在驱动控制部506内设置有由CPU(CentralProcessing Unit)构成的运算部507和由非挥发性存储器构成的存储部508。通过输入到驱动控制部506的信号被赋予到运算部507进行所需的运算，由此生成对各半导体元件的反馈信号。另外，存储部508暂时保持运算部507的运算结果，或者将驱动控制所需的物理常数或函数等以表格的形式储存并适当输出到运算部507。运算部507及存储部508可以采用公知的构成，其处理能力等也可以任意地选定。
如图16及图17所示，在控制系统500中，在升压转换器502、降压转换器503、逆变器504的开关操作中使用二极管、作为开关元件的晶闸管、功率晶体管、IGBT或MOSFET等。通过在这些半导体元件中使用氧化镓(Ga2O3)特别是刚玉型氧化镓(α-Ga2O3)而作为其材料，从而大幅提高开关特性。此外，通过应用本发明所涉及的半导体装置等，能够期待极好的开关特性，并且可以实现控制系统500的进一步的小型化及成本降低。即，升压转换器502、降压转换器503及逆变器504均成为能够期待本发明的效果的构成，在它们中的任一种或任意两种以上的组合或者还包含驱动控制部506的形态的任一种中均能够期待本发明的效果。
此外，上述控制系统500不仅能够将本发明的半导体装置应用于电动汽车的控制系统，也能够应用于将来自直流电源的功率进行升压及降压或者从直流功率转换成交流功率那样的所有用途的控制系统。另外，也可以使用太阳能电池等电源来作为电池。
图18表示采用了本发明的实施方式所涉及的半导体元件或半导体装置的控制系统的其他例的构成框图，图19是该控制系统的电路图，是适合搭载于利用来自交流电源的功率进行操作的基础设施设备或家电设备等的控制系统。
如图18所示，控制系统600输入由外部的例如三相交流电源(电源)601供应的功率，具有AC/DC转换器602、逆变器604、电动机(驱动对象)605和驱动控制部606，它们能够搭载于各种设备(在后面叙述)。三相交流电源601例如为电力公司的发电设施(火力发电站、水力发电站、地热发电站、核电站等)，该输出经由变电站降压并且作为交流电压供应。另外，例如以自备发电机等形态设置于大楼内或邻近设施内并通过电缆进行供应。AC/DC转换器602是将交流电压转换成直流电压的电压转换装置，将由三相交流电源601供应的100V或200V的交流电压转换成规定的直流电压。具体而言，通过电压转换，转换成3.3V、5V或12V那样的通常使用的期望的直流电压。在驱动对象为电动机的情况下转换成12V。此外，也可以采用单相交流电源来代替三相交流电源，在该情况下，只要使AC/DC转换器为单相输入，则可以设为同样的系统构成。
逆变器604通过开关操作而将从AC/DC转换器602供应的直流电压转换成三相交流电压并输出到电动机605。电动机604的形态根据控制对象而有所不同，在控制对象为电动汽车的情况下是用于驱动车轮的三相交流电动机，在控制对象为工厂设备的情况下是用于驱动泵或各种动力源的三相交流电动机，在控制对象为家电设备的情况下是用于驱动压缩机等的三相交流电动机，通过从逆变器604输出的三相交流电压进行旋转驱动，并将该旋转驱动力传递到未图示的驱动对象。
此外，例如在家电设备中，也有许多可以直接供应从AC/DC转换器302输出的直流电压的驱动对象(例如计算机、LED照明设备、影像设备、音响设备等)，在该情况下控制系统600不需要逆变器604，如图18所示，从AC/DC转换器602向驱动对象供应直流电压。在该情况下，例如向计算机等供应3.3V的直流电压，向LED照明设备等供应5V的直流电压。
另一方面，使用未图示的各种传感器来计测驱动对象的转速、转矩或驱动对象周边环境的温度、流量等实测值，这些计测信号被输入到驱动控制部606。另外，同时逆变器604的输出电压值也被输入到驱动控制部606。以这些计测信号为基础，驱动控制部606向逆变器604赋予反馈信号，控制开关元件的开关操作。由此，通过瞬间校正逆变器604赋予电动机605的交流电压，能够准确地执行驱动对象的运转控制，从而实现驱动对象的稳定操作。另外，如上所述，在驱动对象可以由直流电压驱动的情况下，也可以对AC/DC转换器602进行反馈控制来代替对逆变器的反馈。
图19表示图18的电路构成。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被用于AC/DC转换器602和逆变器604而提供于开关控制。AC/DC转换器602例如使用将肖特基势垒二极管构成为桥接状电路的结构，通过将输入电压的负电压部分变换整流为正电压而进行直流转换。另外，在逆变器604中被组装到IGBT中的开关电路而进行开关控制。此外，通过使电感器(线圈等)介于三相交流电源601与AC/DC转换器602之间，从而实现电流的稳定化，并且通过使电容器(电解电容器等)介于AC/DC转换器602与逆变器604之间，从而实现电压的稳定化。
另外，如在图19中用虚线所示，在驱动控制部606内设置有由CPU构成的运算部607和由非挥发性存储器构成的存储部608。通过输入到驱动控制部606的信号被赋予到运算部607进行所需的运算，由此生成对各半导体元件的反馈信号。另外，存储部608暂时保持运算部607的运算结果，或者将驱动控制所需的物理常数或函数等以表格的形式储存并适当输出到运算部607。运算部607及存储部608可以采用公知的构成，其处理能力等也可以任意地选定。
在这样的控制系统600中，也与图16及图17所示的控制系统500同样，在AC/DC转换器602、逆变器604的整流操作或开关操作中使用二极管、作为开关元件的晶闸管、功率晶体管、IGBT或MOSFET等。通过在这些半导体元件中使用氧化镓(Ga2O3)特别是刚玉型氧化镓(α-Ga2O3)而作为其材料，由此提高开关特性。此外，通过应用本发明所涉及的半导体膜或半导体装置，能够期待极好的开关特性，并且可以实现控制系统600的进一步的小型化及成本降低。即，AC/DC转换器602及逆变器604均成为能够期待本发明的效果的构成，在它们中的任一种或组合或者还包含驱动控制部606的形态的任一种中均能够期待本发明的效果。
另外，在图18和图19中作为驱动对象例示了电动机605，但驱动对象并不一定限于进行机械操作的对象，也可以以需要交流电压的许多设备为对象。在控制系统600中，只要从交流电源输入功率而对驱动对象进行驱动则能够应用驱动对象，为了以基础设施设备(例如大楼或工厂等的电力设备、通信设备、交通管制设备、上下水处理设备、系统设备、省力设备、电车等)或家电设备(例如，冰箱、洗衣机、计算机、LED照明设备、影像设备、音响设备等)那样的设备为对象的驱动控制而能够搭载驱动对象。
实施例
下面，对本发明的实施例进行说明，但本发明不限定于这些实施例。
(实施例1)
1.n-型半导体层的形成
1-1.成膜装置
使用图12，对本实施例中使用的雾化CVD装置1进行说明。雾化CVD装置1具备：载气源2a，用于供给载气；流量调节阀3a，用于调节从载气源2a送出的载气的流量；载气(稀释)源2b，用于供给载气(稀释)；流量调节阀3b，用于调节从载气(稀释)源2b送出的载气(稀释)的流量；雾产生源4，用于收容原料溶液4a；容器5，用于装入水5a；超声波振子6，安装在容器5的底面；成膜室7；供给管9，连接雾产生源4至成膜室7；加热板8，设置在成膜室7内；以及排气口11，排出热反应后的雾、液滴和废气。此外，在加热板8上设置有基板10。
1-2.结晶性氧化物半导体膜的形成
使用图12所示的雾化CVD装置，在蓝宝石基板(基板10)上形成n-型半导体层。
1-3.评价
使用XRD衍射装置鉴定由上述1-2.获得的膜的相，结果得到的膜为α-Ga2O3。
2.n+型半导体层的形成
除了使用锡作为掺杂剂以外，以与上述1-2.同样的方式在n-型半导体层上形成n+型半导体层。对于得到的膜，使用XRD衍射装置鉴定膜的相，结果得到的膜为α-Ga2O3。
3.欧姆电极的形成
在由上述2.得到的层叠体的n+型半导体层上通过溅射而分别层叠有Ti层和Au层。此外，Ti层的厚度为70nm，Au层的厚度为30nm。
4.导电性基板的层叠
在由上述3.得到的层叠体的欧姆电极上隔着由银粒子烧结体构成的导电性粘接层而层叠有Cu-Mo复合基板(Mo的含有质量70％，Cu的含有质量30％)。此外，导电性基板的厚度为200μm。
5.基板去除
在由上述4.得到的层叠体中，去除上述蓝宝石基板。
6.肖特基电极的形成
在由上述5.得到的层叠体的第二n-型半导体层上通过EB蒸镀而分别形成Co膜(厚度100nm)、Ti膜(50nm)和Al膜(厚度5μm)，作为肖特基电极。
(比较例1)
除了使用Si基板作为导电性基板以外，按照实施例1制作SBD。
(电气特性的评价)
对在实施例1和比较例1中得到的半导体元件(SBD)评价了IV特性。将结果分别示于图13和图14。由图13和图14可知，实施例1的肖特基势垒二极管具有优异的电气特性。另外，在使用图23所示的Cu-Mo层叠基板作为导电性基板的情况下，也能够得到与实施例1同等的电气特性。
本发明的半导体元件能够用于半导体(例如化合物半导体电子器件等)、电子部件及电器设备部件、光学及电子照片关联装置、工业部件等所有领域，特别是对功率部件有用。
附图标记说明
1成膜装置(雾化CVD装置)
2a载气源
2b载气(稀释)源
3a流量调节阀
3b流量调节阀
4雾产生源
4a原料溶液
4b原料微粒
5容器
5a水
6 超声波振子
7 成膜室
8 加热板
9 供给管
10基板
101半导体层
101a n-型半导体层
101b n+型半导体层
102 p型半导体层
103 金属层
104 绝缘体层
105 电极层
105a肖特基电极(其他电极层)
105b欧姆电极(电极层)
106 导电性粘接层
107 导电性基板
107a 第一金属层
107b 第二金属层
107c 第三金属层
107d 第四金属层
107e 第五金属层
108 基底基板
131a n-型半导体层
131b第一n+型半导体层
131c第二n+型半导体层
132 p型半导体层
134 栅绝缘膜
135a 栅电极
135b 源电极
135c 漏电极
136 导电性粘接层
137 导电性基板
141a n-型半导体层
141b第一n+型半导体层
141c第二n+型半导体层
142 p型半导体层
145a 栅电极
145b 源电极
145c 漏电极
146 导电性粘接层
147 导电性基板
500 控制系统
501电池(电源)
502 升压转换器
503 降压转换器
504 逆变器
505电动机(驱动对象)
506 驱动控制部
507 运算部
508 存储部
600 控制系统
601三相交流电源(电源)
602AC/DC转换器
604逆变器
605电动机(驱动对象)
606 驱动控制部
607 运算部
608 存储部

Claims (13)

1.一种半导体元件，其特征在于，
至少具备包含结晶性氧化物半导体作为主成分的半导体层、层叠于该半导体层上的电极层以及直接或隔着其他层而层叠于该电极层上的导电性基板，所述导电性基板至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属。
2.根据权利要求1所述的半导体元件，其中，
所述第一金属为铜。
3.根据权利要求1或2所述的半导体元件，其中，
所述第二金属包含元素周期表第6族金属。
4.根据权利要求3所述的半导体元件，其中，
元素周期表第6族金属为钼。
5.根据权利要求1至4中任一项所述的半导体元件，其中，
所述导电性基板具有至少各层叠一层包含所述第一金属的层和包含所述第二金属的层而成的层叠结构。
6.根据权利要求5所述的半导体元件，其中，
所述层叠结构的最上层和/或最下层包含所述第一金属。
7.根据权利要求1至6中任一项所述的半导体元件，其中，
所述结晶性氧化物半导体包含选自铝、铟及镓中的至少一种金属。
8.根据权利要求1至7中任一项所述的半导体元件，其中，
所述结晶性氧化物半导体至少包含镓。
9.根据权利要求1至8中任一项所述的半导体元件，其中，
在所述半导体层的与层叠有所述电极层的面相对的面上还具备其他电极层。
10.根据权利要求1至9中任一项所述的半导体元件，其中，
所述半导体元件为功率器件。
11.一种半导体装置，其特征在于，
至少半导体元件通过接合部件与引线框架、电路基板或散热基板接合而构成，所述半导体元件为权利要求1至10中任一项所述的半导体元件。
12.一种功率转换装置，使用权利要求11所述的半导体装置。
13.一种控制系统，使用权利要求11所述的半导体装置。
CN202180057395.7A 2020-08-07 2021-08-10 半导体元件及半导体装置 Pending CN116114061A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020134996 2020-08-07
JP2020-134996 2020-08-07
PCT/JP2021/029578 WO2022030651A1 (ja) 2020-08-07 2021-08-10 半導体素子および半導体装置

Publications (1)

Publication Number Publication Date
CN116114061A true CN116114061A (zh) 2023-05-12

Family

ID=80117487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180057395.7A Pending CN116114061A (zh) 2020-08-07 2021-08-10 半导体元件及半导体装置

Country Status (5)

Country Link
US (1) US20230290888A1 (zh)
JP (1) JPWO2022030651A1 (zh)
CN (1) CN116114061A (zh)
TW (1) TW202211484A (zh)
WO (1) WO2022030651A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976688B2 (ja) * 2005-12-15 2012-07-18 富士電機株式会社 ヒートスプレッダと金属板との接合方法
JP6005440B2 (ja) * 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2017157661A (ja) * 2016-03-01 2017-09-07 出光興産株式会社 半導体装置
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7315137B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物膜

Also Published As

Publication number Publication date
US20230290888A1 (en) 2023-09-14
TW202211484A (zh) 2022-03-16
WO2022030651A1 (ja) 2022-02-10
JPWO2022030651A1 (zh) 2022-02-10

Similar Documents

Publication Publication Date Title
US11855135B2 (en) Semiconductor device
CN116114061A (zh) 半导体元件及半导体装置
WO2022030650A1 (ja) 半導体素子および半導体装置
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145912A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145911A1 (ja) 積層構造体、半導体素子および半導体装置
WO2022230831A1 (ja) 半導体装置
WO2023136309A1 (ja) 半導体装置
WO2022230834A1 (ja) 半導体装置
WO2022210615A1 (ja) 半導体装置
US20240055510A1 (en) Semiconductor device
JP2022101356A (ja) 半導体素子および半導体装置
WO2022230830A1 (ja) 半導体装置
EP4261892A1 (en) Semiconductor device
US20240170285A1 (en) Crystalline oxide film and semiconductor device
US20220393037A1 (en) Semiconductor device
US20220393015A1 (en) Semiconductor device
US20240170542A1 (en) Oxide crystal, crystalline oxide film, crystalline multilayer structure, semiconductor device and manufacturing method of a crystalline multilayer structure
JP2022011781A (ja) 結晶性酸化物膜および半導体装置
JP2022187481A (ja) 半導体装置
CN117751457A (zh) 氧化物结晶、结晶性氧化物膜、结晶性层叠结构体及半导体装置
CN117751435A (zh) 氧化物半导体及半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination