JP2022101356A - 半導体素子および半導体装置 - Google Patents

Abstract

【課題】特にパワーデバイスに有用な、電気特性および放熱性が改善された半導体素子および半導体装置を提供する。
【解決手段】結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される導電性基板とを少なくとも備える半導体素子であって、前記電極層と前記導電性基板との間に、周期律表第１１族金属を含む第１の金属層および第２の金属層と、前記第１の金属層と第２の金属層との間に介在する拡散接合層とを設けてなることを特徴とする半導体素子。
【選択図】図５

Description

本発明は、パワーデバイス等として有用な半導体素子に関する。

高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ_２Ｏ_３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサ等の受発光装置としての応用も期待されている。当該酸化ガリウムは特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎ_ＸＡｌ_ＹＧａ_ＺＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。

これらのＩｎＡｌＧａＯ系半導体を用いた半導体装置を実現するために用いる下地基板としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
特許文献２によると、β酸化ガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
特許文献３および特許文献４によると、サファイア基板を用いる場合、コランダム構造を有するＡｌ_ＸＧａ_ＹＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝２）薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上に電極を形成することができず、半導体装置の単位面積当たりの出力電流に限界が生じてしまう。６インチ、８インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達の不安があるとともに調達コスト上昇という問題もあった。

また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の大電流化に伴う発熱や高温動作の課題となっている。
さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域での低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。

特許文献５には、ＩｎＡｌＧａＯ系半導体を用いた半導体層の上に導電性接着層を介して、半導体層と熱膨張係数が異なる導電性材料を主成分として含む支持体層を積層した積層半導体構造が記載されている。しかしながら、引用文献５に記載の半導体構造は、ＩｎＡｌＧａＯ系半導体特有の課題である反りにおいて十分に満足できるものではなかった。また、仮に反りを改善できたとしても、導電性接着層を介在させることで積層体全体の厚みが増すため、結果として熱抵抗が十分に抑制されないという問題が生じてしまった。

特許文献６には、エピタキシャル層と高熱伝導基板とを表面活性化接合することで、常温で強度の高い接合を実現する技術が記載されている。しかしながら、エピタキシャル層に加えて高熱伝導基板が加わることで、半導体の順方向特性が十分に得られなくなる可能性があった。また、表面活性化接合に先立ち、エピタキシャル層と高熱伝導基板のそれぞれの接合表面を真空環境下で活性化させなければならないことから、接合工程が複雑化してしまうなど、容易に採用できるものではなかった。

このようなことから、ＩｎＡｌＧａＯ系半導体の半導体特性が十分に発現可能な、放熱性および電気特性に優れた半導体構造が待ち望まれていた。

なお、特許文献１および特許文献５は本出願人による特許出願に関する。

国際公開第２０１４／０５０７９３号 国際公開第２０１３／０３５８４２号 国際公開第２０１３／０３５８４４号 特開２０１３－５８６３７号公報 特開２０１６－８１４９６号公報 特開２０１９－１２８３６号公報

本発明は、電気特性に優れ、かつ放熱特性にも優れた半導体素子を提供することを目的とする。

本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶性酸化物半導体を主成分として含む半導体層を用いた半導体素子の製造（前工程）において、電極層と導電性基板とを、周期律表第１１族金属（金、銀、銅など）を含む第１の金属および第２の金属と、これら第１の金属層と第２の金属層との間に介在する拡散接合層とを用いて接続することで、得られる半導体素子における電極や接着層との密着性がより向上するだけでなく、反りが抑制され、得られる半導体素子の電気特性がより優れたものとなることを知見した。さらに検討を重ねた結果、結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される導電性基板とを少なくとも備える半導体素子であって、前記電極層と前記導電性基板との間に、周期律表第１１族金属（金、銀、銅など）を含む第１の金属層および第２の金属層と、前記第１の金属層と第２の金属層との間に介在する拡散接合層とを設けてなる半導体素子が、電気特性に優れており、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。

すなわち、本発明は、以下の発明に関する。
［１］ 結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される導電性基板とを少なくとも備える半導体素子であって、前記電極層と前記導電性基板との間に、周期律表第１１族金属を含む第１の金属層および第２の金属層と、前記第１の金属層と第２の金属層との間に介在する拡散接合層とを設けてなることを特徴とする半導体素子。
［２］ 前記第１の金属層および第２の金属層は、金、銀もしくは銅のいずれか１つの金属を含むことを特徴とする［１］記載の半導体素子。
［３］ 前記第１の金属層および第２の金属層の少なくとも一方は銅を含むことを特徴とする［２］記載の半導体素子。
［４］ 前記第１の金属層および第２の金属層が共に銅を含むことを特徴とする［３］記載の半導体素子。
［５］ 前記拡散接合層は、前記第１の金属層および第２の金属層に含まれる金属をそれぞれ含むことを特徴とする［１］記載の半導体素子。
［６］ 前記拡散接合層は、周期律表第１１族金属とは異なる金属を含むことを特徴とする［５］記載の半導体素子。
［７］ 前記拡散接合層はシリコンを含むことを特徴とする［６］記載の半導体素子。
［８］ 前記結晶性酸化物半導体はアルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含む［１］～［７］のいずれかに記載の半導体素子。
［９］ 前記結晶性酸化物半導体は少なくともガリウムを含む［１］～［８］のいずれかに記載の半導体素子。
［１０］ 前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備える［１］～［９］のいずれかに記載の半導体素子。
［１１］ 前記半導体層は、ｎ＋型半導体層と該ｎ＋型半導体層上に設けられるｎ－型半導体層とからなり、前記電極層は前記ｎ＋型半導体層上に設けられていることを特徴とする［１］～［１０］のいずれかに記載の半導体素子。
また、本発明は、以下の発明に関する。
［１２］ 結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される接合層と、該接合層上に積層される導電性基板とを少なくとも備える半導体素子であって、前記接合層は、周期律表第１１族金属を含む金属が拡散接合されてなる層であることを特徴とする半導体素子。
［１３］ 前記接合層、金、銀もしくは銅のいずれか１つの金属を含むことを特徴とする請求項［１２］記載の半導体素子。
［１４］ 前記接合層は銅を含むことを特徴とする［１３］記載の半導体素子。
［１５］ 前記接合層は、周期律表第１１族金属とは異なる金属を含むことを特徴とする［１２］～［１４］記載の半導体素子。
［１６］ 前記接合層はシリコンを含むことを特徴とする［１５］記載の半導体素子。
［１７］ 前記結晶性酸化物半導体はアルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含む［１２］～［１６］のいずれかに記載の半導体素子。
［１８］ 前記結晶性酸化物半導体は少なくともガリウムを含む［１２］～［１７］のいずれかに記載の半導体素子。
［１９］ 前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備える［１２］～［１８］のいずれかに記載の半導体素子。
［２０］前記半導体層は、ｎ＋型半導体層と該ｎ＋型半導体層上に設けられるｎ－型半導体層とからなり、前記電極層は前記ｎ＋型半導体層上に設けられていることを特徴とする［１２］～［２０］のいずれかに記載の半導体素子。
［２１］ パワーデバイスである［１］～［２０］のいずれかに記載の半導体素子。
［２２］ 少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、［１］～［２０］のいずれかに記載の半導体素子であることを特徴とする半導体装置。
［２３］ ［２２］記載の半導体装置を用いた電力変換装置。
［２４］ ［２３］記載の半導体装置を用いた制御システム。

本発明の半導体素子は、電気特性に優れ、かつ放熱特性にも優れている。

本発明の実施態様において用いられる積層体の一例を示す図である。 本発明の実施態様において用いられる貼り合せ積層体の一例を示す図である。 本発明の実施態様において用いられる電極層および電極表面層の一例を示す図である。 本発明の実施態様における電極層と導電性基板との接合前の状態の一例を示す図である。 本発明の実施態様における電極層と導電性基板との接合後の状態の一例を示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一態様を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一態様を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 図８の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程の一部を説明するための模式図である。 本発明の静電誘導トランジスタ（ＳＩＴ）の好適な一例を模式的に示す図である。 本発明の実施例で用いたミストＣＶＤ装置の構成図である。 半導体装置の好適な一例を模式的に示す図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。 本発明の実施態様における導電性基板（Ｃｕ－Ｍｏ積層基板）の好ましい一態様を示す図である。

本発明の半導体素子は、結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される導電性基板とを少なくとも備える半導体素子であって、前記電極層と前記導電性基板との間に、周期律表第１１族金属を含む第１の金属層および第２の金属層と、前記第１の金属層と第２の金属層との間に介在する拡散接合層とを設けてなることを特徴とする。
また、本発明の半導体素子は、結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される接合層と、該接合層上に積層される導電性基板とを少なくとも備える半導体素子であって、前記接合層は、周期律表第１１族金属を含む金属が拡散接合されてなる層であることを特徴とする。

本発明の実施態様においては、例えば、（１）下地基板上に、直接または他の層を介して、前記半導体層を積層した後、（２）前記半導体層上に電極層を形成した後、（３）前記電極層上に電極表面層を形成した積層体を作成するそして、（４）この積層体と、基板表面層を形成した導電性基板とを拡散接合により接合し、（５）公知の手段を用いて、前記下地基板を除去することを含む製造方法により、前記半導体素子を好適に製造することができる。以下、前記半導体素子を製造する主要な工程（１）～（５）の例について図面を用いてより詳細に説明する。

工程（１）では、下地基板上に、直接または他の層を介して、前記半導体層を積層する。工程（１）によって、例えば、図１に示すような積層体を得ることができる。図１に示す積層体は、下地基板１０８上に半導体層１０１が積層されている。本発明では、工程（１）で得られた半導体膜１０１を、前記半導体層（以下、「半導体膜」ともいう。）として用いることができる。以下、工程（１）につき、説明する。

（下地基板）
前記下地基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよい。前記下地基板は、特に、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記下地基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。

基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ_２Ｏ_３（サファイア基板）またはα－Ｇａ_２Ｏ_３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ_２Ｏ_３基板、又はＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含みＡｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。

前記半導体層は、結晶性酸化物半導体を主成分として含むものであれば、特に限定されない。前記結晶性酸化物半導体の結晶構造も、本発明の目的を阻害しない限り、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、β－ガリア構造、六方晶構造（例えば、ε型構造等）、直方晶構造（例えばκ型構造等）、立方晶構造、または正方晶構造等が挙げられる。本発明の実施態様においては、前記結晶性酸化物半導体が、コランダム構造、β－ガリア構造または六方晶構造（例えば、ε型構造等）を有するのが好ましく、コランダム構造を有するのがより好ましい。前記結晶性酸化物半導体としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含む金属酸化物などがあげられる。本発明の実施態様においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１少なくとも１種の金属を含有するのが好ましく、少なくともガリウムを含むのがより好ましく、α－Ｇａ_２Ｏ_３またはその混晶であるのが最も好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、前記半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明の実施態様においては、１μｍ以上であるのが好ましい。前記半導体層の表面積は特に限定されず、１ｍｍ^２以上であってもよいし、１ｍｍ^２以下であってもよいが、１０ｍｍ^２～３００ｃｍ^２であるのが好ましく、１００ｍｍ^２～１００ｃｍ^２であるのがより好ましい。また、前記半導体層は、通常、単結晶であるが、多結晶であってもよい。また、前記半導体層は、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア密度が、第２の半導体層のキャリア密度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。

前記半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはマグネシウム、カルシウム、亜鉛等のｐ型ドーパントなどが挙げられる。本発明の実施態様においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０^２０／ｃｍ^３以上の高濃度で含有させてもよい。本発明の実施態様においては、１×１０^１７／ｃｍ^３以上のキャリア濃度で含有させるのが好ましい。

前記半導体層は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明の実施態様においては、前記半導体層の形成手段が、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。前記のミストＣＶＤ法またはミスト・エピタキシー法では、例えば図１１に示すミストＣＶＤ装置を用いて、原料溶液を霧化し（霧化工程）、液滴を浮遊させ、霧化後、得られた霧化液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、成膜室内で前記霧化液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより前記半導体層を形成する。

（霧化工程）
霧化工程は、前記原料溶液を霧化する。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明の実施態様においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましい。これは、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので、衝突エネルギーによる損傷がなく、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。

（原料溶液）
前記原料溶液は、霧化または液滴化が可能であり、半導体膜を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよい。本発明の実施態様においては、前記原料が、金属または金属化合物であるのが好ましく、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含むのがより好ましい。

本発明の実施態様においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。

また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、異常粒の発生をより効率的に抑制できるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ_２Ｏ_２）、過酸化ナトリウム（Ｎａ_２Ｏ_２）、過酸化バリウム（ＢａＯ_２）、過酸化ベンゾイル（Ｃ_６Ｈ_５ＣＯ）_２Ｏ_２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。

前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｉ、Ｐｂ、Ｎ、もしくはＰ等のｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、所望のキャリア密度に対するドーパントの原料中の濃度の関係を示す検量線を用いることにより適宜設定される。

原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明の実施態様においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。

（搬送工程）
搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。

（成膜工程）
成膜工程では、成膜室内で前記霧化液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下（例えば、不活性ガス雰囲気下等）、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、不活性ガス雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の実施態様においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。

本発明の実施態様においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよい。非酸素雰囲気下であってもよいし、酸素雰囲気下であってもよい。非酸素雰囲気下としては、例えば、不活性ガス雰囲気下（例えば、窒素雰囲気下）または還元ガス雰囲気下等が挙げられるが、本発明の実施態様においては、不活性ガス雰囲気下が好ましく、窒素雰囲気下であるのがより好ましい。

工程（２）では、前記半導体層１０１上に、電極層１０５ｂを形成する。工程（２）によって、例えば図２に示すような積層体を得ることができる。図２の積層体は、下地基板１０８、半導体層１０１、および電極層１０５ｂから構成されている。

前記電極層は、導電性を有するものであれば、本発明の目的を阻害しない限り、特に限定されない。前記電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、前記電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表４族～第１０族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。本発明の実施態様においては、前記電極層が、周期律表第４族および第９族から選ばれる少なくも１種の金属を含むのが好ましく、周期律表第９族金属を含むのがより好ましい。前記電極層の層厚は、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。また、本発明の実施態様においては、前記電極層が、互いに組成の異なる２層以上からなるものであってもよい。

前記電極層の形成手段は特に限定されず、公知の手段であってよい。前記電極層または前記他の電極層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。

工程（３）では、図３に示すように、電極層１０５ｂの表面に、周期律表第１１族から選ばれる少なくとも１種の金属を含む電極表面層（第１の金属層）１０６を形成する。周期律表第１１族の金属としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。電極表面層１０６は、電極層１０５ｂに対して例えば、上記したドライ法やウェット法などで形成された後、その表面粗さ（Ｓａ）が２ｎｍ以下となるよう、例えば研磨などの方法により表面処理されるのが好ましい。研磨後の電極表面層１０６の厚さは、特に限定されないが、電極層１０５ｂよりも薄くて良く、１０ｎｍ～５００μｍが好ましく、１００ｎｍ～１００μｍがより好ましく、０．５μｍ～１０μｍが最も好ましい。

工程（４）では、図４に示すように、半導体層１０１を含む前記工程（３）で得られた積層体と、導電性基板１０７とを接合する。
導電性基板１０７は、導電性を有しており、前記半導体層を支持可能な剛性を有するのが好ましい。また、導電性基板１０７は複数の層の積層体で構成されていても良い。導電性基板１０７の厚さは、特に限定されないが、２００μｍ以下であるのが好ましく、１００μｍ以下であるのがより好ましい。これにより、半導体素子の電気特性を損なうことなく、積層構造を薄型化しつつ優れた放熱性を付与することができる。

本発明の実施態様においては、導電性基板１０７の表面には、導電性基板１０７と同等な導電性を有する基板表面層（第２の金属層）１０７ａが形成されている。基板表面層１０７ａは周期律表第１１族から選ばれる少なくとも１種の金属を含む。周期律表第１１族の金属としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。

また、導電性基板１０７が複数層から構成されている場合、互いに隣接して形成される層の線熱膨張係数が互いに異なる金属を少なくとも含有するものであることが好ましい。なお、「線熱膨張係数」とは、ＪＩＳ Ｒ ３１０２（１９９５）に従い測定される。本発明の実施態様においては、基板表面層１０７ａも含めた上で、隣接して形成される導電性基板１０７中の複数層を構成する金属が同種の金属であって、線熱膨張係数が異なるものであるのも好ましい。例えば、基板表面層１０７ａが銅を含み、基板表面層１０７ａに隣接する導電性基板１０７の最上面の層が基板表面層１０７ａと異なる線熱膨張係数からなる銅を含む層であってもよい。また、本発明の実施態様においては、導電性基板１０７を構成する複数の層が、周期律表第１１族金属以外の金属を含んでいても良く、特に、周期律表第１１族金属を含む層に隣接して形成される層が周期律表第６族金属を含むのが好ましい。さらに、周期律表第６族金属を含む層を、周期律表第１１族金属を含む層で挟み込むような構成とするのがより好ましい。これら構成によって、順方向特性をより向上させつつ半導体素子の反りを抑制することができるので、好ましい。周期律表第６族金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などが挙げられる。本発明の実施態様においては、周期律表第６族金属が、モリブデン（Ｍｏ）であるのが好ましい。また、本発明の実施態様においては、導電性基板１０７がモリブデンおよび銅を含む場合は、モリブデン圧粉体に銅を含侵する含侵法によって得られたＣｕ－Ｍｏ複合基板（以下、単に「Ｃｕ－Ｍｏ複合基板」ともいう。）を導電性基板として用いるのも好ましい。なお、導電性基板１０７を構成する各層の厚さは、５μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましい。

基板表面層１０７ａは、その表面粗さ（Ｓａ）が２ｎｍ以下となるよう、例えば研磨などの方法により表面処理されるのが好ましい。研磨後の基板表面層１０７ａの層厚は、特に限定されないが、導電性基板１０７を構成する各層の厚さと同様に、１０ｎｍ以上であるのが好ましく、１μｍ以上であるのがより好ましい。
また、基板表面層１０７aの表面積や表面形状は特に限定されないが、本発明の実施態様においては、導電性基板１０７および半導体層１０１の表面積や表面形状と略同一であるのが好ましい。なお、略同一とは、例えば、導電性基板および半導体層の表面積や表面形状と同一の場合も含み、導電性基板もしくは半導体層の面積に対する基板表面層の面積の比が０．９～１．４の範囲内のものを含む。

導電性基板１０７を構成する各層および基板表面層１０７ａの形成手段は特に限定されず、公知の手段であってよい。これらの層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、電解めっきや無電解めっき等が挙げられる。

以上の構成において、図４のように電極表面層１０６と基板表面層１０７ａとを対向配置させた状態から、図中矢印の方向に両者を移動し接触させる。そして、電極表面層１０６と基板表面層１０７ａとを直接接合、好ましくは拡散接合により接合する。具体的には、真空雰囲気や不活性ガス雰囲気もしくは還元ガス雰囲気にて電極表面層１０６と基板表面層１０７ａとを面同士で密着させた上で、電極表面層１０６および基板表面層１０７ａの構成材料の融点以下の温度条件を維持しながら、塑性変形をできるだけ生じない程度に、密着面どうしを加圧することで拡散接合する。これによって、接合面間に生じる原子の拡散が始まり、金属原子が混ざり合い、空隙が消失して接合がなされる。

図５は、電極表面層１０６と基板表面層１０７ａとの拡散接合がなされた後の状態を示したものであり、電極表面層１０６と基板表面層１０７ａとの間に拡散接合層（接合層）１０９が形成されている。すなわち、電極表面層１０６と基板表面層１０７ａとの間に拡散接合層１０９が介在した半導体素子が形成される。拡散接合層１０９は、電極表面層１０６と基板表面層１０７ａとの拡散接合により生成された、僅かな厚みの接合界面もしくは酸化被膜、不純物あるいはその痕跡として定義される。そして、電極表面層１０６や基板表面層１０７ａとはその構造が僅かに異なるものの、周期律表第１１族金属が含まれる。電極表面層１０６と基板表面層１０７ａとが異なる金属である場合には、これら異なる金属の化合物を含む拡散接合層が形成されることもある。つまり、拡散接合層１０９の介在によって電極表面層１０６と基板表面層１０７ａとの接合がなされている。なお、電極表面層１０６と基板表面層１０７ａとが拡散接合により部分的に一体化することで拡散接合層１０９が形成されたものであっても良い。

本発明の実施態様においては、電極表面層および基板表面層は共に、周期律表第１１族から選ばれる金属を含むが、「銅と銅」、「銀と銀」、「金と金」といった同種の金属が選ばれるのが好ましく、その中でも「銅と銅」、すなわち銅含有層同士の組合せが特に好ましい。また、これら以外にも、「金と銀」や「銀と銅」あるいは「銅と金」もしくはそれ以外の組合せであっても良い。これらいずれの場合であっても、電極表面層と基板表面層が周期律表第１１族から選ばれる少なくとも１種の金属を含むことで、順方向特性等の電気特性に加えて、薄型化しつつも放熱性に優れた半導体素子を提供することができる。
特に、結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１少なくとも１種の金属、特にガリウムを含む場合や、α－Ｇａ_２Ｏ_３またはその混晶である場合には、結晶性酸化物半導体の熱伝導率が低いことに伴う電気特性や放熱特性の条件が高くなることから、特に半導体素子の薄型化にも貢献する本発明により得られる効果が極めて大きい。

なお、拡散接合の接合促進の目的で、接合面間にいわゆるインサート金属を介在させても良い。これによって、接合部における拡散、接合界面の密着化、酸化被膜の破壊や除去といった、接合界面の制御が可能となる。インサート金属としては公知の材料を適宜選択することが可能であり、例えばニッケル（Ｎｉ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、炭素（Ｃ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、銀（Ａｇ）、銅（Ｃｕ）、スズ（Ｓｎ）などが挙げられる。本実施態様においては、周期律表第１１族の金属とは異なる金属から選ばれるのが好ましく、シリコン（Ｓｉ）を含むインサート金属を用いるのが好ましい。また、「銅と銅」の拡散接合の場合にシリコン（Ｓｉ）を含むインサート金属を用いるのが特に好ましい。インサート金属を用いた場合には、電極表面層と基板表面層との間に形成される拡散接合層内にインサート金属が含有される。インサート金属は拡散接合の促進を目的としたものであるため、その量や厚みは僅かで良く、個別の接着層を別途設ける構造と比較して薄型化に有利である。

工程（５）では、電極表面層１０６と基板表面層１０７ａとの拡散接合がなされた状態から、下地基板１０８を除去する。なお、下地基板を除去する方法としては、例えば、機械的衝撃を加えて除去する方法、熱を加えて熱応力を利用して除去する方法、超音波等の振動を加えて除去する方法、エッチングして除去する方法、研削して除去する方法、スマートカット法等のイオン注入を行った後、熱処理をすることにより除去する方法、レーザリフトオフ法により除去する方法、これらを組み合わせた方法などが挙げられる。

本発明の実施態様においては、工程（５）の後、前記結晶性酸化物半導体膜の結晶を再成長させてもよいし、また、前記結晶性酸化物半導体膜上に異なる半導体層、他の電極層等を設けてもよい。

本発明の実施態様においては、前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備えるのが好ましい。すなわち、導電性基板１０７、基板表面層１０７ａ、拡散接合層１０９、電極表面層１０６、電極層１０５ｂ、半導体層１０１に加えて、他の電極層をこの順に積層した積層構造とすることにより、半導体層１０１の厚さ方向に電流が流れる縦型デバイスとして、半導体素子の順方向特性をより優れたものとすることができる。前記他の電極層は、導電性を有するものであれば、本発明の目的を阻害しない限り、特に限定されない。前記他の電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、前記他の電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表８族～第１３族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第８族～１０族の金属としては、前記電極層の説明において周期律表第８族～１０族の金属としてそれぞれ例示した金属などが挙げられる。周期律表第１１族金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。周期律表第１２族の金属としては、例えば、亜鉛（ＺＮ）、カドミウム（Ｃｄ）などが挙げられる。また、周期律表第１３族の金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などが挙げられる。本発明の実施態様においては、前記他の電極層が、周期律表第１１族および第１３族金属から選ばれる少なくとも１種の金属を含むのが好ましく、銀、銅、金およびアルミニウムから選ばれる少なくとも１種の金属を含むのがより好ましい。なお、前記他の電極層の層厚は、特に限定されないが、１ｎｍ～５００μｍが好ましく、１０ｎｍ～１００μｍがより好ましく、０．５μｍ～１０μｍが最も好ましい。

前記他の電極層の形成手段は特に限定されず、公知の手段であってよい。前記電極層または前記他の電極層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。

本発明の実施態様に係る半導体素子は、様々な種類や用途の半導体素子に有用であり、とりわけ、パワーデバイスに有用である。また、半導体素子は、電極が半導体層の片面側に形成され、半導体層の膜厚方向と垂直方向に電流が流れる横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有し、半導体層の膜厚方向に電流が流れる縦型の素子（縦型デバイス）に分類することができ、本発明の実施態様においては、前記半導体素子を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも縦型デバイスに用いることが好ましい。前記半導体素子としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、ＰＮダイオード、ジャンクションバリアショットキーダイオード、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明の実施態様においては、前記半導体素子が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましく、ＳＢＤであるのが最も好ましい。

以下、前記半導体素子の好適な例を、図面を用いて説明するが、本発明はこれら実施の態様に限定されるものではない。なお、以下に例示する半導体素子において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。

（ＳＢＤ）
図６は、本発明の実施態様に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図６のＳＢＤは、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、導電性基板１０７に加えて、ｎ－型半導体層１０１ａ上に形成されたショットキー電極１０５ａと、電極層１０５ｂおよび電極表面層１０６からなるオーミック電極１１０を備えている。なお、拡散接合層１０９および基板表面層１０７ａが電極表面層と同等の電気特性を備えていることから、これらも含めてオーミック電極１１０の構成要素と捉えることもできる。

ショットキー電極１０５ａは、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

ショットキー電極１０５ａの形成は、先に説明した電極層（オーミック電極１１０）の形成と同様に、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。

本発明の実施態様においては、電極表面層（第１の金属層）１０６と基板表面層（第２の金属層）１０７ａに周期律表第１１族金属からなる金属が含まれている。これにより、半導体素子の電気特性を向上させつつ、半導体素子全体の熱抵抗をより低減させることができる。また、本発明の実施態様においては、導電性基板１０７として、周期律表第１１族金属および周期律表第６族金属を含む導電性基板を用いるのが好ましく、銅およびモリブデンを含む導電性基板を用いるのがより好ましい。図１７に、前記導電性基板の好ましい一態様を示す。図１７は、モリブデンを含む層と銅を含む層とが少なくとも１層ずつ積層された積層構造を有する導電性基板（以下、「Ｃｕ－Ｍｏ積層基板」ともいう。）を示しており、基板表面層１０７ａ、金属層１０７ｃ、１０７ｅが、銅から構成されており、これに対して金属層１０７ｂ、１０７ｄが、モリブデンから構成されている。導電性基板として、Ｃｕ－Ｍｏ複合基板またはＣｕ－Ｍｏ積層基板を用いた場合には、汎用のＳｉ基板を用いた場合と比較して、半導体素子の熱抵抗が低減される。すなわち、導電性基板として周期律表第１１族金属（例えば銅）を含む層を基板表面層とした上で、周期律表第６族金属（例えばモリブデン）を含む層とが少なくとも１層ずつ積層された基板を用いることにより、酸化物半導体（例えば、酸化ガリウム等）を用いた半導体素子の熱抵抗をより改善できることが分かる。

一般的に、電極と基板との接合は熱硬化性の接着剤や、はんだ、あるいはその他の接合材料を介して行われるが、いずれも接合材料を加熱溶融する必要がある。したがって、接合材料が常温まで低下した際に電極や基板に残留応力によるひずみが発生するため、電極や基板を構成する材料の厚みや特性によっては、接合後の電極と基板とが剥離してしまう可能性がある。また、はんだやその他の接合材料を介在させることで、半導体素子の厚みが増して熱抵抗が増大する。しかし、本発明の実施態様においては、電極表面層（第１の金属層）１０６と基板表面層（第２の金属層）１０７ａに周期律表第１１族金属からなる金属を用いて両者を拡散接合によって直接接合することで、電極と基板とを一体化して半導体素子を形成している。拡散接合は、接合材料の溶融を必要としないことから、条件によっては常温（２５℃程度）での接合処理が可能となる。そのため、残留応力によって電極や基板に発生するひずみを極力抑制することができ、半導体素子の電気特性などの品質を維持向上させることができる。また、拡散接合にあたって接合材料などを接合面に介在させる必要は無い上に、拡散接合を行う材料自体の厚みも薄くてよいため、半導体素子の熱抵抗を増やすことなく薄型化が可能となる。

図７は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図７のＳＢＤは、図６のＳＢＤの構成に加え、さらに絶縁体層１０４を備えている。より具体的には、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、導電性基板１０７、ショットキー電極１０５ａ、オーミック電極１１０に加えて、絶縁体層１０４を備えている。なお、拡散接合層１０９および基板表面層１０７ａが電極表面層と同等の電気特性を備えていることから、これらも含めてオーミック電極１１０の構成要素と捉えることもできる。

絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明の実施態様においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ－型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。

ショットキー電極１０５ａの形成や材料等については、上記図６のＳＢＤの場合と同様であり、例えばスパッタリング法、真空蒸着法、圧着法、ＣＶＤ法等の公知の手段を用いて、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などからなる電極を形成することができる。

図７のＳＢＤは、図６のＳＢＤに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。

（ＭＯＳＦＥＴ）
本発明の実施態様に係る半導体素子がＭＯＳＦＥＴである場合の一例を図８に示す。図８のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ－型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、導電性基板１３７、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよび、電極層１３５ｃおよび電極表面層１３６からなるドレイン電極１４０を備えている。なお、拡散接合層１３９および基板表面層１３７ａが電極表面層と同等の電気特性を備えていることから、これらも含めてドレイン電極１４０の構成要素と捉えることもできる。

導電性基板１３７と電極層１３５ｃの間には、基板表面層１３７ａ、拡散接合層１３９、電極表面層１３６が形成されている。また、電極層１３５ｃ上にはｎ＋型半導体層１３１ｂが形成されており、このｎ＋型半導体層１３１ｂ上にはｎ－型半導体層１３１ａが形成されている。ｎ＋型半導体層１３１ｂは、例えば厚さ１００ｎｍ～１００μｍに形成されており、ｎ－型半導体層１３１ａは、例えば厚さ１００ｎｍ～１００μｍに形成されている。さらに、ｎ－型半導体層１３１ａ上には、ｎ＋型半導体層１３１ｃが形成されており、ｎ＋型半導体層１３１ｃ上には、ソース電極１３５ｂが形成されている。

また、ｎ－型半導体層１３１ａ内及びｎ＋型半導体層１３１ｃ内には、ｎ＋型半導体層１３１ｃを貫通し、ｎ－型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。これらトレンチ溝内には、例えば、１０ｎｍ～１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。

図８のＭＯＳＦＥＴでは、ソース電極１３５ｂとドレイン電極１４０との間に電圧を印加し、ゲート電極１３５ａにソース電極１３５ｂに対して正の電圧を与えると、ｎ－型半導体層１３１ａの側面にチャネル層が形成され、電子がｎ－型半導体層に注入され、ターンオンとなることによりオン状態となる。一方、ゲート電極の電圧を０Ｖとすることにより、チャネル層ができなくなり、ｎ－型半導体層１３１ａが空乏層で満たされた状態になり、ターンオフとなることによりオフ状態となる。

図９は、図８のＭＯＳＦＥＴの製造工程の一部を示している。例えば図９（ａ）に示すように、あらかじめ拡散接合により、電極表面層１３６、基板表面層１３７ａおよび拡散接合層１３９を備えた積層体を作製する。そして、ｎ－型半導体層１３１ａおよびｎ＋型半導体層１３１ｃの所定領域にエッチングマスクを設け、エッチングマスクをマスクにして、さらに、反応性イオンエッチング法等により異方性エッチングを行って、図９（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ－型半導体層１３１ａの途中にまで達する深さのトレンチ溝を形成する。次いで、図９（ｃ）に示すように、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ～１μｍ厚のゲート絶縁膜１３４を形成した後、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ－型半導体層の厚み以下に形成する。

そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１４０を、それぞれ形成することで、パワーＭＯＳＦＥＴを製造することができる。なお、ソース電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図８では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明の実施態様においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図８のトレンチ溝の深さをｎ－型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。

（ＳＩＴ）
図１０は、本発明の実施態様に係る半導体素子がＳＩＴである場合の一例を示す。図１０のＳＩＴは、ｎ－型半導体層１４１ａ、ｎ＋型半導体層１４１ｂ及び１４１ｃ、導電性基板１４７、ゲート電極１４５ａ、ソース電極１４５ｂおよび、電極層１４５ｃおよび電極表面層１４６からなるドレイン電極１５０を備えている。なお、拡散接合層１４９および基板表面層１４７ａが電極表面層と同等の電気特性を備えていることから、これらも含めてドレイン電極１５０の構成要素と捉えることもできる。

導電性基板１４７と電極層１４５ｃの間には、基板表面層１４７ａ、拡散接合層１４９、電極表面層１４６が形成されている。また、ドレイン電極１５０上にはｎ＋型半導体層１４１ｂが形成されており、このｎ＋型半導体層１４１ｂ上にはｎ－型半導体層１４１ａが形成されている。ｎ＋型半導体層１４１ｂは、例えば厚さ１００ｎｍ～１００μｍに形成されており、ｎ－型半導体層１４１ａは、例えば厚さ１００ｎｍ～１００μｍに形成されている。さらに、ｎ－型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。

また、ｎ－型半導体層１４１ａ内には、ｎ＋半導体層１４１ｃを貫通し、ｎ－半導体層１４１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。トレンチ溝内のｎ－型半導体層１４１ａ上には、ゲート電極１４５ａが形成されている。

図１０のＳＩＴではでは、ソース電極１４５ｂとドレイン電極１５０との間に電圧を印可し、ゲート電極１４５ａにソース電極１４５ｂに対して正の電圧を与えると、ｎ－型半導体層１４１ａ内にチャネル層が形成され、電子がｎ－型半導体層に注入され、ターンオンすることによりオン状態となる。一方、ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ－型半導体層１４１ｂが空乏層で満たされた状態になり、ターンオフとなることによりオフ状態となる。

本発明の実施態様においては、図１０のＳＩＴを、図９のＭＯＳＦＥＴと同様にして製造することができる。より具体的に例えば、あらかじめ拡散接合により、電極表面層１４６、基板表面層１４７ａおよび拡散接合層１４９を備えた積層体を作製する。そして、ｎ－型半導体層１４１ａおよびｎ＋型半導体層１４１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、例えば、反応性イオンエッチング法等により異方性エッチングを行って、ｎ＋型半導体層１４１ｃ表面からｎ－型半導体層の途中まで達する深さのトレンチ溝を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等で、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ－型半導体層の厚み以下に形成する。また、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１４１ｃ上にソース電極１４５ｂを、ｎ＋型半導体層１４１ｂ上にドレイン電極１４５ｃを、それぞれ形成することで、ＳＩＴを製造することができる。なお、ソース電極の電極材料は、それぞれ公知の電極材料であってもよく、電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

上記の各実施態様では、ｐ型半導体を使用していない例を示したが、本発明の実施態様においては、これに限定されず、ｐ型半導体を用いてもよい。これらの半導体素子は、上記例と同様にして製造することができる。なお、ｐ型半導体は、ｎ型半導体と同じ材料であって、ｐ型ドーパントを含むものであってもよいし、異なるｐ型半導体であってもよい。

本発明の実施態様における半導体素子は、上記した事項に加え、リードフレーム、回路基板または放熱基板等に常法によって接合することで半導体装置として好適に用いられる。とりわけ、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記半導体装置の好適な一例を図１２に示す。図１２の半導体装置は、半導体素子４００の両面が、それぞれ半田４０１によってリードフレーム、回路基板または放熱基板４０２と接合されている。このように構成することにより、放熱性に優れた半導体装置とすることができる。なお、本発明の実施態様においては、半田等の接合部材の周囲が樹脂で封止されているのが好ましい。

上述した本発明の実施態様に係る半導体素子もしくは半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。より具体的には、インバータやコンバータに内蔵されるダイオードや、スイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等として適用することができる。図１３は、本発明の実施態様に係る半導体素子もしくは半導体装置を用いた制御システムの一例を示すブロック構成図、図１４は同制御システムの回路図であり、特に電気自動車（Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）への搭載に適した制御システムである。

図１３に示すように、制御システム５００はバッテリー（電源）５０１、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４、モータ（駆動対象）５０５、駆動制御部５０６を有し、これらは電気自動車に搭載されてなる。バッテリー５０１は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ５０２は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、チョッパ回路のスイッチング動作により例えば６５０Ｖに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ５０３も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、例えば１２Ｖ程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。

インバータ５０４は、昇圧コンバータ５０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ５０５に出力する。モータ５０５は電気自動車の走行系を構成する三相交流モータであり、インバータ５０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。

一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量（アクセル量）などの実測値が計測され、これらの計測信号が駆動制御部５０６に入力される。また同時に、インバータ５０４の出力電圧値も駆動制御部５０６に入力される。駆動制御部５０６はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ５０４にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ５０４がモータ５０５に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部５０６からのフィードバック信号を昇圧コンバータ５０２に与えることで、インバータ５０４への出力電圧を制御することも可能である。

図１４は、図１３における降圧コンバータ５０３を除いた回路構成、すなわちモータ５０５を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ５０２およびインバータ５０４に採用されることでスイッチング制御に供される。昇圧コンバータ５０２においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ５０４においてはＩＧＢＴを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー５０１の出力にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またバッテリー５０１、昇圧コンバータ５０２、インバータ５０４のそれぞれの間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。

また、図１４中に点線で示すように、駆動制御部５０６内にはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）からなる演算部５０７と不揮発性メモリからなる記憶部５０８が設けられている。駆動制御部５０６に入力された信号は演算部５０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部５０８は、演算部５０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部５０７に適宜出力する。演算部５０７や記憶部５０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。

図１３や図１４に示されるように、制御システム５００においては、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これらの半導体素子に酸化ガリウム（Ｇａ_２Ｏ_３）、特にコランダム型酸化ガリウム（α－Ｇａ_２Ｏ_３）をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明の実施態様に係る半導体装置等を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム５００の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部５０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
なお、上述の制御システム５００は本発明の実施態様に係る半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。

図１５は、本発明の実施態様に係る半導体素子または半導体装置を採用した制御システムの他の例を示すブロック構成図、図１６は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムである。

図１５に示すように、制御システム６００は、外部の例えば三相交流電源（電源）６０１から供給される電力を入力するもので、ＡＣ／ＤＣコンバータ６０２、インバータ６０４、モータ（駆動対象）６０５、駆動制御部６０６を有し、これらは様々な機器（後述する）に搭載することができる。三相交流電源６０１は、例えば電力会社の発電施設（火力発電所、水力発電所、地熱発電所、原子力発電所など）であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。ＡＣ／ＤＣコンバータ６０２は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源６０１から供給される１００Ｖや２００Ｖの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により３．３Ｖや５Ｖ、あるいは１２Ｖといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には１２Ｖへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはＡＣ／ＤＣコンバータを単相入力のものとすれば同様のシステム構成とすることができる。

インバータ６０４は、ＡＣ／ＤＣコンバータ６０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ６０５に出力する。モータ６０４は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ６０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。

なお、例えば家電機器においてはＡＣ／ＤＣコンバータ３０２から出力される直流電圧をそのまま供給することが可能な駆動対象も多く（例えばパソコン、ＬＥＤ照明機器、映像機器、音響機器など）、その場合には制御システム６００にインバータ６０４は不要となり、図１５中に示すように、ＡＣ／ＤＣコンバータ６０２から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには３．３Ｖの直流電圧が、ＬＥＤ照明機器などには５Ｖの直流電圧が供給される。

一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部６０６に入力される。また同時に、インバータ６０４の出力電圧値も駆動制御部６０６に入力される。これらの計測信号をもとに、駆動制御部６０６はインバータ６０４にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ６０４がモータ６０５に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてＡＣ／ＤＣコンバータ６０２をフィードバック制御することも可能である。

図１６は、図１５の回路構成を示したものである。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとしてＡＣ／ＤＣコンバータ６０２およびインバータ６０４に採用されることでスイッチング制御に供される。ＡＣ／ＤＣコンバータ６０２は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ６０４においてはＩＧＢＴにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、三相交流電源６０１とＡＣ／ＤＣコンバータ６０２との間にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またＡＣ／ＤＣコンバータ６０２とインバータ６０４の間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。

また、図１６中に点線で示すように、駆動制御部６０６内にはＣＰＵからなる演算部６０７と不揮発性メモリからなる記憶部６０８が設けられている。駆動制御部６０６に入力された信号は演算部６０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部６０８は、演算部６０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部６０７に適宜出力する。演算部６０７や記憶部６０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。

このような制御システム６００においても、図１３や図１４に示した制御システム５００と同様に、ＡＣ／ＤＣコンバータ６０２やインバータ６０４の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これら半導体素子に酸化ガリウム（Ｇａ_２Ｏ_３）、特にコランダム型酸化ガリウム（α－Ｇａ_２Ｏ_３）をその材料として用いることでスイッチング特性が向上する。さらに、本発明に係る半導体膜や半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム６００の一層の小型化やコスト低減が実現可能となる。すなわち、ＡＣ／ＤＣコンバータ６０２、インバータ６０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部６０６も含めた形態のいずれにおいても本発明の効果を期待することができる。

なお、図１５および図１６では駆動対象としてモータ６０５を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム６００においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器（例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など）や家電機器（例えば、冷蔵庫、洗濯機、パソコン、ＬＥＤ照明機器、映像機器、音響機器など）といった機器を対象とした駆動制御のために搭載することができる。

なお、本発明に係る複数の実施態様を組合わせたり、一部の構成要素を他の実施態様に適用することももちろん可能であり、そのようなものも本発明の実施態様に属する。

以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。

（実施例１）
１．ｎ－型半導体層の形成
１－１．成膜装置
図１１を用いて、本実施例で用いたミストＣＶＤ装置１を説明する。ミストＣＶＤ装置１は、キャリアガスを供給するためのキャリアガス源２ａと、キャリアガス源２ａから送り出されるキャリアガスの流量を調節するための流量調節弁３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２ｂと、キャリアガス（希釈）源２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁３ｂと、原料溶液４ａが収容されるミスト発生源４と、水５ａが入れられる容器５と、容器５の底面に取り付けられた超音波振動子６と、成膜室７と、ミスト発生源４から成膜室７までをつなぐ供給管９と、成膜室７内に設置されたホットプレート８と、熱反応後のミスト、液滴および排気ガスを排出する排出口１１とを備えている。なお、ホットプレート８上には、基板１０が設置されている。

１－２．結晶性酸化物半導体膜の形成
図１１に示すミストＣＶＤ装置を用いて、サファイア基板（基板１０）上にｎ－型半導体層を形成した。

１－３．評価
ＸＲＤ回折装置を用いて、上記１－２．にて得られた膜の相の同定を行ったところ、得られた膜はα－Ｇａ_２Ｏ_３であった。

２．ｎ＋型半導体層の形成
ドーパントとして錫を用いたこと以外は、上記１－２．と同様にして、ｎ－型半導体層上にｎ＋型半導体層を形成した。得られた膜につき、ＸＲＤ回折装置を用いて膜の相の同定を行ったところ、得られた膜はα－Ｇａ_２Ｏ_３であった。

３．オーミック電極の形成
上記２．で得られた積層体のｎ＋型半導体層上に、電極層であるＴｉ層および電極表面層であるＣｕ層をそれぞれスパッタリングにて積層した。なお、Ｔｉ層の厚さは７０ｎｍであり、Ｃｕ層の厚さは２００ｎｍであった。ここで言うＣｕ層は電極表面層に相当する。

４．導電性基板の作成
導電性基板として、２つのＣｕ層およびその間に介在するＭｏ層とからなる３層積層構造のＣｕ－Ｍｏ複合基板（Ｍｏの含有質量７０％、Ｃｕの含有質量３０％）を作成した。なお、導電性基板の厚さは２００μｍであった。

５．オーミック電極と導電性基板の接合
オーミック電極上のＣｕ層（電極表面層）の表面と、導電性基板上のＣｕ層（基板表面層）の表面を研磨し、それぞれの表面粗さ（Ｓａ）が０．１ｎｍ～２ｎｍ程度となるように表面を平滑化した。その後、表面の酸化を避けるために、サファイア基板に積層された結晶性酸化物半導体膜およびオーミック電極と、上記４．にて作成された導電性基板とを、真空環境下に移し、ヒーターの輻射熱によって両者を１２０℃～３５０℃の温度で加熱しながら、電極表面層と基板表面層との間に介在物を置かずに両者を直接密着させた状態で加圧し拡散接合した。
拡散接合された両者は、その接合界面に形成された拡散接合層として僅かな酸化物や不純物の残留が確認されたが、十分な強度で接合されていた。また、はんだやその他の接合材料を介在させた場合と比較して熱抵抗の増加が抑えられていた。
また、表面粗さ（Ｓａ）を０．１ｎｍ～１ｎｍとした上で真空度を高めることで、常温（２５℃）での拡散接合を行い、上記と同様の接合状態を確認することができた。

６．基板除去
上記５．にて得られた積層体において、上記サファイア基板を除去した。

７．ショットキー電極の形成
上記６．で得られた積層体の第２のｎ－型半導体層上に、ＥＢ蒸着により、Ｃｏ膜（厚さ１００ｎｍ）、Ｔｉ膜（５０ｎｍ）およびＡｌ膜（厚さ５μｍ）をそれぞれ形成し、ショットキー電極とした。

（実施例２）
導電性基板として、Ｓｉ基板を用いたこと以外は、実施例１に準じて、ＳＢＤを作製した。

（電気特性の評価）
実施例１および実施例２にて得られた半導体素子（ＳＢＤ）につき、ＩＶ特性を評価したところ、実施例１のショットキーバリアダイオードの方が、優れた電気特性を有することがわかる。また、導電性基板として、Ｃｕ－Ｍｏ積層基板を用いた場合にも、実施例１と同等の電気特性が得られる。

（実施例３）
上記５．にて、オーミック電極上のＣｕ層と導電性基板上のＣｕ層との接合面にＳｉを介在させた上で、上記（５）と同様の条件にて両者を直接密着させ加圧した。拡散接合された積層体は、接合界面に形成された拡散接合層として僅かなＳｉ残留物が認められたが、十分な強度で接合されていた。電気特性や熱特性も、実施例１と同様の優れたものであった。

（比較例１）
オーミック電極上のＣｕ層に代えて、銀の焼結体からなるアルゴマックス（登録商標）を用い、導電性基板表面のＣｕ層との接着を行った。得られた積層体は、実施例１で得られた積層体に比べて放熱性に劣るものであった。

本発明の半導体素子は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。

１ 成膜装置（ミストＣＶＤ装置）
２ａ キャリアガス源
２ｂ キャリアガス（希釈）源
３ａ 流量調節弁
３ｂ 流量調節弁
４ ミスト発生源
４ａ 原料溶液
４ｂ 原料微粒子
５ 容器
５ａ 水
６ 超音波振動子
７ 成膜室
８ ホットプレート
９ 供給管
１０ 基板
１０１ 半導体層
１０１ａ ｎ－型半導体層
１０１ｂ ｎ＋型半導体層
１０５ 電極層
１０５ａ ショットキー電極（他の電極層）
１０６ 電極表面層（第１の金属層）
１０７ 導電性基板
１０７ａ 基板表面層（第２の金属層）
１０８ 下地基板
１０９ 拡散接合層（接合層）
１１０ オーミック電極
１３１ａ ｎ－型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ 電極層
１３６ 電極表面層（第１の金属層）
１３７ 導電性基板
１３７ａ 基板表面層（第２の金属層）
１３９ 拡散接合層（接合層）
１４０ ドレイン電極
１４１ａ ｎ－型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４５ａ ゲート電極
１４５ｂ 電極層
１４５ｃ ドレイン電極（電極層）
１４６ 電極表面層（第１の金属層）
１４７ 導電性基板
１４７ａ 基板表面層（第２の金属層）
１４９ 拡散接合層（接合層）
１５０ ドレイン電極
４００ 半導体素子
４０１ 半田
４０２ 放熱基板
５００ 制御システム
５０１ バッテリー（電源）
５０２ 昇圧コンバータ
５０３ 降圧コンバータ
５０４ インバータ
５０５ モータ（駆動対象）
５０６ 駆動制御部
５０７ 演算部
５０８ 記憶部
６００ 制御システム
６０１ 三相交流電源（電源）
６０２ ＡＣ／ＤＣコンバータ
６０４ インバータ
６０５ モータ（駆動対象）
６０６ 駆動制御部
６０７ 演算部
６０８ 記憶部

Claims (24)

1. 結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される導電性基板とを少なくとも備える半導体素子であって、
   前記電極層と前記導電性基板との間に、周期律表第１１族金属を含む第１の金属層および第２の金属層と、前記第１の金属層と第２の金属層との間に介在する拡散接合層とを設けてなることを特徴とする半導体素子。
2. 前記第１の金属層および第２の金属層は、金、銀もしくは銅のいずれか１つの金属を含むことを特徴とする請求項１記載の半導体素子。
3. 前記第１の金属層および第２の金属層の少なくとも一方は銅を含むことを特徴とする請求項２記載の半導体素子。
4. 前記第１の金属層および第２の金属層が共に銅を含むことを特徴とする請求項３記載の半導体素子。
5. 前記拡散接合層は、前記第１の金属層および第２の金属層に含まれる金属をそれぞれ含むことを特徴とする請求項１記載の半導体素子。
6. 前記拡散接合層は、周期律表第１１族金属とは異なる金属を含むことを特徴とする請求項５記載の半導体素子。
7. 前記拡散接合層はシリコンを含むことを特徴とする請求項６記載の半導体素子。
8. 前記結晶性酸化物半導体はアルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含む請求項１～７のいずれかに記載の半導体素子。
9. 前記結晶性酸化物半導体は少なくともガリウムを含む請求項１～８のいずれかに記載の半導体素子。
10. 前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備える請求項１～９のいずれかに記載の半導体素子。
11. 前記半導体層は、ｎ＋型半導体層と該ｎ＋型半導体層上に設けられるｎ－型半導体層とからなり、前記電極層は前記ｎ＋型半導体層上に設けられていることを特徴とする請求項１～１０のいずれかに記載の半導体素子。
12. 結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層される電極層と、該電極層上に積層される接合層と、該接合層上に積層される導電性基板とを少なくとも備える半導体素子であって、
    前記接合層は、周期律表第１１族金属を含む金属が拡散接合されてなる層であることを特徴とする半導体素子。
13. 前記接合層は、金、銀もしくは銅のいずれか１つの金属を含むことを特徴とする請求項１２記載の半導体素子。
14. 前記接合層は銅を含むことを特徴とする請求項１３記載の半導体素子。
15. 前記接合層は、周期律表第１１族金属とは異なる金属を含むことを特徴とする請求項１２～１４記載の半導体素子。
16. 前記接合層はシリコンを含むことを特徴とする請求項１５記載の半導体素子。
17. 前記結晶性酸化物半導体はアルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含む請求項１２～１６のいずれかに記載の半導体素子。
18. 前記結晶性酸化物半導体は少なくともガリウムを含む請求項１２～１７のいずれかに記載の半導体素子。
19. 前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備える請求項１２～１８のいずれかに記載の半導体素子。
20. 前記半導体層は、ｎ＋型半導体層と該ｎ＋型半導体層上に設けられるｎ－型半導体層とからなり、前記電極層は前記ｎ＋型半導体層上に設けられていることを特徴とする請求項１２～２０のいずれかに記載の半導体素子。
21. パワーデバイスである請求項１～２０のいずれかに記載の半導体素子。
22. 少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、請求項１～２０のいずれかに記載の半導体素子であることを特徴とする半導体装置。
23. 請求項２２記載の半導体装置を用いた電力変換装置。
24. 請求項２３記載の半導体装置を用いた制御システム。
    
    

Images