TW202133435A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202133435A
TW202133435A TW109146170A TW109146170A TW202133435A TW 202133435 A TW202133435 A TW 202133435A TW 109146170 A TW109146170 A TW 109146170A TW 109146170 A TW109146170 A TW 109146170A TW 202133435 A TW202133435 A TW 202133435A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
aforementioned
semiconductor
semiconductor device
layer
Prior art date
Application number
TW109146170A
Other languages
English (en)
Other versions
TWI854083B (zh
Inventor
髙橋勲
則松和良
四戸孝
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202133435A publication Critical patent/TW202133435A/zh
Application granted granted Critical
Publication of TWI854083B publication Critical patent/TWI854083B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本發明提供一種半導體特性、尤其是電特性優良的半導體裝置。 本發明之半導體裝置至少包含具有剛玉結構的半導體層，前述半導體層具有至少含有第1邊與比前述第1邊更短之第2邊的第1面，前述第1面為c面或m面，前述第1邊方向為c軸方向或m軸方向。

Description

半導體裝置
本發明係關於有用於功率元件等的半導體裝置。
以往在異種基板上進行結晶成長時，具有產生裂縫或晶格缺陷的問題。針對此問題，研究將基板與膜的晶格常數及熱膨脹係數整合等。又在發生未整合的情況中，亦研究了ELO之類的成膜方法等。
專利文獻1中記載一種方法，係在異種基板上形成緩衝層，並在前述緩衝層上使氧化鋅系半導體層進行結晶成長的方法。專利文獻2記載了在異種基板上形成奈米點的遮罩，然後形成單晶半導體材料層。非專利文獻1中記載了在藍寶石上透過GaN的奈米柱使GaN結晶成長的方法。非專利文獻2中使用周期性的SiN中間層而使GaN在Si(111)上結晶成長以減少孔洞等缺陷的方法。
然而，任一技術中，成膜速度皆不佳，且會在基板上產生裂縫、差排、翹曲等，而且會在磊晶膜上產生差排或裂縫等，難以得到高品質的磊晶膜，亦阻礙了基板的大尺寸化及磊晶膜的厚膜化。
又，使用了能隙大之氧化鎵(Ga2 O3 )的半導體裝置，作為可實現高耐壓、低損失及高耐熱的次世代開關元件而受到矚目，期待將其應用於反向器（inverter）等電力用半導體裝置。而且因為寬能隙而亦被期待用來作為LED或感測器等受發光裝置。藉由分別使用銦或鋁或是其組合以進行混晶，可對於該氧化鎵進行能隙控制，其作為InAlGaO系半導體而構成極具魅力的材料系統。此處InAlGaO系半導體表示InX AlY GaZ O3 (0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z=1.5～2.5)，可將其視為內含氧化鎵的同一材料系統。
然而，氧化鎵其最穩定相為β-加利亞（β-gallia）結構，因此若不使用特殊的成膜法，則難以形成剛玉結構的結晶膜，在結晶品質等方面仍存在許多的課題。對此，目前針對具有剛玉結構的結晶性半導體的成膜進行了一些研究。 專利文獻3記載了使用鎵或銦之溴化物或碘化物，並藉由霧化CVD法來製造氧化物結晶薄膜的方法。專利文獻4～6中記載了在具有剛玉型結晶結構的底層基板上積層具有剛玉型結晶結構之半導體層與具有剛玉型結晶結構之絕緣膜而成的多層結構體。
又，最近如專利文獻7～9所記載，亦有人研究使剛玉結構的氧化鎵膜進行ELO成長等。根據專利文獻7～9記載的方法雖可得到品質良好的剛玉結構的氧化鎵膜，但即使是專利文獻7記載的使用熱膨脹係數差的ELO成膜方法等，若實際分析結晶膜，則具有刻面(facet)成長的傾向，亦具有因為該刻面成長而造成差排（dislocation）或裂縫等課題，又如專利文獻10所記載，亦有人研究藉由使主面為m面以提升電特性，但仍不足以應用於電特性優良的半導體裝置。 另外，專利文獻3～10皆係關於本案申請人的專利或專利申請案的公報。 [現有技術文獻] [專利文獻]
[專利文獻1]日本特開第2010-2326223號 [專利文獻2]日本特表第2010-516599號 [專利文獻3] 日本專利第5397794號 [專利文獻4] 日本專利第5342224號 [專利文獻5] 日本專利第5399775號 [專利文獻6]日本特開第2014-72533號 [專利文獻7]日本特開第2016-98166號 [專利文獻8]日本特開第2016-100592號 [專利文獻9]日本特開第2016-100593號 [專利文獻10]日本特開第2018-082144號 [非專利文獻]
[非專利文獻1] Kazuhide Kusakabe., et al., “Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy”, Journal of Crystal Growth 237-239 (2002) 988-992 [非專利文獻2] K. Y. Zang., et al.，”Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)”, Journal of Applied Physics 101, 093502 (2007)
[發明所欲解決之課題]
本發明之目的係提供一種半導體特性、尤其是電特性優良的半導體裝置。 [解決課題之方法]
本案發明人為了達成上述目的而詳細研究的結果，得知並非是具有剛玉結構的氧化鎵的主面，而是在各結晶軸與電流方向的關係中，電特性具有異向性，因而成功創作了一種半導體裝置，其至少含有具有剛玉結構的半導體層，其中前述半導體層具有至少含有第1邊與比前述第1邊更短之第2邊的第1面，前述第1面為c面或m面，前述第1邊方向為c軸方向或m軸方向，進而發現這樣的半導體裝置其半導體特性、尤其是電特性優良，而能夠一舉解決上述以往的問題。 又，本案發明人在得到上述見解後，進一步反覆研究而完成本發明。
亦即，本發明係關於以下的發明。 [1]一種半導體裝置，至少具有：半導體層，具有剛玉結構；第1電極，配置於前述半導體層的第1面側；及第2電極，配置於前述第1面側之相反側的第2面側，其中相較於第1電極，前述第2電極至少在第1方向上延伸，前述第1方向為前述半導體層的c軸方向或m軸方向。 [2]如前述[1]之半導體裝置，其中前述半導體層含有包含選自鎵、銦、銠及銥中至少1種金屬的金屬氧化物。 [3]如前述[1]之半導體裝置，其中前述半導體層係以至少含鎵的金屬氧化物作為主成分。 [4]如前述[1]至[3]中任一項之半導體裝置，其中前述半導體層的載子濃度在1×1019 /cm3 以下。 [5]如前述[1]至[4]中任一項之半導體裝置，其中前述第1面為c面。 [6]如前述[1]至[5]中任一項之半導體裝置，其為功率元件。 [7]如前述[6]之半導體裝置，其為功率模組、反向器或轉換器（converter）。 [8]如前述[6]之半導體裝置，其為功率卡(power card)。 [9]如前述[8]之半導體裝置，其更包含冷卻器及絕緣構件，前述半導體層的兩側至少隔著前述絕緣構件分別設有前述冷卻器。 [10]如前述[9]之半導體裝置，其中前述半導體層的兩側分別設有散熱層，前述散熱層的外側至少隔著前述絕緣構件分別設有前述冷卻器。 [11]一種半導體系統，其具備半導體裝置，其中前述半導體裝置為如前述[1]至[10]中任一項之半導體裝置。 [發明之效果]
本發明的半導體裝置，其半導體特性、尤其是電特性優良。
本發明的半導體裝置，至少包含具有剛玉結構的半導體層，其特徵為：前述半導體層具有至少含有第1邊與比前述第1邊更短之第2邊的第1面，前述第1面為c面或m面，前述第1邊方向為c軸方向或m軸方向。本發明中，從俯視方向觀看前述半導體層較佳為長方形，但長短的比等並未特別限定。
本發明的實施態樣中，前述半導體層含有包含選自鎵、銦、銠及銥中至少1種金屬的金屬氧化物。又，本發明的實施態樣中，前述半導體層係以至少含鎵的金屬氧化物作為主成分，此點在高耐壓等之中可發揮更優良的半導體特性。另外，前述「主成分」係指相對於前述半導體層中的所有成分，以原子比計，含有50%以上的前述金屬氧化物，較佳為含有70%以上，更佳為含有90%以上，根據實施態樣亦可為100%。又，前述金屬氧化物較佳係至少含鎵、銦、銠或銥，含鎵與銦或/及鋁亦較佳，至少含鎵可使例如開關特性等作為功率元件的特性更為優良，因而更佳。又，本發明中，前述第1面為c面可使電特性更優良，因而較佳。
前述半導體層為結晶性氧化物半導體層，較佳係包含結晶性氧化物半導體。前述結晶性氧化物半導體包含前述金屬氧化物，如上所述，較佳係至少含鎵，更佳係含有氧化鎵及其混晶作為主成分。又，前述結晶性氧化物半導體的結晶結構等並未特別限定，但本發明中較佳係前述結晶性氧化物半導體包含具有剛玉結構的金屬氧化物以作為主成分。前述金屬氧化物並未特別限定，但較佳係至少包含周期表第4周期～第6周期的1種或2種以上的金屬，更佳為至少含鎵、銦、銠或銥，最佳為含鎵。又，本發明中，前述金屬氧化物含有鎵與銦或/及鋁亦較佳。作為含鎵的前述金屬氧化物，可列舉例如：α-Ga2 O3 或其混晶等。含有這種較佳之金屬氧化物作為主成分的半導體層，其結晶性及散熱性更為優良，半導體特性亦變得更加優良。例如，前述金屬氧化物為α-Ga2 O3 的情況，α-Ga2 O3 只要以前述半導體層所包含的鎵的原子比相對於前述半導體層中的所有金屬成分為50%以上的比例包含於前述半導體層中即可。本發明中，相對於前述半導體層中的所有金屬成分，前述半導體層之金屬元素中的鎵的原子比較佳為70%以上，更佳為80%以上。另外，前述半導體層可為單晶，亦可為多晶。又，前述半導體層通常為膜狀，但只要不阻礙本發明之目的則未特別限定，可為板狀，亦可為片狀。
前述半導體層中亦可含有摻雜物。前述摻雜物只要不阻礙本發明之目的則未特別限定。可為n型摻雜物，亦可為p型摻雜物。作為前述n型摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等。載子濃度可適當設定，具體可為例如約1×1016 /cm3 ～1×1022 /cm3 ，又亦可使載子濃度為例如約1×1017 /cm3 以下的低濃度。又，再者，作為實施態樣的一例，例如，亦可以使半導體層的載子濃度為約1×1020 /cm3 以上的高濃度含有該摻雜物，但本發明的實施態樣中，降低半導體層的載子濃度可使異向性更有效果，而使半導體特性更為良好，因此例如較佳為1×1019 /cm3 以下，更佳為5×1018 /cm3 以下，最佳為1×1018 /cm3 以下。
前述半導體層，例如可藉由下述較佳的成膜方法而得。例如，使用第2邊比第1邊更短的結晶基板，相較於第1電極，前述第2電極至少在第1方向上延伸，藉由霧化CVD法或霧化/磊晶法，以使前述第1方向為前述半導體層之c軸方向或m軸方向的方式進行磊晶結晶成長而形成前述半導體層，藉此可製作半導體裝置。
＜結晶基板＞ 前述結晶基板，只要不阻礙本發明之目的則未特別限定，可為習知的基板。可為絕緣體基板，亦可為導電性基板，亦可為半導體基板。可為單晶基板，亦可為多晶基板。作為前述結晶基板，可列舉例如：包含具有剛玉結構之結晶物作為主成分的基板。另外，前述「主成分」，以基板中的組成比計，係指包含50%以上的前述結晶物者，較佳為包含70%以上，更佳為包含90%以上。作為具有前述剛玉結構的結晶基板，可列舉例如：藍寶石基板、α型氧化鎵基板等。
本發明中，前述結晶基板較佳為藍寶石基板。作為前述藍寶石基板，可列舉例如：c面藍寶石基板、m面藍寶石基板、a面藍寶石基板、r面藍寶石基板等。又，前述藍寶石基板亦可具有偏離角。前述偏離角並未特別限定，例如為0.01°以上，較佳為0.2°以上，更佳為0.2°～12°。前述藍寶石基板中，結晶成長面較佳為c面，具有0.2°以上之偏離角的c面藍寶石基板亦較佳。 另外，前述結晶基板的厚度並未特別限定，通常為10μm～20mm，更佳為10～1000μm。
又，本發明中，亦可使用ELO遮罩控制結晶成長的方向等，而容易在前述半導體層中使第2邊比第1邊更短、使第1結晶軸方向的線熱膨脹係數小於第2結晶軸方向的線熱膨脹係數、使第1邊方向與第1結晶軸方向平行或大致平行、使第2邊方向與第2結晶軸方向平行或大致平行。 作為前述結晶基板的適當形狀，可列舉例如：三角形、四角形(例如長方形或梯形等)、五角形或六角形等多角形、U字形、倒U字形、L形或コ字形等。
另外，本發明中，亦可在前述結晶基板上設置緩衝層或應力緩和層等其他層。作為緩衝層，可列舉：具有與前述結晶基板或前述半導體層之結晶結構相同之結晶結構的金屬氧化物所構成的層等。又，作為應力緩和層，可列舉：ELO遮罩層等。
前述磊晶結晶成長的方法，只要不阻礙本發明之目的則未特別限定，亦可為習知的方法。作為前述磊晶結晶成長方法，可列舉例如：CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法或ALD法等。本發明中，前述磊晶結晶成長方法較佳為霧化CVD法或霧化/磊晶法。
前述的霧化CVD法或霧化/磊晶法係藉由下述步驟進行：使包含金屬的原料溶液霧化(霧化步驟)、使液滴飄浮，以載氣載持所得之霧化液滴而將其運送至前述結晶基板附近(運送步驟)，然後使前述霧化液滴進行熱反應(成膜步驟)。
(原料溶液) 原料溶液，只要包含金屬作為成膜原料並且可霧化則未特別限定，可含無機材料，亦可含有機材料。前述金屬可為金屬單質，亦可為金屬化合物，只要不阻礙本發明之目的則未特別限定，可列舉：選自鎵(Ga)、銥(Ir)、銦(In)、銠(Rh)、鋁(Al)、金(Au)、銀(Ag)、鉑(Pt)、銅(Cu)、鐵(Fe)、錳(Mn)、鎳(Ni)、鈀(Pd)、鈷(Co)、釕(Ru)、鉻(Cr)、鉬(Mo)、鎢(W)、鉭(Ta)、鋅(Zn)、鉛(Pb)、錸(Re)、鈦(Ti)、錫(Sn)、鎂(Mg)、鈣(Ca)及鋯(Zr)中的1種或2種以上的金屬等，但本發明中，前述金屬較佳為至少包含周期表第4周期～第6周期中的1種或2種以上之金屬，更佳為至少包含鎵、銦、銠或銥。又，本發明中前述金屬較佳為包含鎵與銦或/及鋁。藉由使用這種較佳的金屬，可形成更適合用於半導體裝置等的前述半導體層。
本發明中，可適當地使用以錯合物或鹽的形態使前述金屬溶解或分散於有機溶劑或水中的溶液，以作為前述原料溶液。作為錯合物的形態，可列舉例如：乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。作為鹽的形態，可列舉例如：有機金屬鹽(例如乙酸金屬鹽、乙二酸金屬鹽、檸檬酸金屬鹽等)、硫化金屬鹽、硝化金屬鹽、磷氧化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
前述原料溶液的溶劑只要不阻礙本發明之目的則未特別限定，可為水等的無機溶劑，亦可為醇等有機溶劑，亦可為無機溶劑與有機溶劑的混合溶劑。本發明中較佳係前述溶劑包含水。
又，亦可在前述原料溶液中混合氫鹵酸或氧化劑等添加劑。作為前述氫鹵酸，可列舉例如：氫溴酸、鹽酸、氫碘酸等。作為前述氧化劑，可列舉例如：過氧化氫(H2 O2 )、過氧化鈉(Na2 O2 )、過氧化鋇(BaO2 )、過氧化苯甲醯(C6 H5 CO)2 O2 等過氧化物、次氯酸(HClO)、過氯酸、硝酸、臭氧水、過乙酸或硝基苯等有機過氧化物等。
前述原料溶液中亦可包含摻雜物。前述摻雜物只要不阻礙本發明之目的則未特別限定。作為前述摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜物或p型摻雜物等。摻雜物的濃度通常可為約1×1016 /cm3 ～1×1022 /cm3 ，又亦可使摻雜物的濃度為例如約1×1017 /cm3 以下的低濃度。又，再者，根據本發明，亦可以約1×1020 /cm3 以上的高濃度含有摻雜物。
(霧化步驟) 前述霧化步驟，係製備含金屬之原料溶液，使前述原料溶液霧化，使液滴飄浮而產生霧化液滴。前述金屬的摻合比例並未特別限定，相對於原料溶液整體，較佳為0.0001mol/L～20mol/L。霧化裝置，只要可使前述原料溶液霧化則未特別限定，可為習知的霧化裝置，但本發明中較佳為使用超音波振動的霧化裝置。本發明中所使用的霧係飄浮於空中，更佳為例如非以噴射形成噴霧而是初速為零而可作為飄浮進行運送的霧。霧化液滴尺寸並未特別限定，可為數mm左右的液滴，但較佳為50μm以下，更佳為1至10μm。
(運送步驟) 前述運送步驟中，藉由前述載氣將前述霧化液滴運送至前述基板。作為載氣的種類，只要不阻礙本發明之目的則未特別限定，作為較佳例，可列舉例如：氧、臭氧、非活性氣體(例如氮或氬等)、或還原氣體(氫氣或合成氣體等)等。又，載氣的種類可為1種，亦可為2種以上，亦可將改變載氣濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣使用。又，載氣的供給處可不僅1處而是2處以上。載氣的流量並未特別限定，較佳為1LPM以下，更佳為0.1至1LPM。
(成膜步驟) 成膜步驟中，使前述霧化液滴反應而在前述結晶基板上成膜。前述反應，只要是從前述霧化液滴形成膜的反應則未特別限定，本發明中較佳為熱反應。前述熱反應，只要以熱使前述霧化液滴反應即可，只要不阻礙本發明之目的，反應條件等亦未特別限定。本步驟中，通常係以原料溶液之溶劑的蒸發溫度以上的溫度進行前述熱反應，但較佳為不過高的溫度以下，更佳為650℃以下。又，只要不阻礙本發明之目的，則熱反應可在真空下、非氧環境下、還原氣體環境下及氧環境下的任一環境下進行，又可在大氣壓下、加壓下及減壓下的任一條件下進行，但本發明中，從蒸發溫度的計算更簡單、設備等可簡易化等的觀點來看，較佳係在大氣壓下進行。又，膜厚可藉由調整成膜時間來設定。
以下使用圖式說明適用於本發明的成膜裝置19。圖1的成膜裝置19具備：載氣源22a，供給載氣；流量調節閥23a，用以調節從載氣源22a送出之載氣的流量；載氣(稀釋)源22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)源22b送出之載氣(稀釋)的流量；霧氣產生源24，收納原料溶液24a；容器25，放入有水25a；超音波振動器26，安裝於容器25的底面；成膜室30；石英製的供給管27，從霧氣產生源24連接至成膜室30；及加熱板(加熱器)28，設置於成膜室30內。加熱板28上設置有基板20。
然後如圖1所記載，將原料溶液24a收納於霧氣產生源24內。接著使用基板20，將其設置於加熱板28上，使加熱板28運作而使成膜室30內的溫度升溫。接著，開啟流量調節閥23(23a、23b)從載氣源22(22a、22b)將載氣供給至成膜室30內，以載氣充分將成膜室30的環境進行取代後，分別調節載氣的流量與載氣(稀釋)的流量。接著使超音波振動器26振動，並將該振動透過水25a傳播至原料溶液24a，藉此使原料溶液24a微粒子化而生成霧化液滴24b。此霧化液滴24b由載氣導入成膜室30內，被運送至基板20，然後在大氣壓下霧化液滴24b於成膜室30內進行熱反應，而在基板20上形成膜(半導體層)。
又，使用圖2所示的霧化CVD裝置(成膜裝置)19亦較佳。圖2的霧化CVD裝置19具備：載置台21，載置基板20；載氣供給裝置22a，供給載氣；流量調節閥23a，用以調節從載氣供給裝置22a送出的載氣之流量；載氣(稀釋)供給裝置22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)供給裝置22b送出的載氣之流量；霧氣產生源24，收納原料溶液24a；容器25，放入有水25a；超音波振動器26，安裝於容器25的底面；供給管27，由內徑40mm的石英管所構成；加熱器28，設置於供給管27的周邊部；及排氣口29，將熱反應後的霧氣、液滴及排氣氣體排出。載置台21由石英所構成，載置基板20的面相對於水平面傾斜。成為成膜室的供給管27與載置台21皆由石英所製作，藉此抑制源自裝置的雜質混入形成於基板20上的膜內。此霧化CVD裝置19可與前述的成膜裝置19相同地操作。
若使用前述的較佳成膜裝置，則可更輕易地在前述結晶基板的結晶成長面上形成前述半導體層。另外，前述半導體層通常係由磊晶結晶成長所形成。
前述半導體層可用於半導體裝置、尤其是功率元件。作為使用前述結晶性氧化物半導體而形成的半導體裝置，可列舉：MIS或HEMT等電晶體或TFT、利用半導體‐金屬接合的肖特基能障二極體、JBS、與其他P層組合而成的PN或PIN二極體、受發光元件等。本發明中，因應所需將前述結晶性氧化物半導體與前述結晶基板剝離等，而可用於半導體裝置。前述半導體層，例如亦可配置於導熱性比前述結晶基板高的基板上以使用。
又，前述半導體裝置適用於在半導體層的單面側形成有電極的橫型元件(橫向元件)與分別在半導體層的表面與背面兩側具有電極的縱型元件(縱向元件)的任一種，其中本發明較佳係用於縱向元件。作為前述半導體裝置的較佳例，可列舉例如：肖特基能障二極體(SBD)、接面能障肖特基二極體(JBS)、金屬半導體場效電晶體(MESFET)、高電子移動率電晶體(HEMT)、金屬氧化物半導體場效電晶體(MOSFET)、靜電感應電晶體(SIT)、接合場效電晶體(JFET)、絕緣閘雙極電晶體(IGBT)或發光二極體(LED)等。
以下，使用圖式說明包含主面為c軸、長邊方向為m軸之長方形n型半導體層(n+型半導體層或n-半導體層等)的前述半導體裝置之較佳例，但本發明不限於此等的例子。
圖6係顯示本發明之肖特基能障二極體(SBD)的一例。圖6的SBD具備n-型半導體層101a、n+型半導體層101b、肖特基電極105a及歐姆電極105b。
肖特基電極及歐姆電極的材料可為習知的電極材料，作為前述電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化錸、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物，或此等的混合物以及積層體等。
肖特基電極及歐姆電極的形成，例如可藉由真空蒸鍍法或濺鍍法等習知方法來進行。更具體而言，例如可藉由下述方法進行：使用前述金屬中2種的第1金屬與第2金屬來形成肖特基電極的情況，將第1金屬所構成的層與第2金屬所構成的層加以積層，以微影的方法對於第1金屬所構成的層及第2金屬所構成的層實施圖案化。
對於圖6的SBD施加反向偏壓的情況中，耗盡層(圖中未顯示)擴散到n型半導體層101a之中，因此成為高耐壓的SBD。又，施加正向偏壓的情況中，電子從歐姆電極105b流入肖特基電極105a。如此使用了前述半導體結構的SBD，用於高耐壓、大電流時優良，而且開關速度亦快，具有優異的耐壓性/可靠度。
(MOSFET) 本發明的半導體裝置為MOSFET之情況的一例顯示於圖7。圖7的MOSFET為溝槽型的MOSFET，具備n-型半導體層131a、n+型半導體層131b及131c、閘極絕緣膜134、閘電極135a、源電極135b及汲電極135c。
汲電極135c上形成有例如厚度100nm～100μm的n+型半導體層131b，前述n+型半導體層131b上形成有例如厚度100nm～100μm的n-型半導體層131a。然後，進一步於前述n-型半導體層131a上形成有n+型半導體層131c，於前述n+型半導體層131c上形成有源電極135b。
又，前述n-型半導體層131a及前述n+型半導體層131c內形成有多個溝槽，其貫通前述n+半導體層131c且深度到達前述n-型半導體層131a的途中。前述溝槽內，例如隔著厚度10nm～1μm的閘極絕緣膜134而埋入有閘電極135a。
圖7的MOSFET的on狀態中，若在前述源電極135b與前述汲電極135c之間施加電壓，並在前述閘電極135a對於前述源電極135b施予正電壓，則在前述n-型半導體層131a的側面形成通道層，電子注入前述n-型半導體層131a，因而開啟。off狀態係藉由使前述閘電極的電壓為0V，藉此使通道層失效，而n-型半導體層131a成為被耗盡層填滿的狀態，因而關閉。
圖8係顯示圖7的MOSFET之製造步驟的一部分。例如使用圖8(a)所示的半導體結構，在n-型半導體層131a及n+型半導體層131c的既定區域設置蝕刻遮罩，將前述蝕刻遮罩作為遮罩，再藉由反應性離子蝕刻法等進行異向性蝕刻，如圖8(b)所示，形成深度從前述n+型半導體層131c表面到達前述n-型半導體層131a之途中的溝槽。接著，如圖8(c)所示，使用熱氧化法、真空蒸鍍法、濺鍍法、CVD法等習知的方法，在前述溝槽的側面及底面形成例如厚度50nm～1μm的閘極絕緣膜134後，使用CVD法、真空蒸鍍法、濺鍍法等，在前述溝槽中使例如多晶矽(polysilicon)等閘電極材料135a形成n-型半導體層的厚度以下。
然後，使用真空蒸鍍法、濺鍍法、CVD法等習知方法，在n+型半導體層131c上形成源電極135b，並在n+型半導體層131b上形成汲電極135c，藉此可製造功率MOSFET。另外，源電極及汲電極的電極材料分別可為習知的電極材料，作為前述電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等的金屬或此等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等的金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或此等的混合物等。
如此所得之MOSFET，相較於以往的溝槽型MOSFET，其耐壓性更加優良。另外，圖7中雖顯示溝槽型的縱型MOSFET的例子，但本發明不限於此，可應用於各種MOSFET的形態。例如，亦可將圖7的溝槽的深度向下挖至n-型半導體層131a之底面的深度為止，而降低串聯電阻。
(IGBT) 圖9係顯示絕緣閘雙極電晶體(IGBT)之較佳例，其具備n型半導體層151、n-型半導體層151a、n+型半導體層151b、p型半導體層152、閘極絕緣膜154、閘電極155a、射電極155b及集電極155c。
圖10係顯示本發明之較佳實施態樣之一的接面能障肖特基二極體(JBS)。圖10的半導體裝置包含：半導體區域(半導體層)3；能障電極2，設於前述半導體區域上且可與前述半導體區域之間形成肖特基能障；及能障高度調整層，設於能障電極2與半導體區域3與之間，且其與前述半導體區域3之間可形成肖特基能障，該肖特基能障的能障高度大於能障電極2之肖特基能障的能障高度。另外，能障高度調整層1埋入半導體區域3。本發明中，較佳係隔著既定間隔設置能障高度調整層，更佳係在前述能障電極的兩端與前述半導體區域之間分別設置前述能障高度調整區域。藉由這種較佳態樣，能夠以熱穩定性及密合性更優良、漏電流進一步減少、而且耐壓等半導體特性更優良的方式構成JBS。另外，圖10的半導體裝置中，在半導體區域3上具備歐姆電極4。
圖10的半導體裝置之各層的形成方法，只要不阻礙本發明之目的則未特別限定，亦可為習知的方法。可列舉例如：在以真空蒸鍍法、CVD法、濺鍍法、或各種塗布技術等成膜後，藉由微影法進行圖案化的方法，或使用印刷技術等直接進行圖案化的方法等。
圖11係顯示本發明之較佳實施態樣之一的接面能障肖特基二極體(JBS)。圖11的半導體裝置，在能障電極的外周邊部設有保護環5，此點與圖10的半導體裝置有所不同。藉由如此構成，可得到耐壓等半導體特性更優良的半導體裝置。另外，本發明中，藉由將部分的保護環5分別埋入半導體區域(半導體層)3表面，可更有效地使耐壓更為優良。又，藉由進一步將能障高度高的金屬用於保護環，可配合能障電極的形成而在工業上有利地設置保護環，可在不太影響半導體區域且導通電阻亦未惡化的情況下形成保護環。
前述保護環通常係使用能障高度高的材料。作為前述保護環中所使用的材料，可列舉例如：能障高度在1eV以上的導電性材料等，亦可為與前述電極材料相同的材料。本發明中，用於前述保護環的材料較佳為前述金屬，因為其能夠使耐壓結構的設計自由度高，可以設置多個保護環，並且可以靈活地使耐壓更加良好。又，保護環的形狀並未特別限定，可列舉例如：口字形、圓狀、コ字形、L形或帶狀等。保護環的數量並未特別限定，較佳為3個以上，更佳為6個以上。
本發明的半導體裝置，除了上述事項以外，可進一步使用習知的方法而適當地用作功率模組、反向器或轉換器，再者，例如適用於使用電源裝置的半導體系統等。前述電源裝置可藉由一般方法連接於配線圖案等，而從前述半導體裝置製得前述電源裝置，或是製得的前述電源裝置作為前述半導體裝置。圖3中，使用多個前述電源裝置171、172與控制電路173構成電源系統170。前述電源系統，如圖4所示，可將電子電路181與電源系統182組合而用於系統裝置180。另外，電源裝置的電源電路圖的一例顯示於圖5。圖5係顯示功率電路與控制電路所構成的電源裝置的電源電路，藉由反向器192(由MOSFET A～D所構成)以高頻切換DC電壓而轉換成AC後，以變壓器193實施絕緣及變壓，以整流MOSFET194(A～B’)進行整流後，以DCL195(平滑用線圈L1、L2)與電容器進行平滑，並輸出直流電壓。此時藉由電壓比較器197將輸出電壓與基準電壓比較，以PWM控制電路196控制反向器192及整流MOSFET194，以成為預期的輸出電壓。
本發明中前述半導體裝置較佳為功率卡，且包含冷卻器及絕緣構件，更佳為在前述半導體層的兩側分別至少隔著前述絕緣構件設置前述冷卻器，最佳為在前述半導體層的兩側分別設置散熱層，而在散熱層的外側至少隔著前述絕緣構件分別設置前述冷卻器。圖12係顯示本發明之較佳實施態樣之一的功率卡。圖12的功率卡為兩面冷卻型功率卡201，具備：冷媒管202、間隔器203、絕緣板(絕緣間隔器)208、密封樹脂部209、半導體晶片301a、金屬散熱板(突出端子部)302b，散熱器(heatsink)及電極303、金屬散熱板(突出端子部)303b、焊接層304、控制電極端子305、接合線308。冷媒管202的厚度方向剖面具有多個流路222，其係以互相隔著既定間隔在流路方向上延伸的多個分隔壁221所劃分而成。根據這種較佳的功率卡可實現更高的散熱性，而可達到更高的可靠度。
半導體晶片301a係以焊接層104接合於金屬散熱板302b內側的主面上，而金屬散熱板(突出端子部)302b以焊接層304接合於半導體晶片301a剩餘的主面上，藉此使續流二極體(flywheel diode)的陽電極面和陰電極面，以所謂的逆並聯連接至IGBT的射電極面和集電極面。作為金屬散熱板(突出端子部)302b及303b的材料，可列舉例如：Mo或W等。金屬散熱板(突出端子部)302及303b具有厚度差以吸收半導體晶片101a、101b之厚度差，藉此金屬散熱板102的外表面成為平面。
樹脂密封部209例如由環氧樹脂所構成，覆蓋該等金屬散熱板302b及303b的側面並加以模製成型，半導體晶片301a用樹脂密封部209而模製成型。其中，金屬散熱板302b及303b的外主面、亦即接觸受熱面完全露出。在圖12中，金屬散熱板(突出端子部)302b及303b從樹脂密封部209往右側突出，作為所謂引線框架端子的控制電極端子305，例如將形成有IGBT的半導體晶片301a之閘極(控制)電極面與控制電極端子305連接。
作為絕緣間隔器的絕緣板208，例如係以氮化鋁膜所構成，但亦可為其他絕緣膜。絕緣板208完全覆蓋金屬散熱板302b及303b而進行密合，但絕緣板208與金屬散熱板302b及303b亦可僅接觸，亦可塗布矽潤滑脂(silicon grease)等良好的導熱材料，亦可以各種方法將此等接合。又，亦可以陶瓷噴鍍等形成絕緣層，亦可將絕緣板208接合於金屬散熱板上，亦可接合或形成於冷媒管上。
以拉擠成形法或擠製成形法使鋁合金成形為板材，再將其裁切成需要的長度，以製作冷媒管202。冷媒管202的厚度方向剖面具有多個流路222，其係以互相隔著既定間隔而在流路方向上延伸的多個分隔壁221劃分而成。間隔器203，例如可為焊接合金等軟質的金屬板，但亦可為藉由塗布等而形成於金屬散熱板302b及303b之接觸面的膜(film)。此軟質之間隔器3的表面可輕易變形而配合絕緣板208的微小凹凸或翹曲、冷媒管202的微小凹凸或翹曲以降低熱阻。另外，亦可在間隔器203的表面等塗布習知的良熱傳導性油脂等，亦可省略間隔器203。
(試驗例1至3) 使用霧化CVD法分別使m面αGa2 O3 半導體膜及c面αGa2 O3 半導體膜成膜，使用TERAHERTZ分光裝置（NIPPO PRECISION股份有限公司製的通用TERAHERTZ分光裝置「Tera Prospector(註冊商標 商標登錄第5550188號)」(2019年)），分析電阻率與載子濃度×移動率(導電率)的關係，針對c軸與a軸的異向性進行評價。結果顯示於圖13(試驗例1)及圖14(試驗例2)。如圖13及圖14明確得知，確認電阻率相對c軸方向變低的異向性，又再者，m軸亦確認到電阻率稍微變低的異向性。又，使用霍爾效應測量裝置分析試驗例1之各樣本的載子濃度，如圖15(試驗例3)所示之結果，可知載子濃度低者異向性變大。 [產業上的可利用性]
本發明的半導體裝置可用於半導體(例如化合物半導體電子元件等)、電子零件/電性設備零件、光學/電子影像相關裝置、工業構件等所有領域，尤其可用於功率元件等。
1:能障高度調整層 2:能障電極 3:半導體區域(半導體層) 4:歐姆電極 5:保護環 19:霧化裝置(成膜裝置) 20:基板 21:載置台 22a:載氣供給裝置 22b:載氣(稀釋)供給裝置 23a:流量調節閥 23b:流量調節閥 24:霧氣產生源 24a:原料溶液 25:容器 25a:水 26:超音波振動器 27:供給管 28:加熱器 29:排氣口 30:成膜室 101a:n-型半導體層 101b:n+型半導體層 105a:肖特基電極 105b:歐姆電極 131a:n-型半導體層 131b:第1n+型半導體層 131c:第2n+型半導體層 134:閘極絕緣膜 135a:閘電極 135b:源電極 135c:汲電極 141a:n-型半導體層 141b:第1n+型半導體層 141c:第2n+型半導體層 145a:閘電極 145b:源電極 145c:汲電極 151:n型半導體層 151a:n-型半導體層 151b:n+型半導體層 152:p型半導體層 154:閘極絕緣膜 155a:閘電極 155b:射電極 155c:集電極 170:電源系統 171:電源裝置 172:電源裝置 173:控制電路 180:系統裝置 181:電子電路 182:電源系統 192:反向器 193:變壓器 194:整流MOSFET 195:DCL 196:PWM控制電路 197:電壓比較器 201:兩面冷卻型功率卡 202:冷媒管 203:間隔器 208:絕緣板(絕緣間隔器) 209:密封樹脂部 221:隔壁 222:流路 301a:半導體晶片 302b:金屬散熱板(突出端子部) 303:電極 303b:金屬散熱板(突出端子部) 304:焊接層 305:控制電極端子 308:接合線 A～D:MOSFET
圖1係適用於本發明的成膜裝置的概略構成圖。 圖2係適用於本發明的與圖1不同態樣的成膜裝置(霧化CVD)的概略構成圖。 圖3係示意顯示電源系統之較佳例的圖。 圖4係示意顯示系統裝置之較佳例的圖。 圖5係示意顯示電源裝置的電源電路圖之較佳例的圖。 圖6係示意顯示使用了長方形半導體層的肖特基能障二極體(SBD)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖7係示意顯示使用了長方形半導體層的金屬氧化物半導體場效電晶體(MOSFET)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖8係用以說明圖7之金屬氧化物半導體場效電晶(MOSFET)的部份製造步驟的示意圖。 圖9係示意顯示使用了長方形半導體層的絕緣閘雙極電晶體(IGBT)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖10係示意顯示使用了長方形半導體層的接面能障肖特基二極體(JBS，Junction Barrier Schottky)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖11係示意顯示使用了長方形半導體層的接面能障肖特基二極體(JBS)之較佳例係顯示的圖，其係顯示長邊方向的剖面圖。 圖12係示意顯示功率卡之較佳例的圖。 圖13係顯示試驗例1之結果的圖。 圖14係顯示試驗例2之結果的圖。 圖15係顯示試驗例3之結果的圖。
19:霧化裝置(成膜裝置)
20:基板
22a:載氣供給裝置
22b:載氣(稀釋)供給裝置
23a:流量調節閥
23b:流量調節閥
24:霧氣產生源
24a:原料溶液
25:容器
25a:水
26:超音波振動器
27:供給管
28:加熱器
30:成膜室

Claims (11)

  1. 一種半導體裝置，至少含有具有剛玉結構的半導體層，其中所述半導體層具有至少含有第1邊與比所述第1邊更短之第2邊的第1面，所述第1面為c面或m面，所述第1邊方向為c軸方向或m軸方向。
  2. 如請求項1之所述半導體裝置，其中所述半導體層含有包含選自鎵、銦、銠及銥中至少1種金屬的金屬氧化物。
  3. 如請求項1之所述半導體裝置，其中所述半導體層係以至少含鎵的金屬氧化物作為主成分。
  4. 如請求項1至3中任一項所述之半導體裝置，其中所述半導體層的載子濃度在1×1019 /cm3 以下。
  5. 如請求項1至4中任一項所述之半導體裝置，其中所述第1面為c面。
  6. 如請求項1至5中任一項所述之半導體裝置，其為功率元件。
  7. 如請求項6所述之半導體裝置，其為功率模組、反向器(inverter)或轉換器(converter)。
  8. 如請求項6所述之半導體裝置，其為功率卡。
  9. 如請求項8所述之半導體裝置，其更包含冷卻器及絕緣構件，其中，所述半導體層的兩側至少隔著所述絕緣構件分別設有所述冷卻器。
  10. 如請求項9所述之半導體裝置，其中所述半導體層的兩側分別設有散熱層，其中，所述散熱層的外側至少隔著所述絕緣構件分別設有所述冷卻器。
  11. 一種半導體系統，其具備半導體裝置，其中所述半導體裝置為如請求項1至10中任一項所述之半導體裝置。
TW109146170A 2020-01-10 2020-12-25 半導體裝置 TWI854083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-003250 2020-01-10
JP2020003250 2020-01-10

Publications (2)

Publication Number Publication Date
TW202133435A true TW202133435A (zh) 2021-09-01
TWI854083B TWI854083B (zh) 2024-09-01

Family

ID=

Also Published As

Publication number Publication date
WO2021141126A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
JP7315137B2 (ja) 結晶性酸化物膜
TWI827752B (zh) 結晶性氧化物半導體
US20220406943A1 (en) Semiconductor device and crystal growth method
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
TW202147529A (zh) 半導體元件及半導體裝置
WO2021157719A1 (ja) 半導体素子および半導体装置
TWI854083B (zh) 半導體裝置
TW202133435A (zh) 半導體裝置
WO2021141125A1 (ja) 半導体装置
WO2022080335A1 (ja) 半導体装置
JP2021111712A (ja) 半導体装置
US20240021669A1 (en) Semiconductor device
WO2022080336A1 (ja) 半導体装置
JP7510123B2 (ja) 半導体装置
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
WO2021141130A1 (ja) 導電性金属酸化膜、半導体素子および半導体装置
JP2023143297A (ja) 半導体装置
JP2022011781A (ja) 結晶性酸化物膜および半導体装置
CN118613921A (zh) 层叠结构体、半导体元件和半导体装置
CN118743031A (zh) 层叠结构体、半导体元件和半导体装置