WO2022030651A1 - 半導体素子および半導体装置 - Google Patents

半導体素子および半導体装置 Download PDF

Info

Publication number
WO2022030651A1
WO2022030651A1 PCT/JP2021/029578 JP2021029578W WO2022030651A1 WO 2022030651 A1 WO2022030651 A1 WO 2022030651A1 JP 2021029578 W JP2021029578 W JP 2021029578W WO 2022030651 A1 WO2022030651 A1 WO 2022030651A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
semiconductor
substrate
semiconductor element
Prior art date
Application number
PCT/JP2021/029578
Other languages
English (en)
French (fr)
Inventor
秀彰 ▲柳▼田
尚吾 水本
裕之 安藤
佑典 松原
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to CN202180057395.7A priority Critical patent/CN116114061A/zh
Priority to JP2022541771A priority patent/JPWO2022030651A1/ja
Publication of WO2022030651A1 publication Critical patent/WO2022030651A1/ja
Priority to US18/106,095 priority patent/US20230290888A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Definitions

  • the present invention relates to a semiconductor element useful as a power device or the like.
  • gallium oxide Ga 2 O 3
  • the gallium oxide can control the bandgap by forming a mixed crystal of indium and aluminum, respectively, or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. ..
  • a ⁇ gallium oxide substrate and a sapphire substrate have been studied.
  • Patent Document 2 when a ⁇ -gallium oxide substrate is used, homoepitaxial growth of gallium oxide is possible, and the quality of the aluminum gallium oxide thin film can be improved.
  • the size of the substrate that can be procured is limited, and it is difficult to increase the diameter as compared with materials such as silicon and sapphire that are already mass-produced.
  • sapphire is an insulator, there is a problem that an electric current cannot flow through the base material. In this case, the electrode cannot be formed on the base material, and the output current per unit area of the semiconductor device is limited.
  • the diameter is increased to 6 inches or 8 inches, the industrial application of these large diameter sapphires is not so advanced, so there is a concern about stable procurement and there is also a problem that the procurement cost rises.
  • the low thermal conductivity of gallium oxide and sapphire is also a problem of heat generation and high temperature operation due to the increase in current of semiconductor devices.
  • the characteristics of the base material also cause a problem in electrical characteristics for realizing a low-loss semiconductor device. For example, in order to realize a semiconductor having high withstand voltage and low loss, it is necessary to reduce the loss in the channel layer and also the loss in the non-channel layer. For example, it is required to reduce the loss in the contact region constituting the semiconductor device, and further, in the vertical semiconductor device, it is required to reduce the loss of the base material and the layer between the base material and the channel layer. ..
  • Patent Document 5 describes a laminated semiconductor structure in which a support layer containing a conductive material having a coefficient of thermal expansion different from that of the semiconductor layer is laminated on a semiconductor layer using an InAlGaO-based semiconductor via a conductive adhesive layer. Is described.
  • the semiconductor structure described in Cited Document 5 is not practically sufficient in terms of forward characteristics and the like, and is not sufficiently satisfactory in terms of warpage, which is a problem peculiar to InAlGaO-based semiconductors. Therefore, a semiconductor structure having excellent heat dissipation and electrical characteristics, which can sufficiently express the semiconductor characteristics of the InAlGaO-based semiconductor, has been desired.
  • Patent Document 1 and Patent Document 5 relate to a patent application by the present applicant.
  • An object of the present invention is to provide a semiconductor device having excellent electrical characteristics such as forward characteristics.
  • the present inventors have obtained from the Group 11 metal of the periodic table in the manufacture of a semiconductor element (preliminary step) using a semiconductor layer containing a crystalline oxide semiconductor as a main component.
  • a conductive substrate containing at least the selected first metal and the second metal having a linear thermal expansion coefficient different from that of the first metal is used, the adhesion to the electrode or the adhesive layer in the obtained semiconductor element can be improved.
  • a semiconductor element comprising a semiconductor layer contained as a component, an electrode layer laminated on the semiconductor layer, and a conductive substrate laminated on the electrode layer directly or via another layer.
  • the semiconductor element in which the conductive substrate contains at least a first metal selected from the group 11 metal of the periodic table and a second metal having a linear thermal expansion coefficient different from that of the first metal has forward characteristics. It has been found that it is excellent in electrical characteristics such as, and can solve the above-mentioned conventional problems at once. In addition, after obtaining the above findings, the present inventors have further studied and completed the present invention.
  • the semiconductor device of the present invention is excellent in electrical characteristics such as forward characteristics.
  • SIT static induction transistor
  • SBD Schottky barrier diode
  • PWM metal oxide film semiconductor field effect transistor
  • JFET junction field effect transistor
  • the semiconductor element of the present invention is laminated on a semiconductor layer containing a crystalline oxide semiconductor as a main component, an electrode layer laminated on the semiconductor layer, and directly or via another layer on the electrode layer.
  • a semiconductor element including at least the conductive substrate, wherein the conductive substrate has a linear thermal expansion coefficient different from that of the first metal selected from the group 11 metal of the periodic table. It is characterized by containing at least two metals.
  • the semiconductor layer is laminated on the base substrate directly or via another layer, and (2) the electrode layer is formed on the semiconductor layer.
  • the semiconductor element is formed by a manufacturing method including laminating the conductive substrate on the electrode layer via a conductive adhesive layer, if desired, and removing the base substrate by using a known means. It can be suitably manufactured.
  • the main steps (1) to (3) for manufacturing the semiconductor element will be described in more detail with reference to the drawings.
  • the semiconductor layer is laminated on the base substrate directly or via another layer.
  • a laminated body as shown in FIG. 1 can be obtained.
  • a crystalline semiconductor 101 is laminated on a base substrate 108.
  • the crystalline semiconductor film 101 obtained in the step (1) can be used as the semiconductor layer (hereinafter, also referred to as “semiconductor film”).
  • semiconductor film also referred to as “semiconductor film”.
  • the base substrate is not particularly limited as long as it has a plate shape and serves as a support for the semiconductor film. It may be an insulator substrate, a semiconductor substrate, a metal substrate or a conductive substrate, but it is preferable that the base substrate is an insulator substrate, and the surface thereof is formed. A substrate having a metal film is also preferable.
  • the base substrate includes, for example, a base substrate containing a substrate material having a corundum structure as a main component, a substrate substrate containing a substrate material having a ⁇ -galia structure as a main component, or a substrate material having a hexagonal structure as a main component. Examples include a base substrate including.
  • the "main component” means that the substrate material having the specific crystal structure has an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90, based on all the components of the substrate material. It means that it is contained in% or more, and may be 100%.
  • the substrate material is not particularly limited and may be known as long as it does not interfere with the object of the present invention.
  • the substrate material having the above-mentioned corundum structure for example, ⁇ -Al 2 O 3 (sapphire substrate) or ⁇ -Ga 2 O 3 is preferably mentioned, and a-plane sapphire substrate, m-plane sapphire substrate, and r-plane sapphire substrate are preferable.
  • C-plane sapphire substrate, ⁇ -type gallium oxide substrate (a-plane, m-plane or r-plane) and the like are more preferable examples.
  • the base substrate containing the substrate material having a ⁇ -Galia structure as a main component for example, ⁇ -Ga 2 O 3 substrate or Ga 2 O 3 and Al 2 O 3 are included, and Al 2 O 3 is more than 0 wt%.
  • Examples thereof include a mixed crystal substrate having a content of 60 wt% or less.
  • Examples of the base substrate containing a substrate material having a hexagonal structure as a main component include a SiC substrate, a ZnO substrate, and a GaN substrate.
  • the semiconductor layer is not particularly limited as long as it contains a crystalline oxide semiconductor as a main component.
  • the crystal structure of the crystalline oxide semiconductor is also not particularly limited as long as the object of the present invention is not impaired.
  • the crystal structure of the crystalline oxide semiconductor includes, for example, a corundum structure, a ⁇ -galia structure, a hexagonal structure (for example, ⁇ -type structure, etc.), a rectangular structure (for example, ⁇ -type structure, etc.), a cubic structure, or a cubic structure. A square crystal structure and the like can be mentioned.
  • the crystalline oxide semiconductor preferably has a corundum structure, a ⁇ -Galia structure or a hexagonal structure (for example, a ⁇ -type structure), and more preferably has a corundum structure.
  • the crystalline oxide semiconductor include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt and iridium. can give.
  • the crystalline oxide semiconductor preferably contains at least one metal selected from aluminum, indium and gallium, more preferably at least gallium, ⁇ -Ga 2 . Most preferably , it is O3 or a mixed crystal thereof.
  • the "main component” is the crystalline oxide semiconductor having an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90% or more with respect to all the components of the semiconductor layer. It means that it is included, and it means that it may be 100%.
  • the thickness of the semiconductor layer is not particularly limited and may be 1 ⁇ m or less or 1 ⁇ m or more, but in the embodiment of the present invention, it is preferably 1 ⁇ m or more.
  • the surface area of the semiconductor layer is not particularly limited, and may be 1 mm 2 or more or 1 mm 2 or less, but is preferably 10 mm 2 to 300 cm 2 , preferably 100 mm 2 to 100 cm 2 . Is more preferable.
  • the semiconductor layer is usually a single crystal, but may be a polycrystal.
  • the semiconductor layer is a multilayer film including at least a first semiconductor layer and a second semiconductor layer, and when a Schottky electrode is provided on the first semiconductor layer, the first semiconductor layer. It is also preferable that the carrier density is smaller than that of the carrier density of the second semiconductor layer.
  • the second semiconductor layer usually contains a dopant, and the carrier density of the semiconductor layer can be appropriately set by adjusting the doping amount.
  • the semiconductor layer preferably contains a dopant.
  • the dopant is not particularly limited and may be a known one.
  • Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, and p-type dopants such as magnesium, calcium and zinc.
  • the n-type dopant is preferably Sn, Ge or Si.
  • the content of the dopant is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic% to 10 atomic% in the composition of the semiconductor layer. Is most preferable.
  • the concentration of the dopant may usually be about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant may be, for example, about 1 ⁇ 10 17 / cm.
  • the concentration may be as low as 3 or less.
  • the dopant may be contained in a high concentration of about 1 ⁇ 10 20 / cm 3 or more. In the embodiment of the present invention, it is preferably contained at a carrier concentration of 1 ⁇ 10 17 / cm 3 or more.
  • the semiconductor layer may be formed by using known means.
  • the means for forming the semiconductor layer include a CVD method, a MOCVD method, a MOVPE method, a mist CVD method, a mist epitaxy method, an MBE method, an HVPE method, a pulse growth method, and an ALD method.
  • the semiconductor layer forming means is a mist CVD method or a mist epitaxy method.
  • the raw material solution is atomized (atomization step) using the mist CVD apparatus shown in FIG. 12, droplets are suspended, and atomization obtained after atomization is performed.
  • a semiconductor film containing a crystalline oxide semiconductor as a main component on the substrate by transporting the droplets to the substrate with a carrier gas (transportation step) and then thermally reacting the atomized droplets in the film forming chamber.
  • the semiconductor layer is formed by laminating (depositioning step).
  • the atomization step atomizes the raw material solution.
  • the means for atomizing the raw material solution is not particularly limited as long as the raw material solution can be atomized, and may be known means, but in the embodiment of the present invention, the atomizing means using ultrasonic waves is preferable. ..
  • Atomized droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air. For example, instead of spraying them like a spray, they float in space and are transported as gas. Since it is a possible mist, it is not damaged by collision energy, so it is very suitable.
  • the droplet size is not particularly limited and may be a droplet of about several mm, but is preferably 50 ⁇ m or less, and more preferably 100 nm to 10 ⁇ m.
  • the raw material solution is not particularly limited as long as it can be atomized or atomized and contains a raw material capable of forming a semiconductor film, and may be an inorganic material or an organic material.
  • the raw material is preferably a metal or a metal compound, and is selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt and iridium. It is more preferable to contain more than a kind of metal.
  • a solution in which the metal is dissolved or dispersed in an organic solvent or water in the form of a complex or a salt can be preferably used.
  • the form of the complex include an acetylacetonate complex, a carbonyl complex, an ammine complex, and a hydride complex.
  • the salt form include organic metal salts (for example, metal acetate, metal oxalate, metal citrate, etc.), metal sulfide salts, nitrified metal salts, phosphorylated metal salts, and halogenated metal salts (for example, metal chloride). Salts, metal bromide salts, metal iodide salts, etc.) and the like.
  • an additive such as a hydrohalic acid or an oxidizing agent with the raw material solution.
  • the hydrohalogen acid include hydrobromic acid, hydrochloric acid, hydroiodic acid, and the like. Among them, hydrobromic acid or hydrobromic acid because it can suppress the generation of abnormal grains more efficiently. Hydroiodic acid is preferred.
  • the oxidizing agent include hydrogen peroxide (H 2 O 2 ), sodium peroxide (Na 2 O 2 ), barium peroxide (BaO 2 ), benzoyl peroxide (C 6 H 5 CO) 2 O 2 and the like. Peroxides, hypochlorous acid (HClO), perchloric acid, nitric acid, ozone water, organic peroxides such as peracetic acid and nitrobenzene can be mentioned.
  • the raw material solution may contain a dopant.
  • the dopant By including the dopant in the raw material solution, doping can be performed satisfactorily.
  • the dopant is not particularly limited as long as it does not interfere with the object of the present invention.
  • the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium or niobium, or Mg, H, Li, Na, K, Rb, Cs, Fr, Be, Ca, Sr and Ba. , Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, Au, Zn, Cd, Hg, Ti, Pb, N, P-type dopants and the like.
  • the content of the dopant is appropriately set by using a calibration curve showing the relationship between the desired carrier density and the concentration of the dopant in the raw material.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent.
  • the solvent preferably contains water, and more preferably water or a mixed solvent of water and alcohol.
  • the atomized droplets are transported to the film forming chamber by the carrier gas.
  • the carrier gas is not particularly limited as long as the object of the present invention is not impaired, and for example, an inert gas such as oxygen, ozone, nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas is a suitable example. Can be mentioned.
  • the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a reduced flow rate (for example, a 10-fold diluted gas) or the like is further used as the second carrier gas. May be good.
  • the carrier gas may be supplied not only at one place but also at two or more places.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.
  • the flow rate of the diluted gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.
  • the semiconductor film is formed on the substrate by thermally reacting the atomized droplets in the film forming chamber.
  • the thermal reaction may be any effect as long as the atomized droplets react with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired.
  • the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C. or lower, and most preferably 300 ° C. to 650 ° C. preferable.
  • the thermal reaction is carried out under any of a vacuum, a non-oxygen atmosphere (for example, an inert gas atmosphere, etc.), a reducing gas atmosphere, and an oxygen atmosphere, as long as the object of the present invention is not impaired.
  • a vacuum for example, an inert gas atmosphere, etc.
  • a reducing gas atmosphere for example, a reducing gas atmosphere
  • an oxygen atmosphere for example, a nitrogen atmosphere
  • it is preferably carried out in an inert gas atmosphere or an oxygen atmosphere.
  • it may be carried out under any conditions of atmospheric pressure, pressurization and depressurization, but in the embodiment of the present invention, it is preferably carried out under atmospheric pressure.
  • the film thickness can be set by adjusting the film formation time.
  • an annealing treatment may be performed after the film forming step.
  • the annealing treatment temperature is not particularly limited as long as it does not impair the object of the present invention, and is usually 300 ° C. to 650 ° C., preferably 350 ° C. to 550 ° C.
  • the annealing treatment time is usually 1 minute to 48 hours, preferably 10 minutes to 24 hours, and more preferably 30 minutes to 12 hours.
  • the annealing treatment may be performed in any atmosphere as long as the object of the present invention is not impaired. It may be in a non-oxygen atmosphere or in an oxygen atmosphere.
  • non-oxygen atmosphere examples include an inert gas atmosphere (for example, a nitrogen atmosphere) and a reduced gas atmosphere, but in the embodiment of the present invention, the inert gas atmosphere is preferable, and the nitrogen atmosphere is preferable. It is more preferably below.
  • the semiconductor film may be provided directly on the base substrate, or other layers such as a stress relaxation layer (for example, a buffer layer, an ELO layer, etc.), a peeling sacrificial layer, and the like.
  • the semiconductor film may be provided via the above.
  • the means for forming each layer is not particularly limited and may be known means, but in the embodiment of the present invention, the mist CVD method is preferable.
  • the electrode layer 105b is formed on the semiconductor layer 101.
  • a laminated body as shown in FIG. 2 can be obtained.
  • the laminate of FIG. 2 is composed of a base substrate 108, a semiconductor layer 101, and an electrode layer 105b.
  • the electrode layer is not particularly limited as long as it has conductivity, as long as it does not impair the object of the present invention.
  • the constituent material of the electrode layer may be a conductive inorganic material or a conductive organic material.
  • the material of the electrode is preferably metal.
  • Preferred examples of the metal include at least one metal selected from Groups 4 to 10 of the Periodic Table. Examples of the metal of Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf). Examples of the metal of Group 5 of the periodic table include vanadium (V), niobium (Nb), and tantalum (Ta).
  • Examples of the metal of Group 6 of the periodic table include chromium (Cr), molybdenum (Mo) and tungsten (W).
  • Examples of the metal of Group 7 of the periodic table include manganese (Mn), technetium (Tc), and rhenium (Re).
  • Examples of the metal of Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os).
  • Examples of the metal of Group 9 of the Periodic Table include cobalt (Co), rhodium (Rh), and iridium (Ir).
  • Examples of the metal of Group 10 of the periodic table include nickel (Ni), palladium (Pd), platinum (Pt) and the like.
  • the electrode layer contains at least one metal selected from the Group 4 and Group 9 of the Periodic Table, and more preferably the metal of Group 9 of the Periodic Table. preferable.
  • the thickness of the electrode layer is not particularly limited, but is preferably 0.1 nm to 10 ⁇ m, more preferably 5 nm to 500 nm, and most preferably 10 nm to 200 nm. Further, in the embodiment of the present invention, the electrode layer may be composed of two or more layers having different compositions from each other.
  • the means for forming the electrode layer is not particularly limited, and may be a known means.
  • Specific examples of the means for forming the electrode layer or the other electrode layer include a dry method and a wet method.
  • Examples of the dry method include sputtering, vacuum deposition, and CVD.
  • Examples of the wet method include screen printing and die coating.
  • the conductive substrate is laminated on the electrode layer via a conductive adhesive layer, if desired, and then the base substrate is removed by using a known means.
  • a laminated body as shown in FIG. 3 can be obtained.
  • the electrode layer 105b is bonded to the conductive substrate 107 via the conductive adhesive layer 106, and the semiconductor layer 101 is laminated on the electrode layer 105b.
  • the method for removing the base substrate include a method of removing by applying a mechanical impact, a method of removing by applying heat and utilizing thermal stress, a method of removing by applying vibration such as ultrasonic waves, and etching.
  • a method of removing by grinding, a method of removing by grinding, a method of removing by performing ion implantation such as a smart cut method and then performing a heat treatment, a method of removing by a laser lift-off method, a method of combining these, and the like can be mentioned. ..
  • the conductive adhesive layer is not particularly limited as long as it can join the electrode layer and the conductive substrate.
  • the conductive adhesive layer has a porous structure.
  • the conductive adhesive layer preferably contains metal particles, and Au, Pt, Ag, Ti, Ni, Bi, Cu, Ga, In, Pb, etc.
  • the conductive adhesive layer preferably contains a metal particle sintered body, and more preferably contains a silver particle sintered body. By using such a preferable conductive adhesive layer, it is possible to improve the adhesion between the electrode layer and the conductive substrate without impairing the electrical characteristics of the semiconductor element. Further, the conductive adhesive layer may be a single layer or a multilayer.
  • the thickness of the conductive adhesive layer is not particularly limited as long as it does not impair the object of the present invention, but is preferably 10 nm to 200 ⁇ m, and more preferably 30 nm to 50 ⁇ m. Further, the conductive adhesive layer is usually amorphous, but may contain auxiliary components such as crystals. The means for forming the conductive adhesive layer is not particularly limited, and may be a known coating means.
  • the conductive substrate has conductivity, can support the semiconductor layer, and has a first metal selected from the Group 11 metal of the Periodic Table, the first metal, and a linear thermal expansion coefficient. Is not particularly limited as long as it contains at least a second metal having a different content.
  • the Group 11 metal of the Periodic Table include copper (Cu), silver (Ag) and gold (Au).
  • the first metal is preferably copper (Cu).
  • the second metal is not particularly limited as long as it is a metal having a coefficient of linear thermal expansion different from that of the first metal.
  • the "linear thermal expansion coefficient" is measured according to JIS R 3102 (1995).
  • the second metal is a metal of the same type as the first metal and has a different linear thermal expansion coefficient (for example, the first metal is included).
  • the layer is usually a copper-plated layer and the layer containing the second metal is a low-wire expansion copper-plated layer, etc.).
  • the second metal is a Group 6 metal of the Periodic Table. Examples of the Group 6 metal of the Periodic Table include chromium (Cr), molybdenum (Mo), and tungsten (W). In the embodiment of the present invention, the Group 6 metal of the Periodic Table is preferably molybdenum (Mo).
  • the second metal contains the Group 6 metal of the Periodic Table, because the warp of the semiconductor element can be suppressed while further improving the forward characteristics.
  • the conductive substrate contains molybdenum and copper
  • the Cu—Mo composite obtained by an impregnation method in which copper is impregnated in molybdenum powder as the conductive substrate. It is also preferable to use a substrate (hereinafter, also simply referred to as “Cu—Mo composite substrate”).
  • the conductive substrate may have a metal film on its surface.
  • the constituent metal of the metal film is, for example, one selected from gallium, iron, indium, aluminum, vanadium, titanium, chromium, rhodium, nickel, cobalt, zinc, magnesium, calcium, silicon, ittrium, strontium and barium. Two or more kinds of metals and the like can be mentioned.
  • the conductive substrate has a laminated structure in which at least one layer containing the first metal and one layer containing the second metal are laminated. It is preferable to have a laminated structure, and it is more preferable to have a laminated structure in which at least one layer containing molybdenum and a layer containing copper are alternately laminated. In this case, the thickness of each layer is preferably 5 ⁇ m or more, and more preferably 10 ⁇ m or more.
  • the heat dissipation and the heat dissipation of the semiconductor element are such that the uppermost layer and / or the lowermost layer in the laminated structure contains the first metal. It is preferable that the uppermost layer and the lowermost layer contain the first metal because the mountability can be further improved. Further, when the uppermost layer and / or the lowermost layer of the laminated structure contains the first metal in this way, the bonding between the electrode layer and the conductive substrate is performed without using the conductive adhesive layer. This can be done, and the warp and thermal resistance of the semiconductor element can be improved more effectively.
  • the copper-containing layer located on the outermost surface on the conductive substrate side in the electrode layer and the copper-containing layer located on the outermost surface on the electrode layer side in the laminated structure of the conductive substrate diffuse.
  • the electrode layer and the conductive substrate can be joined in an industrially advantageous manner without using the conductive adhesive layer.
  • the thickness of the conductive substrate is not particularly limited, but is preferably 200 ⁇ m or less because more excellent heat dissipation can be imparted without impairing the electrical characteristics of the semiconductor element. The following is more preferable.
  • the area of the conductive substrate is also not particularly limited, but in the embodiment of the present invention, it is preferably substantially the same as the area of the semiconductor layer.
  • substantially the same includes, for example, the case where the area of the conductive substrate and the area of the semiconductor layer are the same, and the ratio of the area of the conductive substrate to the area of the semiconductor layer is 0.9 to 1. Includes those within the range of 4.
  • the crystal of the crystalline semiconductor film may be regrown, or a different semiconductor layer, another electrode layer, or the like may be formed on the crystalline semiconductor film. It may be provided.
  • the other electrode layer is not particularly limited as long as it has conductivity, as long as it does not impair the object of the present invention.
  • the constituent material of the other electrode layer may be a conductive inorganic material or a conductive organic material.
  • the material of the other electrodes is metal.
  • Preferred examples of the metal include at least one metal selected from Groups 8 to 13 of the Periodic Table.
  • Examples of the metal of Group 8 to Group 10 of the Periodic Table include metals exemplified as the metal of Group 8 to Group 10 of the Periodic Table in the description of the electrode layer.
  • Examples of the Group 11 metal of the Periodic Table include copper (Cu), silver (Ag), and gold (Au).
  • Examples of the metal of Group 12 of the periodic table include zinc (ZN) and cadmium (Cd).
  • Examples of the metal of Group 13 of the periodic table include aluminum (Al), gallium (Ga), and indium (In).
  • the other electrode layer preferably comprises at least one metal selected from the Group 11 and Group 13 metals of the Periodic Table, selected from silver, copper, gold and aluminum. More preferably, it contains at least one metal.
  • the thickness of the other electrode layer is not particularly limited, but is preferably 1 nm to 500 ⁇ m, more preferably 10 nm to 100 ⁇ m, and most preferably 0.5 ⁇ m to 10 ⁇ m.
  • the means for forming the other electrode layer is not particularly limited, and may be a known means.
  • Specific examples of the means for forming the electrode layer or the other electrode layer include a dry method and a wet method.
  • the dry method include sputtering, vacuum deposition, and CVD.
  • the wet method include screen printing and die coating.
  • the semiconductor device of the present invention is useful for various semiconductor devices, and is particularly useful for power devices.
  • the semiconductor element has an electrode formed on one side of the semiconductor layer and a horizontal element (horizontal device) in which a current flows in the direction perpendicular to the film thickness direction of the semiconductor layer, and electrodes on both the front and back sides of the semiconductor layer.
  • a vertical element vertical device
  • the semiconductor element is suitable for both a horizontal device and a vertical device.
  • the semiconductor element examples include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide film semiconductor field effect transistor (PWM), and an electrostatic induction transistor (MSFET).
  • SBD Schottky barrier diode
  • MESFET metal semiconductor field effect transistor
  • HEMT high electron mobility transistor
  • PWM metal oxide film semiconductor field effect transistor
  • MSFET electrostatic induction transistor
  • SIT junction field effect transistor
  • IGBT isolated gate type bipolar transistor
  • the semiconductor device is preferably an SBD, MOSFET, SIT, JFET or IGBT, more preferably an SBD, MOSFET or SIT, and most preferably an SBD.
  • FIG. 4 shows an example of a Schottky barrier diode (SBD) according to the present invention.
  • the SBD of FIG. 4 includes an n-type semiconductor layer 101a, an n + type semiconductor layer 101b, a conductive adhesive layer 106, a conductive substrate 107, a Schottky electrode 105a, and an ohmic electrode 105b.
  • the material of the Schottky electrode and the ohmic electrode may be a known electrode material, and the electrode material may be, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, etc.
  • Metals such as Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), oxidation.
  • metal oxide conductive films such as indium tin oxide (IZO), organic conductive compounds such as polyaniline, polythiophene or polypyrrole, or mixtures thereof.
  • the Schottky electrode and the ohmic electrode can be formed by a known means such as a vacuum vapor deposition method or a sputtering method. More specifically, for example, when forming a Schottky electrode, a layer made of Mo and a layer made of Al are laminated, and the layer made of Mo and the layer made of Al are patterned using a photolithography technique. It can be done by.
  • a first metal selected from the Group 11 metal of the periodic table and a second metal having a linear thermal expansion coefficient different from that of the first metal are used.
  • the conductive substrate 107 it is preferable to use a conductive substrate containing copper and a metal of Group 6 of the periodic table, and it is preferable to use a conductive substrate containing copper and molybdenum, and molybdenum. It is more preferable to use a conductive substrate having a laminated structure in which at least one layer containing molybdenum and a layer containing copper are laminated.
  • FIG. 23 shows a preferred embodiment of the conductive substrate.
  • FIG. 23 shows a conductive substrate having a laminated structure in which at least one layer containing molybdenum and one layer containing copper are laminated (hereinafter, also referred to as “Cu—Mo laminated substrate”).
  • the metal layer 107a, the third metal layer 107c and the fifth metal layer 107e are made of copper, and the second metal layer 107b and the fourth metal layer 107d are made of molybdenum.
  • a Si substrate As the conductive substrate, a Si substrate, a Cu—Mo composite substrate (Mo content mass 70%, Cu content mass 30%), and a Cu—Mo laminated substrate shown in FIG. 23 are used, according to the SBD shown in FIG. A simulation of thermal resistance in the above structure was performed.
  • the thickness of the conductive substrate was 100 ⁇ m.
  • FIG. 20 shows the results when the conductive substrate is a Si substrate
  • FIG. 21 shows the results when the conductive substrate is a Cu—Mo composite substrate (Mo content mass 70%, Cu content mass 30%).
  • the case where the substrate is a Cu—Mo laminated substrate is shown in FIG. 22 respectively.
  • the thermal resistance of the semiconductor element can be reduced as compared with the case where the Si substrate is used. Do you get it. Further, it was found that the effect of reducing the thermal resistance was four times or more when the Cu—Mo laminated substrate was used as compared with the case where the Cu—Mo composite substrate was used. From this result, an oxide semiconductor (for example, gallium oxide, etc.) is used by using a substrate in which at least one layer containing a metal of Group 11 of the Periodic Table and a layer containing molybdenum are laminated as a conductive substrate. It can be seen that the thermal resistance of the semiconductor element can be further improved.
  • an oxide semiconductor for example, gallium oxide, etc.
  • the content of molybdenum in the conductive substrate is 9%, 24%, and 30% by weight, and the conductor is used.
  • the elements were manufactured, and the amount of warpage of each semiconductor element was measured. The results are shown in FIG. As is clear from FIG. 24, it can be seen that the amount of warpage of the entire semiconductor element can be reduced by adjusting the content of molybdenum in the conductive substrate.
  • the molybdenum content can be appropriately adjusted depending on the thickness of the semiconductor layer in the semiconductor device, the thickness of the layer containing the Group 11 metal of the Periodic Table, and the like.
  • the warp of the semiconductor element can be effectively reduced. Further, by adjusting the thickness, material, and the like of each layer by using the laminated substrate as shown in FIG. 23, the warp of the semiconductor element can be reduced more satisfactorily.
  • FIG. 5 shows an example of a Schottky barrier diode (SBD) according to the present invention.
  • the SBD of FIG. 5 further includes an insulator layer 104 in addition to the configuration of the SBD of FIG. More specifically, it includes an n-type semiconductor layer 101a, an n + type semiconductor layer 101b, a conductive adhesive layer 106, a conductive substrate 107, a shotkey electrode 105a, an ohmic electrode 105b, and an insulator layer 104.
  • Examples of the material of the insulator layer 104 include GaO, AlGaO, InAlGaO, AlInZnGaO4, AlN, Hf2O3, SiN, SiON, Al2O3, MgO, GdO, SiO2 or Si3N4. It preferably has a corundum structure. By using an insulator having a corundum structure for the insulator layer, the function of the semiconductor property at the interface can be satisfactorily exhibited.
  • the insulator layer 104 is provided between the n-type semiconductor layer 101 and the Schottky electrode 105a.
  • the insulator layer can be formed by a known means such as a sputtering method, a vacuum vapor deposition method or a CVD method.
  • the formation and materials of the Schottky electrode and the ohmic electrode are the same as in the case of the SBD of FIG. 4, for example, using known means such as a sputtering method, a vacuum vapor deposition method, a crimping method, and a CVD method, for example.
  • Metals such as Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag Or these alloys, metal oxide conductive films such as tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), organic conductive compounds such as polyaniline, polythiophene or polypyrrole, or An electrode made of a mixture of these can be formed.
  • the SBD of FIG. 5 is further excellent in insulation characteristics and has higher current controllability than the SBD of FIG.
  • FIG. 6 shows an example of the case where the semiconductor element of the present invention is a MOSFET.
  • the MOSFET in FIG. 6 is a trench-type MOSFET, which is an n-type semiconductor layer 131a, an n + type semiconductor layers 131b and 131c, a conductive adhesive layer 136, a conductive substrate 137, a gate insulating film 134, a gate electrode 135a, and a source electrode. It includes a 135b and a drain electrode 135c.
  • a conductive adhesive layer 136 having a thickness of 50 nm to 50 ⁇ m is formed on the conductive substrate 137.
  • a drain electrode 135c is formed on the conductive adhesive layer 136.
  • an n + type semiconductor layer 131b having a thickness of 100 nm to 100 ⁇ m is formed, and on the n + type semiconductor layer 131b, for example, an n-type semiconductor layer 131a having a thickness of 100 nm to 100 ⁇ m is formed. Is formed.
  • an n + type semiconductor layer 131c is formed on the n ⁇ type semiconductor layer 131a, and a source electrode 135b is formed on the n + type semiconductor layer 131c.
  • a plurality of trench grooves having a depth that penetrates the n + type semiconductor layer 131c and reaches the middle of the n ⁇ type semiconductor layer 131a are formed.
  • a gate electrode 135a is embedded and formed via a gate insulating film 134 having a thickness of 10 nm to 1 ⁇ m.
  • a voltage is applied between the source electrode 135b and the drain electrode 135c, and a positive voltage is applied to the gate electrode 135a with respect to the source electrode 135b.
  • a channel layer is formed on the side surface of the semiconductor layer 131a, and electrons are injected into the n ⁇ type semiconductor layer to turn on.
  • the voltage of the gate electrode is set to 0V, the channel layer cannot be formed, the n-type semiconductor layer 131a is filled with the depletion layer, and the turn-off occurs.
  • FIG. 7 shows a part of the manufacturing process of the MOSFET of FIG.
  • an etching mask is provided in a predetermined region of the n ⁇ type semiconductor layer 131a and the n + type semiconductor layer 131c, the etching mask is used as a mask, and reactive ions are further prepared.
  • anisotropic etching is performed by an etching method or the like to form a trench groove having a depth extending from the surface of the n + type semiconductor layer 131c to the middle of the n ⁇ type semiconductor layer 131a. .. Then, as shown in FIG.
  • a gate having a thickness of, for example, 50 nm to 1 ⁇ m is used on the side surface and the bottom surface of the trench groove by using known means such as a thermal oxidation method, a vacuum vapor deposition method, a sputtering method, and a CVD method.
  • a gate electrode material such as polysilicon is formed in the trench groove by a CVD method, a vacuum vapor deposition method, a sputtering method, or the like to be equal to or less than the thickness of the n ⁇ type semiconductor layer.
  • the source electrode 135b is formed on the n + type semiconductor layer 131c and the drain electrode 135c is formed on the n + type semiconductor layer 131b by using known means such as a vacuum vapor deposition method, a sputtering method, and a CVD method.
  • Power MOSFETs can be manufactured.
  • the electrode materials of the source electrode and the drain electrode may be known electrode materials, respectively, and the electrode materials include, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti.
  • FIG. 6 shows an example of a trench-type vertical MOSFET
  • the embodiment of the present invention is not limited to this, and can be applied to various MOSFET forms.
  • the depth of the trench groove in FIG. 6 may be dug down to a depth reaching the bottom surface of the n-type semiconductor layer 131a to reduce the series resistance.
  • FIG. 8 shows an example of the case where the semiconductor device of the present invention is a SIT.
  • the SIT of FIG. 8 includes an n-type semiconductor layer 141a, an n + type semiconductor layer 141b and 141c, a conductive adhesive layer 146, a conductive substrate 147, a gate electrode 145a, a source electrode 145b and a drain electrode 145c.
  • a conductive support layer 147 having a thickness of 100 nm to 100 ⁇ m is formed on the drain electrode 145c, and a conductive adhesive layer 146 having a thickness of 50 nm to 50 ⁇ m is formed on the conductive support layer 147.
  • a conductive adhesive layer 146 having a thickness of 50 nm to 50 ⁇ m is formed on the conductive support layer 147.
  • an n + type semiconductor layer 141b having a thickness of 100 nm to 100 ⁇ m is formed on the conductive adhesive layer 146, and an n-type semiconductor having a thickness of 100 nm to 100 ⁇ m, for example, is formed on the n + type semiconductor layer 141b.
  • Layer 141a is formed.
  • an n + type semiconductor layer 141c is formed on the n ⁇ type semiconductor layer 141a, and a source electrode 145b is formed on the n + type semiconductor layer 141c.
  • n-type semiconductor layer 141a a plurality of trench grooves having a depth that penetrates the n + semiconductor layer 131c and reaches a depth in the middle of the n-semiconductor layer 131a are formed.
  • a gate electrode 145a is formed on the n-type semiconductor layer in the trench groove.
  • SIT in FIG. 8 When the SIT in FIG. 8 is on, a voltage is applied between the source electrode 145b and the drain electrode 145c, and a positive voltage is applied to the gate electrode 145a with respect to the source electrode 145b.
  • a channel layer is formed in the semiconductor layer 141a, and electrons are injected into the n ⁇ type semiconductor layer to turn on. In the off state, when the voltage of the gate electrode is set to 0V, the channel layer cannot be formed, the n-type semiconductor layer is filled with the depletion layer, and the turn-off occurs.
  • the SIT of FIG. 8 can be manufactured in the same manner as the MOSFET of FIG. 7. More specifically, for example, an etching mask is provided in a predetermined region of the n-type semiconductor layer 141a and the n + type semiconductor layer 141c, and the etching mask is used as a mask to perform anisotropic etching by, for example, a reactive ion etching method. Therefore, a trench groove having a depth extending from the surface of the n + type semiconductor layer 141c to the middle of the n ⁇ type semiconductor layer is formed.
  • a gate electrode material such as polysilicon is formed in the trench groove by a CVD method, a vacuum vapor deposition method, a sputtering method, or the like to be equal to or less than the thickness of the n-type semiconductor layer.
  • a source electrode 145b is formed on the n + type semiconductor layer 141c and a drain electrode 145c on the n + type semiconductor layer 141b by using known means such as a vacuum vapor deposition method, a sputtering method, and a CVD method, the source electrode 145b is formed on the n + type semiconductor layer 141c. SIT can be manufactured.
  • the electrode materials of the source electrode and the drain electrode may be known electrode materials, respectively, and the electrode materials include, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti. , Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag or other metals or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO). ), Metal oxide conductive film such as indium tin oxide (IZO), polyaniline, polythiophene or polypyrro- Examples thereof include organic conductive compounds such as le, or mixtures thereof.
  • the electrode materials include, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti. , Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag or other metals or alloys thereof, tin oxide, zinc
  • a p-type semiconductor is not used, but in the embodiment of the present invention, the present invention is not limited to this, and a p-type semiconductor may be used. Examples of using a p-type semiconductor are shown in FIGS. 9 to 11. These semiconductor devices can be manufactured in the same manner as in the above example.
  • the p-type semiconductor may be the same material as the n-type semiconductor and may contain a p-type dopant or may be a different p-type semiconductor.
  • the semiconductor element is particularly useful for power devices.
  • the semiconductor element include a diode (for example, a PN diode, a Schottky barrier diode, a junction barrier Schottky diode, etc.) or a transistor (for example, a MESFET), and among them, a diode is preferable, and a Schottky barrier diode is preferable. (SBD) is more preferable.
  • the semiconductor element in the embodiment of the present invention is suitably used as a semiconductor device by joining to a lead frame, a circuit board, a heat dissipation board, or the like by a joining member based on a conventional method, and in particular, a power module. , And more preferably used as a semiconductor system using, for example, a power supply device.
  • a suitable example of the semiconductor device is shown in FIG. In the semiconductor device of FIG. 15, both sides of the semiconductor element 500 are bonded to the lead frame, the circuit board, or the heat dissipation board 502 by solder 501, respectively. With this configuration, it is possible to obtain a semiconductor device having excellent heat dissipation.
  • the periphery of the joining member such as solder is sealed with a resin.
  • the above-mentioned semiconductor element or semiconductor device of the present invention can be applied to a power conversion device such as an inverter or a converter in order to exert the above-mentioned functions. More specifically, it can be applied as a diode built in an inverter or a converter, a cyclist as a switching element, a power transistor, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), or the like. can.
  • FIG. 16 is a block configuration diagram showing an example of a control system using a semiconductor element or a conductor device according to an embodiment of the present invention
  • FIG. 17 is a circuit diagram of the control system, particularly for an electric vehicle. It is a control system suitable for mounting.
  • the control system 500 includes a battery (power supply) 501, a boost converter 502, a step-down converter 503, an inverter 504, a motor (drive target) 505, and a drive control unit 506, which are mounted on an electric vehicle. It becomes.
  • the battery 501 is composed of a storage battery such as a nickel hydrogen battery or a lithium ion battery, and stores electric power by charging at a power supply station or regenerating energy during deceleration, and is required for the operation of the traveling system and the electrical system of an electric vehicle. It can output a DC voltage.
  • the boost converter 502 is a voltage converter equipped with, for example, a chopper circuit, and boosts a DC voltage of, for example, 200 V supplied from the battery 501 to, for example, 650 V by the switching operation of the chopper circuit, and outputs the DC voltage to a traveling system such as a motor. be able to.
  • the step-down converter 503 is also a voltage converter equipped with a chopper circuit, but by stepping down the DC voltage of, for example, 200 V supplied from the battery 501 to, for example, about 12 V, a power window, power steering, or an in-vehicle electric device can be used. It can be output to the electrical system including.
  • the inverter 504 converts the DC voltage supplied from the boost converter 502 into a three-phase AC voltage by a switching operation and outputs it to the motor 505.
  • the motor 505 is a three-phase AC motor constituting the traveling system of the electric vehicle, and is rotationally driven by the three-phase AC voltage output from the inverter 504. Communicate to.
  • the drive control unit 506 has the function of a controller equipped with a calculation unit such as a CPU (Central Processing Unit) and a data storage unit such as a memory, and generates a control signal using the input measurement signal to the inverter 504. By outputting as a feedback signal, the switching operation by the switching element is controlled.
  • a calculation unit such as a CPU (Central Processing Unit)
  • a data storage unit such as a memory
  • the AC voltage applied to the motor 505 by the inverter 504 is instantaneously corrected, so that the operation control of the electric vehicle can be accurately executed, and the safe and comfortable operation of the electric vehicle is realized. It is also possible to control the output voltage to the inverter 504 by giving the feedback signal from the drive control unit 506 to the boost converter 502.
  • FIG. 17 is a circuit configuration excluding the step-down converter 503 in FIG. 16, that is, a circuit configuration showing only a configuration for driving the motor 505.
  • the semiconductor device of the present invention is used for switching control by being adopted in a boost converter 502 and an inverter 504, for example, as a Schottky barrier diode.
  • the boost converter 502 is incorporated in a chopper circuit to perform chopper control
  • the inverter 504 is incorporated in a switching circuit including an IGBT to perform switching control.
  • An inductor (coil, etc.) is interposed in the output of the battery 501 to stabilize the current, and a capacitor (electrolytic capacitor, etc.) is interposed between the battery 501, the boost converter 502, and the inverter 504. We are trying to stabilize the voltage.
  • a calculation unit 507 composed of a CPU (Central Processing Unit) and a storage unit 508 composed of a non-volatile memory are provided in the drive control unit 506.
  • the signal input to the drive control unit 506 is given to the calculation unit 507, and a feedback signal for each semiconductor element is generated by performing necessary calculations.
  • the storage unit 508 temporarily holds the calculation result by the calculation unit 507, stores physical constants and functions required for drive control in the form of a table, and appropriately outputs them to the calculation unit 507.
  • a known configuration can be adopted for the calculation unit 507 and the storage unit 508, and the processing capacity thereof and the like can be arbitrarily selected.
  • a diode, a switching element such as a thyristor, a power transistor, an IGBT, a MOSFET, or the like is used for the switching operation of the boost converter 502, the step-down converter 503, and the inverter 504. .
  • gallium oxide (Ga 2 O 3 ), particularly corundum type gallium oxide ( ⁇ -Ga 2 O 3 ), as the material for these semiconductor devices the switching characteristics are significantly improved. Further, by applying the semiconductor device or the like according to the present invention, extremely good switching characteristics can be expected, and further miniaturization and cost reduction of the control system 500 can be realized.
  • each of the boost converter 502, the step-down converter 503, and the inverter 504 can be expected to have the effect of the present invention, and any one of them, any combination of two or more, or a drive control unit 506 is also included.
  • the effect of the present invention can be expected in any of the above.
  • the control system 500 described above can be applied not only to the control system of an electric vehicle by applying the semiconductor device of the present invention, but also to a control system for all purposes such as stepping up / down the power from a DC power source and converting power from DC to AC. It is possible to apply to. It is also possible to use a power source such as a solar cell as the battery.
  • FIG. 18 is a block configuration diagram showing another example of a control system using a semiconductor element or a semiconductor device according to an embodiment of the present invention
  • FIG. 19 is a circuit diagram of the control system, which operates with power from an AC power source. It is a control system suitable for mounting on infrastructure equipment and home appliances.
  • the control system 600 inputs electric power supplied from an external, for example, a three-phase AC power supply (power supply) 601 and includes an AC / DC converter 602, an inverter 604, a motor (drive target) 605, and the like. It has a drive control unit 606, which can be mounted on various devices (described later).
  • the three-phase AC power supply 601 is, for example, a power generation facility of an electric power company (thermal power plant, hydropower plant, geothermal power plant, nuclear power plant, etc.), and its output is supplied as an AC voltage while being stepped down via a substation. To. Further, it is installed in a building or a nearby facility in the form of a private power generator or the like and is supplied by a power cable.
  • the AC / DC converter 602 is a voltage conversion device that converts an AC voltage into a DC voltage, and converts an AC voltage of 100V or 200V supplied from the three-phase AC power supply 601 into a predetermined DC voltage. Specifically, it is converted into a commonly used desired DC voltage such as 3.3V, 5V, or 12V by voltage conversion. When the drive target is a motor, conversion to 12V is performed. It is also possible to adopt a single-phase AC power supply instead of the three-phase AC power supply, and in that case, if the AC / DC converter has a single-phase input, the same system configuration can be obtained.
  • the inverter 604 converts the DC voltage supplied from the AC / DC converter 602 into a three-phase AC voltage by a switching operation and outputs it to the motor 605.
  • the form of the motor 604 differs depending on the control target, but when the control target is a train, it drives a wheel, when it is a factory facility, it drives a pump or various power sources, and when it is a home appliance, it drives a compressor or the like. It is a three-phase AC motor, which is rotationally driven by a three-phase AC voltage output from the inverter 604, and transmits the rotational driving force to a drive target (not shown).
  • the inverter 604 is no longer required for the control system 600, and as shown in FIG. 18, a DC voltage is supplied from the AC / DC converter 602 to the drive target.
  • a DC voltage of 3.3 V is supplied to a personal computer or the like, and a DC voltage of 5 V is supplied to an LED lighting device or the like.
  • the drive control unit 606 uses various sensors (not shown), measured values such as the rotation speed and torque of the drive target, the temperature and flow rate of the surrounding environment of the drive target, etc. to measure these measurement signals, and these measurement signals are input to the drive control unit 606. At the same time, the output voltage value of the inverter 604 is also input to the drive control unit 606. Based on these measurement signals, the drive control unit 606 gives a feedback signal to the inverter 604 and controls the switching operation by the switching element. As a result, the AC voltage applied to the motor 605 by the inverter 604 is instantaneously corrected, so that the operation control of the drive target can be accurately executed, and the stable operation of the drive target is realized. Further, as described above, when the drive target can be driven by a DC voltage, it is also possible to perform feedback control of the AC / DC converter 602 instead of the feedback to the inverter.
  • FIG. 19 shows the circuit configuration of FIG.
  • the semiconductor device of the present invention is used for switching control by being adopted in an AC / DC converter 602 and an inverter 604, for example, as a Schottky barrier diode.
  • an AC / DC converter 602 for example, a Schottky barrier diode having a circuit configuration in a bridge shape is used, and DC conversion is performed by converting and rectifying the negative voltage component of the input voltage to a positive voltage.
  • the inverter 604 is incorporated in the switching circuit of the IGBT to perform switching control.
  • An inductor (coil, etc.) is interposed between the three-phase AC power supply 601 and the AC / DC converter 602 to stabilize the current, and a capacitor (electrolytic capacitor) is placed between the AC / DC converter 602 and the inverter 604. Etc.) are intervened to stabilize the voltage.
  • a calculation unit 607 composed of a CPU and a storage unit 608 composed of a non-volatile memory are provided in the drive control unit 606.
  • the signal input to the drive control unit 606 is given to the calculation unit 607, and a feedback signal for each semiconductor element is generated by performing necessary calculations.
  • the storage unit 608 temporarily holds the calculation result by the calculation unit 607, stores physical constants and functions required for drive control in the form of a table, and appropriately outputs them to the calculation unit 607.
  • a known configuration can be adopted for the calculation unit 607 and the storage unit 608, and the processing capacity thereof and the like can be arbitrarily selected.
  • the rectifying operation and switching operation of the AC / DC converter 602 and the inverter 604 are performed by a diode, a thyristor which is a switching element, and a power transistor.
  • IGBT, MOSFET and the like are used.
  • gallium oxide (Ga 2 O 3 ), particularly corundum type gallium oxide ( ⁇ -Ga 2 O 3 ), as the material for these semiconductor devices the switching characteristics are improved. Further, by applying the semiconductor film or the semiconductor device according to the present invention, extremely good switching characteristics can be expected, and further miniaturization and cost reduction of the control system 600 can be realized.
  • each of the AC / DC converter 602 and the inverter 604 can be expected to have the effect of the present invention, and the effect of the present invention can be expected in any one or combination of these, or in any form including the drive control unit 606. Can be expected.
  • the motor 605 is illustrated as a drive target in FIGS. 18 and 19, the drive target is not necessarily limited to those that operate mechanically, and many devices that require an AC voltage can be targeted.
  • the control system 600 it can be applied as long as the drive target is driven by inputting power from an AC power source, and it can be applied to infrastructure equipment (for example, power equipment such as buildings and factories, communication equipment, traffic control equipment, water and sewage treatment). It can be installed for drive control of equipment such as equipment, system equipment, labor-saving equipment, trains, and home appliances (for example, refrigerators, washing machines, personal computers, LED lighting equipment, video equipment, audio equipment, etc.). can.
  • the mist CVD device 1 used in this embodiment will be described with reference to FIG.
  • the mist CVD device 1 includes a carrier gas source 2a for supplying a carrier gas, a flow control valve 3a for adjusting the flow rate of the carrier gas sent out from the carrier gas source 2a, and a carrier for supplying the carrier gas (diluted).
  • It includes a hot plate 8 installed inside, and an discharge port 11 for discharging mist, droplets, and exhaust gas after a thermal reaction.
  • the substrate 10 is installed on the hot plate 8.
  • n-type semiconductor layer was formed on a sapphire substrate (substrate 10) using the mist CVD apparatus shown in FIG.
  • n + type semiconductor layer Except for the fact that tin was used as the dopant, the above 1-2. In the same manner as above, an n + type semiconductor layer was formed on the n ⁇ type semiconductor layer. When the phase of the obtained film was identified using an XRD diffractometer, the obtained film was ⁇ -Ga 2 O 3 .
  • the Ti layer and the Au layer were laminated by sputtering on the n + type semiconductor layer of the laminate obtained in 1.
  • the thickness of the Ti layer was 70 nm, and the thickness of the Au layer was 30 nm.
  • a Cu—Mo composite substrate (Mo content 70%, Cu content 30%) was laminated on the ohmic electrode of the laminate obtained in 1) via a conductive adhesive layer made of a silver particle sintered body. ..
  • the thickness of the conductive substrate was 200 ⁇ m.
  • a Co film (thickness 100 nm), a Ti film (50 nm) and an Al film (thickness 5 ⁇ m) were formed on the second n-type semiconductor layer of the laminate obtained in 1 above by EB vapor deposition, respectively, and shot key. It was used as an electrode.
  • Example 1 An SBD was produced according to Example 1 except that a Si substrate was used as the conductive substrate.
  • Example 1 The IV characteristics of the semiconductor devices (SBDs) obtained in Example 1 and Comparative Example 1 were evaluated. The results are shown in FIGS. 13 and 14, respectively. From FIGS. 13 and 14, it can be seen that the Schottky barrier diode of Example 1 has excellent electrical characteristics. Further, even when the Cu—Mo laminated substrate shown in FIG. 23 is used as the conductive substrate, the same electrical characteristics as in Example 1 can be obtained.
  • the semiconductor device of the present invention can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices, etc.), electronic parts / electrical equipment parts, optical / electrophotographic-related equipment, industrial parts, etc., but is particularly useful for power devices. be.

Abstract

特にパワーデバイスに有用な、順方向特性が改善された半導体素子および半導体装置を提供する。結晶性酸化物半導体（例えば、α－Ｇａ２Ｏ３など）を主成分として含む半導体層と、該半導体層上に積層されている電極層と、該電極層上に、直接または他の層を介して積層されている導電性基板とを備える積層構造体であって、前記導電性基板が、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属と線熱膨張係数が異なる第２の金属とを少なくとも含有する半導体素子および該半導体素子を備える半導体装置。

Description

半導体素子および半導体装置
　本発明は、パワーデバイス等として有用な半導体素子に関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　これらのＩｎＡｌＧａＯ系半導体を用いた半導体装置を実現するために用いる下地基板としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
　特許文献２によると、β酸化ガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
　特許文献３および特許文献４によると、サファイア基板を用いる場合、コランダム構造を有するＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝２）薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上に電極を形成することができず、半導体装置の単位面積当たり出力電流に限界が生じてしまう。６インチ、８インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達の不安があるとともに調達コスト上昇という問題もあった。
　また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の大電流化に伴う発熱や高温動作の課題となっている。
　さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域での低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。
　特許文献５には、ＩｎＡｌＧａＯ系半導体を用いた半導体層の上に導電性接着層を介して、半導体層と熱膨張係数が異なる導電性材料を主成分として含む支持体層を積層した積層半導体構造が記載されている。しかしながら、引用文献５に記載の半導体構造は、順方向特性等において実用に足るようなものではなく、さらに、ＩｎＡｌＧａＯ系半導体特有の課題である反りにおいても十分に満足できるものではなかった。そのため、ＩｎＡｌＧａＯ系半導体の半導体特性が十分に発現可能な、放熱性および電気特性に優れた半導体構造が待ち望まれていた。
　なお、特許文献１および特許文献５は本出願人による特許出願に関する。
国際公開第２０１４／０５０７９３号 国際公開第２０１３／０３５８４２号 国際公開第２０１３／０３５８４４号 特開２０１３－５８６３７号公報 特開２０１６－８１４９６号公報
　本発明は、順方向特性等の電気特性に優れた半導体素子を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶性酸化物半導体を主成分として含む半導体層を用いた半導体素子の製造（前工程）において、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属と線熱膨張係数が異なる第２の金属とを少なくとも含有する導電性基板を用いると、得られる半導体素子における電極や接着層との密着性がより向上するだけでなく、反りが抑制され、得られる半導体素子の順方向特性等の電気特性がより優れたものとなることを知見し、さらに検討を重ねた結果、結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層されている電極層と、該電極層上に、直接または他の層を介して積層されている導電性基板とを備える半導体素子であって、前記導電性基板が、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属と線熱膨張係数が異なる第２の金属とを少なくとも含有する半導体素子が、順方向特性等の電気特性に優れており、上記した従来の問題を一挙に解決できるものであることを見出した。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層されている電極層と、該電極層上に、直接または他の層を介して積層されている導電性基板とを少なくとも備える半導体素子であって、前記導電性基板が、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属とは線熱膨張係数が異なる第２の金属とを少なくとも含有することを特徴とする半導体素子。
［２］　前記第１の金属が銅である前記［１］記載の半導体素子。
［３］　前記第２の金属が、周期律表第６族金属を含む前記［１］または［２］に記載の半導体素子。
［４］　周期律表第６族金属が、モリブデンである前記［３］記載の半導体素子。
［５］　前記導電性基板が、前記第１の金属を含む層と前記第２の金属を含む層とが少なくとも１層ずつ積層された積層構造を有する前記［１］～［４］のいずれかに記載の半導体素子。
［６］　前記積層構造の最上層および／または最下層が、前記第１の金属を含む前記［５］記載の半導体素子。
［７］　前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含む前記［１］～［６］のいずれかに記載の半導体素子。
［８］　前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記［１］～［７］のいずれかに記載の半導体素子。
［９］　前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備える前記［１］～［８］のいずれかに記載の半導体素子。
［１０］　パワーデバイスである前記［１］～［９］のいずれかに記載の半導体素子。
［１１］　少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、前記［１］～［１０］のいずれかに記載の半導体素子であることを特徴とする半導体装置。
［１２］　前記［１１］記載の半導体装置を用いた電力変換装置。
［１３］　前記［１１］記載の半導体装置を用いた制御システム。
　本発明の半導体素子は、順方向特性等の電気特性に優れている。
本発明の実施態様において用いられる積層体の一例を示す図である。 本発明の実施態様において用いられる貼り合せ積層体の一例を示す図である。 本発明の実施態様において用いられる半導体構造の一例を示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一態様を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一態様を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 図４の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程の一部を説明するための模式図である。 本発明の静電誘導トランジスタ（ＳＩＴ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 本発明の実施例で用いたミストＣＶＤ装置の構成図である。 実施例におけるＩＶ測定の結果を示す図であり、縦軸が電流（Ａ）であり、横軸が電圧（Ｖ）である。 比較例におけるＩＶ測定の結果を示す図であり、縦軸が電流（Ａ）であり、横軸が電圧（Ｖ）である。 半導体装置の好適な一例を模式的に示す図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。 本発明の実施態様における熱抵抗のシミュレーション結果を示す図である。 本発明の実施態様における熱抵抗のシミュレーション結果を示す図である。 本発明の実施態様における熱抵抗のシミュレーション結果を示す図である。 本発明の実施態様における導電性基板（Ｃｕ－Ｍｏ積層基板）の好ましい一態様を示す図である。 本発明の実施態様における反り測定結果を示す図である。
　本発明の半導体素子は、結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層されている電極層と、該電極層上に、直接または他の層を介して積層されている導電性基板とを少なくとも備える半導体素子であって、前記導電性基板が、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属と線熱膨張係数が異なる第２の金属とを少なくとも含有することを特長とする。
　本発明の実施態様においては、例えば、（１）下地基板上に、直接または他の層を介して、前記半導体層を積層した後、（２）前記半導体層上に電極層を形成した後、（３）前記電極層上に所望により導電性接着層を介して、前記導電性基板を積層し、公知の手段を用いて、前記下地基板を除去することを含む製造方法により、前記半導体素子を好適に製造することができる。以下、前記半導体素子を製造する主要な工程（１）～（３）を例について図面を用いてより詳細に説明する。
　工程（１）では、下地基板上に、直接または他の層を介して、前記半導体層を積層する。工程（１）によって、例えば、図１に示すような積層体を得ることができる。図１に示す積層体は、下地基板１０８上に結晶性半導体１０１が積層されている。本発明では、工程（１）で得られた結晶性半導体膜１０１を、前記半導体層（以下、「半導体膜」ともいう。）として用いることができる。以下、工程（１）につき、説明する。
（下地基板）
　前記下地基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記下地基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記下地基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
　基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３（サファイア基板）またはα－Ｇａ２Ｏ３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。
　前記半導体層は、結晶性酸化物半導体を主成分として含むものであれば、特に限定されない。前記結晶性酸化物半導体の結晶構造も、本発明の目的を阻害しない限り、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、β－ガリア構造、六方晶構造（例えば、ε型構造等）、直方晶構造（例えばκ型構造等）、立方晶構造、または正方晶構造等が挙げられる。本発明の実施態様においては、前記結晶性酸化物半導体が、コランダム構造、β－ガリア構造または六方晶構造（例えば、ε型構造等）を有するのが好ましく、コランダム構造を有するのがより好ましい。前記結晶性酸化物半導体としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含む金属酸化物などがあげられる。本発明の実施態様においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１少なくとも１種の金属を含有するのが好ましく、少なくともガリウムを含むのがより好ましく、α－Ｇａ２Ｏ３またはその混晶であるのが最も好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、前記半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明の実施態様においては、１μｍ以上であるのが好ましい。前記半導体層の表面積は特に限定されず、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよいが、１０ｍｍ２～３００ｃｍ２であるのが好ましく、１００ｍｍ２～１００ｃｍ２であるのがより好ましい。また、前記半導体層は、通常、単結晶であるが、多結晶であってもよい。また、前記半導体層は、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア密度が、第２の半導体層のキャリア密度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。
　前記半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはマグネシウム、カルシウム、亜鉛等のｐ型ドーパントなどが挙げられる。本発明の実施態様においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明の実施態様においては、１×１０１７／ｃｍ３以上のキャリア濃度で含有させるのが好ましい。
　前記半導体層は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明の実施態様においては、前記半導体層の形成手段が、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。前記のミストＣＶＤ法またはミスト・エピタキシー法では、例えば図１２に示すミストＣＶＤ装置を用いて、原料溶液を霧化し（霧化工程）、液滴を浮遊させ、霧化後、得られた霧化液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、成膜室内で前記霧化液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより前記半導体層を形成する。
（霧化工程）
　霧化工程は、前記原料溶液を霧化する。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明の実施態様においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
　前記原料溶液は、霧化または液滴化が可能であり、半導体膜を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよい。本発明の実施態様においては、前記原料が、金属または金属化合物であるのが好ましく、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含むのがより好ましい。
　本発明の実施態様においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
　また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、異常粒の発生をより効率的に抑制できるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
　前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｉ、Ｐｂ、Ｎ、もしくはＰ等のｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、所望のキャリア密度に対するドーパントの原料中の濃度の関係を示す検量線を用いることにより適宜設定される。
　原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明の実施態様においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
　搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
　成膜工程では、成膜室内で前記霧化液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下（例えば、不活性ガス雰囲気下等）、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、不活性ガス雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の実施態様においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
　本発明の実施態様においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよい。非酸素雰囲気下であってもよいし、酸素雰囲気下であってもよい。非酸素雰囲気下としては、例えば、不活性ガス雰囲気下（例えば、窒素雰囲気下）または還元ガス雰囲気下等が挙げられるが、本発明の実施態様においては、不活性ガス雰囲気下が好ましく、窒素雰囲気下であるのがより好ましい。
　また、本発明の実施態様においては、前記下地基板上に、直接、前記半導体膜を設けてもよいし、応力緩和層（例えば、バッファ層、ＥＬＯ層等）、剥離犠牲層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明の実施態様においては、ミストＣＶＤ法が好ましい。
　工程（２）では、前記半導体層１０１上、電極層１０５ｂを形成する。工程（２）によって、例えば図２に示すような積層体を得ることができる。図２の積層体は、下地基板１０８、半導体層１０１、および電極層１０５ｂから構成されている。
　前記電極層は、導電性を有するものであれば、本発明の目的を阻害しない限り、特に限定されない。前記電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、前記電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表４族～第１０族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。本発明の実施態様においては、前記電極層が、周期律表第４族および第９族から選ばれる少なくも１種の金属を含むのが好ましく、周期律表第９族金属を含むのがより好ましい。前記電極層の層厚は、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。また、本発明の実施態様においては、前記電極層が、互いに組成の異なる２層以上からなるものであってもよい。
　前記電極層の形成手段は特に限定されず、公知の手段であってよい。前記電極層または前記他の電極層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
　工程（３）では、前記電極層上に所望により導電性接着層を介して、前記導電性基板を積層し、ついで、公知の手段を用いて、前記下地基板を除去する。工程（３）によって、例えば、図３に示すような積層体を得ることができる。図３に示す積層体は、導電性基板１０７上に、導電性接着層１０６を介して電極層１０５ｂが接合されており、前記電極層１０５ｂ上に、半導体層１０１が積層されている。前記下地基板を除去する方法としては、例えば、機械的衝撃を加えて除去する方法、熱を加えて熱応力を利用して除去する方法、超音波等の振動を加えて除去する方法、エッチングして除去する方法、研削して除去する方法、スマートカット法等のイオン注入を行った後、熱処理をすることにより除去する方法、レーザリフトオフ法により除去する方法、これらを組み合わせた方法などが挙げられる。
　前記導電性接着層は、前記電極層と前記導電性基板とを接合可能なものであれば、特に限定されない。前記導電性接着層の構成材料としては、例えば、Ａｌ、Ａｕ、Ｐｔ、Ａｇ、Ｔｉ、Ｎｉ、Ｂｉ、Ｃｕ、Ｇａ、Ｉｎ、Ｐｂ、ＳｎおよびＺｎから選ばれる少なくとも１種を含む金属やこれらの金属酸化物、共晶材（例えば、Ａｕ－Ｓｎ等）等が挙げられる。本発明の実施態様においては、前記導電性接着層が、多孔質構造を有しているのが好ましい。また、前記導電性接着層が多孔質構造を有する場合、前記導電性接着層が、金属粒子を含むのが好ましく、Ａｕ、Ｐｔ、Ａｇ、Ｔｉ、Ｎｉ、Ｂｉ、Ｃｕ、Ｇａ、Ｉｎ、Ｐｂ、ＳｎおよびＺｎから選ばれる少なくとも１種の金属を含有する金属粒子を含むのがより好ましく、貴金属を含有する金属粒子を含むのが最も好ましい。前記貴金属としては、例えば、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、ＲｕおよびＯｓから選ばれる少なくとも１種の金属等が挙げられるが、本発明の実施態様においては、前記貴金属がＡｇであるのが好ましい。また、本発明の実施態様においては、前記導電性接着層が、金属粒子焼結体を含むのが好ましく、銀粒子焼結体を含むのがより好ましい。このような好ましい導電性接着層を用いることにより、前記半導体素子の電気特性を損なうことなく、前記電極層および前記導電性基板との密着性をより良好なものとすることができる。また、前記導電性接着層は、単層であってもよいし、多層であってもよい。また、前記導電性接着層の厚さは、本発明の目的を阻害しない限り、特に限定されないが、１０ｎｍ～２００μｍであるのが好ましく、３０ｎｍ～５０μｍであるのがより好ましい。また、前記導電性接着層は、通常、非晶性であるが、結晶などの副成分が含まれていてもよい。なお、前記導電性接着層の形成手段は、特に限定されず、公知の塗布手段であってよい。
　前記導電性基板は、導電性を有しており、前記半導体層を支持可能であって、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属と線熱膨張係数が異なる第２の金属とを少なくとも含有するものであれば、特に限定されない。周期律表第１１族金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）および金（Ａｕ）等が挙げられる。本発明の実施態様においては、前記第１の金属が、銅（Ｃｕ）であるのが好ましい。前記第２の金属は、前記第１の金属と線熱膨張係数が異なる金属であれば、特に限定されない。なお、「線熱膨張係数」とは、ＪＩＳ　Ｒ　３１０２（１９９５）に従い測定される。本発明の実施態様においては、前記第２の金属が、前記第１の金属と同種の金属であって、線熱膨張係数が異なるものであるのも好ましい（例えば、前記第１の金属を含む層が通常銅めっき層であって、前記第２の金属を含む層が低線膨張銅めっき層である場合等）。また、本発明においては、前記第２の金属が、周期律表第６族金属であるのが好ましい。周期律表第６族金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）等が挙げられる。本発明の実施態様においては、周期律表第６族金属が、モリブデン（Ｍｏ）であるのが好ましい。本発明の実施態様においては、第２の金属が、周期律表第６族金属を含むのが、順方向特性をより向上させつつ半導体素子の反りを抑制することができるので、好ましい。また、本発明の実施態様においては、前記導電性基板がモリブデンおよび銅を含む場合は、前記導電性基板として、モリブデン圧粉体に銅を含侵する含侵法によって得られたＣｕ－Ｍｏ複合基板（以下、単に「Ｃｕ－Ｍｏ複合基板」ともいう。）を用いるのも好ましい。なお、本発明の実施態様においては、前記導電性基板は、表面に金属膜を有するものであってもよい。前記金属膜の構成金属としては、例えば、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる１種または２種以上の金属などが挙げられる。
　また、本発明の実施態様においては、前記導電性基板が、前記第１の金属を含む層と前記第２の金属を含む層とが少なくとも１層ずつ積層された積層構造を有するのが好ましく、積層構造を有するのが好ましく、モリブデンを含む層と銅を含む層とが少なくとも１層ずつ交互に積層された積層構造体からなるのがより好ましい。なお、この場合、各層の厚さは、５μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましい。前記導電性基板をこのような好ましい構成とすることにより、前記半導体素子の順方向特性を向上させつつ前記半導体素子の熱抵抗をより良好に低減させることができる。また、本発明の実施態様においては、前記導電性基板が前記積層構造を有する場合、前記積層構造における最上層および／または最下層が第１の金属を含むのが、前記半導体素子の放熱性および実装性をより向上させることができるので、好ましく、最上層および最下層が前記第１の金属を含むのがより好ましい。また、このようにして前記積層構造の最上層および／または最下層が第１の金属を含む場合には、前記電極層と前記導電性基板との接合を、前記導電性接着層を用いることなく行うことができ前記半導体素子の反りや熱抵抗をより効果的に改善することができる。すなわち、例えば、前記電極層における前記導電性基板側の最表面に位置する銅含有層と、前記導電性基板の前記積層構造における前記電極層側の最表面に位置する銅含有層とでもって拡散接合させることにより、前記導電性接着層を用いることなく前記電極層および前記導電性基板を工業的有利に接合させることができる。また、前記導電性基板の厚さは、特に限定されないが、２００μｍ以下であるのが、前記半導体素子の電気特性を損なうことなく、より優れた放熱性を付与することができるので、好ましく、１００μｍ以下であるのがより好ましい。また、導電性基板の面積も、特に限定されないが、本発明の実施態様においては、前記半導体層の面積と略同一であるのが好ましい。なお、略同一とは、例えば、前記導電性基板の面積と前記半導体層の面積とが同一の場合も含み、前記半導体層の面積に対する前記導電性基板の面積の比が０．９～１．４の範囲内のものを含む。
　本発明の実施態様においては、工程（３）の後、前記結晶性半導体膜の結晶を再成長させてもよいし、また、前記結晶性半導体膜上に異なる半導体層、他の電極層等を設けてもよい。
　本発明の実施態様においては、前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備えるのが好ましい。このように、前記導電性基板、前記導電性接着層、前記電極層、前記半導体層、および前記他の電極層をこの順に積層した積層構造とすることにより、前記半導体層の厚さ方向に電流が流れる縦型デバイスとして、前記半導体素子の順方向特性をより優れたものとすることができる。前記他の電極層は、導電性を有するものであれば、本発明の目的を阻害しない限り、特に限定されない。前記他の電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、前記他の電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表８族～第１３族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第８族～１０族の金属としては、前記電極層の説明において周期律表第８族～１０族の金属としてそれぞれ例示した金属などが挙げられる。周期律表第１１族金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。周期律表第１２族の金属としては、例えば、亜鉛（ＺＮ）、カドミウム（Ｃｄ）などが挙げられる。また、周期律表第１３族の金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などが挙げられる。本発明の実施態様においては、前記他の電極層が、周期律表第１１族および第１３族金属から選ばれる少なくとも１種の金属を含むのが好ましく、銀、銅、金およびアルミニウムから選ばれる少なくとも１種の金属を含むのがより好ましい。なお、前記他の電極層の層厚は、特に限定されないが、１ｎｍ～５００μｍが好ましく、１０ｎｍ～１００μｍがより好ましく、０．５μｍ～１０μｍが最も好ましい。
　前記他の電極層の形成手段は特に限定されず、公知の手段であってよい。前記電極層または前記他の電極層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
　本発明の半導体素子は、様々な半導体素子に有用であり、とりわけ、パワーデバイスに有用である。また、半導体素子は、電極が半導体層の片面側に形成され、半導体層の膜厚方向と垂直方向に電流が流れる横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有し、半導体層の膜厚方向に電流が流れる縦型の素子（縦型デバイス）に分類することができ、本発明の実施態様においては、前記半導体素子を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも縦型デバイスに用いることが好ましい。前記半導体素子としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明の実施態様においては、前記半導体素子が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましく、ＳＢＤであるのが最も好ましい。
　以下、前記半導体素子の好適な例を、図面を用いて説明するが、本発明はこれら実施の態様に限定されるものではない。なお、以下に例示する半導体素子において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。
（ＳＢＤ）
　図４は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図４のＳＢＤは、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、導電性接着層１０６、導電性基板１０７、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。
　ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
　本発明の実施態様においては、前記導電性基板１０７として、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属とは線熱膨張係数が異なる第２の金属とを少なくとも含有する導電性基板を用いる。本発明の実施態様においては、前記導電性基板１０７として、銅および周期律表第６族金属を含む導電性基板を用いるのが好ましく、銅およびモリブデンを含む導電性基板を用いるのが好ましく、モリブデンを含む層と銅を含む層とが少なくとも１層ずつ積層された積層構造を有する導電性基板を用いるのがより好ましい。このような好ましい構成の導電性基板を用いることにより、半導体素子の順方向特性を向上させつつ、半導体素子全体の熱抵抗をより低減させることができる。図２３に、前記導電性基板の好ましい一態様を示す。図２３は、モリブデンを含む層と銅を含む層とが少なくとも１層ずつ積層された積層構造を有する導電性基板（以下、「Ｃｕ－Ｍｏ積層基板」ともいう。）を示しており、第１の金属層１０７ａ、第３の金属層１０７ｃおよび第５の金属層１０７ｅが、銅から構成されており、第２の金属層１０７ｂおよび第４の金属層１０７ｄが、モリブデンから構成されている。導電性基板として、Ｓｉ基板、Ｃｕ－Ｍｏ複合基板（Ｍｏの含有質量７０％、Ｃｕの含有質量３０％）、図２３に示すＣｕ－Ｍｏ積層基板とを用いて、図４に示すＳＢＤに準じた構造における熱抵抗のシミュレーションを行った。なお、導電性基板の厚さはいずれも１００μｍとした。導電性基板がＳｉ基板の場合の結果を図２０に、導電性基板がＣｕ－Ｍｏ複合基板（Ｍｏの含有質量７０％、Ｃｕの含有質量３０％）の場合の結果を図２１に、導電性基板がＣｕ－Ｍｏ積層基板の場合を図２２にそれぞれ示す。本シミュレーションの結果、導電性基板として、Ｃｕ－Ｍｏ複合基板またはＣｕ－Ｍｏ積層基板を用いた場合には、Ｓｉ基板を用いた場合と比較して、半導体素子の熱抵抗が低減されることが分かった。また、Ｃｕ－Ｍｏ複合基板を用いた場合と比較して、Ｃｕ－Ｍｏ積層基板を用いた場合には、熱抵抗の低減効果が４倍以上であることがわかった。この結果から、導電性基板として周期律表第１１族金属を含む層とモリブデンを含む層とが少なくとも１層ずつ積層された基板を用いることにより、酸化物半導体（例えば、酸化ガリウム等）を用いた半導体素子の熱抵抗をより改善できることが分かる。
　また、前記導電性基板として図２３に示すＣｕ－Ｍｏ積層基板を用いた場合であって、前記導電性基板中のモリブデンの含有量を重量比で９％、２４％、および３０％として前記導体素子を作製し、それぞれ半導体素子の反り量の測定を行った。結果を図２４に示す。図２４から明らかなとおり、導電性基板中のモリブデンの含有量を調整することにより、半導体素子全体の反り量を低減できることが分かる。また、モリブデンの含有量については、前記半導体素子中の半導体層の厚さや周期律表第１１族金属を含む層の厚さ等によって適宜調整することができる。このようにして、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属とは線熱膨張係数の異なる第２の金属とを含む導電性基板を用いることにより、前記半導体素子の反りを効果的に低減することができる。また、図２３に示すような積層基板を用いて、各層の厚さや材料等を調整することによって、半導体素子の反りをより良好に低減することができる。
　図５は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図５のＳＢＤは、図４のＳＢＤの構成に加え、さらに絶縁体層１０４を備えている。より具体的には、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、導電性接着層１０６、導電性基板１０７、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび絶縁体層１０４を備えている。
　絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明の実施態様においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ－型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
　ショットキー電極やオーミック電極の形成や材料等については、上記図４のＳＢＤの場合と同様であり、例えばスパッタリング法、真空蒸着法、圧着法、ＣＶＤ法等の公知の手段を用いて、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などからなる電極を形成することができる。
　図５のＳＢＤは、図４のＳＢＤに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。
（ＭＯＳＦＥＴ）
　本発明の半導体素子がＭＯＳＦＥＴである場合の一例を図６に示す。図６のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ－型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、導電性接着層１３６、導電性基板１３７、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。
　導電性基板上１３７上には、例えば厚さ５０ｎｍ～５０μｍの導電性接着層１３６が形成されている。また、導電性接着層１３６上には、ドレイン電極１３５ｃが形成されている。また、ドレイン電極１３５ｃ上には、例えば厚さ１００ｎｍ～１００μｍのｎ＋型半導体層１３１ｂが形成されており、前記ｎ＋型半導体層１３１ｂ上には、例えば厚さ１００ｎｍ～１００μｍのｎ－型半導体層１３１ａが形成されている。そして、さらに、前記ｎ－型半導体層１３１ａ上には、ｎ＋型半導体層１３１ｃが形成されており、前記ｎ＋型半導体層１３１ｃ上には、ソース電極１３５ｂが形成されている。
　また、前記ｎ－型半導体層１３１ａ及び前記ｎ＋型半導体層１３１ｃ内には、前記ｎ＋型半導体層１３１ｃを貫通し、前記ｎ－型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内には、例えば、１０ｎｍ～１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。
　図６のＭＯＳＦＥＴのオン状態では、前記ソース電極１３５ｂと前記ドレイン電極１３５ｃとの間に電圧を印加し、前記ゲート電極１３５ａに前記ソース電極１３５ｂに対して正の電圧を与えると、前記ｎ－型半導体層１３１ａの側面にチャネル層が形成され、電子が前記ｎ－型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖとすることにより、チャネル層ができなくなり、ｎ－型半導体層１３１ａが空乏層で満たされた状態になり、ターンオフとなる。
　図７は、図６のＭＯＳＦＥＴの製造工程の一部を示している。例えば図７（ａ）に示すような積層体を用いて、ｎ－型半導体層１３１ａおよびｎ＋型半導体層１３１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、さらに、反応性イオンエッチング法等により異方性エッチングを行って、図７（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ－型半導体層１３１ａの途中にまで達する深さのトレンチ溝を形成する。次いで、図７（ｃ）に示すように、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ～１μｍ厚のゲート絶縁膜１３４を形成した後、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ－型半導体層の厚み以下に形成する。
　そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、パワーＭＯＳＦＥＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図６では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明の実施態様においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図６のトレンチ溝の深さをｎ－型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。
（ＳＩＴ）
　図８は、本発明の半導体素子がＳＩＴである場合の一例を示す。図８のＳＩＴは、ｎ－型半導体層１４１ａ、ｎ＋型半導体層１４１ｂ及び１４１ｃ、導電性接着層１４６、導電性基板１４７、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている。
　ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ～１００μｍの導電性支持体層１４７が形成されており、導電性支持体層１４７上には、例えば厚さ５０ｎｍ～５０μｍの導電性接着層１４６が形成されている。また、導電性接着層１４６上には、例えば厚さ１００ｎｍ～１００μｍのｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、例えば厚さ１００ｎｍ～１００μｍのｎ－型半導体層１４１ａが形成されている。そして、さらに、前記ｎ－型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。
　また、前記ｎ－型半導体層１４１ａ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ－半導体層１３１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内のｎ－型半導体層上には、ゲート電極１４５ａが形成されている。　図８のＳＩＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ－型半導体層１４１ａ内にチャネル層が形成され、電子が前記ｎ－型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ－型半導体層が空乏層で満たされた状態になり、ターンオフとなる。
　本発明の実施態様においては、図８のＳＩＴを、図７のＭＯＳＦＥＴと同様にして製造することができる。より具体的に例えば、ｎ－型半導体層１４１ａおよびｎ＋型半導体層１４１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、例えば、反応性イオンエッチング法等により異方性エッチングを行って、前記ｎ＋型半導体層１４１ｃ表面から前記ｎ－型半導体層の途中まで達する深さのトレンチ溝を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等で、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ－型半導体層の厚み以下に形成する。また、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１４１ｃ上にソース電極１４５ｂを、ｎ＋型半導体層１４１ｂ上にドレイン電極１４５ｃを、それぞれ形成することで、ＳＩＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－
ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　上記例では、ｐ型半導体を使用していない例を示したが、本発明の実施態様においては、これに限定されず、ｐ型半導体を用いてもよい。ｐ型半導体を用いた例を図９～１１に示す。これらの半導体素子は、上記例と同様にして製造することができる。なお、ｐ型半導体は、ｎ型半導体と同じ材料であって、ｐ型ドーパントを含むものであってもよいし、異なるｐ型半導体であってもよい。
　前記半導体素子は、とりわけ、パワーデバイスに有用である。前記半導体素子としては、例えば、ダイオード（例えば、ＰＮダイオード、ショットキーバリアダイオード、ジャンクションバリアショットキーダイオード等）またはトランジスタ（例えば、ＭＥＳＦＥＴ等）などが挙げられるが、中でもダイオードが好ましく、ショットキーバリアダイオード（ＳＢＤ）がより好ましい。
　本発明の実施態様における半導体素子は、上記した事項に加え、さらに常法に基づき、リードフレーム、回路基板または放熱基板等に接合部材によって接合しいて半導体装置として好適に用いられ、とりわけ、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記半導体装置の好適な一例を図１５に示す。図１５の半導体装置は、半導体素子５００の両面が、それぞれ半田５０１によってリードフレーム、回路基板または放熱基板５０２と接合されている。このように構成することにより、放熱性に優れた半導体装置とすることができる。なお、本発明の実施態様においては、半田等の接合部材の周囲が樹脂で封止されているのが好ましい。
　上述した本発明の半導体素子もしくは半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。より具体的には、インバータやコンバータに内蔵されるダイオードや、スイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等として適用することができる。図１６は、本発明の実施態様に係る半導体素子もしくは導体装置を用いた制御システムの一例を示すブロック構成図、図１７は同制御システムの回路図であり、特に電気自動車（Ｅｌｅｃｔｒｉｃ　Ｖｅｈｉｃｌｅ）への搭載に適した制御システムである。
　図１６に示すように、制御システム５００はバッテリー（電源）５０１、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４、モータ（駆動対象）５０５、駆動制御部５０６を有し、これらは電気自動車に搭載されてなる。バッテリー５０１は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ５０２は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、チョッパ回路のスイッチング動作により例えば６５０Ｖに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ５０３も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、例えば１２Ｖ程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。
　インバータ５０４は、昇圧コンバータ５０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ５０５に出力する。モータ５０５は電気自動車の走行系を構成する三相交流モータであり、インバータ５０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。
　一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量（アクセル量）などの実測値が計測され、これらの計測信号が駆動制御部５０６に入力される。また同時に、インバータ５０４の出力電圧値も駆動制御部５０６に入力される。駆動制御部５０６はＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ５０４にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ５０４がモータ５０５に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部５０６からのフィードバック信号を昇圧コンバータ５０２に与えることで、インバータ５０４への出力電圧を制御することも可能である。
　図１７は、図１６における降圧コンバータ５０３を除いた回路構成、すなわちモータ５０５を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ５０２およびインバータ５０４に採用されることでスイッチング制御に供される。昇圧コンバータ５０２においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ５０４においてはＩＧＢＴを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー５０１の出力にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またバッテリー５０１、昇圧コンバータ５０２、インバータ５０４のそれぞれの間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
　また、図１７中に点線で示すように、駆動制御部５０６内にはＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）からなる演算部５０７と不揮発性メモリからなる記憶部５０８が設けられている。駆動制御部５０６に入力された信号は演算部５０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部５０８は、演算部５０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部５０７に適宜出力する。演算部５０７や記憶部５０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。
　図１６や図１７に示されるように、制御システム５００においては、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これらの半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明に係る半導体装置等を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム５００の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部５０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
　なお、上述の制御システム５００は本発明の半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。
　図１８は、本発明の実施態様に係る半導体素子または半導体装置を採用した制御システムの他の例を示すブロック構成図、図１９は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムである。
　図１８に示すように、制御システム６００は、外部の例えば三相交流電源（電源）６０１から供給される電力を入力するもので、ＡＣ／ＤＣコンバータ６０２、インバータ６０４、モータ（駆動対象）６０５、駆動制御部６０６を有し、これらは様々な機器（後述する）に搭載することができる。三相交流電源６０１は、例えば電力会社の発電施設（火力発電所、水力発電所、地熱発電所、原子力発電所など）であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。ＡＣ／ＤＣコンバータ６０２は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源６０１から供給される１００Ｖや２００Ｖの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により３．３Ｖや５Ｖ、あるいは１２Ｖといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には１２Ｖへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはＡＣ／ＤＣコンバータを単相入力のものとすれば同様のシステム構成とすることができる。
　インバータ６０４は、ＡＣ／ＤＣコンバータ６０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ６０５に出力する。モータ６０４は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ６０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。
　なお、例えば家電機器においてはＡＣ／ＤＣコンバータ３０２から出力される直流電圧をそのまま供給することが可能な駆動対象も多く（例えばパソコン、ＬＥＤ照明機器、映像機器、音響機器など）、その場合には制御システム６００にインバータ６０４は不要となり、図１８中に示すように、ＡＣ／ＤＣコンバータ６０２から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには３．３Ｖの直流電圧が、ＬＥＤ照明機器などには５Ｖの直流電圧が供給される。
　一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部６０６に入力される。また同時に、インバータ６０４の出力電圧値も駆動制御部６０６に入力される。これらの計測信号をもとに、駆動制御部６０６はインバータ６０４にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ６０４がモータ６０５に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてＡＣ／ＤＣコンバータ６０２をフィードバック制御することも可能である。
　図１９は、図１８の回路構成を示したものである。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとしてＡＣ／ＤＣコンバータ６０２およびインバータ６０４に採用されることでスイッチング制御に供される。ＡＣ／ＤＣコンバータ６０２は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ６０４においてはＩＧＢＴにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、三相交流電源６０１とＡＣ／ＤＣコンバータ６０２との間にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またＡＣ／ＤＣコンバータ６０２とインバータ６０４の間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
　また、図１９中に点線で示すように、駆動制御部６０６内にはＣＰＵからなる演算部６０７と不揮発性メモリからなる記憶部６０８が設けられている。駆動制御部６０６に入力された信号は演算部６０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部６０８は、演算部６０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部６０７に適宜出力する。演算部６０７や記憶部６０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。
　このような制御システム６００においても、図１６や図１７に示した制御システム５００と同様に、ＡＣ／ＤＣコンバータ６０２やインバータ６０４の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これら半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が向上する。さらに、本発明に係る半導体膜や半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム６００の一層の小型化やコスト低減が実現可能となる。すなわち、ＡＣ／ＤＣコンバータ６０２、インバータ６０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部６０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
　なお、図１８および図１９では駆動対象としてモータ６０５を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム６００においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器（例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など）や家電機器（例えば、冷蔵庫、洗濯機、パソコン、ＬＥＤ照明機器、映像機器、音響機器など）といった機器を対象とした駆動制御のために搭載することができる。
　以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
１．ｎ－型半導体層の形成
１－１．成膜装置
　図１２を用いて、本実施例で用いたミストＣＶＤ装置１を説明する。ミストＣＶＤ装置１は、キャリアガスを供給するためのキャリアガス源２ａと、キャリアガス源２ａから送り出されるキャリアガスの流量を調節するための流量調節弁３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２ｂと、キャリアガス（希釈）源２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁３ｂと、原料溶液４ａが収容されるミスト発生源４と、水５ａが入れられる容器５と、容器５の底面に取り付けられた超音波振動子６と、成膜室７と、ミスト発生源４から成膜室７までをつなぐ供給管９と、成膜室７内に設置されたホットプレート８と、熱反応後のミスト、液滴および排気ガスを排出する排出口１１とを備えている。なお、ホットプレート８上には、基板１０が設置されている。
１－２．結晶性酸化物半導体膜の形成
　図１２に示すミストＣＶＤ装置を用いて、サファイア基板（基板１０）上にｎ－型半導体層を形成した。
１－３．評価
　ＸＲＤ回折装置を用いて、上記１－２．にて得られた膜の相の同定を行ったところ、得られた膜はα－Ｇａ２Ｏ３であった。
２．ｎ＋型半導体層の形成
　ドーパントとして錫を用いたこと以外は、上記１－２．と同様にして、ｎ－型半導体層上にｎ＋型半導体層を形成した。得られた膜につき、ＸＲＤ回折装置を用いて膜の相の同定を行ったところ、得られた膜はα－Ｇａ２Ｏ３であった。
３．オーミック電極の形成
　上記２．で得られた積層体のｎ＋型半導体層上に、Ｔｉ層およびＡｕ層をそれぞれスパッタリングにて積層した。なお、Ｔｉ層の厚さは７０ｎｍであり、Ａｕ層の厚さは３０ｎｍであった。
４．導電性基板の積層
　上記３．で得られた積層体のオーミック電極上に、銀粒子焼結体からなる導電性接着層を介して、Ｃｕ－Ｍｏ複合基板（Ｍｏの含有質量７０％、Ｃｕの含有質量３０％）を積層した。なお、導電性基板の厚さは２００μｍであった。
５．基板除去
　上記４．にて得られた積層体において、上記サファイア基板を除去した。
６．ショットキー電極の形成                          
　上記５．で得られた積層体の第２のｎ－型半導体層上に、ＥＢ蒸着により、Ｃｏ膜（厚さ１００ｎｍ）、Ｔｉ膜（５０ｎｍ）およびＡｌ膜（厚さ５μｍ）をそれぞれ形成し、ショットキー電極とした。
（比較例１）
　導電性基板として、Ｓｉ基板を用いたこと以外は、実施例１に準じて、ＳＢＤを作製した。
（電気特性の評価）
　実施例１および比較例１にて得られた半導体素子（ＳＢＤ）につき、ＩＶ特性を評価した。結果を図１３および図１４にそれぞれ示す。図１３および図１４から、実施例１のショットキーバリアダイオードが、優れた電気特性を有することがわかる。また、導電性基板として、図２３に示すＣｕ－Ｍｏ積層基板を用いた場合にも、実施例１と同等の電気特性が得られる。
　本発明の半導体素子は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
　１　　　　成膜装置（ミストＣＶＤ装置）
　２ａ　　　キャリアガス源
　２ｂ　　　キャリアガス（希釈）源
　３ａ　　　流量調節弁
　３ｂ　　　流量調節弁
　４　　　　ミスト発生源
　４ａ　　　原料溶液
　４ｂ　　　原料微粒子
　５　　　　容器
　５ａ　　　水
　６　　　　超音波振動子
　７　　　　成膜室
　８　　　　ホットプレート
　９　　　　供給管
　１０　　　基板
　１０１　　半導体層
　１０１ａ　ｎ－型半導体層
　１０１ｂ　ｎ＋型半導体層
　１０２　　ｐ型半導体層
　１０３　　金属層
　１０４　　絶縁体層
　１０５　　電極層
　１０５ａ　ショットキー電極（他の電極層）
　１０５ｂ　オーミック電極（電極層）
　１０６　　導電性接着層
　１０７　　導電性基板
　１０７ａ　第１の金属層
　１０７ｂ　第２の金属層
　１０７ｃ　第３の金属層
　１０７ｄ　第４の金属層
　１０７ｅ　第５の金属層
　１０８　　下地基板
　１３１ａ　ｎ－型半導体層
　１３１ｂ　第１のｎ＋型半導体層
　１３１ｃ　第２のｎ＋型半導体層
　１３２　　ｐ型半導体層
　１３４　　ゲート絶縁膜
　１３５ａ　ゲート電極
　１３５ｂ　ソース電極
　１３５ｃ　ドレイン電極
　１３６　　導電性接着層
　１３７　　導電性基板
　１４１ａ　ｎ－型半導体層
　１４１ｂ　第１のｎ＋型半導体層
　１４１ｃ　第２のｎ＋型半導体層
　１４２　　ｐ型半導体層
　１４５ａ　ゲート電極
　１４５ｂ　ソース電極
　１４５ｃ　ドレイン電極
　１４６　　導電性接着層
　１４７　　導電性基板
　５００　　制御システム
　５０１　　バッテリー（電源）
　５０２　　昇圧コンバータ
　５０３　　降圧コンバータ
　５０４　　インバータ
　５０５　　モータ（駆動対象）
　５０６　　駆動制御部
　５０７　　演算部
　５０８　　記憶部
　６００　　制御システム
　６０１　　三相交流電源（電源）
　６０２　　ＡＣ／ＤＣコンバータ
　６０４　　インバータ
　６０５　　モータ（駆動対象）
　６０６　　駆動制御部
　６０７　　演算部
　６０８　　記憶部

 

Claims (13)

  1. 　結晶性酸化物半導体を主成分として含む半導体層と、該半導体層上に積層されている電極層と、該電極層上に、直接または他の層を介して積層されている導電性基板とを少なくとも備える半導体素子であって、前記導電性基板が、周期律表第１１族金属から選ばれる第１の金属と、前記第１の金属とは線熱膨張係数が異なる第２の金属とを少なくとも含有することを特徴とする半導体素子。
  2. 　前記第１の金属が銅である請求項１記載の半導体素子。
  3. 　前記第２の金属が、周期律表第６族金属を含む請求項１または２に記載の半導体素子。
  4. 　周期律表第６族金属が、モリブデンである請求項３記載の半導体素子。
  5. 　前記導電性基板が、前記第１の金属を含む層と前記第２の金属を含む層とが少なくとも１層ずつ積層された積層構造を有する請求項１～４のいずれかに記載の半導体素子。
  6. 　前記積層構造の最上層および／または最下層が、前記第１の金属を含む請求項５記載の半導体素子。
  7. 　前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含む請求項１～６のいずれかに記載の半導体素子。
  8. 　前記結晶性酸化物半導体が、ガリウムを少なくとも含む請求項１～７のいずれかに記載の半導体素子。
  9. 　前記半導体層の前記電極層が積層されている面と対向する面上に、他の電極層をさらに備える請求項１～８のいずれかに記載の半導体素子。
  10. 　パワーデバイスである請求項１～９のいずれかに記載の半導体素子。
  11. 　少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、請求項１～１０のいずれかに記載の半導体素子であることを特徴とする半導体装置。
  12. 　請求項１１記載の半導体装置を用いた電力変換装置。
  13. 　請求項１１記載の半導体装置を用いた制御システム。

     
PCT/JP2021/029578 2020-08-07 2021-08-10 半導体素子および半導体装置 WO2022030651A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180057395.7A CN116114061A (zh) 2020-08-07 2021-08-10 半导体元件及半导体装置
JP2022541771A JPWO2022030651A1 (ja) 2020-08-07 2021-08-10
US18/106,095 US20230290888A1 (en) 2020-08-07 2023-02-06 Semiconductor element and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-134996 2020-08-07
JP2020134996 2020-08-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/106,095 Continuation-In-Part US20230290888A1 (en) 2020-08-07 2023-02-06 Semiconductor element and semiconductor device

Publications (1)

Publication Number Publication Date
WO2022030651A1 true WO2022030651A1 (ja) 2022-02-10

Family

ID=80117487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/029578 WO2022030651A1 (ja) 2020-08-07 2021-08-10 半導体素子および半導体装置

Country Status (5)

Country Link
US (1) US20230290888A1 (ja)
JP (1) JPWO2022030651A1 (ja)
CN (1) CN116114061A (ja)
TW (1) TW202211484A (ja)
WO (1) WO2022030651A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165690A (ja) * 2005-12-15 2007-06-28 Fuji Electric Holdings Co Ltd ヒートスプレッダと金属板との接合方法
JP2013046071A (ja) * 2011-08-22 2013-03-04 Lg Innotek Co Ltd 発光素子パッケージ及びこれを含むライトユニット
JP2015026831A (ja) * 2013-06-21 2015-02-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2017157661A (ja) * 2016-03-01 2017-09-07 出光興産株式会社 半導体装置
WO2020079971A1 (ja) * 2018-10-15 2020-04-23 株式会社デンソー 半導体装置
JP2020107636A (ja) * 2018-12-26 2020-07-09 株式会社Flosfia 結晶性酸化物膜

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165690A (ja) * 2005-12-15 2007-06-28 Fuji Electric Holdings Co Ltd ヒートスプレッダと金属板との接合方法
JP2013046071A (ja) * 2011-08-22 2013-03-04 Lg Innotek Co Ltd 発光素子パッケージ及びこれを含むライトユニット
JP2015026831A (ja) * 2013-06-21 2015-02-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2017157661A (ja) * 2016-03-01 2017-09-07 出光興産株式会社 半導体装置
WO2020079971A1 (ja) * 2018-10-15 2020-04-23 株式会社デンソー 半導体装置
JP2020107636A (ja) * 2018-12-26 2020-07-09 株式会社Flosfia 結晶性酸化物膜

Also Published As

Publication number Publication date
TW202211484A (zh) 2022-03-16
US20230290888A1 (en) 2023-09-14
JPWO2022030651A1 (ja) 2022-02-10
CN116114061A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US11855135B2 (en) Semiconductor device
WO2022030651A1 (ja) 半導体素子および半導体装置
WO2022030650A1 (ja) 半導体素子および半導体装置
WO2023145912A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145911A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
JP2022101356A (ja) 半導体素子および半導体装置
WO2021066193A1 (ja) 半導体素子
WO2022230834A1 (ja) 半導体装置
WO2022210615A1 (ja) 半導体装置
WO2022230831A1 (ja) 半導体装置
TW202118047A (zh) 氧化物半導體膜及半導體裝置
WO2022230832A1 (ja) 半導体装置
WO2023136309A1 (ja) 半導体装置
WO2022230830A1 (ja) 半導体装置
WO2022124404A1 (ja) 半導体装置
WO2023008454A1 (ja) 結晶性酸化物膜および半導体装置
WO2023008452A1 (ja) 酸化物半導体および半導体装置
WO2023008453A1 (ja) 酸化物結晶、結晶性酸化物膜、結晶性積層構造体および半導体装置
US20220393037A1 (en) Semiconductor device
JP2022011781A (ja) 結晶性酸化物膜および半導体装置
EP4102575A1 (en) Semiconductor device
CN117751457A (zh) 氧化物结晶、结晶性氧化物膜、结晶性层叠结构体及半导体装置
TW202110743A (zh) 氧化物膜及半導體裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21852587

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022541771

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21852587

Country of ref document: EP

Kind code of ref document: A1