JP2022187481A

JP2022187481A - 半導体装置

Info

Publication number: JP2022187481A
Application number: JP2022089959A
Authority: JP
Inventors: 満沖川; Mitsuru Okikawa; 富士雄奥井; Fujio Okui; 安史樋口; Yasushi Higuchi; 耕史雨堤; Koji Amazutsumi; 英高柴田; Hidetaka Shibata; 勇次加藤; Yuji Kato; 睦寺井; Mutsumi Terai
Original assignee: Flosfia Inc
Current assignee: Flosfia Inc
Priority date: 2021-06-07
Filing date: 2022-06-01
Publication date: 2022-12-19

Abstract

【課題】特にパワーデバイスに有用な、リーク電流が低減された半導体装置を提供する。
【解決手段】ｎ＋型半導体層、該ｎ＋型半導体層上に配置されているｎ－型半導体層、該ｎ－型半導体層中に少なくとも一部が埋め込まれている高抵抗層、および前記ｎ－型半導体層とショットキー接合を形成するショットキー電極とを少なくとも備える半導体装置であって、前記ｎ＋型半導体層および前記ｎ－型半導体層がそれぞれ結晶性酸化物半導体を主成分として含み、前記ショットキー電極の端部が前記高抵抗層上に位置しており、前記高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さｄ（μｍ）が、ｄ≧１．４を満たす半導体装置。
【選択図】図１

Description

本発明は、パワーデバイス等として有用な半導体装置に関する。

酸化ガリウム（Ｇａ_２Ｏ_３）は、室温において４．８－５．３ｅＶという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外光線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム（Ｇａ_２Ｏ_３）を基にした、光検知器、発光ダイオード（ＬＥＤ）及びトランジスタの開発が行われている（非特許文献１参照）。当該酸化ガリウムは特許文献３によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎ_ＸＡｌ_ＹＧａ_ＺＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。

また、酸化ガリウム（Ｇａ_２Ｏ_３）には、α、β、γ、σ、εの５つの結晶構造が存在し、一般的に最も安定な構造は、β－Ｇａ_２Ｏ_３である。しかしながら、β－Ｇａ_２Ｏ_３はβガリア構造であるので、一般に電子材料等で利用する結晶系とは異なり、半導体装置への利用は必ずしも好適ではない。また、β－Ｇａ_２Ｏ_３薄膜の成長は高い基板温度や高い真空度を必要とするので、製造コストも増大するといった問題もある。また、非特許文献２にも記載されているように、β－Ｇａ_２Ｏ_３では、高濃度（例えば１×１０^１９／ｃｍ^３以上）のドーパント（Ｓｉ）でさえも、イオン注入後、８００℃～１１００℃の高温にてアニール処理を施さなければドナーとして使えなかった。
一方、α－Ｇａ_２Ｏ_３は、既に汎用されているサファイア基板と同じ結晶構造を有するため、光・電子デバイスへの利用には好適であり、さらに、β－Ｇａ_２Ｏ_３よりも広いバンドギャップをもつため、パワーデバイスに特に有用であり、そのため、α－Ｇａ_２Ｏ_３を半導体として用いた半導体装置が待ち望まれている状況である。

特許文献１には、酸化ガリウムからなる半導体基板と、前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、前記ドリフト層とショットキー接触するアノード電極と、前記半導体基板とオーミック接触するカソード電極とを備え、前記ドリフト層は、平面視で前記アノード電極を囲む位置に設けられた外周トレンチを有するショットキーバリアダイオードが開示されている。また、特許文献２には、Ｍｇ及びイオン注入ダメージを含み、厚さが７５０ｎｍ以下であるＧａ_２Ｏ_３系高抵抗結晶層と、前記Ｇａ_２Ｏ_３系高抵抗結晶層よりも前記Ｍｇの濃度が低く、前記Ｍｇの濃度が深さ方向に傾斜している、前記Ｇａ_２Ｏ_３系高抵抗結晶層下の１００ｎｍ以上の厚さの不純物濃度傾斜層と、を有する結晶積層構造体が開示されている。
しかしながら、特許文献１および２に記載に記載の半導体装置は、ショットキー電極端部付近またはショットキー電極と高抵抗結晶層との界面におけるリーク電流が問題となっており、半導体装置として実用上満足できるようなものを得ることができていなかった。

特開２０１９－０５０２９０号公報特許第６３４４７１８号公報国際公開第２０１４／０５０７９３号

Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+－Si Heterojunction by Metal－Organic Chemical Vapor Deposition",IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, "Si-Ion Implantation Doping in β－Ga2O3 an d Its Application to Fabrication of Low－Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502

本発明は、リーク電流が抑制された半導体装置を提供することを目的とする。

本発明者らは、上記目的を達成すべく鋭意検討した結果、ｎ＋型半導体層、該ｎ＋型半導体層上に配置されているｎ－型半導体層、該ｎ－型半導体層中に少なくとも一部が埋め込まれている高抵抗層、および前記ｎ－型半導体層とショットキー接合を形成するショットキー電極とを少なくとも備える半導体装置であって、前記ｎ＋型半導体層および前記ｎ－型半導体層がそれぞれ結晶性酸化物半導体を主成分として含み、前記ショットキー電極の端部が前記高抵抗層上に位置しており、前記高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さｄ（μｍ）が、ｄ≧１．４μｍを満たす半導体装置が、リーク電流を低減することができることを見出し、このようにして得られた半導体装置が、上記した従来の問題を解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。

すなわち、本発明は、以下の発明に関する。
［１］ｎ＋型半導体層、該ｎ＋型半導体層上に配置されているｎ－型半導体層、該ｎ－型半導体層中に少なくとも一部が埋め込まれている高抵抗層、および前記ｎ－型半導体層とショットキー接合を形成するショットキー電極とを少なくとも備える半導体装置であって、
前記ｎ＋型半導体層および前記ｎ－型半導体層がそれぞれ結晶性酸化物半導体を主成分として含み、前記ショットキー電極の端部が前記高抵抗層上に位置しており、前記高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さｄ（μｍ）が、ｄ≧１．４を満たすことを特徴とする半導体装置。
［２］前記深さｄが、ｄ＞１．５を満たす前記［１］記載の半導体装置。
［３］前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅をＷ１（μｍ）、前記高抵抗層下端から延びる空乏層幅をＷ２（μｍ）として、前記深さｄ、前記空乏層幅Ｗ１および前記空乏層幅Ｗ２が（Ｗ２＋ｄ）―Ｗ１≧－１．０の関係式を満たす前記［１］または前記［２］に記載の半導体装置。
［４］前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含む前記［１］～［３］のいずれかに記載の半導体装置。
［５］前記結晶性酸化物半導体が、少なくともガリウムを含む前記［１］～［４］のいずれかに記載の半導体装置。
［６］前記結晶性酸化物半導体が、コランダム構造またはβガリア構造を有する前記［１］～［５］のいずれかに記載の半導体装置。
［７］前記高抵抗層の底面と前記ｎ＋型半導体層の上面との距離が、１．０μｍ以下である前記［１］～［６］のいずれかに記載の半導体装置。
［８］前記高抵抗層の底面が前記ｎ＋型半導体層と前記ｎ－型半導体層との界面と同じ高さであるか、または前記ｎ＋型半導体層と前記ｎ－型半導体層との界面よりも下側に位置する前記［１］～［７］のいずれかに記載の半導体装置。
［９］前記高抵抗層がＳｉＯ_２を含む前記［１］～［８］のいずれかに記載の半導体装置。
［１０］さらに、前記ｎ－型半導体層上に形成されている絶縁体層を有し、前記ショットキー電極の端部が前記絶縁体層上に位置している前記［１］～［９］のいずれかに記載の半導体装置。
［１１］前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅Ｗ１が、下記数式で定義される前記［１］～［１０］のいずれかに記載の半導体装置。

［式中、ε_１は前記ｎ－型半導体層の誘電率（Ｆ／ｃｍ）、Ｖは定格電流（Ｖ）、ｑは素電荷（Ｃ）、Ｎｄは前記ｎ－型半導体層のドナー密度（ｃｍ^－３）をそれぞれ表す。］
［１２］前記半導体装置に定格電圧を印加した際に前記高抵抗層下端から延びる空乏層幅Ｗ２が、下記数式で定義される前記［１１］記載の半導体装置。

［式中、ε_１はｎ－型半導体層の誘電率（Ｆ／ｃｍ）、ε_２は高抵抗層の誘電率（Ｆ／ｃｍ）、ｄは高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さ（ｃｍ）、Ｖは定格電圧（Ｖ）、ｑは素電荷（Ｃ）、Ｗ１は定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅（ｃｍ）をそれぞれ表す。］
［１３］前記ショットキー電極の外端部と前記ｎ－半導体層表面の少なくとも一部とを覆うパッシベーション膜をさらに有する前記［１］～［１２］のいずれかに記載の半導体装置。
［１４］ダイオードである前記［１］～［１３］のいずれかに記載の半導体装置。
［１５］パワーデバイスである前記［１］～［１４］のいずかに記載の半導体装置。
［１６］前記［１］～［１５］のいずれかに記載の半導体装置を用いた電力変換装置。
［１７］前記［１］～［１５］のいずれかに記載の半導体装置を用いた制御システム。

本発明によれば、半導体装置のリーク電流を抑制することができる。

本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）の好適な製造工程を模式的に示す図である。本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。本発明の実施態様において用いられるミストＣＶＤ装置の構成図である。実施例および比較例におけるシミュレーション結果を示す図である。実施例および比較例におけるシミュレーション結果を示す図である。本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。実施例における断面走査電子顕微鏡（ＳＥＭ）の観察結果を示す図である。比較例における断面走査電子顕微鏡（ＳＥＭ）の観察結果を示す図である。実施例および比較例におけるＩ－Ｖ測定の結果を示す図である。実施例におけるＩ－Ｖ測定の結果を示す図である。高抵抗層のｎ－型半導体層中の埋込深さと、高抵抗層内の最大電界強度との関係を計算した結果を示す図である。本発明の他の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。実施例におけるＩ－Ｖ測定の結果を示す図である。縦軸と横軸は任意単位である。

本発明の半導体装置は、ｎ＋型半導体層、該ｎ＋型半導体層上に配置されているｎ－型半導体層、該ｎ－型半導体層中に少なくとも一部が埋め込まれている高抵抗層、および前記ｎ－型半導体層とショットキー接合を形成するショットキー電極とを少なくとも備える半導体装置であって、前記ｎ＋型半導体層および前記ｎ－型半導体層がそれぞれ結晶性酸化物半導体を主成分として含み、前記ショットキー電極の端部が前記高抵抗層上に位置しており、前記高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さをｄ（μｍ）がｄ≧１．４μｍを満たすことを特長とする。本発明においては、前記深さｄが、ｄ＞１．５μｍを満たすのが好ましく、ｄ≧２．０を満たすのがより好ましい。また、本発明の実施態様においては、前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅をＷ１（μｍ）、前記高抵抗層下端から延びる空乏層幅をＷ２（μｍ）として、前記深さｄ、前記空乏層幅Ｗ１および前記空乏層幅Ｗ２が、（Ｗ２＋ｄ）－Ｗ１≧－１の関係式を満たすのが好ましい。

前記ｎ＋型半導体層は、前記ｎ－型半導体層よりもキャリア密度が大きく、結晶性酸化物半導体を主成分として含む半導体層であれば、特に限定されない。前記結晶性酸化物半導体としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含む金属酸化物があげられる。本発明の実施態様においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含有するのが好ましく、少なくともガリウムを含むのがより好ましく、α－Ｇａ_２Ｏ_３またはその混晶であるのが最も好ましい。本発明の実施態様によれば、例えば酸化ガリウムまたはその混晶等のバンドギャップの大きい半導体を用いた場合であっても、リーク電流を良好に低減させることができる。前記結晶性酸化物半導体の結晶構造も、本発明の目的を阻害しない限り、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、β－ガリア構造、六方晶構造（例えば、ε型構造等）、直方晶構造（例えばκ型構造等）、立方晶構造、または正方晶構造等が挙げられる。本発明の実施態様においては、前記結晶性酸化物半導体が、コランダム構造、β－ガリア構造または六方晶構造（例えば、ε型構造等）を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、前記ｎ＋型半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記ｎ＋型半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが。本発明の実施態様においては、前記ｎ＋型半導体層の厚さが、１μｍ以上であるのが好ましく、３μｍ以上であるのが好ましい。前記半導体膜の平面視における面積は特に限定されないが、１ｍｍ^２以上であってもよいし、１ｍｍ^２以下であってもよいが、１０ｍｍ^２～３００ｃｍ^２であるのが好ましく、１００ｍｍ^２～１００ｃｍ^２であるのがより好ましい。また、前記＋型半導体層は、通常、単結晶であるが、多結晶であってもよい。前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。

前記ｎ＋型半導体層には、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。本発明の実施形態においては、特に、前記半導体層がガリウムを含む結晶性酸化物半導体を主成分とする場合、前記ドーパントの好適な例としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパントが挙げられる。本発明の実施態様においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよい。本発明の実施態様においては、ドーパントを約１×１０^２０／ｃｍ^３以上の高濃度で含有させてもよい。本発明の実施態様においては、１×１０^１７／ｃｍ^３以上のキャリア濃度で含有させるのが好ましい。

前記ｎ－型半導体層は、前記ｎ＋型半導体層よりもキャリア密度が小さく、結晶性酸化物半導体を主成分として含む半導体層であれば、特に限定されない。前記結晶性酸化物半導体としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含む金属酸化物などがあげられる。本発明の実施態様においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含有するのが好ましく、少なくともガリウムを含むのがより好ましく、α－Ｇａ_２Ｏ_３またはその混晶であるのが最も好ましい。なお、本発明の実施態様においては、前記ｎ＋型半導体層の主成分である前記結晶性酸化物半導体と、前記ｎ－型半導体層の主成分である前記結晶性酸化物半導体とは同じであってもよいし、異なっていてもよい。前記結晶性酸化物半導体の結晶構造も、本発明の目的を阻害しない限り、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、β－ガリア構造、六方晶構造（例えば、ε型構造等）、直方晶構造（例えばκ型構造等）、立方晶構造、または正方晶構造等が挙げられる。本発明の実施態様においては、前記結晶性酸化物半導体が、コランダム構造、β－ガリア構造または六方晶構造（例えば、ε型構造等）を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、前記ｎ－型半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記ｎ－型半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明の実施態様においては、３μｍ以上であるのが好ましい。前記半導体膜の平面視における面積は特に限定されないが、１ｍｍ^２以上であってもよいし、１ｍｍ^２以下であってもよいが、１０ｍｍ^２～３００ｃｍ^２であるのが好ましく、１００ｍｍ^２～１００ｃｍ^２であるのがより好ましい。また、前記半導体層は、通常、単結晶であるが、多結晶であってもよい。前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。

前記ｎ－型半導体層には、ドーパントが含まれていてもよい。前記ドーパントは、特に限定されず、公知のものであってよい。本発明の実施形態においては、特に、前記半導体層がガリウムを含む結晶性酸化物半導体を主成分とする場合、前記ドーパントの好適な例としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパントが挙げられる。本発明の実施態様においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にしてもよい。

前記高抵抗層は、通常、１．０×１０^６Ω・ｃｍ以上の抵抗を有する。本発明の実施態様においては、前記高抵抗層の抵抗が１．０×１０^１０Ω・ｃｍ以上であるのが好ましく、前記高抵抗層の抵抗が１．０×１０^１２Ω・ｃｍ以上であるのがより好ましい。前記抵抗は、前記高抵抗層に測定用の電極を形成して電流を流すことにより測定することができる。前記抵抗の上限は特に限定されない。前記抵抗の上限は、好ましくは、１．０×１０^１５Ω・ｃｍであり、より好ましくは１．０×１０^１４Ω・ｃｍである。前記高抵抗層の構成材料は、本発明の目的を阻害しない限り、特に限定されない。本発明の実施態様においては、前記高抵抗層が、絶縁体層であるのが好ましい。この場合、前記高抵抗層の構成材料としては、例えば、ＳｉＯ_２、リン添加ＳｉＯ_２（ＰＳＧ）、ボロン添加ＳｉＯ_２、リンーボロン添加ＳｉＯ_２（ＢＰＳＧ）等が挙げられる。前記高抵抗層の形成手段としては、例えば、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法等が挙げられる。本発明の実施態様においては、前記高抵抗層の形成手段が、ミストＣＶＤ法または大気圧ＣＶＤ法であるのが好ましい。また、本発明の実施態様においては、前記高抵抗層の主成分が、前記結晶性酸化物半導体であるのも好ましい。前記高抵抗層の主成分が前記結晶性酸化物半導体である場合、前記高抵抗層がｐ型ドーパントを含むのも好ましい。前記ｐ型ドーパントとしては、例えば、マグネシウム、カルシウム、亜鉛等が挙げられる。

前記高抵抗層は、前記高抵抗層の前記ｎ－型半導体層中に埋め込まれている部分の深さをｄ（μｍ）として、ｄ≧１．４を満たしている。本発明の実施態様においては、前記深さｄ（μｍ）が、ｄ＞１．５を満たしているのが好ましく、ｄ≧２．０を満たしているのがより好ましい。また、本発明の実施態様においては、前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅をＷ１（μｍ）、前記高抵抗層下端から延びる空乏層幅をＷ２（μｍ］として、前記深さｄ、前記空乏層幅Ｗ１および前記空乏層幅Ｗ２が、（Ｗ２＋ｄ）－Ｗ１≧－１の関係式を満たすものであるのがより好ましい。このような好ましい構成とすることにより、電界集中をより良好に低減することができる。また、上記のとおり、前記高抵抗層の底面を前記ｎ＋型半導体層と前記ｎ－型半導体層との界面と同じ高さまたは前記ｎ＋型半導体層と前記ｎ－型半導体層の界面よりも下側に位置するように構成することにより、前記半導体装置をより小型化することができる。また、本発明の実施態様においては、前記高抵抗層の底面が前記ｎ＋型半導体層と前記ｎ－型半導体層との界面と同じ高さであるか、または前記ｎ＋型半導体層と前記ｎ－型半導体層の界面よりも下側に位置していてもよい。このような好ましい構成とすることにより、リーク電流がより低減された前記半導体装置を実現することができる。

また、本発明の実施態様においては、前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅Ｗ１が、下記式（１）で定義されるものであるのが好ましい。

［式中、ε_１は前記ｎ－型半導体層の誘電率（Ｆ／ｃｍ）、Ｖは定格電流（Ｖ）、ｑは素電荷（Ｃ）、Ｎｄは前記ｎ－型半導体層のドナー密度（ｃｍ^－３）をそれぞれ表す。］

本発明の実施態様においては、前記半導体装置に定格電圧を印加した際に前記高抵抗層下端から延びる空乏層幅Ｗ２が、下記式（２）で定義されるものであるのが好ましい。

［式中、ε_１はｎ－型半導体層の誘電率（Ｆ／ｃｍ）、ε_２は高抵抗層の誘電率（Ｆ／ｃｍ）、ｄは高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さ（ｃｍ）、Ｖは定格電圧（Ｖ）、ｑは素電荷（Ｃ）、Ｗ１は定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅（ｃｍ）をそれぞれ表す。］

前記ｎ＋型半導体層および前記ｎ－型半導体層（以下、単に「半導体層」または「半導体膜」ともいう。）は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明の実施態様においては、前記半導体層の形成手段が、ＭＯＣＶＤ法、ミストＣＶＤ法、ミスト・エピタキシー法またはＨＶＰＥ法であるのが好ましく、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。前記のミストＣＶＤ法またはミスト・エピタキシー法では、例えば図４に示すミストＣＶＤ装置を用いて、原料溶液を霧化し（霧化工程）、液滴を浮遊させ、霧化後、得られた霧化液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより前記半導体層を形成する。

（霧化工程）
霧化工程は、前記原料溶液を霧化する。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明の実施態様においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。

（原料溶液）
前記原料溶液は、霧化または液滴化が可能であり、半導体膜を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよい。本発明の実施態様においては、前記原料が、金属または金属化合物であるのが好ましく、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含むのがより好ましい。

本発明の実施態様においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。

また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、異常粒の発生をより効率的に抑制できるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ_２Ｏ_２）、過酸化ナトリウム（Ｎａ_２Ｏ_２）、過酸化バリウム（ＢａＯ_２）、過酸化ベンゾイル（Ｃ_６Ｈ_５ＣＯ）_２Ｏ_２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。

前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｉ、Ｐｂ、Ｎ、もしくはＰ等のｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、所望のキャリア密度に対するドーパントの原料中の濃度の関係を示す検量線を用いることにより適宜設定される。

原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明の実施態様においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。

（搬送工程）
搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。

（成膜工程）
成膜工程では、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下（例えば、不活性ガス雰囲気下等）、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、不活性ガス雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の実施態様においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。

（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明の実施態様においては、基板が好ましい。基板の厚さは、本発明の実施態様においては特に限定されない。

前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。

基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ_２Ｏ_３（サファイア基板）またはα－Ｇａ_２Ｏ_３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ_２Ｏ_３基板、又はＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含みＡｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。

本発明の実施態様においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよい。非酸素雰囲気下であってもよいし、酸素雰囲気下であってもよい。非酸素雰囲気下としては、例えば、不活性ガス雰囲気下（例えば、窒素雰囲気下）または還元ガス雰囲気下等が挙げられるが、本発明の実施態様においては、不活性ガス雰囲気下が好ましく、窒素雰囲気下であるのがより好ましい。

また、本発明の実施態様においては、前記基体上に、直接、前記半導体膜を設けてもよいし、応力緩和層（例えば、バッファ層、ＥＬＯ層等）、剥離犠牲層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明の実施態様においては、ミストＣＶＤ法が好ましい。

本発明の実施態様においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記半導体層として半導体装置に用いてもよいし、そのまま前記半導体層として半導体装置に用いてもよい。

前記ショットキー電極は、前記ｎ－型半導体層との間にショットキー接合を形成可能なものであれば、特に限定されない。前記ショットキー電極の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、前記ショットキー電極の構成材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表第４族～第１０族から選ばれる少なくとも１種の金属が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）が挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）が挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）が挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）が挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）が挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）が挙げられる。前記ショットキー電極の厚さは、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。本発明の実施態様においては、前記ショットキー電極が、前記ｎ－型半導体層上に設けられている第１の電極層と、前記第１の電極層上に設けられている第２の電極層とを含んでいてもよい。なお、本発明の実施態様においては、第１の電極層の層厚が、第２の電極層の層厚よりも薄いのが好ましい。また、本発明の実施態様においては、前記第１の電極層の仕事関数が、前記第２の電極層の仕事関数よりも大きいのが好ましい。第１の電極層をこのような好ましい構成とすることにより、よりショットキー特性に優れた半導体装置を得ることができるだけでなく、逆方向耐圧の向上効果をより良好に発現することができる。また、本発明の実施態様においては、前記ショットキー電極は、単層であってもよいし、２層以上の金属層から構成されていてもよい。

前記ショットキー電極の形成手段は特に限定されず、公知の手段であってよい。前記ショットキー電極の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。

本発明の実施態様においては、前記半導体装置が、さらに、前記ｎ－型半導体層上に形成されている絶縁体層を有し、前記ショットキー電極の端部が前記絶縁体層上に位置しているのも好ましい。前記絶縁体層の構成材料は、本発明の目的を阻害しない限り、特に限定されず、公知の材料であってよい。前記絶縁体層としては、例えば、ＳｉＯ_２膜、リン添加ＳｉＯ_２膜（ＰＳＧ膜）、ボロン添加ＳｉＯ_２膜、リンーボロン添加ＳｉＯ_２膜（ＢＰＳＧ膜）等が挙げられる。前記絶縁体層の形成手段としては、例えば、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法等が挙げられる。本発明の実施態様においては、前記絶縁体層の形成手段が、ミストＣＶＤ法または大気圧ＣＶＤ法であるのが好ましい。また、本発明の実施態様においては、前記半導体装置が、前記ショットキー電極の外端部と前記ｎ－型半導体層表面の少なくとも一部とを覆うパッシベーション膜が形成されているのも好ましい。このような好ましい構成とすることにより、前記半導体装置のリーク電流をより良好に抑制することができる。前記パッシベーション膜の構成材料および形成手段は、前記絶縁体層と同様であってよい。

本発明の半導体装置は、様々な半導体素子に有用であり、とりわけ、パワーデバイスに有用である。また、半導体素子は、電極が半導体層の片面側に形成され、半導体層の膜厚方向と膜平面の面内方向に電流が流れる横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有し、半導体層の膜厚方向に電流が流れる縦型の素子（縦型デバイス）に分類することができ、本発明の実施態様においては、前記半導体素子を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも縦型デバイスに用いることが好ましい。前記半導体素子としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、ジャンクションバリアショットキーダイオード（ＪＢＳ）金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属絶縁膜半導体電界効果トランジスタ（ＭＩＳＦＥＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）または発光ダイオードなどが挙げられる。本発明の実施態様においては、前記半導体装置が、ダイオードであるのが好ましく、ショットキーバリアダイオード（ＳＢＤ）であるのがより好ましい。

以下、前記半導体装置の好適な例を、図面を用いて説明するが、本発明はこれら実施の態様に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。

図１は、本発明の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図１のＳＢＤは、オーミック電極１０２、ｎ＋型半導体層１０１ｂ、ｎ－型半導体層１０１ａ、高抵抗層１０６、およびショットキー電極１０３を備えている。
図１の半導体装置は、前記高抵抗層１０６のうち、前記ｎ－型半導体層１０１ａ中に埋め込まれている部分の深さｄ（μｍ）が１．４以上である。このような構成とすることにより、前記半導体装置のリーク電流を良好に低減することができる。また、本発明の実施態様においては、前記高抵抗層１０６の内側の側面の少なくとも一部が、前記ショットキー電極１０３側から前記オーミック電極１０２側に向かって、平面視でみたときの前記高抵抗層１０６の面積が増加するようなテーパ形状を有しているのも好ましい。このような好ましい構造とすることにより、表面の電界集中をより良好に緩和することができる。また、ショットキー電極および／またはオーミック電極の構成材料としては、例えば、前記ショットキー電極の構成材料として例示した上記金属などが挙げられる。図１の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。図１６に、図１に示す半導体装置において、定格電圧として６００Ｖを印加した場合の、前記高抵抗層の埋込深さｄ（μｍ）と前記高抵抗層内の最大電界強度（Ｖ／ｃｍ）との関係を計算した結果を示す。なお、図１６においては、前記高抵抗層としてＳｉＯ_２を、前記ｎ－型半導体層としてα－Ｇａ_２Ｏ_３層を用いた場合の計算結果を示している。図１６から明らかなように、前記高抵抗層の前記ｎ－型半導体層内への埋込深さｄを１．４μｍ以上とすることにより、前記高抵抗層の絶縁破壊電界との関係において、少なくとも耐圧６００Ｖ以上の耐圧性に優れた半導体装置を得ることができる。

本発明の実施態様による効果を確かめるために、図１に示す半導体装置を模擬したシミュレーションを行った。ｎ＋型半導体層およびｎ－型半導体層としてα－Ｇａ_２Ｏ_３を、高抵抗層としてＳｉＯ_２を用いた場合を想定してシミュレーションを行った。前記高抵抗層のうち、前記ｎ－型半導体層中に埋め込まれている部分の深さｄが１．５μｍ、２．０μｍ、２．５μｍおよび３．０μｍの場合の電位分布のシミュレーション結果（逆方向電圧：６００Ｖ）（等電位線が赤線で示されている。間隔は６０Ｖ）を図５に示す。前記深さｄが１．５μｍ、２．０μｍ、２．５μｍおよび３．０μｍの場合の電流密度のシミュレーション結果を図６に示す。図５および図６から明らかなように、前記深さｄ（μｍ）がｄ＞１．５を満たす場合にショットキー電極と高抵抗層端部の電流密度が大幅に低減されていることが分かる。また、深さｄがｄ≧２．０を満たす場合、ｄ≧２．５を満たす場合にはさらにより優れたリーク電流の低減効果が得られることが分かる。また、図５には、前記深さｄがそれぞれ１．５μｍ、２．０μｍ、２．５μｍおよび３．０μｍの場合の、深さｄ、空乏層幅Ｗ１、空乏層幅Ｗ２との関係式「（Ｗ２＋ｄ）－Ｗ１」の値も合わせて示している。図５および図６から明らかなように、深さｄ、空乏層幅Ｗ１および空乏層幅Ｗ２が（Ｗ２＋ｄ）－Ｗ１＞－１．０の関係式を満たす場合に、最も良好にリーク電流を低減することができる。

なお、前記ｎ－型半導体層として酸化ガリウムを用いた場合およびｎ－型半導体層としてＳｉＣまたはＧａＮを用いた場合に、前記高抵抗層の側面と前記ｎ－型半導体層の側面との界面の欠陥に起因して発生する欠陥電流を計算して比較した結果を表１に示す。側面の空乏層内欠陥による発生電流が真性キャリア密度に比例すると仮定し、各材料のバンドギャップを考慮し真性キャリア密度の比から求めた。なお、表１のそれぞれの数値は、４Ｈ－ＳｉＣの場合の欠陥電流の大きさを１とした場合の欠陥電流の大きさを示している。表１から明らかなように、前記ｎ－型半導体層として酸化ガリウムを用いた場合には、前記ｎ－型半導体層としてＳｉＣやＧａＮを用いた場合と比較して、前記高抵抗層の側面と前記ｎ－型半導体層の側面との界面の欠陥に起因して発生する欠陥電流が大幅に低減することが分かった。すなわち、図１に示すような、ｎ－型半導体層中に高抵抗層が埋め込まれている構造は、特に酸化ガリウムを用いた半導体装置により適していることが分かる。また、前記ｎ－型半導体層としてβ－Ｇａ_２Ｏ_３を用いた場合と比較して、α－Ｇａ_２Ｏ_３を用いた場合には、前記界面の欠陥に起因して発生するリーク電流がさらにより低減されることが分かった。

※４Ｈ－ＳｉＣの場合の欠陥電流の大きさを１とした場合の欠陥電流の大きさを示す。

以下、図１の半導体装置を製造する好適な例を用いて、本発明をより詳細に説明する。

図２（ａ）は、オーミック電極１０２上にｎ＋型半導体層１０１ｂおよびｎ－型半導体層１０１ａがこの順で形成されており、前記ｎ－型半導体層１０１ａ中にトレンチが形成されている積層体を示している。前記トレンチは、公知のエッチング方法等を用いて形成される。ここで、前記トレンチの形成の際に、前記トレンチ底面と前記ｎ＋型半導体層１０１ｂの上面との間の距離が１．５μｍ未満となるようにトレンチを形成する。次に、図２（ａ）の積層体上に、高抵抗層１０６を形成し、図２（ｂ）の積層体を得る。ここで、前記高抵抗層１０６を形成した後に、ＣＭＰ等を用いて前記ｎ－型半導体層および／または前記高抵抗層１０６の表面を研磨してもよい。なお、前記高抵抗層１０６の形成方法としては、例えば、スパッタリング法、真空蒸着法、塗布法、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法が挙げられる。ついで、図２（ｂ）の積層体上に、前記ドライ法または前記ウェット法およびフォトリソグラフィー法を用いてショットキー電極１０３を形成し、図２（ｃ）の積層体を得る。以上のようにして得られた半導体装置は、前記高抵抗層１０６のうち、前記ｎ－型半導体層１０１ｂ中に埋め込まれている部分の深さｄ（μｍ）がｄ≧１．４を満たしている。このような構成によれば、前記半導体装置のリーク電流を良好に低減させることができる。

図３は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図３のＳＢＤは、さらに絶縁体層１０４を有しており、ショットキー電極１０３の端部が前記絶縁体層１０４上に位置している点で、図１のＳＢＤと異なる。このような構成とすることにより、半導体装置の耐圧特性をより優れたものとすることができる。図３の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。

図４は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図４のＳＢＤは、高抵抗層１０６が、前記半導体装置の内側に位置する第１の領域１０６ａと、前記半導体装置の外側に位置する第２の領域１０６ｂとを有し、前記第１の領域１０６ａの底面と前記ｎ＋型半導体層１０１ｂとの間の距離が１．５μｍ未満であり（この図４では、同距離がゼロで描かれている）、前記第２の領域１０６ｂの底面が前記第１の領域の底面よりも上側に位置している点で、図１のＳＢＤと異なる。図４の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。

図１１は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図１１のＳＢＤは、高抵抗層１０６とｎ－型半導体層１０１ａとの間に高抵抗層１０７が形成されている点で、図１のＳＢＤと異なる。なお、図１１のＳＢＤにおいて、前記高抵抗層１０６としては、例えば、酸化物半導体に不純物ドープした高抵抗層が用いられる。この酸化物半導体は１０１ａのｎ－層半導体の結晶構造を基に形成するエピタキシャル膜である。このような構成とすることにより、高抵抗層とｎ－半導体層との界面に発生しやすい欠陥を低減することができ、半導体装置のさらなる高耐圧化が可能となる。図１１の高抵抗層１０７以外の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。また、図１７は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図１７のＳＢＤは、ｎ－型半導体層１０１ａ表面の少なくとも一部とショットキー電極１０３の外端部を覆うパッシベーション膜１０８を備える点で、図１のＳＢＤと異なる。このような好ましい構成とすることにより、逆方向電圧印可時のリーク電流をさらにより低減することができる。なお、本発明の実施態様においては、平面視で、前記パッシベーション膜１０８が、高抵抗層１０６の少なくとも一部を覆っているのが好ましく、高抵抗層１０６の外端部を覆っているのがより好ましい。また、本発明の実施態様においては、平面視で、前記パッシベーション膜１０８が、半導体層１０１ａ表面を、外端部に至るまで覆っているのがより好ましい。

前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオード（例えば、ＰＮダイオード、ショットキーバリアダイオード、ジャンクションバリアショットキーダイオード等）またはトランジスタ（例えば、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ等）などが挙げられる。

上述した本発明の実施態様にかかる半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。より具体的には、インバータやコンバータに内蔵されるダイオードや、スイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）等として適用することができる。図７は、本発明の実施態様に係る半導体装置を用いた制御システムの一例を示すブロック構成図、図８は同制御システムの回路図であり、特に電気自動車（ＥｌｅｃｔｒｉｃＶｅｈｉｃｌｅ）への搭載に適した制御システムである。

図７に示すように、制御システム５００はバッテリー（電源）５０１、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４、モータ（駆動対象）５０５、駆動制御部５０６を有し、これらは電気自動車に搭載されてなる。バッテリー５０１は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ５０２は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、チョッパ回路のスイッチング動作により例えば６５０Ｖに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ５０３も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、例えば１２Ｖ程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。

インバータ５０４は、昇圧コンバータ５０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ５０５に出力する。モータ５０５は電気自動車の走行系を構成する三相交流モータであり、インバータ５０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。

一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量（アクセル量）などの実測値が計測され、これらの計測信号が駆動制御部５０６に入力される。また同時に、インバータ５０４の出力電圧値も駆動制御部５０６に入力される。駆動制御部５０６はＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ５０４にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ５０４がモータ５０５に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部５０６からのフィードバック信号を昇圧コンバータ５０２に与えることで、インバータ５０４への出力電圧を制御することも可能である。

図８は、図７における降圧コンバータ５０３を除いた回路構成、すなわちモータ５０５を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ５０２およびインバータ５０４に採用されることでスイッチング制御に供される。昇圧コンバータ５０２においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ５０４においてはＩＧＢＴを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー５０１の出力にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またバッテリー５０１、昇圧コンバータ５０２、インバータ５０４のそれぞれの間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。

また、図８中に点線で示すように、駆動制御部５０６内にはＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）からなる演算部５０７と不揮発性メモリからなる記憶部５０８が設けられている。駆動制御部５０６に入力された信号は演算部５０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部５０８は、演算部５０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部５０７に適宜出力する。演算部５０７や記憶部５０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。

図７や図８に示されるように、制御システム５００においては、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これらの半導体素子に酸化ガリウム（Ｇａ_２Ｏ_３）、特にコランダム型酸化ガリウム（α－Ｇａ_２Ｏ_３）をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明に係る半導体装置等を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム５００の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部５０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
なお、上述の制御システム５００は本発明の半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。

図９は、本発明の実施態様に係る半導体装置を採用した制御システムの他の例を示すブロック構成図、図１０は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムである。

図９に示すように、制御システム６００は、外部の例えば三相交流電源（電源）６０１から供給される電力を入力するもので、ＡＣ／ＤＣコンバータ６０２、インバータ６０４、モータ（駆動対象）６０５、駆動制御部６０６を有し、これらは様々な機器（後述する）に搭載することができる。三相交流電源６０１は、例えば電力会社の発電施設（火力発電所、水力発電所、地熱発電所、原子力発電所など）であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。ＡＣ／ＤＣコンバータ６０２は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源６０１から供給される１００Ｖや２００Ｖの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により３．３Ｖや５Ｖ、あるいは１２Ｖといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には１２Ｖへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはＡＣ／ＤＣコンバータを単相入力のものとすれば同様のシステム構成とすることができる。

インバータ６０４は、ＡＣ／ＤＣコンバータ６０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ６０５に出力する。モータ６０４は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ６０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。

なお、例えば家電機器においてはＡＣ／ＤＣコンバータ６０２から出力される直流電圧をそのまま供給することが可能な駆動対象も多く（例えばパソコン、ＬＥＤ照明機器、映像機器、音響機器など）、その場合には制御システム６００にインバータ６０４は不要となり、図９中に示すように、ＡＣ／ＤＣコンバータ６０２から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには３．３Ｖの直流電圧が、ＬＥＤ照明機器などには５Ｖの直流電圧が供給される。

一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部６０６に入力される。また同時に、インバータ６０４の出力電圧値も駆動制御部６０６に入力される。これらの計測信号をもとに、駆動制御部６０６はインバータ６０４にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ６０４がモータ６０５に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてＡＣ／ＤＣコンバータ６０２をフィードバック制御することも可能である。

図１０は、図９の回路構成を示したものである。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとしてＡＣ／ＤＣコンバータ６０２およびインバータ６０４に採用されることでスイッチング制御に供される。ＡＣ／ＤＣコンバータ６０２は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ６０４においてはＩＧＢＴにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、ＡＣ／ＤＣコンバータ６０２とインバータ６０４の間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。

また、図１０中に点線で示すように、駆動制御部６０６内にはＣＰＵからなる演算部６０７と不揮発性メモリからなる記憶部６０８が設けられている。駆動制御部６０６に入力された信号は演算部６０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部６０８は、演算部６０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部６０７に適宜出力する。演算部６０７や記憶部６０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。

このような制御システム６００においても、図７や図８に示した制御システム５００と同様に、ＡＣ／ＤＣコンバータ６０２やインバータ６０４の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これら半導体素子に酸化ガリウム（Ｇａ_２Ｏ_３）、特にコランダム型酸化ガリウム（α－Ｇａ_２Ｏ_３）をその材料として用いることでスイッチング特性が向上する。さらに、本発明に係る半導体膜や半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム６００の一層の小型化やコスト低減が実現可能となる。すなわち、ＡＣ／ＤＣコンバータ６０２、インバータ６０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部６０６も含めた形態のいずれにおいても本発明の効果を期待することができる。

なお、図９および図１０では駆動対象としてモータ６０５を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム６００においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器（例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など）や家電機器（例えば、冷蔵庫、洗濯機、パソコン、ＬＥＤ照明機器、映像機器、音響機器など）といった機器を対象とした駆動制御のために搭載することができる。

（実施例１）
上記した製造方法に倣って、図１に示す構造に準ずる構造のショットキーバリアダイオード（ＳＢＤ）を作製し、Ｉ－Ｖ測定を行った。なお、高抵抗層のうち、前記ｎ－型半導体層中に埋め込まれている部分の深さを１．７μｍとした。得られた半導体装置の断面を観察した結果を図１２に示す。Ｉ－Ｖ測定の結果、得られた半導体装置の耐圧は８５０Ｖであった。本発明の実施態様によれば、リーク電流が低減されるため、高耐圧の半導体装置が得られることがわかった。なお、Ｉ－Ｖ測定の結果を図１４に示す。

（比較例１）
高抵抗層のうち、前記ｎ－型半導体層中に埋め込まれている部分の深さを１．１μｍとしたこと以外は、実施例１と同様にＳＢＤを作製した。得られた半導体装置の断面を観察した結果を図１３に示す。Ｉ－Ｖ測定の結果、得られた半導体装置の耐圧は３８５Ｖであった。なお、Ｉ－Ｖ測定の結果を図１４に示す。

（実施例２）
高抵抗層のうち、前記ｎ－型半導体層中に埋め込まれている部分の深さを２．０μｍ以上となるように高抵抗層を形成したこと以外は、実施例１と同様にして、半導体装置を作製した。得られた半導体装置につき、実施例１と同様にしてＩ－Ｖ測定を行った。Ｉ－Ｖ測定の結果を図１５に示す。図１５から明らかなように、実施例１と比較してもさらによりリーク電流が低減されることが分かった。

（実施例３）
図１７に示すとおり、高抵抗層に加えてパッシベーション膜を形成したこと以外は、実施例１に準じて半導体装置を作製した。比較のために、高抵抗層の形成したものも合わせて作製した。パッシベーション膜ありの場合のＩ－Ｖ測定の結果を図１８（ａ）に、パッシベーション膜なし（高抵抗層のみ）の場合のＩ－Ｖ測定の結果を図１８（ｂ）に示す。図１８から明らかなとおり、パッシベーション膜を高抵抗層と組み合わせて用いることにより、さらによりリーク電流を低減させることができる。

本発明の半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。

１成膜装置（ミストＣＶＤ装置）
２ａキャリアガス源
２ｂキャリアガス（希釈）源
３ａ流量調節弁
３ｂ流量調節弁
４ミスト発生源
４ａ原料溶液
４ｂ原料微粒子
５容器
５ａ水
６超音波振動子
７成膜室
８ホットプレート
９供給管
１０基板
１０１半導体層
１０１ａｎ－型半導体層
１０１ｂｎ＋型半導体層
１０２オーミック電極
１０３ショットキー電極
１０４絶縁体層
１０６高抵抗層
１０６ａ第１の領域
１０６ｂ第２の領域
１０７高抵抗層
５００制御システム
５０１バッテリー（電源）
５０２昇圧コンバータ
５０３降圧コンバータ
５０４インバータ
５０５モータ（駆動対象）
５０６駆動制御部
５０７演算部
５０８記憶部
６００制御システム
６０１三相交流電源（電源）
６０２ＡＣ／ＤＣコンバータ
６０４インバータ
６０５モータ（駆動対象）
６０６駆動制御部
６０７演算部
６０８記憶部

Claims

ｎ＋型半導体層、該ｎ＋型半導体層上に配置されているｎ－型半導体層、該ｎ－型半導体層中に少なくとも一部が埋め込まれている高抵抗層、および前記ｎ－型半導体層とショットキー接合を形成するショットキー電極とを少なくとも備える半導体装置であって、
前記ｎ＋型半導体層および前記ｎ－型半導体層がそれぞれ結晶性酸化物半導体を主成分として含み、前記ショットキー電極の端部が前記高抵抗層上に位置しており、前記高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さｄ（μｍ）が、ｄ≧１．４を満たすことを特徴とする半導体装置。
前記深さｄが、ｄ＞１．５を満たす請求項１記載の半導体装置。
前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅をＷ１（μｍ）、前記高抵抗層下端から延びる空乏層幅をＷ２（μｍ）として、前記深さｄ、前記空乏層幅Ｗ１および前記空乏層幅Ｗ２が（Ｗ２＋ｄ）―Ｗ１≧－１．０の関係式を満たす請求項１または２に記載の半導体装置。
前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含む請求項１～３のいずれかに記載の半導体装置。
前記結晶性酸化物半導体が、少なくともガリウムを含む請求項１～４のいずれかに記載の半導体装置。
前記結晶性酸化物半導体が、コランダム構造またはβガリア構造を有する請求項１～５のいずれかに記載の半導体装置。
前記高抵抗層の底面と前記ｎ＋型半導体層の上面との距離が、１．０μｍ以下である請求項１～６のいずれかに記載の半導体装置。
前記高抵抗層の底面が前記ｎ＋型半導体層と前記ｎ－型半導体層との界面と同じ高さであるか、または前記ｎ＋型半導体層と前記ｎ－型半導体層との界面よりも下側に位置する請求項１～７のいずれかに記載の半導体装置。
前記高抵抗層がＳｉＯ_２を含む請求項１～８のいずれかに記載の半導体装置。
さらに、前記ｎ－型半導体層上に形成されている絶縁体層を有し、前記ショットキー電極の端部が前記絶縁体層上に位置している請求項１～９のいずれかに記載の半導体装置。
前記半導体装置に定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅Ｗ１が、下記数式で定義される請求項１～１０のいずれかに記載の半導体装置。

［式中、ε_１は前記ｎ－型半導体層の誘電率（F ／ｃｍ）、Ｖは定格電流（Ｖ）、ｑは素電荷（Ｃ）、Ｎｄは前記ｎ－型半導体層のドナー密度（ｃｍ^－３）をそれぞれ表す。］
前記半導体装置に定格電圧を印加した際に前記高抵抗層下端から延びる空乏層幅Ｗ２が、下記数式で定義される請求項１１記載の半導体装置。

［式中、ε_１はｎ－型半導体層の誘電率（F ／ｃｍ）、ε_２は高抵抗層の誘電率（F ／ｃｍ）、ｄは高抵抗層のうち前記ｎ－型半導体層中に埋め込まれている部分の深さ（ｃｍ）、Ｖは定格電圧（Ｖ）、ｑは素電荷（Ｃ）、Ｗ１は定格電圧を印加した際に前記ショットキー接合から延びる空乏層幅（ｃｍ）をそれぞれ表す。］
前記ショットキー電極の外端部と前記ｎ－半導体層表面の少なくとも一部とを覆うパッシベーション膜をさらに有する請求項１～１２のいずれかに記載の半導体装置。
ダイオードである請求項１～１３のいずれかに記載の半導体装置。
パワーデバイスである請求項１～１４のいずかに記載の半導体装置。
請求項１～１５のいずれかに記載の半導体装置を用いた電力変換装置。
請求項１～１５のいずれかに記載の半導体装置を用いた制御システム。