WO2021010237A1 - 酸化物半導体膜及び半導体装置 - Google Patents

酸化物半導体膜及び半導体装置 Download PDF

Info

Publication number
WO2021010237A1
WO2021010237A1 PCT/JP2020/026642 JP2020026642W WO2021010237A1 WO 2021010237 A1 WO2021010237 A1 WO 2021010237A1 JP 2020026642 W JP2020026642 W JP 2020026642W WO 2021010237 A1 WO2021010237 A1 WO 2021010237A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
oxide semiconductor
semiconductor layer
semiconductor film
oxide
Prior art date
Application number
PCT/JP2020/026642
Other languages
English (en)
French (fr)
Inventor
亮平 菅野
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to CN202080062724.2A priority Critical patent/CN114342086A/zh
Priority to JP2021532994A priority patent/JPWO2021010237A1/ja
Publication of WO2021010237A1 publication Critical patent/WO2021010237A1/ja
Priority to US17/573,790 priority patent/US20220140083A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Definitions

  • the present invention relates to an oxide semiconductor film useful as a semiconductor and a semiconductor device and system using the oxide semiconductor film.
  • gallium oxide As a next-generation switching element capable of achieving high withstand voltage, low loss, and high heat resistance, semiconductor devices using gallium oxide (Ga 2 O 3 ) having a large bandgap are attracting attention, and are used for power semiconductor devices such as inverters. Expected to be applied. Moreover, it is expected to be applied as a light receiving / receiving device for LEDs, sensors, etc. due to its wide band gap. According to Non-Patent Document 1, the gallium oxide can control the bandgap by mixing indium and aluminum individually or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. ..
  • Non-Patent Document 2 and Patent Documents 1 and 2 mixed crystals of gallium oxide and aluminum oxide have been studied.
  • aluminum oxide has high insulating properties, is difficult to dope, and has a mobility of about 1 to 2 cm 2 / Vs at most, and it is difficult to obtain a mixed crystal of aluminum oxide and gallium oxide having excellent electrical characteristics. .. Therefore, a mixed crystal of aluminum oxide and gallium oxide, which is useful for semiconductor devices and has excellent electrical characteristics, has been desired.
  • An object of the present invention is to provide a novel and useful oxide semiconductor film having excellent semiconductor properties.
  • the present inventor is an oxide semiconductor film containing at least a metal oxide containing aluminum and gallium as a main component and having a mobility of 5 cm 2 / Vs or more.
  • the oxide semiconductor film thus obtained has excellent electrical characteristics and is useful for semiconductor devices, and can solve the above-mentioned conventional problems at once. I found that there is.
  • the present inventor completed the present invention by further studying after obtaining the above findings. That is, the present invention relates to the following invention.
  • the oxide semiconductor film of the present invention has good conductivity and is excellent in semiconductor characteristics.
  • FIG. It is a schematic block diagram of the film-forming apparatus used in an Example. It is a figure which shows the XRD measurement result in Example 1.
  • FIG. It is a figure which shows the XRD (X-ray Diffraction) measurement result in Example 2.
  • FIG. It is a figure which shows typically a preferable example of a Schottky barrier diode (SBD). It is a figure which shows typically a preferable example of a high electron mobility transistor (HEMT). It is a figure which shows typically a preferable example of a metal oxide film semiconductor field effect transistor (MOSFET). It is a figure which shows typically a preferable example of a junction field effect transistor (JFET).
  • SBD Schottky barrier diode
  • HEMT high electron mobility transistor
  • MOSFET metal oxide film semiconductor field effect transistor
  • JFET junction field effect transistor
  • IGBT insulated gate type bipolar transistor
  • LED light emitting element
  • LED light emitting element
  • LED light emitting element
  • power-source system typically a preferable example of a system apparatus.
  • power supply circuit diagram of a power supply device typically a preferable example of a power card.
  • the oxide semiconductor film of the present invention is an oxide semiconductor film containing at least a metal oxide containing aluminum and gallium as a main component, and is characterized by having a mobility of 5 cm 2 / Vs or more.
  • the "oxide semiconductor film” is not particularly limited as long as it is a film-like oxide semiconductor, and may be a crystalline film or an amorphous film. It may be a crystal film, a single crystal film, or a polycrystalline film. In the present invention, it is preferable that the oxide semiconductor film is a mixed crystal.
  • Metal oxide refers to those containing a metal element and oxygen.
  • the "main component” means that the metal oxide is contained in an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90% or more with respect to all the components of the oxide semiconductor film. However, it means that it may be 100%.
  • the oxide semiconductor film preferably has a corundum structure.
  • the mobility refers to the mobility obtained by measuring the Hall effect, and in the embodiment of the present invention, the mobility is preferably 5 cm 2 / Vs or more, and the mobility is 5 cm 2 / Vs. The above is more preferable.
  • the carrier density of the oxide semiconductor film is not particularly limited, but in the embodiment of the present invention, it is preferably 1.0 ⁇ 10 16 / cm 3 or more and 1.0 ⁇ 10 20 / cm 3 or less. , 1.0 ⁇ 10 16 / cm 3 or more, more preferably 5.0 ⁇ 10 18 / cm 3 or less.
  • the oxide semiconductor film contains a dopant.
  • the dopant may be a p-type dopant or an n-type dopant, but in the embodiment of the present invention, the n-type dopant is preferable.
  • the n-type dopant include tin (Sn), germanium, silicon, titanium, zirconium, vanadium, niobium, and the like, and two or more of these elements.
  • the p-type dopant include Mg, H, Li, Na, K, Rb, Cs, Fr, Be, Ca, Sr, Ba, Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, Au.
  • the p-type dopant is preferably a Group 1 metal or a Group 2 metal in the periodic table, more preferably a Group 2 metal, and most preferably magnesium (Mg). preferable.
  • the film thickness of the oxide semiconductor film is 500 nm or more because the effect of the semiconductor property of higher withstand voltage is exhibited.
  • the content of the aluminum is preferably 1 atomic% or more, more preferably 5 atomic% or more, and 15 atomic% or more with respect to the gallium. Most preferred.
  • the oxide semiconductor film having a band gap of 5.5 eV or more can be obtained.
  • the oxide semiconductor having more excellent electrical characteristics can be obtained even if the band gap is 5.5 eV or more.
  • the main surface of the oxide semiconductor film is the m-plane because it exhibits more excellent electrical characteristics.
  • the oxide semiconductor film preferably atomizes a first raw material solution containing at least aluminum to generate first atomized droplets, and further atomizes a second raw material solution containing at least gallium and dopant.
  • the second atomized droplet is generated (atomization step), and then the first atomized droplet is conveyed into the film forming chamber using the first carrier gas, and the second atomized droplet is transferred.
  • the first atomized droplet and the second atomized droplet are mixed in the film forming chamber, and the mixed atomized droplets are mixed.
  • the atomization step atomizes the raw material solution to obtain atomized droplets.
  • the atomized droplet may be a mist.
  • the atomization method is not particularly limited as long as the raw material solution can be atomized, and may be a known method, but in the present invention, the atomization method using ultrasonic waves is preferable.
  • Atomized droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air. For example, instead of spraying them like a spray, they float in space and are transported as a gas. It is very suitable because it is a possible atomized droplet and is not damaged by collision energy.
  • the size of the atomized droplet is not particularly limited and may be about several mm, but is preferably 50 ⁇ m or less, and more preferably 100 nm to 10 ⁇ m.
  • the first raw material solution is not particularly limited as long as it contains at least aluminum, and may contain an inorganic material or an organic material, but the present invention.
  • a solution in which aluminum is dissolved or dispersed in an organic solvent or water in the form of a complex or a salt can be preferably used as the first raw material solution.
  • the second raw material solution is not particularly limited as long as it contains at least gallium and the dopant, and may contain an inorganic material or an organic material, but the embodiment of the present invention.
  • a solution in which the gallium and the dopant are dissolved or dispersed in an organic solvent or water in the form of a complex or a salt can be preferably used as the second raw material solution.
  • the form of the complex include an acetylacetonate complex, a carbonyl complex, an ammine complex, and a hydride complex.
  • the salt form include organic metal salts (for example, metal acetate, metal oxalate, metal citrate, etc.), metal sulfide salts, nitrified metal salts, phosphor oxide metal salts, and metal halide metal salts (for example, metal chloride). Salts, metal bromide salts, metal iodide salts, etc.) and the like.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solution of an inorganic solvent and an organic solvent.
  • the solvent preferably contains water, and is also preferably a mixed solvent of water and acid. More specific examples of the water include pure water, ultra-pure water, tap water, well water, mineral spring water, mineral water, hot spring water, spring water, fresh water, seawater, and the like. Ultra pure water is preferable.
  • the acid includes organic acids such as acetic acid, propionic acid, and butanoic acid; boron trifluoride, boron trifluoride etherate, boron trichloride, boron tribromide, and trifluoroacetic acid. , Trifluoromethanesulfonic acid, p-toluenesulfonic acid and the like.
  • the substrate is not particularly limited as long as it can support the oxide semiconductor film.
  • the material of the substrate is also not particularly limited as long as it does not interfere with the object of the present invention, and may be a known substrate, an organic compound, or an inorganic compound.
  • the shape of the substrate may be any shape and is effective for any shape, for example, plate-like, fibrous, rod-like, columnar, prismatic, such as a flat plate or a disk. Cylindrical, spiral, spherical, ring-shaped and the like can be mentioned, but in the present invention, a substrate is preferable.
  • the thickness of the substrate is not particularly limited in the present invention.
  • the substrate is not particularly limited as long as it does not interfere with the object of the present invention, and may be an insulator substrate, a semiconductor substrate, or a conductive substrate.
  • the substrate include a base substrate containing a substrate material having a corundum structure as a main component.
  • the "main component” means that the substrate material having the specific crystal structure has an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90% with respect to all the components of the substrate material. It means that it is contained in% or more, and it means that it may be 100%.
  • the substrate material is not particularly limited and may be a known one as long as the object of the present invention is not impaired.
  • a sapphire substrate preferably an m-plane sapphire substrate
  • an ⁇ -type gallium oxide substrate preferably an m-plane ⁇ -type gallium oxide substrate
  • the like is preferable. Take as an example.
  • the substrate is a crystalline substrate, and it is also preferable that the substrate has an off angle of 0.2 ° to 12.0 °.
  • the mobility is 5 cm because gallium and aluminum are contained in the atomic ratio in the preferable range as described above and the carrier density is in the preferable range as described above. It is possible to realize the oxide semiconductor film having a band gap of 5.5 eV or more at 2 / Vs or more.
  • the carrier gas (including the first carrier gas and the second carrier gas) causes the atomized droplets (the first atomized droplet and the second atomized droplet) into the film forming chamber.
  • the type of carrier gas is not particularly limited as long as the object of the present invention is not impaired, and examples thereof include an inert gas such as oxygen, ozone, nitrogen and argon, and a reducing gas such as hydrogen gas and forming gas. In the present invention, it is preferable to use oxygen as the carrier gas. Further, the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a changed carrier gas concentration (for example, a 10-fold diluted gas or the like) may be further used.
  • the carrier gas may be supplied not only at one location but also at two or more locations.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.
  • the flow rate of the diluting gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.
  • the atomized droplet (a mixture of the first atomized droplet and the second atomized droplet) is thermally reacted in the vicinity of the substrate surface to form a part or all of the substrate surface.
  • the thermal reaction is not particularly limited as long as it is a thermal reaction in which a film is formed from the atomized droplets, and it may be sufficient if the atomized droplets react with heat, and reaction conditions and the like are also objects of the present invention. It is not particularly limited as long as it does not inhibit.
  • the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high or lower.
  • the thermal reaction is preferably carried out at a temperature of 750 ° C. or lower, more preferably at a temperature of 400 ° C. to 750 ° C.
  • the thermal reaction may be carried out under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxygen atmosphere as long as the object of the present invention is not impaired, and the thermal reaction may be carried out under atmospheric pressure or atmospheric pressure. It may be carried out under either reduced pressure or reduced pressure, but in the present invention, it is preferably carried out in an oxygen atmosphere, preferably under atmospheric pressure, and in an oxygen atmosphere and under atmospheric pressure. It is more preferable to be carried out in.
  • the film thickness can be set by adjusting the film forming time, and in the present invention, the film thickness is preferably 500 nm or more.
  • a film may be formed on the substrate as it is, but a semiconductor layer having a composition different from that of the oxide semiconductor film (for example, n-type semiconductor layer, n + -type semiconductor layer, etc.) may be formed on the substrate.
  • a semiconductor layer having a composition different from that of the oxide semiconductor film for example, n-type semiconductor layer, n + -type semiconductor layer, etc.
  • the substrate A film may be formed on the film via another layer.
  • the semiconductor layer and the insulator layer include a semiconductor layer and an insulator layer containing the Group 9 metal and / or the Group 13 metal.
  • a semiconductor layer containing a corundum structure for example, a semiconductor layer containing a corundum structure, an insulator layer, a conductor layer, or the like can be mentioned as a preferable example.
  • the semiconductor layer containing the corundum structure include ⁇ -Fe 2 O 3 , ⁇ -Ga 2 O 3 , ⁇ -Al 2 O 3 , ⁇ -Ir 2 O 3 , ⁇ -In 2 O 3 , and the like. Examples include mixed crystals of.
  • the method of laminating the buffer layer including the corundum structure is not particularly limited, and may be the same as the laminating method described above.
  • the oxide semiconductor film obtained as described above can be used as a semiconductor layer in a semiconductor device. It is especially useful for power devices. Further, semiconductor devices are classified into horizontal elements (horizontal devices) in which electrodes are formed on one side of the semiconductor layer and vertical elements (vertical devices) in which electrodes are provided on both the front and back sides of the semiconductor layer. In the present invention, it can be suitably used for both horizontal and vertical devices, but it is particularly preferable to use it for vertical devices. Examples of the semiconductor device include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide film semiconductor field effect transistor (MOSFET), and an electrostatic induction transistor (MSFET). SIT), junction field effect transistor (JFET), insulated gate bipolar transistor (IGBT), light emitting diode and the like.
  • SBD Schottky barrier diode
  • MESFET metal semiconductor field effect transistor
  • HEMT high electron mobility transistor
  • MOSFET metal oxide film semiconductor
  • FIG. 4 shows a Schottky barrier diode (SBD) including an n ⁇ type semiconductor layer 101a, an n + type semiconductor layer 101b, a p-type semiconductor layer 102, a metal layer 103, an insulator layer 104, a Schottky electrode 105a, and an ohmic electrode 105b.
  • SBD Schottky barrier diode
  • the metal layer 103 is made of a metal such as Al and covers the Schottky electrode 105a.
  • n-type semiconductor layer 121a with a wide bandgap an n-type semiconductor layer 121b with a narrow bandgap, an n + type semiconductor layer 121c, a p-type semiconductor layer 123, a gate electrode 125a, a source electrode 125b, a drain electrode 125c, and a substrate 129.
  • HEMT high electron mobility transistor
  • FIG. 6 shows an n ⁇ type semiconductor layer 131a, a first n + type semiconductor layer 131b, a second n + type semiconductor layer 131c, a p-type semiconductor layer 132, a p + type semiconductor layer 132a, a gate insulating film 134, and a gate electrode 135a.
  • a preferred example of a metal oxide semiconductor field effect transistor (MOSFET) including a source electrode 135b and a drain electrode 135c is shown.
  • the p + type semiconductor layer 132a may be a p-type semiconductor layer or may be the same as the p-type semiconductor layer 132.
  • FIG. 7 includes an n ⁇ type semiconductor layer 141a, a first n + type semiconductor layer 141b, a second n + type semiconductor layer 141c, a p-type semiconductor layer 142, a gate electrode 145a, a source electrode 145b, and a drain electrode 145c.
  • JFET junction electrode effect transistor
  • FIG. 8 shows an insulation provided with an n-type semiconductor layer 151, an n-type semiconductor layer 151a, an n + type semiconductor layer 151b, a p-type semiconductor layer 152, a gate insulating film 154, a gate electrode 155a, an emitter electrode 155b, and a collector electrode 155c.
  • a suitable example of a gated bipolar transistor (IGBT) is shown.
  • the semiconductor light emitting device of FIG. 9 includes an n-type semiconductor layer 161 on the second electrode 165b, and a light emitting layer 163 is laminated on the n-type semiconductor layer 161.
  • a p-type semiconductor layer 162 is laminated on the light emitting layer 163.
  • a translucent electrode 167 that transmits light generated by the light emitting layer 163 is provided on the p-type semiconductor layer 162, and a first electrode 165a is laminated on the translucent electrode 167.
  • the semiconductor light emitting device of FIG. 9 may be covered with a protective layer except for the electrode portion.
  • the material of the translucent electrode examples include a conductive material of an oxide containing indium (In) or titanium (Ti). More specifically, for example, In 2 O 3 , ZnO, SnO 2 , Ga 2 O 3 , TiO 2 , CeO 2, or a mixed crystal of two or more of these, or those doped with these can be mentioned.
  • a translucent electrode can be formed by providing these materials by a known method such as sputtering. Further, after the translucent electrode is formed, thermal annealing may be performed for the purpose of making the translucent electrode transparent.
  • the first electrode 165a is a positive electrode and the second electrode 165b is a negative electrode, and a current is passed through both of them to the p-type semiconductor layer 162, the light emitting layer 163, and the n-type semiconductor layer 161. As a result, the light emitting layer 163 emits light.
  • the materials of the first electrode 165a and the second electrode 165b include, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Metals such as Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, metal oxides such as tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO) and indium zinc oxide (IZO). Examples thereof include conductive films, organic conductive compounds such as polyaniline, polythiophene or polypyrrole, or mixtures thereof.
  • the film forming method of the electrode is not particularly limited, and is a wet method such as a printing method, a spray method, and a coating method, a physical method such as a vacuum vapor deposition method, a sputtering method, and an ion plating method, CVD, and plasma CVD. It can be formed on the substrate according to a method appropriately selected in consideration of suitability with the material from chemical methods such as a method.
  • an n-type semiconductor layer 161 is laminated on a substrate 169, and an n-type semiconductor exposed by cutting out a part of a p-type semiconductor layer 162, a light emitting layer 163, and an n-type semiconductor layer 161.
  • the second electrode 165b is laminated on a part of the exposed surface of the semiconductor layer of the layer 161.
  • the semiconductor device of the present invention is suitably used as a power module, an inverter or a converter by using a known method, and further preferably used for a semiconductor system using a power supply device, for example. ..
  • the power supply device can be manufactured from the semiconductor device or as the semiconductor device by connecting to a wiring pattern or the like by a conventional method.
  • the power supply system 170 is configured by using the plurality of power supply devices 171 and 172 and the control circuit 173.
  • the power supply system can be used in the system apparatus 180 by combining the electronic circuit 181 and the power supply system 182.
  • An example of the power supply circuit diagram of the power supply device is shown in FIG. FIG.
  • FIG. 13 shows a power supply circuit of a power supply device including a power circuit and a control circuit.
  • the DC voltage is switched at a high frequency by an inverter 192 (composed of MOSFETs A to D), converted to AC, and then insulated and transformed by a transformer 193.
  • an inverter 192 composed of MOSFETs A to D
  • DCL195 smoothing coils L1 and L2
  • the voltage comparator 197 compares the output voltage with the reference voltage
  • the PWM control circuit 196 controls the inverter 192 and the rectifier MOSFET 194 so as to obtain a desired output voltage.
  • the semiconductor device is preferably a power card, includes a cooler and an insulating member, and the coolers are provided on both sides of the semiconductor layer at least via the insulating member. It is more preferable that heat dissipation layers are provided on both sides of the semiconductor layer, and that the cooler is provided on the outside of the heat dissipation layer at least via the insulating member.
  • FIG. 14 shows a power card which is one of the preferred embodiments of the present invention. The power card of FIG.
  • a double-sided cooling type power card 201 which includes a refrigerant tube 202, a spacer 203, an insulating plate (insulating spacer) 208, a sealing resin portion 209, a semiconductor chip 301a, and a metal heat transfer plate (protruding terminal).
  • the cross section in the thickness direction of the refrigerant tube 202 has a large number of flow paths 222 partitioned by a large number of partition walls 221 extending in the flow path direction at predetermined intervals from each other. According to such a suitable power card, higher heat dissipation can be realized and higher reliability can be satisfied.
  • the mist chemical vapor deposition (Mist Chemical Vapor Deposition) device (1) used in this embodiment will be described with reference to FIG.
  • the mist CVD apparatus (1) is a flow rate control valve (3a, 13a) for adjusting the flow rates of the carrier gas sources (2a, 12a) for supplying the carrier gas and the carrier gas sent out from the carrier gas sources (2a, 12a).
  • a substrate (10) is installed on the hot plate (8).
  • Mist generation source (4, 14), container (5, 15), ultrasonic oscillator (6, 16), supply pipe (9, 19) are provided.
  • the raw material solutions (4a, 14a) are the first raw material solution 4a and the second raw material solution 14a, and the mist of the first raw material solution and the mist of the second raw material solution are mixed in the film forming chamber 7. It is configured to.
  • the first raw material solution 4a obtained in 1 above was housed in the first mist source 4. Further, the second raw material solution 14a was housed in the second mist generation source 14. Next, as the substrate 10, an m-plane (having an off angle of 2 °) sapphire substrate was placed on the hot plate 8 and the hot plate 8 was operated to raise the temperature of the substrate to 650 ° C. Next, the first flow control valves 3a and 3b and the second flow control valves 13a and 13b are opened, respectively, and the first carrier gas sources 2a and 2b and the second carrier gas sources 12a, which are carrier gas sources, are opened.
  • the carrier gas , 12b respectively, supply the carrier gas into the film forming chamber 7, and after sufficiently replacing the atmosphere of the film forming chamber 7 with the carrier gas, the flow rate of the first carrier gas is set to 0.7 L / min, and the first The flow rate of the carrier gas (diluted) is adjusted to 0.5 L / min, the flow rate of the second carrier gas is adjusted to 1 L / min, and the flow rate of the second carrier gas (diluted) is adjusted to 0.5 L / min. Each was adjusted. Nitrogen was used as the carrier gas.
  • the ultrasonic transducer 6 is vibrated at 2.4 MHz, and the vibration is propagated to the raw material solution 4a through water 5a to atomize the first raw material solution 4a and cause the first mist 4b.
  • the ultrasonic oscillator 16 is vibrated at 2.4 MHz, and the vibration is propagated to the second raw material solution 14a through the water 15a to atomize the second raw material solution 14a and second. Mist 14b was generated.
  • the first mist 4b is introduced into the film forming chamber 7 by the carrier gas through the supply pipe 9, and the second mist 14b is produced by the carrier gas through the supply pipe 19.
  • the mist mixed in the film forming chamber 7 thermally reacted to form a film on the substrate 10.
  • the film forming time was 2 hours.
  • the film thickness of the obtained film was 750 nm.
  • the obtained membrane was a 2 O 3 membrane having a corundum structure (Al 0.11 Ga 0.89 ). It was.
  • the XRD measurement result is shown in FIG.
  • the Hall effect of the obtained ⁇ - (Al 0.11 Ga 0.89 ) 2 O 3 film was measured.
  • the carrier type was n-type and the carrier density was 1.37 ⁇ 10 18 (/ cm 3 ).
  • the mobility was 5.91 (cm 2 / V ⁇ s).
  • the obtained film had an m-plane as the main surface and had an off-angle in the a-axis direction.
  • Example 2 The film was formed in the same manner as in Example 1 except that the flow rate of the first carrier gas was 0.5 L / min and the film formation time was 3 hours.
  • the film thickness of the obtained film was 1310 nm.
  • the obtained membrane was identified using an X-ray diffractometer, the obtained membrane was a 2 O 3 membrane having a corundum structure (Al 0.15 Ga 0.85 ).
  • the XRD measurement result is shown in FIG.
  • the electrical characteristics of the obtained ⁇ - (Al 0.15 Ga 0.85 ) 2 O 3 film are the same as in Example 1, the carrier type is n-type, and the carrier density and mobility are the same as in Example 1. It was similar.
  • the bandgap of the obtained film was 5.5 eV.
  • the band gap was elastically scattered (zero energy loss) electron peaks and inelastically scattered (energy lost by the amount of interband excitation) using reflected electron energy loss spectroscopy (REELS). Calculated from the electron peak.
  • the obtained film had an m-plane as the main surface and had an off-angle in the a-axis direction.
  • the film formation time was set to 1 hour, and as the second raw material solution, a solution obtained by adding 2% hydrochloric acid to 0.05 mol / L of a gallium acetylacetonate aqueous solution was used, and the first carrier gas was used.
  • a film was formed in the same manner as in Example 1 except that the flow rate was 1.0 L / min.
  • the film thickness of the obtained film was 362 nm.
  • the obtained membrane was identified by using an X-ray diffractometer, the obtained membrane was a 2 O 3 membrane having a corundum structure (Al 0.20 Ga 0.80 ).
  • the band gap calculated in the same manner as in Example 2 was 5.8 eV.
  • the obtained film had an m-plane as the main surface and had an off-angle in the a-axis direction.
  • Test Example 2 The temperature of the substrate was 700 ° C., the film formation time was 1 hour, and as the second raw material solution, a solution obtained by adding 2% hydrochloric acid to 0.05 mol / L of a gallium acetylacetonate aqueous solution was used.
  • the film was formed in the same manner as in Example 1 except that the flow rate of the second carrier gas was 0.5 L / min.
  • the obtained membrane was identified by using an X-ray diffractometer, the obtained membrane was a 2 O 3 membrane having a corundum structure (Al 0.50 Ga 0.50 ).
  • the band gap calculated in the same manner as in Example 2 was 6.1 eV.
  • the obtained film had an m-plane as the main surface and had an off-angle in the a-axis direction.
  • the oxide semiconductor film of the present invention is useful as a semiconductor, and can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices, etc.), electronic parts / electrical equipment parts, optical / electrophotographic related equipment, industrial parts, and the like. Since it has excellent semiconductor characteristics, it is particularly useful for semiconductor devices and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

少なくともアルミニウムを含む第１の原料溶液を霧化して第１の霧化液滴を生成し、さらに少なくともガリウムとドーパントを含む第２の原料溶液を霧化して第２の霧化液滴を生成し、ついで、第１の霧化液滴を第１のキャリアガスを用いて製膜室内に搬送し、第２の霧化液滴を第２のキャリアガスを用いて製膜室内に搬送した後、第１の霧化液滴と第２の霧化液滴が製膜室内で混合され、混合された霧化液滴を前記基体表面近傍にて熱反応させることにより、前記基体上に、少なくともアルミニウムおよびガリウムを含む金属酸化物を主成分とする酸化物半導体膜であって、移動度が５ｃｍ２／Ｖｓ以上である酸化物半導体膜酸化物半導体膜を形成する。

Description

酸化物半導体膜及び半導体装置
　本発明は、半導体として有用な酸化物半導体膜ならびに前記酸化物半導体膜を用いた半導体装置及びシステムに関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　そして、近年においては、酸化ガリウムと酸化アルミニウムとの混晶が検討されている（非特許文献２、特許文献１～２）。しかしながら、酸化アルミニウムは絶縁性が高く、ドーピングも難しく、せいぜい移動度も１～２ｃｍ２／Ｖｓ程度であり、電気特性に優れた酸化アルミニウムと酸化ガリウムとの混晶を得るのは困難であった。そのため、半導体装置等に有用な、電気特性に優れた酸化アルミニウムと酸化ガリウムとの混晶が待ち望まれていた。
ＷＯ２０１３－０３５８４３号公報 ＷＯ２０１５－００５２０２号公報 特開２０１６－０１８９００号公報 ＷＯ２０１８－００４００８号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 Hiroshi Ito、"Growth and Band Gap Control of Corundum-Structured α-（ＡｌＧａ）2Ｏ3 thin films on Sapphire by Spray-Assisted Mist Chemical Vapor Deposition、The Japan Society of Applied Physics, Japanese Journal of Applied Physics 51(2012) 100207.
　本発明は、優れた半導体特性を有する新規かつ有用な酸化物半導体膜を提供することを目的とする。
　本発明者は、上記目的を達成すべく鋭意検討した結果、少なくともアルミニウムおよびガリウムを含む金属酸化物を主成分とする酸化物半導体膜であって、移動度が５ｃｍ２／Ｖｓ以上である酸化物半導体膜の創製に成功し、このようにして得られた酸化物半導体膜が、電気特性に優れ、半導体装置に有用であること等を知見し、上記した従来の課題を一挙に解決できるものであることを知見した。
　また、本発明者は、上記知見を得たのち、さらに検討を重ね、本発明を完成させた。すなわち、本発明は以下の発明に関する。
［１］　少なくともアルミニウムおよびガリウムを含む金属酸化物を主成分とする酸化物半導体膜であって、移動度が５ｃｍ２／Ｖｓ以上であることを特徴とする酸化物半導体膜。
［２］　さらに、ドーパントを含む、前記［１］記載の酸化物半導体膜。
［３］　膜厚が５００ｎｍ以上である、前記［１］又は［２］に記載の酸化物半導体膜。
［４］　前記酸化物半導体膜がコランダム構造を有する前記［１］～［３］のいずれかに記載の酸化物半導体膜。
［５］　前記アルミニウムの含有量が前記ガリウムに対して１原子％以上である、前記［１］～［４］のいずれかに記載の酸化物半導体膜。
［６］　前記アルミニウムの含有量が前記ガリウムに対して５原子％以上である、前記［１］～［４］のいずれかに記載の酸化物半導体膜。
［７］　前記ドーパントがｎ型ドーパントである、前記［２］記載の酸化物半導体膜。
［８］　前記酸化物半導体膜の主面がｍ面である、前記［４］記載の酸化物半導体膜。
［９］　バンドギャップが５．５ｅＶ以上である、前記［１］～［８］のいずれかに記載の酸化物半導体膜。
［１０］　少なくとも半導体層と電極とを含む半導体装置であって、前記半導体層が前記［１］～［９］のいずれかに記載の酸化物半導体膜である、半導体装置。
［１１］　半導体装置を備える半導体システムであって、前記半導体装置が前記［１０］記載の半導体装置である、半導体システム。
　本発明の酸化物半導体膜は、良好な導電性を有しており、半導体特性に優れている。
実施例において用いられる製膜装置の概略構成図である。 実施例１におけるＸＲＤ測定結果を示す図である。 実施例２におけるＸＲＤ(X-ray Diffraction)測定結果を示す図である。 ショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 パワーカードの好適な一例を模式的に示す図である。
　以下、本発明の好適な実施形態について説明する。
　本発明の酸化物半導体膜は、少なくともアルミニウムおよびガリウムを含む金属酸化物を主成分とする酸化物半導体膜であって、移動度が５ｃｍ２／Ｖｓ以上であることを特長とする。「酸化物半導体膜」は、膜状の酸化物半導体であれば特に限定されず、結晶膜であってもよいし、非晶膜であってもよい。結晶膜である場合も、単結晶膜であってもよいし、多結晶膜であってもよい。本発明においては、前記酸化物半導体膜が混晶であるのが好ましい。「金属酸化物」は、金属元素と酸素とを含むものをいう。「主成分」とは、金属酸化物が、原子比で、酸化物半導体膜の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記酸化物半導体膜はコランダム構造を有するのが好ましい。また、前記移動度は、ホール効果測定にて得られる移動度をいい、本発明の実施態様においては、前記移動度が５ｃｍ２／Ｖｓ以上であるのが好ましく、前記移動度が５ｃｍ２／Ｖｓ以上であるのがより好ましい。また、前記酸化物半導体膜のキャリア密度は、特に限定されないが、本発明の実施態様においては、１．０×１０１６／ｃｍ３以上１．０×１０２０／ｃｍ３以下であるのが好ましく、１．０×１０１６／ｃｍ３以上５．０×１０１８／ｃｍ３以下であるのがより好ましい。
　本発明の実施態様においては、前記酸化物半導体膜がドーパントを含んでいるのが好ましい。前記ドーパントはｐ型ドーパントであってもよいし、ｎ型ドーパントであってもよいが、本発明の実施態様においては、ｎ型ドーパントが好ましい。ｎ型ドーパントとしては、例えば、スズ（Ｓｎ）、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等及びこれらの２種以上の元素などが挙げられる。ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素などが挙げられる。本発明においては、前記ｐ型ドーパントが、周期律表の第１族金属又は第２族金属であるのが好ましく、第２族金属であるのがより好ましく、マグネシウム（Ｍｇ）であるのが最も好ましい。
　本発明の実施態様においては、前記酸化物半導体膜の膜厚が５００ｎｍ以上であるのがより高耐圧の半導体特性の効果を奏するので好ましい。また、本発明の実施態様においては、前記アルミニウムの含有量が前記ガリウムに対して１原子％以上であるのが好ましく、５原子％以上であるのがより好ましく、１５原子％以上であるのが最も好ましい。アルミニウムの含有量をこのような好ましい範囲とすることにより、例えばバンドギャップが５．５ｅＶ以上の前記酸化物半導体膜を得ることができる。またさらに、上記した好ましいキャリア密度とアルミニウムの含有量とを組み合わせることにより、バンドギャップが５．５ｅＶ以上であっても、より電気特性に優れた前記酸化物半導体を得ることができる。また、本発明の実施態様においては、前記酸化物半導体膜の主面がｍ面であるのが、より優れた電気特性を奏するので好ましい。これら好ましい前記酸化物半導体膜は、以下に説明する好ましい製造方法により得ることができる。
　前記酸化物半導体膜は、好適には、少なくともアルミニウムを含む第１の原料溶液を霧化して第１の霧化液滴を生成し、さらに少なくともガリウムとドーパントを含む第２の原料溶液を霧化して第２の霧化液滴を生成し（霧化工程）、ついで、第１の霧化液滴を第１のキャリアガスを用いて製膜室内に搬送し、第２の霧化液滴を第２のキャリアガスを用いて製膜室内に搬送した（搬送工程）後、第１の霧化液滴と第２の霧化液滴が製膜室内で混合され、混合された霧化液滴（第１の霧化液滴と第２の霧化液滴との混合物）を前記基体表面近傍にて熱反応させることにより、前記基体上に酸化物半導体膜を形成すること（製膜工程）で得ることができる。
　（霧化工程）
　霧化工程は、前記原料溶液を霧化して霧化液滴を得る。前記霧化液滴はミストであってもよい。霧化方法は、原料溶液を霧化できさえすれば特に限定されず、公知の方法であってよいが、本発明においては、超音波を用いる霧化方法が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能な霧化液滴であるので衝突エネルギーによる損傷がないため、非常に好適である。霧化液滴の液滴のサイズは、特に限定されず、数ｍｍ程度であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
　（原料溶液）
　本発明の実施態様においては、前記第１の原料溶液は、アルミニウムを少なくとも含んでいれば特に限定されず、無機材料が含まれていても、有機材料が含まれていてもよいが、本発明の実施態様においては、アルミニウムを錯体又は塩の形態で有機溶媒又は水に溶解又は分散させたものを第１の原料溶液として好適に用いることができる。また、前記第２の原料溶液は、ガリウムと前記ドーパントを少なくとも含んでいれば特に限定されず、無機材料が含まれていても、有機材料が含まれていてもよいが、本発明の実施態様においては、前記ガリウムと前記ドーパントとを錯体又は塩の形態で有機溶媒又は水に溶解又は分散させたものを第２の原料溶液として好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
　前記原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水と酸の混合溶媒であるのも好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。また、前記酸としては、より具体的には、例えば、酢酸、プロピオン酸、ブタン酸等の有機酸；三フッ化ホウ素、三フッ化ホウ素エーテラート、三塩化ホウ素、三臭化ホウ素、トリフルオロ酢酸、トリフルオロメタンスルホン酸、ｐ－トルエンスルホン酸などが挙げられる。
　（基体）
　前記基体は、前記酸化物半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
　前記基板は、本発明の目的を阻害しない限り、特に限定されず、絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
　基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料を主成分とする下地基板としては、サファイア基板（好ましくはｍ面サファイア基板）やα型酸化ガリウム基板（好ましくはｍ面のα型酸化ガリウム基板）などが好適な例として挙げられる。
　前記基体は、結晶基板であって、さらに、０．２°～１２．０°のオフ角を有しているのも好ましい。コランダム構造を有するガリウムとアルミニウムの金属酸化物において、前記のような好ましい範囲の原子比率でガリウムとアルミニウムが含まれること、また、前記のような好ましい範囲のキャリア密度を有することにより、移動度５ｃｍ２／Ｖｓ以上で、バンドギャップが５．５ｅＶ以上の前記酸化物半導体膜を実現することができる。
　（搬送工程）
　搬送工程では、前記キャリアガス（第１のキャリアガスと第２のキャリアガスを含む）によって前記霧化液滴（第１の霧化液滴と第２の霧化液滴）を製膜室内へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、さらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
　（製膜工程）
　製膜工程では、前記霧化液滴（第１の霧化液滴と第２の霧化液滴との混合物）を前記基体表面近傍で熱反応させて、前記基体表面の一部または全部に製膜する。前記熱反応は、前記霧化液滴から膜が形成される熱反応であれば特に限定されず、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、あまり高すぎない温度以下が好ましい。本発明においては、前記熱反応を、７５０℃以下で行うのが好ましく、４００℃～７５０℃の温度で行うのがより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸素雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸素雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、膜厚は、製膜時間を調整することにより、設定することができ、本発明においては、膜厚を５００ｎｍ以上とするのが好ましい。
　本発明においては、前記基体上にそのまま製膜してもよいが、前記基体上に、前記酸化物半導体膜の組成とは異なる組成の半導体層（例えば、ｎ型半導体層、ｎ＋型半導体層、ｎ－型半導体層、ｐ型半導体層、ｐ＋型半導体層、ｐ－型半導体層等）や絶縁体層（半絶縁体層も含む）、バッファ層等の他の層を積層したのち、前記基体上に他の層を介して製膜してもよい。半導体層や絶縁体層としては、例えば、前記第９族金属及び／又は第１３族金属を含む半導体層や絶縁体層等が挙げられる。バッファ層としては、例えば、コランダム構造を含む半導体層、絶縁体層または導電体層などが好適な例として挙げられる。前記のコランダム構造を含む半導体層としては、例えば、α―Ｆｅ２Ｏ３、α―Ｇａ２Ｏ３、α―Ａｌ２Ｏ３、α―Ｉｒ２Ｏ３、α―Ｉｎ２Ｏ３、およびこれらの混晶などが挙げられる。また、前記のコランダム構造を含む前記バッファ層の積層方法は特に限定されず、前記した積層方法と同様であってよい。
　上記のようにして得られる酸化物半導体膜は、半導体層として半導体装置に用いることができる。とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。
　前記酸化物半導体膜を半導体層に用いた例を図４～８に示す。
　図４は、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。図５は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
　図６は、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。図７は、ｎ－型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。図８は、ｎ型半導体層１５１、ｎ－型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
　本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図９に示す。図９の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図９の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
　透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の方法で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
　図９の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
　第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
　なお、発光素子の別の態様を図１０に示す。図１０の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
　本発明の半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、常法により、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図１１は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図１２に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図１３に示す。図１３は、パワー回路と制御回路を含む電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４（Ａ～Ｂ’）で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
　本発明においては前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図１４は、本発明の好適な実施態様の一つであるパワーカードを示す。図１４のパワーカードは、両面冷却型パワーカード２０１となっており、冷媒チューブ２０２、スペーサ２０３、絶縁板（絶縁スペーサ）２０８、封止樹脂部２０９、半導体チップ３０１ａ、金属伝熱板（突出端子部）３０２ｂ、ヒートシンク及び電極３０３、金属伝熱板（突出端子部）３０３ｂ、はんだ層３０４、制御電極端子３０５、ボンディングワイヤ３０８を備える。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。
１．製膜装置
　図１を用いて、本実施例で用いたミストＣＶＤ（Mist Chemical Vapor Deposition）装置（１）を説明する。ミストＣＶＤ装置（１）は、キャリアガスを供給するキャリアガス源（２ａ、１２ａ）と、キャリアガス源（２ａ、１２ａ）から送り出されるキャリアガスの流量を調節するための流量調節弁（３ａ、１３ａ）と、原料溶液（４ａ、１４ａ）が収容されるミスト発生源（４、１４）と、水（５ａ、１５ａ）が入れられている容器（５、１５）と、容器（５、１５）の底面に取り付けられた超音波振動子（６、１６）と、製膜室（７）と、ミスト発生源（４、１４）から基板（１０）付近までをつなぐ供給管（９、１９）と、製膜室（７）内に設置されたホットプレート（８）とを少なくとも備えている。なお、ホットプレート（８）上には、基板（１０）が設置されている。また、原料溶液（４ａ、１４ａ）は、２種類あり、それぞれ、キャリアガス源（２ａ、１２ａ）、キャリアガス（希釈）源（２ｂ、１２ｂ）、流量調節弁（３ａ、３ｂ、１３ａ、１３ｂ）、ミスト発生源（４、１４）、容器（５、１５）、超音波振動子（６、１６）、供給管（９、１９）が備え付けられている。原料溶液（４a、１４a）は、第１の原料溶液４aおよび第２の原料溶液１４aであり、第１の原料溶液のミストと第２の原料溶液のミストとが製膜室７内で混合されるように構成されている。
２．原料溶液の作製
　アルミニウムアセチルアセトナート水溶液０．１５ｍｏｌ／Ｌに、体積比で２％の塩酸を加えて混合し、これを第１の原料溶液とした。また、ガリウムアセチルアセトナート水溶液０．０５ｍｏｌ／Ｌに、２％の塩酸を加えて混合し、さらに臭化スズ（ＳｎＢｒ２）をガリウムに対して０．１ｍｏｌ％の割合で加えて、これを第２の原料溶液とした。
３．製膜準備
　上記２．で得られた第１の原料溶液４ａを第１のミスト発生源４内に収容した。また、第２の原料溶液１４ａを第２のミスト発生源１４内に収容した。次に、基板１０として、ｍ面（２°のオフ角を有する）サファイア基板をホットプレート８上に設置し、ホットプレート８を作動させて基板の温度を６５０℃にまで昇温させた。次に、第１の流量調節弁３ａ、３ｂと第２の流量調節弁１３ａ、１３ｂとをそれぞれ開いて、キャリアガス源である第１のキャリアガス源２ａ、２ｂと第２のキャリアガス源１２ａ、１２ｂからそれぞれキャリアガスを製膜室７内に供給し、製膜室７の雰囲気をキャリアガスで十分に置換した後、第１のキャリアガスの流量を０．７Ｌ／分に、第１のキャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節し、また、第２のキャリアガスの流量を１Ｌ／分に、第２のキャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
４．膜形成
　次に、超音波振動子６を２．４ＭＨｚで振動させ、その振動を、水５ａを通じて原料溶液４ａに伝播させることによって、第１の原料溶液４ａを霧化させて第１のミスト４ｂを生成させた。また、同様に、超音波振動子１６を２．４ＭＨｚで振動させ、その振動を、水１５ａを通じて第２の原料溶液１４ａに伝播させることによって、第２の原料溶液１４ａを霧化させて第２のミスト１４ｂを生成させた。第１のミスト４ｂが、キャリアガスによって、供給管９内を通って、製膜室７内に導入され、また、第２のミスト１４ｂが、キャリアガスによって、供給管１９内を通って、製膜室７内に導入され、製膜室７内で第１のミスト４ｂと第２のミスト１４ｂとが混合された。大気圧下、６５０℃にて、製膜室７内で混合されたミストが熱反応して基板１０上に膜が形成された。なお、製膜時間は２時間であった。得られた膜の膜厚は、７５０ｎｍであった。
　上記４．にて得られた膜について、Ｘ線回析装置を用いて膜の同定を行ったところ、得られた膜は、コランダム構造を有する（Ａｌ０．１１Ｇａ０．８９）２Ｏ３膜であった。ＸＲＤの測定結果を図２に示す。得られたα－（Ａｌ０．１１Ｇａ０．８９）２Ｏ３膜についてホール効果測定を行ったところ、キャリアタイプはｎ型であり、キャリア密度は１．３７×１０１８（／ｃｍ３）であり、移動度は５．９１（ｃｍ２／Ｖ・ｓ）であった。また、得られた膜は、主面をｍ面とし、ａ軸方向にオフ角を有する膜であった。
　（実施例２）
　第１のキャリアガスの流量を０．５Ｌ／分としたこと、製膜時間を３時間としたこと以外は実施例１と同様にして製膜した。得られた膜の膜厚は１３１０ｎｍであった。得られた膜について、Ｘ線回析装置を用いて膜の同定を行ったところ、得られた膜は、コランダム構造を有する（Ａｌ０．１５Ｇａ０．８５）２Ｏ３膜であった。ＸＲＤの測定結果を図３に示す。得られたα－（Ａｌ０．１５Ｇａ０．８５）２Ｏ３膜の電気特性については実施例１と同様であり、キャリアタイプはｎ型であり、キャリア密度および移動度は実施例１と同様であった。得られた膜のバンドギャップは５．５ｅＶであった。なお、前記バンドギャップは、反射電子エネルギー損失分光法（ＲＥＥＬＳ）を用いて、弾性散乱（エネルギー損失ゼロ）された電子のピークと、非弾性散乱（バンド間励起の分だけエネルギーを損失）された電子のピークから算出した。また、得られた膜は、主面をｍ面とし、ａ軸方向にオフ角を有する膜であった。
　（試験例１）
　製膜時間を１時間としたこと、第２の原料溶液として、ガリウムアセチルアセトナート水溶液０．０５ｍｏｌ／Ｌに、２％の塩酸を加えて混合した溶液を用いたこと、および第１のキャリアガスの流量を１．０Ｌ／分としたこと以外は実施例１と同様にして製膜した。得られた膜の膜厚は３６２ｎｍであった。得られた膜について、Ｘ線回析装置を用いて膜の同定を行ったところ、得られた膜は、コランダム構造を有する（Ａｌ０．２０Ｇａ０．８０）２Ｏ３膜であった。実施例２と同様にして算出したバンドギャップは５．８ｅＶであった。また、得られた膜は、主面をｍ面とし、ａ軸方向にオフ角を有する膜であった。
　（試験例２）
　基板の温度を７００℃とし、製膜時間を１時間としたこと、第２の原料溶液として、ガリウムアセチルアセトナート水溶液０．０５ｍｏｌ／Ｌに、２％の塩酸を加えて混合した溶液を用いたこと、および第２のキャリアガスの流量を０．５Ｌ／分としたこと以外は実施例１と同様にして成膜した。得られた膜について、Ｘ線回析装置を用いて膜の同定を行ったところ、得られた膜は、コランダム構造を有する（Ａｌ０．５０Ｇａ０．５０）２Ｏ３膜であった。実施例２と同様にして算出したバンドギャップは６．１ｅＶであった。また、得られた膜は、主面をｍ面とし、ａ軸方向にオフ角を有する膜であった。
本発明の酸化物半導体膜は、半導体として有用であり、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置等に有用である。
　　１　　ミストＣＶＤ装置
　　２ａ　第１のキャリアガス源
　　２ｂ　第１のキャリアガス（希釈）源
　　３ａ　第１の流量調節弁
　　３ｂ　第１の流量調節弁
　　４　　第１のミスト発生源
　　４ａ　第１の原料溶液
　　４ｂ　第１のミスト
　　５　　第１の容器
　　５ａ　第１の水
　　６　　超音波振動子
　　７　　製膜室
　　８　　ホットプレート
　　９　　供給管
　１０　　基板
　１１　　排気口
　１２ａ　第２のキャリアガス源
　１２ｂ　第２のキャリアガス（希釈）源
　１３ａ　第２の流量調節弁
　１３ｂ　第２の流量調節弁
　１４　　第２のミスト発生源
　１４ａ　第２の原料溶液
　１４ｂ　第２のミスト
　１５　　第２の容器
　１５ａ　第２の水
１０１ａ　ｎ－型半導体層
１０１ｂ　ｎ＋型半導体層
１０２　　ｐ型半導体層
１０３　　金属層
１０４　　絶縁体層
１０５ａ　ショットキー電極
１０５ｂ　オーミック電極
１２１ａ　バンドギャップの広いｎ型半導体層
１２１ｂ　バンドギャップの狭いｎ型半導体層
１２１ｃ　ｎ＋型半導体層
１２３　　ｐ型半導体層
１２５ａ　ゲート電極
１２５ｂ　ソース電極
１２５ｃ　ドレイン電極
１２８　　緩衝層
１２９　　基板
１３１ａ　ｎ－型半導体層
１３１ｂ　第１のｎ＋型半導体層
１３１ｃ　第２のｎ＋型半導体層
１３２　　ｐ型半導体層
１３４　　ゲート絶縁膜
１３５ａ　ゲート電極
１３５ｂ　ソース電極
１３５ｃ　ドレイン電極
１３８　　緩衝層
１３９　　半絶縁体層
１４１ａ　ｎ－型半導体層
１４１ｂ　第１のｎ＋型半導体層
１４１ｃ　第２のｎ＋型半導体層
１４２　　ｐ型半導体層
１４５ａ　ゲート電極
１４５ｂ　ソース電極
１４５ｃ　ドレイン電極
１５１　　ｎ型半導体層
１５１ａ　ｎ－型半導体層
１５１ｂ　ｎ＋型半導体層
１５２　　ｐ型半導体層
１５４　　ゲート絶縁膜
１５５ａ　ゲート電極
１５５ｂ　エミッタ電極
１５５ｃ　コレクタ電極
１６１　　ｎ型半導体層
１６２　　ｐ型半導体層
１６３　　発光層
１６５ａ　第１の電極
１６５ｂ　第２の電極
１６７　　透光性電極
１６９　　基板
２０１　　両面冷却型パワーカード
２０２　　冷媒チューブ
２０３　　スペーサ
２０８　　絶縁板（絶縁スペーサ）
２０９　　封止樹脂部
２２１　　隔壁
２２２　　流路
３００　　半導体装置
３０１ａ　半導体チップ
３０２ｂ　金属伝熱板（突出端子部）
３０３　　ヒートシンク及び電極
３０３ｂ　金属伝熱板（突出端子部）
３０４　　はんだ層
３０５　　制御電極端子
３０８　　ボンディングワイヤ

 

Claims (11)

  1. 　少なくともアルミニウムおよびガリウムを含む金属酸化物を主成分とする酸化物半導体膜であって、移動度が５ｃｍ２／Ｖｓ以上であることを特徴とする酸化物半導体膜。
  2. 　さらに、ドーパントを含む、請求項１記載の酸化物半導体膜。
  3. 　膜厚が５００ｎｍ以上である、請求項１または２記載の酸化物半導体膜。
  4. 　前記酸化物半導体膜がコランダム構造を有する請求項１～３のいずれかに記載の酸化物半導体膜。
  5. 　前記アルミニウムの含有量が前記ガリウムに対して１原子％以上である、請求項１～４のいずれかに記載の酸化物半導体膜。
  6. 　前記アルミニウムの含有量が前記ガリウムに対して５原子％以上である、請求項１～４のいずれかに記載の酸化物半導体膜。
  7. 　前記ドーパントがｎ型ドーパントである、請求項２記載の酸化物半導体膜。
  8. 　前記酸化物半導体膜の主面がｍ面である、請求項４記載の酸化物半導体膜。
  9. 　バンドギャップが５．５ｅＶ以上である、請求項１～８のいずれかに記載の酸化物半導体膜。
  10. 　少なくとも半導体層と電極とを含む半導体装置であって、前記半導体層が請求項１～９のいずれかに記載の酸化物半導体膜である、半導体装置。
  11. 　半導体装置を備える半導体システムであって、前記半導体装置が請求項１０記載の半導体装置である、半導体システム。

     
PCT/JP2020/026642 2019-07-12 2020-07-08 酸化物半導体膜及び半導体装置 WO2021010237A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080062724.2A CN114342086A (zh) 2019-07-12 2020-07-08 氧化物半导体膜及半导体装置
JP2021532994A JPWO2021010237A1 (ja) 2019-07-12 2020-07-08
US17/573,790 US20220140083A1 (en) 2019-07-12 2022-01-12 Oxide semiconductor film and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-130616 2019-07-12
JP2019130616 2019-07-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/573,790 Continuation-In-Part US20220140083A1 (en) 2019-07-12 2022-01-12 Oxide semiconductor film and semiconductor device

Publications (1)

Publication Number Publication Date
WO2021010237A1 true WO2021010237A1 (ja) 2021-01-21

Family

ID=74210654

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026642 WO2021010237A1 (ja) 2019-07-12 2020-07-08 酸化物半導体膜及び半導体装置

Country Status (5)

Country Link
US (1) US20220140083A1 (ja)
JP (1) JPWO2021010237A1 (ja)
CN (1) CN114342086A (ja)
TW (1) TW202118047A (ja)
WO (1) WO2021010237A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116334582A (zh) * 2023-05-26 2023-06-27 北京青禾晶元半导体科技有限责任公司 一种多源雾化气相沉积氧化镓薄膜的制备系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018002544A (ja) * 2016-06-30 2018-01-11 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
JP2018035044A (ja) * 2016-08-31 2018-03-08 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2019046984A (ja) * 2017-09-04 2019-03-22 株式会社Flosfia 半導体装置の製造方法および半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361054B1 (ko) * 2011-09-02 2014-02-12 연세대학교 산학협력단 산화물 박막 형성을 위한 조성물, 산화물 박막 제조방법 및 박막 트랜지스터 제조방법
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018002544A (ja) * 2016-06-30 2018-01-11 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
JP2018035044A (ja) * 2016-08-31 2018-03-08 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2019046984A (ja) * 2017-09-04 2019-03-22 株式会社Flosfia 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPWO2021010237A1 (ja) 2021-01-21
US20220140083A1 (en) 2022-05-05
TW202118047A (zh) 2021-05-01
CN114342086A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
JP6951714B2 (ja) ｐ型酸化物半導体及びその製造方法
JP6994183B2 (ja) 酸化物半導体膜及びその製造方法
CN111383911B (zh) 结晶性氧化物膜、半导体装置及半导体系统
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
CN111384158B (zh) 结晶性氧化物半导体、半导体装置及半导体系统
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7065443B2 (ja) ｐ型酸化物半導体及びその製造方法
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
WO2021010237A1 (ja) 酸化物半導体膜及び半導体装置
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
WO2021010238A1 (ja) 酸化物膜及び半導体装置
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
WO2021141126A1 (ja) 半導体装置
WO2021141125A1 (ja) 半導体装置
JP2023143723A (ja) 積層構造体および半導体装置
JP6932904B2 (ja) 半導体装置
JP2023116406A (ja) 結晶性酸化物膜、積層構造体および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20840731

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021532994

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20840731

Country of ref document: EP

Kind code of ref document: A1