JP6951714B2 - ｐ型酸化物半導体及びその製造方法 - Google Patents

ｐ型酸化物半導体及びその製造方法 Download PDF

Info

Publication number
JP6951714B2
JP6951714B2 JP2018537303A JP2018537303A JP6951714B2 JP 6951714 B2 JP6951714 B2 JP 6951714B2 JP 2018537303 A JP2018537303 A JP 2018537303A JP 2018537303 A JP2018537303 A JP 2018537303A JP 6951714 B2 JP6951714 B2 JP 6951714B2
Authority
JP
Japan
Prior art keywords
type
oxide semiconductor
semiconductor
metal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018537303A
Other languages
English (en)
Other versions
JPWO2018043503A1 (ja
Inventor
藤田　静雄
静雄 藤田
金子　健太郎
健太郎 金子
真也 織田
真也 織田
俊実 人羅
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JPWO2018043503A1 publication Critical patent/JPWO2018043503A1/ja
Application granted granted Critical
Publication of JP6951714B2 publication Critical patent/JP6951714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Description

本発明は、ｐ型酸化物半導体及びその製造方法並びに前記ｐ型酸化物半導体を用いた半導体装置及びシステムに関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
そして、近年においては、酸化ガリウム系のｐ型半導体が検討されており、例えば、特許文献１には、β−Ｇａ２Ｏ３系結晶を、ＭｇＯ（ｐ型ドーパント源）を用いてＦＺ法により形成したりすると、ｐ型導電性を示す基板が得られることが記載されている。また、特許文献２には、ＭＢＥ法により形成したα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜にｐ型ドーパントをイオン注入してｐ型半導体を形成することが記載されている。しかしながら、これらの方法では、ｐ型半導体の作製は実現困難であり（非特許文献２）、実際に、これらの方法でｐ型半導体の作製に成功したとの報告はなされていない。そのため、実現可能なｐ型酸化物半導体及びその製造方法が待ち望まれていた。
また、非特許文献３や非特許文献４に記載されているように、例えばＲｈ２Ｏ３やＺｎＲｈ２Ｏ４等をｐ型半導体に用いることも検討されているが、Ｒｈ２Ｏ３は、成膜時に特に原料濃度が薄くなってしまい、成膜に影響する問題があり、有機溶媒を用いても、Ｒｈ２Ｏ３単結晶が作製困難であった。また、ホール効果測定を実施してもｐ型とは判定されることがなく、測定自体もできていない問題もあり、また、測定値についても、例えばホール係数が測定限界（０．２ｃｍ３／Ｃ）以下しかなく、使いものには到底ならなかった。また、ＺｎＲｈ２Ｏ４は移動度が低く、バンドギャップも狭いため、ＬＥＤやパワーデバイスに用いることができない問題があり、これらは必ずしも満足のいくものではなかった。
ワイドバンドギャップ半導体として、Ｒｈ２Ｏ３やＺｎＲｈ２Ｏ４等以外にも、ｐ型の酸化物半導体が種々検討されている。特許文献３には、デラフォサイトやオキシカルコゲナイド等をｐ型半導体として用いることが記載されている。しかしながら、これらの半導体は、移動度が１ｃｍ２／Ｖ・ｓ程度かまたはそれ以下であり、電気特性が悪く、α−Ｇａ２Ｏ３等のｎ型の次世代酸化物半導体とのｐｎ接合がうまくできない問題もあった。
なお、従来より、Ｉｒ２Ｏ３は知られている。例えば、特許文献４には、イリジウム触媒としてＩｒ２Ｏ３を用いることが記載されている。また、特許文献５には、Ｉｒ２Ｏ３を誘電体に用いることが記載されている。また、特許文献６には、電極にＩｒ２Ｏ３を用いることが記載されている。しかしながら、Ｉｒ２Ｏ３をｐ型半導体に用いることは知られていなかった。
特開２００５−３４０３０８号公報 特開２０１３−５８６３７号公報 特開２０１６−２５２５６号公報 特開平９−２５２５５号公報 特開平８−２２７７９３号公報 特開平１１−２１６８７号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 竹本達哉、EE Times Japan"パワー半導体 酸化ガリウム"熱伝導率、P型……課題を克服して実用化へ、［online］、2014年2月27日、アイティメディア株式会社、［平成28年6月21日検索］、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉 F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992 細野秀雄、"酸化物半導体の機能開拓"、物性研究・電子版 Vol.3、No.1、031211（2013年11月・2014年2月合併号）
本発明は、広いバンドギャップと良好な導電性とを有する新規且つ有用なｐ型酸化物半導体とその製造方法を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、イリジウムを含む原料溶液を霧化してミストを生成する霧化工程と、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送する搬送工程と、前記ミストを前記基体表面近傍にて熱反応させることにより、前記基体上にイリジウム酸化物の結晶を製膜すると、２．４ｅＶ以上の広いバンドギャップと、移動度２ｃｍ２／Ｖ・ｓ以上の良好な導電性とを有するｐ型酸化物半導体を形成できることを見出し、このようにして得られたｐ型酸化物半導体は、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）等のワイドバンドギャップ半導体を用いた半導体装置にｐ型半導体として有用であること等を知見し、前記ｐ型酸化物半導体及びその製造方法が、上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得たのち、さらに検討を重ね、本発明を完成させた。すなわち、本発明は以下の発明に関する。
［１］ 金属酸化物の結晶又は混晶を形成して結晶性酸化物半導体を主成分とするｐ型酸化物半導体を製造する方法であって、イリジウム及び所望により他の金属を含む原料溶液を霧化してミストを生成し、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送した後、前記ミストを前記基体表面近傍にて熱反応させることにより、前記基体上にイリジウムを含有する金属酸化物の結晶又は混晶を形成することを特徴とするｐ型酸化物半導体の製造方法。
［２］ 前記原料溶液がイリジウム及び他の金属を含み、該他の金属が、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属である前記［１］記載の製造方法。
［３］ 前記の熱反応を、大気圧下で行う前記［１］又は［２］に記載の製造方法。
［４］ 前記基体がコランダム構造を有する基板である前記［１］〜［３］のいずれかに記載の製造方法。
［５］ 結晶性酸化物半導体を主成分とするｐ型酸化物半導体であって、前記結晶性酸化物半導体が、イリジウムを含有する金属酸化物の結晶又は混晶を含むことを特徴とするｐ型酸化物半導体。
［６］ 前記金属酸化物がＩｒ２Ｏ３である前記［５］記載のｐ型酸化物半導体。
［７］ 前記結晶性酸化物半導体が、イリジウムと、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属とを含有する混晶である前記［５］又は［６］に記載のｐ型酸化物半導体。
［８］ 前記結晶性酸化物半導体が、コランダム構造又はβガリア構造を有する前記［５］〜［７］のいずれかに記載のｐ型酸化物半導体。
［９］ 結晶性酸化物半導体を主成分とするｐ型酸化物半導体であって、バンドギャップが２．４ｅＶ以上であることを特徴とするｐ型酸化物半導体。
［１０］ 半導体層及び電極を少なくとも備える半導体装置であって、前記半導体層が、前記［５］〜［９］のいずれかに記載のｐ型酸化物半導体を含むことを特徴とする半導体装置。
［１１］ さらに、ｎ型半導体層を備えており、該ｎ型半導体層は酸化物半導体を主成分とする前記［１０］記載の半導体装置。
［１２］ 前記ｎ型半導体層が、周期律表の第２族金属、第９族金属又は第１３族金属を含む酸化物半導体を主成分とする前記［１１］記載の半導体装置。
［１３］ 前記ｎ型半導体層の主成分である酸化物半導体と、前記ｐ型酸化物半導体との格子定数差が１．０％以下である前記［１１］又は［１２］に記載の半導体装置。
［１４］ 前記ｎ型半導体層が、Ｇａを含む結晶性酸化物半導体を主成分とする前記［１１］〜［１３］のいずれかに記載の半導体装置。
［１５］ ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）である前記［１０］〜［１４］のいずれかに記載の半導体装置。
［１６］ 少なくともｐ型半導体層とｎ型半導体層とを積層する工程を含む前記［１１］〜［１５］のいずれかに記載の半導体装置の製造方法であって、前記ｐ型半導体層が、前記［５］〜［９］のいずれかに記載のｐ型酸化物半導体を主成分として含むことを特徴とする、半導体装置の製造方法。
［１７］ 前記ｎ型半導体層が、前記ｐ型酸化物半導体との格子定数差が１．０％以内である酸化物半導体を主成分として含む前記［１６］記載の製造方法。
［１８］ 前記ｎ型半導体層が、Ｇａを含む結晶性酸化物半導体を主成分とする前記［１６］又は［１７］に記載の製造方法。
［１９］ 半導体装置を備える半導体システムであって、前記半導体装置が前記［１０］〜［１５］のいずれかに記載の半導体装置である半導体システム。
［２０］ 金属酸化物の結晶又は混晶を形成することにより酸化物半導体を製造する方法であって、前記の金属酸化物の結晶又は混晶の形成を、イリジウム及び所望により他の金属を含む原料を用いて、コランダム構造を有する基体上に、直接または他の層を介して、イリジウムを含有する金属酸化物の結晶又は混晶を結晶成長させることにより行うことを特徴とする酸化物半導体の製造方法。
［２１］
前記原料が、ハロゲン化イリジウムを含む前記［２０］記載の製造方法。
本発明のｐ型酸化物半導体は、広いバンドギャップと良好な導電性とを有しており、ｐ型半導体としての半導体特性に優れている。また、本発明の製造方法は、このようなｐ型酸化物半導体を工業的有利に製造することができるものである。
実施例において用いられる製膜装置（ミストＣＶＤ装置）の概略構成図である。 実施例におけるＸＲＤ測定結果を示す図である。横軸が回析角（ｄｅｇ．）、縦軸が回析強度（ａｒｂ．ｕｎｉｔ）を示す。 ショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）の好適な一例を模式的に示す図である。 実施例におけるＴＥＭ測定結果（電子線回折像）を示す図である。 実施例におけるＸＲＤ測定結果を示す図である。横軸が回折角（ｄｅｇ．）、縦軸が回折強度（ａｒｂ．ｕｎｉｔ）を示す。
以下、本発明の好適な実施形態について説明する。
本発明のｐ型酸化物半導体は、結晶性酸化物半導体を主成分とするｐ型酸化物半導体であって、前記結晶性酸化物半導体が、イリジウム（Ｉｒ）を含有する金属酸化物の結晶又は混晶を含むことを特長とする。「主成分」とは、前記結晶性酸化物半導体が、原子比で、ｐ型酸化物半導体の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性酸化物半導体は、イリジウムを含有する金属酸化物の結晶又は混晶を含んでさえいればそれでよい。「イリジウムを含有する金属酸化物」は、イリジウム元素と酸素とを含むものをいうが、本発明においては、Ｉｒ２Ｏ３であるのが好ましく、α−Ｉｒ２Ｏ３であるのがより好ましい。なお、前記結晶性酸化物半導体が混晶である場合には、イリジウムと、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属とを含有する混晶であるのが好ましい。上記したような好ましいものによれば、例えば移動度が２ｃｍ２／Ｖ・ｓ以上のものが得られたり、又はバンドギャップが２．４ｅＶ以上のものが得られたりするので、より広いバンドギャップやより優れた電気特性をｐ型酸化物半導体において発揮することができる。
なお、「周期律表」は、国際純正応用化学連合（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ ａｎｄ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ）（ＩＵＰＡＣ）にて定められた周期律表を意味する。また、「第２族金属」は、周期律表の第２族金属であればそれでよく、第２族金属としては、例えば、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）又はこれらの２種以上の金属等が挙げられる。「イリジウム以外の第９族金属」は、周期律表の第９族金属であって、イリジウムではない金属であればそれでよく、このような第９族金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）又はこれらの２種以上の金属等が挙げられる。また、「第１３族金属」は、周期律表の第１３族金属であれば特に限定されず、第１３族金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）又はこれらの２種以上の金属等が挙げられるが、本発明においては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）から選ばれる１種又は２種以上が好ましい。
前記結晶性酸化物半導体は、イリジウムを含有する金属酸化物の結晶又は混晶を含むが、その含有率等は本発明の目的を阻害しない限り特に限定されず、前記結晶性酸化物半導体におけるイリジウムを含有する金属酸化物の好適な含有率は、原子比で、前記結晶性酸化物半導体の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、最も好ましくは９０％以上である。イリジウムを含有する金属酸化物におけるイリジウムの含有率は、本発明の目的を阻害しない限り特に限定されないが、原子比で、好ましくは、０．１％以上、より好ましくは１％以上、最も好ましくは１０％以上である。
また、前記結晶性酸化物半導体は、本発明の目的を阻害しない限り、結晶構造等について特に限定されないが、より良好な半導体特性の発現のため、コランダム構造又はβガリア構造を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、前記結晶性酸化物半導体を主成分とするｐ型酸化物半導体は、単結晶であってもよいし、多結晶であってもよい。また、ｐ型酸化物半導体は、通常、膜状であるが、本発明の目的を阻害しない限りは特に限定されず、板状であってもよいし、シート状であってもよい。
本発明のｐ型酸化物半導体は、好適には以下の方法により得られるが、このようなｐ型酸化物半導体の製造方法も新規且つ有用であり、本発明の１つとして包含される。
本発明のｐ型酸化物半導体の製造方法は、金属酸化物の結晶又は混晶を形成して結晶性酸化物半導体を主成分とするｐ型酸化物半導体を製造する方法であって、イリジウム及び所望により他の金属を含む原料溶液を霧化してミストを生成し（霧化工程）、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送し（搬送工程）、ついで、前記ミストを前記基体表面近傍にて熱反応させることにより、前記基体上にイリジウムを含有する金属酸化物の結晶又は混晶を形成すること（製膜工程）を特長とする。
（霧化工程）
霧化工程は、イリジウム及び所望により他の金属を含む原料溶液を霧化する。霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。ミストの液滴のサイズは、特に限定されず、数ｍｍ程度であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ〜１０μｍである。
（原料溶液）
前記原料溶液は、イリジウム及び所望により他の金属を含んでいれば特に限定されず、無機材料が含まれていても、有機材料が含まれていてもよい。前記原料溶液がイリジウム及び他の金属を含む場合には、該他の金属が、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属であるのが好ましい。また、前記原料溶液がイリジウム及び他の金属を含む場合には、イリジウムを含む原料溶液と、他の金属を含む原料溶液とに分けてそれぞれ霧化工程に付し、搬送工程又は製膜工程にてそれぞれの原料溶液から得られたミストを合流させてもよい。本発明においては、イリジウム及び所望により他の金属を錯体又は塩の形態で有機溶媒または水に溶解又は分散させたものを前記原料溶液として好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。なお、本発明のミストＣＶＤ法によれば、原料濃度が低くても、好適に製膜することができる。
前記原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本発明においては、他の従来の成膜方法とは異なり、前記溶媒が水を含むのが好ましく、水と酸の混合溶媒であるのも好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。また、前記酸としては、より具体的には、例えば、酢酸、プロピオン酸、ブタン酸等の有機酸；三フッ化ホウ素、三フッ化ホウ素エーテラート、三塩化ホウ素、三臭化ホウ素、トリフルオロ酢酸、トリフルオロメタンスルホン酸、ｐ−トルエンスルホン酸などが挙げられるが、本発明においては、酢酸が好ましい。
（基体）
前記基体は、前記ｐ型酸化物半導体を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、板状であって、前記ｐ型酸化物半導体の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、好適には例えば、コランダム構造を有する基板などが挙げられる。基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板としては、例えば、コランダム構造を有する基板材料を主成分とする下地基板などが挙げられ、より具体的には例えば、サファイア基板（好ましくはｃ面サファイア基板）やα型酸化ガリウム基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
（搬送工程）
搬送工程では、前記キャリアガスによって前記ミストを基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。酸素が用いられているキャリアガスとしては、例えば空気、酸素ガス、オゾンガス等が挙げられるが、とりわけ酸素ガス及び／又はオゾンガスが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。本発明においては、霧化室、供給管及び製膜室を用いる場合には、前記霧化室及び前記供給管にそれぞれキャリアガスの供給箇所を設けるのが好ましく、前記霧化室にはキャリアガスの供給箇所を設け、前記供給管には希釈ガスの供給箇所を設けるのがより好ましい。また、キャリアガスの流量は、特に限定されないが、０．０１〜２０Ｌ／分であるのが好ましく、１〜１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１〜２Ｌ／分であるのが好ましく、０．１〜１Ｌ／分であるのがより好ましい。
（製膜工程）
製膜工程では、前記ミストを前記基体表面近傍で反応させて、前記基体表面の一部または全部に製膜する。前記熱反応は、前記ミストから膜が形成される熱反応であれば特に限定されず、熱でもって前記ミストが反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、あまり高すぎない温度以下が好ましい。本発明においては、前記熱反応を、１２００℃以下で行うのが好ましく、３００℃〜７００℃または７５０℃〜１２００℃の温度で行うのがより好ましく、３５０℃〜６００℃または７５０℃〜１１００℃で行うのが最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸化雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸化雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、「酸化雰囲気」は、イリジウムを含有する金属酸化物の結晶又は混晶が前記熱反応により形成できる雰囲気であれば特に限定されない。例えば、酸素を含むキャリアガスを用いたり、酸化剤を含む原料溶液からなるミストを用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、製膜時間を調整することにより、設定することができ、本発明においては、膜厚が１ｎｍ〜１ｍｍであるのが好ましく、１ｎｍ〜１００μｍであるのが、半導体特性がより向上するのでより好ましく、１ｎｍ〜１０μｍであるのが最も好ましい。
本発明においては、前記基体上にそのまま製膜してもよいが、前記基体上に、前記ｐ型酸化物半導体層とは異なる半導体層（例えば、ｎ型半導体層、ｎ＋型半導体層、ｎ−型半導体層等）や絶縁体層（半絶縁体層も含む）、バッファ層等の他の層を積層したのち、前記基体上に他の層を介して製膜してもよい。半導体層や絶縁体層としては、例えば、前記第１３族金属を含む半導体層や絶縁体層等が挙げられる。バッファ層としては、例えば、コランダム構造を含む半導体層、絶縁体層または導電体層などが好適な例として挙げられる。前記のコランダム構造を含む半導体層としては、例えば、α―Ｆｅ２Ｏ３、α―Ｇａ２Ｏ３、α―Ａｌ２Ｏ３などが挙げられる。前記バッファ層の積層手段は特に限定されず、前記ｐ型酸化物半導体の形成手段と同様であってよい。
なお、本発明においては、前記ｐ型半導体層の製膜前又は製膜後に、ｎ型半導体層を形成するのが好ましい。より具体的には、前記半導体装置の製造方法において、少なくともｐ型半導体層とｎ型半導体層とを積層する工程を含むのが好ましい。ｎ型半導体層の形成手段は特に限定されず、公知の手段であってよいが、本発明においては、ミストＣＶＤ法が好ましい。前記ｎ型半導体層は、酸化物半導体を主成分とするのが好ましく、周期律表の第２族金属（例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等）、第９族金属（例えばＣｏ、Ｒｈ、Ｉｒ等）又は第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましい。また、前記ｎ型半導体層は、結晶性酸化物半導体を主成分とするのも好ましく、Ｇａを含む結晶性酸化物半導体を主成分とするのがより好ましく、コランダム構造を有し且つＧａを含む結晶性酸化物半導体を主成分とするのが最も好ましい。また、本発明においては、前記ｎ型半導体の主成分である酸化物半導体と、前記ｐ型酸化物半導体との格子定数差が、１．０％以下であるのも、良好なｐｎ接合を形成することができるため、好ましく、０．３％以下であるのがより好ましい。ここで、「格子定数差」とは、前記ｎ型半導体の主成分である酸化物半導体の格子定数から、前記ｐ型酸化物半導体の格子定数を差し引いた値を、前記ｐ型酸化物半導体の格子定数で除した数値の絶対値を１００倍した数値（％）と定義される。前記格子定数差が１．０％以下である場合の例としては、ｐ型酸化物半導体がコランダム構造を有する場合であって、ｎ型半導体の主成分である酸化物半導体もコランダム構造を有する場合等が挙げられ、より好適には、ｐ型酸化物半導体が、Ｉｒ２Ｏ３の単結晶又は混晶であって、ｎ型半導体の主成分である酸化物半導体が、Ｇａ２Ｏ３の単結晶又は混晶である場合等が挙げられる。
上記のようにして得られるｐ型酸化物半導体は、ｐ型半導体層として半導体装置に用いることができる。とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。
前記ｐ型酸化物半導体をｐ型半導体層に用いた例を図３〜９に示す。なお、ｎ型半導体は、ｐ型酸化物半導体と同じ主成分であってｎ型ドーパントを含むものであってもよいし、ｐ型酸化物半導体とは主成分等が異なるｎ型半導体であってもよい。また、前記ｎ型半導体は、ｎ型ドーパントの含有量を調整すること等の公知の手段を用いることにより、ｎ−型半導体層、ｎ＋型半導体層などとして適宜用いられる。
図３は、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。図４は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
絶縁体層の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
図５は、ｎ−型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。図６は、ｎ−型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。図７は、ｎ型半導体層１５１、ｎ−型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図８に示す。図８の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３にて発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。発光層に用いられる発光体は公知のものであってもよい。なお、図８の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
図８の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の成膜法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
なお、発光素子の別の態様を図９に示す。図９の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
（ＨＢＴ）
本発明の半導体装置がヘテロ接合型バイポーラトランジスタ（ＨＢＴ）である場合の一例を図１３に示す。図１３のＨＢＴは、ｎｐｎ構造及びｐｎｐ構造のいずれの構造をとることもできる。以下、ｎｐｎ構造について詳しく説明するが、ｐｎｐ構造の場合も同様であって、ｎｐｎ構造のｐ型層をｐｎｐ構造のｎ型層で置換することができ、その逆も行うことができる。基板６０は、半絶縁性の基体でよく、高い抵抗率（例えば１０５Ωｃｍを超える抵抗率等）を有し得る。なお、基板６０はｎ型であってもよい。
基板６０の上方にコレクタ層４２が形成される。コレクタ層４２は、例えば２００ｎｍ〜１００μｍ、さらに好ましくは４００ｎｍ〜２０μｍの厚さを有している。コレクタ層４２は、コランダム構造を有するｎ型酸化物半導体を主成分として含むのが好ましく、該ｎ型酸化物半導体が、周期律表の第２族金属（例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等）、第９族金属（例えばＣｏ、Ｒｈ、Ｉｒ等）又は第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが更により好ましく、酸化ガリウム又はその混晶であるのが最も好ましい。ここで、「主成分」は前記した「主成分」と同様である。また、本実施の形態において、前記ｎ型酸化物半導体中のドーパント（例えば、スズ、ゲルマニウム、ケイ素、チタン等）の濃度は、通常、約１×１０１６／ｃｍ３〜１×１０２２／ｃｍ３であるが、例えば約１×１０１７／ｃｍ３以下の低濃度にして、ｎ−型半導体とすることができる。また、本発明によれば、約１×１０２０／ｃｍ３以上の高濃度で含有させて、ｎ＋型半導体とすることもできる。
本実施の形態では、特に基板６０が半絶縁性である場合、コレクタ層４２と基板６０の間にサブコレクタ層４０を形成してもよい。サブコレクタ層４０は、コランダム構造を有するｎ＋型酸化物半導体を主成分として含むのが好ましく、該ｎ＋型酸化物半導体が、周期律表の第２族金属（例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等）、第９族金属（例えばＣｏ、Ｒｈ、Ｉｒ等）又は第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが更により好ましく、酸化ガリウム又はその混晶であるのが最も好ましい。ここで、「主成分」は前記した「主成分」と同様である。サブコレクタ層４０の厚さは、約０．１〜１００μｍであるのが好ましい。サブコレクタ層４０の表面上には、コレクタ電極５２が形成される。サブコレクタ層４０の目的は、オーム性コレクタ電極５２の性能を向上させることにある。なお、サブコレクタ層４０は、基板６０が導電性である場合には、省略することができる。
コレクタ層４２上にベース層４４が形成される。ベース層４４は、通常、本発明のｐ型酸化物半導体を主成分として含んでさえいれば特に限定されない。ベース層４４の厚さは、特に限定されないが、１０ｎｍ〜１０μｍが好ましく、１０ｎｍ〜１μｍがより好ましい。ベース層４４は、コレクタ層の接触部から、ベース層４４の上面付近まで徐々に変化させることも好ましい。また、別の態様として、ベース層４４の上面に超格子を堆積することもできる。
ベース層４４上にエミッタ層４６が形成される。エミッタ層４６は、コランダム構造を有するｎ型酸化物半導体を主成分として含むのが好ましく、該ｎ型酸化物半導体が、周期律表の第２族金属（例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等）、第９族金属（例えばＣｏ、Ｒｈ、Ｉｒ等）又は第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが更により好ましく、酸化ガリウム又はその混晶であるのが最も好ましい。ここで、「主成分」は前記した「主成分」と同様である。なお、エミッタ層４６の厚さは、特に限定されないが、１０ｎｍ〜１００μｍが好ましい。エミッタ層４６は、通常、ベース層４４より広いバンドギャップを有する。エミッタ層４６は、任意にエミッタ層４６の組成を、ベース層４４との接触部から、エミッタ層４６の上面付近まで徐々に変化させることも好ましい。
エミッタ層４６上にキャップ層４８が形成されているのが好ましい。キャップ層４８はコランダム構造を有するｎ＋型酸化物半導体が好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むｎ＋型酸化物半導体がより好ましく、ｎ＋型ドープ酸化ガリウム又はその混晶が最も好ましい。なお、厚さは、特に限定されないが、１０ｎｍ〜１００μｍが好ましい。これらの層に例えばエッチング等を施してベース層４４を露出させると共に、上向きのコレクタ電極を設ける場合には、例えばエッチング等でさらに深いスルーホールをつくることでサブコレクタ層４０を露出させることができる。
コレクタ電極５２、ベース電極５４及びエミッタ電極５６の各電極は、好ましくはオーム性金属電極である。エミッタ電極５６はキャップ層４８上に堆積され、ベース電極５４は例えばエッチング等で露出させたベース層４４上に堆積される。コレクタ電極５２は上述のようにサブコレクタ層４０上に堆積される。別の実施形態としては、基板がｎ型の半導体等である場合には、通常、デバイス構造と反対側にある基板６０の背面上にコレクタ電極（図示せず）が設けられる。
各電極の材料は、特に限定されず、それぞれ公知の電極材料を用いることができる。電極用の好適な組成物としては、公知のオーミック電極材料（例えばＮｉ、Ａｌ、Ｔｉ、Ｐｔ、Ａｕ及びこれらの積層体等）が挙げられる。各電極ｍの厚さは、特に限定されないが、約１０〜約１００μｍの厚さが好ましく、各電極の堆積は電子ビーム蒸着、熱蒸着、スパッタリング又は他の技術で実現することができる。なお、各電極材料の堆積後、オーム接触を達成するため、アニール処理してもよい。アニール温度は、特に限定されないが、約３００〜１０００℃が好ましい。
なお、ｐｎｐ ＨＢＴは、ｐｎｐ ＨＢＴのｐ型層をｎｐｎ ＨＢＴのｎ型層で置換すると共に、その逆も行うことで形成できる。
前記半導体装置は、例えば電源装置を用いた半導体システム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図１０に電源システムの例を示す。図１０は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１１に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１２に示す。図１２は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ〜Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ〜Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
（実施例１）
１．製膜装置
図１を用いて、本実施例で用いたミストＣＶＤ装置を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
イリジウムアセチルアセトナート（イリジウム濃度０．００５ｍｏｌ／Ｌ）に、マグネシウムアセチルアセトナードをモル比で１％、塩酸を同じモル数となるように加えて水溶液を調整し、これを原料溶液とした。
３．製膜準備
上記２．で得られた原料溶液２４ａミスト発生源２４内に収容した。次に、基板２０として、ｃ面サファイア基板をサセプタ２１上に設置し、ヒーター２８の温度を５００℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを供給管２７内に供給し、供給管２７内の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
４．膜形成
次に、超音波振動子を振動させ、その振動を、水２５を通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成させた。このミストが、キャリアガスによって、供給管２７に搬送され、大気圧下、５００℃にて、ミストが熱反応して基板２０上に膜が形成された。なお、製膜時間は１時間であり、膜厚は２０ｎｍであった。
上記４．にて得られた膜について、Ｘ線回析装置を用いて膜の同定をしたところ、得られた膜は、α−Ｉｒ２Ｏ３膜であった。なお、ＸＲＤの結果を図２に示す。また、得られたα−Ｉｒ２Ｏ３膜についてホール効果測定を行ったところ、Ｆ値が０．９９７であり、キャリアタイプは「ｐ」であり、ｐ型半導体であることがわかった。また、キャリア濃度は１．７×１０２１（／ｃｍ３）であり、移動度は２．３（ｃｍ２／Ｖ・ｓ）であった。また、透過率測定によって求めたバンドギャップは、３．０ｅＶであった。なお、見かけのバンドギャップは２．５ｅＶであった。
また、上記４．にて得られた膜について、ＴＥＭを用いて、図１４のとおり、電子線回折像を得た。図１４の電子線回折像からも、上記４．で得られた膜が、基板で用いたサファイアのコランダム構造と同じ構造を有することがわかる。
（参考例）
実施例１の実験値を用いて、α―Ｉｒ２Ｏ３の格子定数を算出したところ、α―Ｇａ２Ｏ３との格子定数差が０．３％であることがわかった。そのため、ｎ型半導体の主成分である酸化物半導体として、α―Ｇａ２Ｏ３の結晶を用いることが有用であることがわかる。
（実施例２）
原料溶液として、塩化イリジウム（ＩＩＩ）（イリジウム濃度０．０５ｍｏｌ／Ｌ）に塩酸を体積比で２０％となるように加えて調整した水溶液を用いたこと、キャリアガスの流量を１．０Ｌ／ｍｉｎとしたこと、製膜温度を１０００℃としたこと、および製膜時間を２０分としたこと以外は、実施例１と同様にして、製膜を行った。得られた膜につき、実施例１と同様にして膜の同定を行ったところ、得られた膜はα−Ｉｒ２Ｏ３膜であった。なお、ＸＲＤの結果を図１５に示す。また、得られたα−Ｉｒ２Ｏ３膜の膜厚は２μｍであった。
（実施例３）
原料溶液として、塩化イリジウム（ＩＩＩ）（イリジウム濃度０．０２ｍｏｌ／Ｌ）および塩化ガリウム（ＩＩＩ）（ガリウム濃度０．０２ｍｏｌ／Ｌ）を混合し、さらに塩酸を体積比で２０％となるように加えて調整した水溶液を用いたこと、キャリアガスの流量を１．５Ｌ／ｍｉｎとしたこと、製膜温度を７５０℃としたこと、製膜時間を２０分としたこと以外は、実施例１と同様にして、製膜を行った。得られた膜につき、実施例１と同様にして膜の同定を行ったところ、得られた膜はα―（Ｉｒ０．９５，Ｇａ０．０５）２Ｏ３であった。なお、膜厚は２μｍであった。また、得られたα―（Ｉｒ０．９５，Ｇａ０．０５）２Ｏ３につき、実施例１と同様にしてホール効果測定を実施して、ｐ型半導体であることを確認した。なお、Ｆ値は０．９０５であった。また、キャリア濃度は３．７×１０２０（／ｃｍ３）であり、移動度は２．９（ｃｍ２／Ｖ・ｓ）であった。
（実施例４）
再現性を確認するために、実施例３と同様にして、製膜を行った。得られた膜につき、実施例１と同様にして膜の同定を行ったところ、得られた膜はα―（Ｉｒ０．９５，Ｇａ０．０５）２Ｏ３であった。なお、膜厚は２μｍであった。また、得られたα―（Ｉｒ０．９５，Ｇａ０．０５）２Ｏ３につき、実施例１と同様にしてホール効果測定を実施して、ｐ型半導体であることを確認した。なお、Ｆ値は０．９２７であった。また、キャリア濃度は２．０×１０２０（／ｃｍ３）であり、移動度は５．８（ｃｍ２／Ｖ・ｓ）であった。
本発明のｐ型酸化物半導体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、ｐ型の半導体特性に優れているため、特に、半導体装置等に有用である。
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口
４０ サブコレクタ層
４２ コレクタ層
４４ ベース層
４６ エミッタ層
４８ キャップ層
５２ コレクタ電極
５４ ベース電極
５６ エミッタ電極
６０ 基板
１０１ａ ｎ−型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１２１ａ バンドギャップの広いｎ型半導体層
１２１ｂ バンドギャップの狭いｎ型半導体層
１２１ｃ ｎ＋型半導体層
１２３ ｐ型半導体層
１２５ａ ゲート電極
１２５ｂ ソース電極
１２５ｃ ドレイン電極
１２８ 緩衝層
１２９ 基板
１３１ａ ｎ−型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３８ 緩衝層
１３９ 半絶縁体層
１４１ａ ｎ−型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１５１ ｎ型半導体層
１５１ａ ｎ−型半導体層
１５１ｂ ｎ＋型半導体層
１５２ ｐ型半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ エミッタ電極
１５５ｃ コレクタ電極
１６１ ｎ型半導体層
１６２ ｐ型半導体層
１６３ 発光層
１６５ａ 第１の電極
１６５ｂ 第２の電極
１６７ 透光性電極
１６９ 基板

Claims (18)

  1. 金属酸化物の結晶又は混晶を形成して結晶性酸化物半導体を主成分とするｐ型酸化物半導体を製造する方法であって、イリジウム及び所望により他の金属を含む原料溶液を霧化してミストを生成し、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送した後、前記ミストを前記基体表面近傍にて熱反応させることにより、前記基体上にイリジウムを含有する金属酸化物の結晶又は混晶を形成することを特徴とするｐ型酸化物半導体の製造方法。
  2. 前記原料溶液がイリジウム及び他の金属を含み、該他の金属が、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属である請求項１記載の製造方法。
  3. 前記の熱反応を、大気圧下で行う請求項１又は２に記載の製造方法。
  4. 前記基体がコランダム構造を有する基板である請求項１〜３のいずれかに記載の製造方法。
  5. 結晶性酸化物半導体を主成分とするｐ型酸化物半導体であって、前記結晶性酸化物半導体が、イリジウムを含有する金属酸化物の結晶又は混晶を含むことを特徴とするｐ型酸化物半導体。
  6. 前記金属酸化物がＩｒ２Ｏ３である請求項５記載のｐ型酸化物半導体。
  7. 前記結晶性酸化物半導体が、イリジウムと、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属とを含有する混晶である請求項５又は６に記載のｐ型酸化物半導体。
  8. 前記結晶性酸化物半導体が、コランダム構造又はβガリア構造を有する請求項５〜７のいずれかに記載のｐ型酸化物半導体。
  9. 半導体層及び電極を少なくとも備える半導体装置であって、前記半導体層が、請求項５〜８のいずれかに記載のｐ型酸化物半導体を含むことを特徴とする半導体装置。
  10. さらに、ｎ型半導体層を備えており、該ｎ型半導体層は酸化物半導体を主成分とする請求項９記載の半導体装置。
  11. 前記ｎ型半導体層が、周期律表の第２族金属、第９族金属又は第１３族金属を含む酸化物半導体を主成分とする請求項１０記載の半導体装置。
  12. 前記ｎ型半導体層の主成分である酸化物半導体と、前記ｐ型酸化物半導体との格子定数差が１．０％以下である請求項１０又は１１に記載の半導体装置。
  13. 前記ｎ型半導体層が、Ｇａを含む結晶性酸化物半導体を主成分とする請求項１０〜１２のいずれかに記載の半導体装置。
  14. ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）である請求項９〜１３のいずれかに記載の半導体装置。
  15. 少なくともｐ型半導体層とｎ型半導体層とを積層する工程を含む請求項１０〜１４のいずれかに記載の半導体装置の製造方法であって、前記ｐ型半導体層が、請求項５〜８のいずれかに記載のｐ型酸化物半導体を主成分として含むことを特徴とする、半導体装置の製造方法。
  16. 前記ｎ型半導体層が、前記ｐ型酸化物半導体との格子定数差が１．０％以内である酸化物半導体を主成分として含む請求項１５記載の製造方法。
  17. 前記ｎ型半導体層が、Ｇａを含む結晶性酸化物半導体を主成分とする請求項１５又は１６に記載の製造方法。
  18. 半導体装置を備える半導体システムであって、前記半導体装置が請求項９〜１４のいずれかに記載の半導体装置である半導体システム。
JP2018537303A 2016-08-31 2017-08-29 ｐ型酸化物半導体及びその製造方法 Active JP6951714B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016170330 2016-08-31
JP2016170330 2016-08-31
JP2016186343 2016-09-24
JP2016186343 2016-09-24
PCT/JP2017/031007 WO2018043503A1 (ja) 2016-08-31 2017-08-29 ｐ型酸化物半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018043503A1 JPWO2018043503A1 (ja) 2019-07-04
JP6951714B2 true JP6951714B2 (ja) 2021-10-20

Family

ID=61300723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018537303A Active JP6951714B2 (ja) 2016-08-31 2017-08-29 ｐ型酸化物半導体及びその製造方法

Country Status (6)

Country Link
US (1) US11087977B2 (ja)
EP (1) EP3509090A4 (ja)
JP (1) JP6951714B2 (ja)
KR (1) KR102329576B1 (ja)
CN (1) CN109643660B (ja)
WO (1) WO2018043503A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
DE112017007912T5 (de) * 2017-09-29 2020-07-02 Intel Corporation Gruppe-iii-nitrid-antennendiode
WO2019098297A1 (ja) * 2017-11-15 2019-05-23 株式会社Flosfia 半導体装置
JP7453612B2 (ja) 2017-11-15 2024-03-21 株式会社Flosfia 半導体装置
WO2020013242A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TW202013716A (zh) 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7404594B2 (ja) * 2018-07-12 2023-12-26 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
US20210320176A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7315137B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物膜
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
JP7247945B2 (ja) * 2020-04-24 2023-03-29 トヨタ自動車株式会社 酸化ガリウム系半導体及びその製造方法
KR20210153244A (ko) 2020-06-10 2021-12-17 박문석 P,n 반도체 방식 압전소자의 p형 반도체 제조를 위한 혼합조성물
CN114361253A (zh) * 2021-12-29 2022-04-15 东南大学 一种氧化物半导体双极型晶体管及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103415A (en) * 1976-12-09 1978-08-01 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPS61139074A (ja) * 1984-12-10 1986-06-26 Sanyo Electric Co Ltd 光起電力素子
JP3586939B2 (ja) 1994-12-22 2004-11-10 株式会社デンソー Ｅｌ素子およびその製造方法
FR2733228B1 (fr) 1995-04-20 1997-05-23 Rhone Poulenc Chimie Procede d'hydroxycarbonylation du butadiene
JP3912557B2 (ja) 1997-07-07 2007-05-09 株式会社ジーエス・ユアサコーポレーション 固体高分子型水電解セル
KR100269309B1 (ko) * 1997-09-29 2000-10-16 윤종용 고집적강유전체메모리장치및그제조방법
US6362034B1 (en) * 1999-12-20 2002-03-26 Intel Corporation Method of forming MOSFET gate electrodes having reduced depletion region growth sensitivity to applied electric field
JP4262433B2 (ja) * 2002-02-20 2009-05-13 株式会社日立製作所 半導体装置の製造方法
TWI243496B (en) * 2003-12-15 2005-11-11 Canon Kk Piezoelectric film element, method of manufacturing the same, and liquid discharge head
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP4576201B2 (ja) * 2004-10-26 2010-11-04 創世理工株式会社 三酸化モリブデン層の作製方法
KR20070116080A (ko) * 2005-03-30 2007-12-06 목스트로닉스 인코포레이티드 금속 옥사이드 반도체 필름, 구조 및 방법
JP4568197B2 (ja) * 2005-09-15 2010-10-27 三洋電機株式会社 酸化物半導体素子
US7329915B2 (en) 2005-11-21 2008-02-12 Hewlett-Packard Development Company, L.P. Rectifying contact to an n-type oxide material or a substantially insulating oxide material
TWM296476U (en) * 2005-12-09 2006-08-21 Formosa Epitaxy Inc Flip chip LED with high luminous efficiency
JP2008289967A (ja) * 2007-05-23 2008-12-04 Samco Inc 薄膜形成方法及び薄膜形成装置
US8252649B2 (en) * 2008-12-22 2012-08-28 Infineon Technologies Ag Methods of fabricating semiconductor devices and structures thereof
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
KR101720244B1 (ko) * 2010-06-01 2017-03-27 삼성전자주식회사 전기 변색 소자
JP5648126B2 (ja) * 2011-06-10 2015-01-07 株式会社アルバック 抵抗変化素子及びその製造方法
CN102916097B (zh) * 2011-08-01 2017-08-18 潘才法 一种电致发光器件
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2013165189A (ja) * 2012-02-10 2013-08-22 Univ Of Electro-Communications ＮｉＯ系酸化物半導体発光素子および酸化物半導体単結晶層の成長方法
JP6108858B2 (ja) 2012-02-17 2017-04-05 株式会社半導体エネルギー研究所 ｐ型半導体材料および半導体装置
JP5826094B2 (ja) * 2012-03-30 2015-12-02 株式会社半導体エネルギー研究所 ｐ型半導体材料、および光電変換装置の作製方法
JP2013229449A (ja) * 2012-04-25 2013-11-07 Advanced Power Device Research Association 窒化物系半導体素子
JP6467171B2 (ja) * 2013-09-17 2019-02-06 株式会社半導体エネルギー研究所 半導体装置
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
JP2016081946A (ja) * 2014-10-09 2016-05-16 株式会社Flosfia 半導体構造および半導体装置
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
WO2018004009A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法

Also Published As

Publication number Publication date
CN109643660B (zh) 2024-03-05
EP3509090A1 (en) 2019-07-10
WO2018043503A1 (ja) 2018-03-08
CN109643660A (zh) 2019-04-16
US20190189441A1 (en) 2019-06-20
EP3509090A4 (en) 2020-04-29
JPWO2018043503A1 (ja) 2019-07-04
US11087977B2 (en) 2021-08-10
KR20190042552A (ko) 2019-04-24
KR102329576B1 (ko) 2021-11-19

Similar Documents

Publication Publication Date Title
JP6951714B2 (ja) ｐ型酸化物半導体及びその製造方法
JP6994183B2 (ja) 酸化物半導体膜及びその製造方法
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7065443B2 (ja) ｐ型酸化物半導体及びその製造方法
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7274701B2 (ja) ｐ型酸化物半導体膜及びその形成方法
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
US20220140083A1 (en) Oxide semiconductor film and semiconductor device
JP2022030646A (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
JPWO2019098298A1 (ja) 半導体装置
JPWO2020013260A1 (ja) 半導体装置および半導体装置を含む半導体システム
WO2022030648A2 (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
WO2021010238A1 (ja) 酸化物膜及び半導体装置
JP2022030645A (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210915

R150 Certificate of patent or registration of utility model

Ref document number: 6951714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150