JP2016081946A - 半導体構造および半導体装置 - Google Patents

Abstract

【課題】半導体特性、特に耐圧性および放熱性に優れた半導体構造及び半導体構造を備えている半導体装置を提供する。【解決手段】半導体層１の上に、少なくとも導電性接着層２を介して、支持体層が積層３されている。半導体層は、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含む。支持体層は、結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含む。【選択図】図２

Description

本発明は、半導体装置に有用な半導体構造およびその製造方法ならびに前記半導体構造を備えた半導体装置に関する。

高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ_２Ｏ_３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎ_ＸＡｌ_ＹＧａ_ＺＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。

これらのＩｎＡｌＧａＯ系半導体を用いた半導体装置を実現するために用いる下地材料としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
特許文献１によると、β酸化ガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
特許文献２および特許文献３によると、サファイア基板を用いる場合、コランダム構造を有するＡｌ_ＸＧａ_ＹＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝２）薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上に電極を形成することができず、半導体装置の単位面積当たり出力電流に限界が生じてしまう。６インチ、８インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達の不安があるとともに調達コスト上昇という問題もあった。

また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の大電流化に伴う発熱や高温動作の課題となっている。
さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体装置を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域の低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。

加えて、携帯機器等の発展に伴い、情報処理端末の単位体積あたり処理能力向上を背景として、半導体装置の小型化が要求されており、異なる機能を有する半導体装置を複合化して半導体装置の個数を低減する市場要求もある。ここでは、産業応用が圧倒的に進んでいるＳｉを用いた半導体装置、又は基板との複合化が強く求められている。これまでに結晶成長技術の実証されている酸化ガリウム、サファイア基板いずれを用いた場合であっても、この複合化を実現するには下地材料等の張り替えが必要であり、実現困難であった。

ところで、ＩｎＡｌＧａＯ系半導体の重要な応用分野として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の窒化物半導体の下地材料応用も重要である。窒化物半導体はＬＥＤ、レーザー等の受発光分野で産業応用されているが、もっとも一般的なサファイア基板を下地材料として用いたときには導電層であるｎ層による電圧降下・発熱損失・電流分布の不均一等が問題になるとともに、サファイア基板が絶縁であるために両極性の電極を同じＩｎＡｌＧａＮ半導体上に形成しなければならないことに起因する電流密度の限界等が問題となっている。ＬＥＤ素子とＳｉ半導体装置との複合化が困難という課題もある。Ｓｉ｛１１１｝面上での窒化物半導体の成膜技術は緩衝層等の工夫により注目されているが、産業応用上、最も普及しているＳｉ｛１００｝面上での窒化物半導体の成膜技術は進展しておらず、産業応用はいまだ困難である。そのため、ＩｎＡｌＧａＯ系半導体については、放熱性および耐圧性に優れた半導体構造が待ち望まれていた。

また、特許文献３には、α−Ａｌ_２Ｏ_３基板上に形成されたα−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶薄膜が記載されており、イオン注入によって、多種多様なドーパントを含有させて半導体装置を製造することが記載されている。しかしながら、α−Ａｌ_２Ｏ_３基板が熱伝導に悪影響を与えるため、放熱性に課題があった。また、特許文献３では、イオン注入後に８００℃以上の温度で３０分以上の条件にてアニール処理を薄膜に施さなければならず、そもそも、薄膜の結晶構造が壊れるなどの問題があり、とても半導体装置に用いることができるものではなかった。

また、非特許文献２によるとＭＩＴのＴｏｍａｓ Ｐａｌａｃｉｏｓらは、Ｓｉ｛１１１｝上に成長したＡｌＧａＮ／ＧａＮ膜をＳｉ｛１１１｝基板から剥離し、ＡｌＧａＮ／ＧａＮ薄膜をＳｉ｛１００｝基板へ貼り付け、ＳｉデバイスとＧａＮデバイスの集積を図っている。しかしながら、基板全面に綺麗に剥離することが困難であり、また、耐圧性などの半導体特性に課題があった。

国際公開第２０１３／０３５８４２号 国際公開第２０１３／０３５８４４号 特開２０１３−５８６３７号公報

金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 ＩＥＥＥ ＥＤＬ、３０、１０１５、２００９年

本発明は、半導体特性、特に耐圧性および放熱性に優れた半導体構造および前記半導体構造を備えている半導体装置を提供することを目的とする。

本発明者らは、上記目的を達成すべく鋭意検討した結果、半導体層の上に、少なくとも導電性接着層を介して、支持体層が積層されている半導体構造であって、前記半導体層が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含み、前記支持体層が、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含む半導体構造が、熱膨張係数が異なる支持体を用いても、半導体特性に優れたものなることを知見し、さらに、このような半導体構造によれば、耐圧性や放熱性に優れた新規な半導体装置を提供できることを知見し、このような半導体構造および前記半導体装置が、上記した従来の課題を一挙に解決できるものであることを見出した。

本発明の半導体構造は半導体特性に優れており、前記半導体構造を備えている半導体装置は、耐圧性や放熱性に優れている。

本発明に用いられる結晶性積層構造体の一例を示す図である。 本発明に用いられる貼合せ積層構造体の一例を示す図である。 本発明の半導体構造の一例を示す図である。 本発明においてコンタクト層を形成する場合の半導体構造の一例を示す図である。 本発明においてコンタクト層を形成する場合の貼合せ積層構造体の一例を示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 図８の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程の一部を説明するための模式図である。 本発明の静電誘導トランジスタ（ＳＩＴ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 本発明の実施例で用いたミストＣＶＤ装置の構成図である。 本発明の実施例での液中ドーパント含有率と、膜中ゲルマニウム含有量との関係を示すグラフである。 実施例における半導体層のＳＩＭＳ分析の結果を示す図である。 実施例における剥離工程後の結晶性酸化物半導体薄膜表面のＡＦＭ像を示す。 実施例における再成長工程後の結晶性酸化物半導体薄膜表面のＡＦＭ像を示す。 実施例におけるＩＶ測定の結果を示す図であり、縦軸が電流（Ａ）であり、横軸が電圧（Ｖ）である。

本発明の半導体構造は、半導体層の上に、少なくとも導電性接着層を介して、支持体層が積層されている半導体構造であって、前記半導体層が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含み、前記支持体層が、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含んでさえいれば、特に限定されない。

本発明では、（１）下地基板上に、そのまま又は他の層を介して、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体薄膜を積層した後、（２）導電性接着剤を介して、前記結晶性酸化物半導体薄膜と、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含む支持体とを貼り合わせ、ついで、（３）前記下地基板を前記結晶性酸化物半導体薄膜から剥離することにより、前記半導体構造を好適に製造することができる。

工程（１）では、下地基板上に、そのまま又は他の層を介して、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体薄膜を積層する。工程（１）によって、例えば図１に示すような結晶性積層構造体を得ることができる。図１に示される結晶性積層構造体１０は、下地基板９上に結晶性酸化物半導体薄膜１が積層されている。本発明では、工程（１）で得られた結晶性酸化物半導体薄膜を、半導体層として用いることができる。以下、工程（１）につき、説明する。

＜下地基板＞
下地基板は、上記の結晶性酸化物半導体薄膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記工程（１）に用いる場合には、前記下地基板が、絶縁体基板であるのが好ましく、表面の一部または全部に金属膜を有している絶縁体基板であるのも好ましい。本発明においては、前記下地基板が、コランダム構造を有する結晶物を主成分として含む基板、またはβ−ガリア構造を有する結晶物を主成分として含む基板であるのも好ましい。コランダム構造を有する結晶物を主成分として含む基板は、基板中の組成比で、コランダム構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。コランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板や、α型酸化ガリウム基板などが挙げられる。β−ガリア構造を有する結晶物を主成分とする基板は、基板中の組成比で、β−ガリア構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。β−ガリア構造を有する結晶物を主成分とする基板としては、例えばβ−Ｇａ_２Ｏ_３基板、又はＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含みＡｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。その他の下地基板の例としては、六方晶構造を有する基板（例：ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板）などが挙げられる。六方晶構造を有する基板上には、直接または別の層（例：緩衝層）を介して、前記結晶性酸化物薄膜を形成するのが好ましい。下地基板の厚さは、本発明においては特に限定されないが、好ましくは、５０〜２０００μｍであり、より好ましくは２００〜８００μｍである。

前記下地基板が、表面の一部または全部に金属膜を有する絶縁体基板である場合には、前記金属膜は、基板表面の一部または全部に設けられていてもよく、メッシュ状やドット状の金属膜が設けられていてもよい。また、前記金属膜の厚さは、特に限定されないが、好ましくは、１０〜１０００ｎｍであり、より好ましくは１０〜５００ｎｍである。前記金属膜の構成材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）もしくはハフニウム（Ｈｆ）等の金属またはこれらの合金などが挙げられる。なお、前記金属は、一軸に配向しているのが好ましい。一軸に配向している金属は、膜厚方向または膜面内方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。

本発明においては、前記下地基板が、サファイア基板（例：ｃ面サファイア基板）、α型酸化ガリウム基板、β−Ｇａ_２Ｏ_３基板もしくはＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含みＡｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板または表面に金属膜が形成されているこれらの基板であるのが好ましく、サファイア基板がより好ましい。このような好ましい下地基板を用いることで、前記結晶性酸化物薄膜の不純物のカーボン含有率、キャリア濃度および半値幅が、他の下地基板を用いた場合に比べてさらに低減することができる。

＜結晶性酸化物薄膜＞
前記結晶性酸化物薄膜は、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含んでいれば特に限定されないが、本発明においては、前記結晶性酸化物半導体が、コランダム構造を有する酸化物半導体であるのが、放熱性および耐圧性の更なる向上の観点から好ましい。なお、本発明において、「主成分」とは、原子比で、全体に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性酸化物半導体薄膜は、単結晶膜であってもよく、多結晶膜であってもよいが、本発明においては、前記結晶性酸化物半導体薄膜が、多結晶が含まれていてもよい単結晶膜であるのが好ましい。

前記コランダム構造を有する酸化物半導体としては、例えば、Ａｌ、Ｇａ、Ｉｎ、Ｆｅ、Ｃｒ、Ｖ、Ｔｉ、Ｒｈ、ＮｉおよびＣｏ等から選ばれる１種または２種以上の金属を含む金属酸化物半導体などが挙げられる。本発明においては、前記コランダム構造を有する酸化物半導体が少なくともインジウムまたは／およびガリウムを含んでいるのが好ましく、少なくともガリウムを含んでいるのがより好ましい。なお、前記金属酸化物半導体には、本発明の目的を阻害しない限り、インジウムおよびガリウム以外の金属およびその金属酸化物などが含まれていてもよい。前記金属およびその金属酸化物としては、例えば、Ａｌ、Ｆｅ、Ｃｒ、Ｖ、Ｔｉ、Ｒｈ、ＮｉおよびＣｏ等から選ばれる１種または２種以上の金属およびその金属酸化物などが挙げられる。

また、本発明においては、前記のコランダム構造を有する酸化物半導体が、α型Ｉｎ_ＸＡｌ_ＹＧａ_ＺＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５であり、０＜Ｘ又は０＜Ｚである。）であるのが好ましい。前記酸化物半導体がα型Ｉｎ_ＸＡｌ_ＹＧａ_ＺＯ_３である場合の好ましい組成は、本発明の目的を阻害しない限り、特に限定されないが、前記結晶性酸化物半導体薄膜に含まれる金属元素中のガリウム、インジウムおよびアルミニウムの合計の原子比が０．５以上であることが好ましく、０．８以上であることがより好ましい。また、前記酸化物半導体がガリウムを含む場合の好ましい組成は、前記結晶性酸化物半導体薄膜に含まれる金属元素中のガリウムの原子比が０．５以上であることが好ましく、０．８以上であるのがより好ましい。また、結晶性酸化物半導体薄膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、好ましくは、約５０ｎｍ〜５ｍｍであり、より好ましくは、０．１μｍ〜１００μｍである。

前記結晶性酸化物半導体薄膜中には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパントまたはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３〜１×１０^２２／ｃｍ^３であってよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にして、例えばｎ型ドーパントの場合には、ｎ−型半導体等とすることができる。また、さらに、本発明によれば、ドーパントを約１×１０^１９／ｃｍ^３以上の高濃度で含有させて、例えばｎ型ドーパントの場合にはｎ＋型半導体等とすることもできる。本発明においては、ｎ型ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであるのが好ましく、ｎ−型半導体層を形成する場合、前記結晶性酸化物半導体薄膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０^１３〜１×１０^１７／ｃｍ^３にすることが好ましく、約１×１０^１５〜１×１０^１７／ｃｍ^３にすることがより好ましい。また、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブをｎ型ドーパントとしてｎ＋型半導体層を形成する場合には、前記結晶性酸化物半導体中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０^１９／ｃｍ^３〜１×１０^２１／ｃｍ^３にすることが好ましく、約１×１０^１９／ｃｍ^３〜１×１０^２０／ｃｍ^３にすることがより好ましい。以上のようにして、前記結晶性酸化物半導体薄膜に、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブを含ませることで、Ｓｎをドーパントとして用いたときよりも、電気特性に優れた結晶性酸化物半導体薄膜とすることができる。

前記結晶性酸化物半導体薄膜は、下地基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に２相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性酸化物半導体薄膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、（導電性薄膜の厚さ）／（絶縁性薄膜の厚さ）の比が０．００１〜１００であるのが好ましく、０．１〜５がさらに好ましい。このさらに好ましい比は、具体的には例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２，３、４、５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。

本発明においては、ミストＣＶＤ法により、前記結晶性酸化物半導体薄膜を前記下地基板上に形成することができる。原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された下地基板上に結晶性酸化物半導体薄膜を形成する。なお、前記結晶性酸化物半導体薄膜形成の際に、ドーパントを用いて、ドーピング処理を行うことができる。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的有利に表面粗さが０．１μｍ以下の結晶性酸化物半導体薄膜を備える結晶性積層構造体を製造することができる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、モル比で、０．０１〜１０％であるのが好ましく、０．１〜５％であるのがより好ましい。

異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物半導体薄膜の表面粗さを０．１μｍ以下とすることができれば特に限定されないが、本発明においては、Ｂｒ、Ｉ、ＦおよびＣｌから選択される少なくとも１種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、ＢｒやＩを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で５０％以下であることが好ましく、３０％以下であることがより好ましく、１〜３０％の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物半導体薄膜の異常粒の成長を抑制して表面を平滑にすることができる。

結晶性酸化物半導体薄膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物またはアルミニウム化合物等を結晶性酸化物半導体薄膜の組成に合わせて組み合わせた原料化合物を反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性酸化物半導体薄膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、例えば、ガリウムの有機金属錯体（例：アセチルアセトナート錯体等）やハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）などが挙げられるが、本発明においては、ハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）を用いることが好ましい。原料化合物にハロゲン化物を用いてミストＣＶＤで成膜することで、前記結晶性酸化物半導体薄膜に炭素を実質的に含まないようにすることができる。

より具体的には、結晶性酸化物半導体薄膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に又は別々に微粒子化される。前記結晶性酸化物半導体薄膜に含まれる炭素が、ドーパントよりも少なくなり、好ましくは、前記結晶性酸化物半導体薄膜に炭素を実質的に含まないようにことができる。なお、本発明の結晶性酸化物半導体薄膜が、ハロゲン（好ましくはＢｒ）を含むのも良好な積層構造体を形成するため好ましい。ドーパント原料としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの金属単体又は化合物（例：ハロゲン化物、酸化物等）などが挙げられる。

本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、６００℃以下が好ましく、５５０℃以下がより好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性酸化物半導体薄膜のキャリア濃度を調節することができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、１０秒〜１０時間であるのが好ましく、１０秒〜１時間であるのがより好ましい。

工程（２）では、導電性接着剤を介して、工程（１）で得られた前記結晶性酸化物半導体薄膜と、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含む支持体とを貼り合わせる。工程（２）によって、例えば、図２に示すような貼合せ積層構造体を得ることができる。図２に示される貼合せ積層構造体は、前記結晶性積層構造体１０と支持体とが導電性接着剤を介して貼り合せられており、下地基板９上に、半導体層１、導電性接着層２および支持体層３が形成されている。

導電性接着剤は、前記結晶性酸化物半導体薄膜と前記支持体との間に導電性接着層を形成することができるものであれば、特に限定されない。前記導電性接着剤としては、例えば、例えば、Ａｌ、Ａｕ、Ｐｔ、Ａｇ、Ｔｉ、Ｎｉ、Ｂｉ、Ｃｕ、Ｇａ、Ｉｎ、Ｐｂ、ＳｎおよびＺｎから選択された少なくとも一種を含む金属やこれらの金属酸化物、共晶材（例えば、Ａｕ−Ｓｎ等）、カーボンペーストまたは鑞材などが挙げられる。なお、前記導電性接着剤は、ペースト状でなくてもよく、シート状等であってもよい。本発明においては、前記導電性接着剤が、インジウム、アルミニウム、ガリウム、亜鉛、金、白金、銀、チタン、ニッケルおよび銅から選ばれる１種または２種以上の元素を主成分として含有する導電性接着剤であるのが好ましく、金、白金、銀およびチタンから選ばれる１種または２種以上の元素を含有する導電性接着剤であるのがより好ましい。
本発明においては、前記導電性接着剤を用いることにより、導電性接着層が形成される。前記導電性接着層は、単層であってもよいし、多層であってもよいが、本発明においては、２層以上の多層であるのが好ましい。前記導電性接着層が２層以上の多層である場合には、前記導電性接着剤は通常２種以上用いられる。また、前記導電性接着層は、通常、非晶性であるが、結晶などの副成分が含まれていてもよい。また、前記導電性接着層の厚みは、本発明の目的を阻害しない限り、特に限定されないが、１０ｎｍ〜２００μｍであるのが好ましく、３０ｎｍ〜５０μｍであるのがより好ましい。

前記支持体は、少なくとも導電性接着層を介して、前記結晶性酸化物半導体薄膜を支持できるものであって、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料（支持体材料）を主成分として含んでいれば特に限定されない。前記支持体材料は、半導体または導体であって、前記結晶性酸化物半導体と熱膨張係数が異なるものであれば特に限定されないが、本発明においては、前記支持体材料が、前記結晶性酸化物半導体と熱膨張係数が１．２倍以上異なるものであるのが好ましく、１．５倍以上異なるものであるのがより好ましく、２倍以上異なるものであるのが最も好ましい。本発明においては、前記支持体材料の熱膨張係数が、前記結晶性酸化物半導体の熱膨張係数よりも高くてもよいし、低くてもよい。なお、本発明において、「熱膨張係数」は、ＪＩＳ Ｚ ２２８５に従って測定される。

本発明においては、前記支持体が、熱伝導性の高い支持体であるのが好ましい。熱伝導性の高い支持体を用いることにより、放熱性をさらに向上させることができ、耐圧性や放熱性に優れた縦型デバイスとすることができる。前記支持体は、少なくとも導電性接着層を介して、前記結晶性酸化物半導体薄膜を支持する。前記支持体の主成分としては、例えば、半導体や導電体などが挙げられる。前記半導体としては、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣなどのシリコン系半導体、ＧａＡｓ、ＧａＮ、ＧａＰなどのガリウム系半導体、ＩｎＰ、ＩｎＡｓなどのインジウム系半導体などが挙げられる。本発明においては、前記支持体が、シリコン系半導体またはガリウム系半導体を主成分として含むのが好ましく、Ｓｉを含有するシリコン系半導体を主成分として含むのがより好ましく、Ｓｉ単結晶基板であるのが最も好ましい。また、前記導電体としては、例えば、金属（例えば、アルミニウム、ニッケル、クロム、ニクロム、銅、金、銀、白金、ロジウム、インジウム）もしくは導電性金属酸化物（例えば、ＩＴＯ（ＩｎＳｎＯ化合物）やＦＴＯ（フッ素などがドープされた酸化スズ）、酸化亜鉛等）、ケイ素（Ｓｉ）、導電性カーボン等の基板などが挙げられる。なお、前記導電性支持体は、前記導電性接着剤と同じ成分で構成されていてもよい。
また、本発明においては、前記支持体が、導電性支持体層（好ましくは半導体層または導電体層）を形成する。前記導電性支持体層の厚みは、本発明の目的を阻害しない限り、特に限定されないが、０．１μｍ〜５０００μｍであるのが好ましく、１０μｍ〜２０００μｍであるのがより好ましく、５０〜１０００μｍであるのが最も好ましい。
なお、本発明においては、工程（２）または（３）の後、研削や研磨等の公知の手段を用いて、前記導電性支持体層の厚みを制御することもできる。

工程（３）では、前記下地基板を前記結晶性酸化物半導体薄膜から剥離する。剥離手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。剥離手段としては、例えば、機械的衝撃を加えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段、研削して除去する手段、スマートカット法等のイオン注入を行った後、熱処理をすることにより剥離する手段、レーザリフトオフ法により剥離する手段、これらを組み合わせた手段などが挙げられる。
なお、工程（２）で得られた貼合せ積層構造体の下地基板が、表面に金属膜が形成されている基板である場合には、本工程において、基板部分のみを剥離すればよく、金属膜が半導体層表面に残っていてもよい。金属膜を半導体層表面に残すことで、半導体表面上の電極形成が容易かつ良好なものとなる。

工程（３）によって、例えば図３に示すような半導体構造を得ることができる。図３の半導体構造は、半導体層１、導電性接着層２および導電性支持体層３から形成されている。本発明においては、前記半導体層や前記導電性支持体層上に、導体層、絶縁体層、半絶縁体層、半導体層（例えば酸化物半導体層や窒化物半導体層等）および緩衝層などから選ばれる１種または２種以上の層がさらに設けられていてもよく、各層は公知のもので形成されていてもよい。各層の形成は、スパッタリング法、真空蒸着法、ＣＶＤ法などの公知の手段を用いて行うことができる。なお、本発明においては、下地基板を剥離せずに工程（２）で得られた貼合せ積層構造体をそのまま半導体装置に用いることができる場合には、工程（３）を省略してもよい。

本発明においては、工程（３）の後、前記結晶性酸化物半導体薄膜の結晶を再成長させてもよいし、また、前記結晶性酸化物半導体薄膜上に異なる半導体層を設けてもよい。下地基板とは異なる基板を前記半導体層上に設けてもよい。下地基板とは異なる基板としては、例えば、サファイア基板、Ｓｉ基板、石英基板、窒化アルミニウム基板、窒化ホウ素基板、ＳｉＣ基板、ガラス基板（ホウケイ酸ガラス基板や結晶化ガラス基板も含む）、ＳｉＧｅ基板またはプラスチック基板などが挙げられ、上記下地基板として例示した基板であってもよい。

本発明においては、半導体層と導電性接着層との間に、少なくとも第１のコンタクト層が設けられているのが好ましく、導電性接着層と導電性支持体層との間に、少なくとも第２のコンタクト層が設けられているのも好ましい。前記コンタクト層は、それぞれ同一または異なる成分で構成されていてもよく、前記コンタクト層の主成分としては、例えば、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する導電性酸化物もしくは導電性窒化物または金属などが挙げられる。

本発明においては、前記結晶性酸化物半導体薄膜と前記導電性支持体とを貼り合わせる前に、コンタクト層を形成してもよい。例えば、前記の工程（２）において、前記結晶性酸化物半導体薄膜と前記導電性支持体とを貼り合わせる前に、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する導電性酸化物もしくは導電性窒化物または金属を主成分として含む薄膜を、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、導電性支持体上または結晶性酸化物半導体薄膜上にコンタクト層を形成することができる。コンタクト層を形成した場合の半導体構造の一例を図４に示す。図４に示される半導体構造は、半導体層と導電性接着層との間と、導電性接着層と導電性支持体層との間の２箇所に、それぞれコンタクト層が設けられており、半導体層１、第１のコンタクト層４ａ、導電性接着層２、第２のコンタクト層４ｂおよび導電性支持体層３を備えている。図４の半導体構造を製造する場合、例えば、工程（２）において、図５に示すような貼合せ積層構造体とし、ついで、工程（３）において、下地基板９を剥離することもできる。

本発明においては、上記のようにして得られた半導体構造を半導体装置に用いることができる。なお、本発明の半導体構造を半導体装置に用いる場合には、本発明の半導体構造をそのまま半導体装置に用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成してもよい。

本発明の半導体構造は、様々な半導体装置に有用であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、前記半導体構造を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明においては、前記半導体装置が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましい。

以下、前記半導体構造の結晶性酸化物半導体薄膜をｎ型半導体層（ｎ＋型半導体やｎ−型半導体等）に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。

（ＳＢＤ）
図６は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図６のＳＢＤは、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、導電性接着層１０６、導電性支持体層１０７、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。

ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。

図６のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ型半導体層１０１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０５ｂからショットキー電極１０５ａへ電子が流れる。このようにして前記結晶性積層構造体を用いたＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。

図７は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図７のＳＢＤは、図６のＳＢＤの構成に加え、さらに絶縁体層１０４を備えている。より具体的には、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、導電性接着層１０６、導電性支持体層１０７、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび絶縁体層１０４を備えている。

絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ_４、ＡｌＮ、Ｈｆ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＭｇＯ、ＧｄＯ、ＳｉＯ_２またはＳｉ_３Ｎ_４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ−型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。

ショットキー電極やオーミック電極の形成や材料等については、上記図１のＳＢＤの場合と同様であり、例えばスパッタリング法、真空蒸着法、圧着法、ＣＶＤ法等の公知の手段を用いて、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などからなる電極を形成することができる。

図７のＳＢＤは、図６のＳＢＤに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。

（ＭＯＳＦＥＴ）
本発明の半導体装置がＭＯＳＦＥＴである場合の一例を図８に示す。図８のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ−型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、導電性接着層１３６、導電性支持体層１３７、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。

ドレイン電極１３５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍの導電性支持体層１３７が形成されており、導電性支持体層１３７上には、例えば厚さ５０ｎｍ〜５０μｍの導電性接着層１３６が形成されている。また、導電性接着層１３６上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１３１ｂが形成されており、前記ｎ＋型半導体層１３１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１３１ａが形成されている。そして、さらに、前記ｎ−型半導体層１３１ａ上には、ｎ＋型半導体層１３１ｃが形成されており、前記ｎ＋型半導体層１３１ｃ上には、ソース電極１３５ｂが形成されている。

また、前記ｎ−型半導体層１３１ａ及び前記ｎ＋型半導体層１３１ｃ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ−型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内には、例えば、１０ｎｍ〜１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。

図８のＭＯＳＦＥＴのオン状態では、前記ソース電極１３５ｂと前記ドレイン電極１３５ｃとの間に電圧を印可し、前記ゲート電極１３５ａに前記ソース電極１３５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１３１ａの側面にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。

図９は、図８のＭＯＳＦＥＴの製造工程の一部を示している。例えば図９（ａ）に示すような積層体を用いて、ｎ−型半導体層１３１ａおよびｎ＋型半導体層１３１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、さらに、反応性イオンエッチング法等により異方性エッチングを行って、図９（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ−型半導体層１３１ａの途中にまで達する深さのトレンチ溝を形成する。次いで、図９（ｃ）に示すように、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ〜１μｍ厚のゲート絶縁膜１３４を形成した後、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成する。

そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、パワーＭＯＳＦＥＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図８では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図８のトレンチ溝の深さをｎ−型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。

（ＳＩＴ）
図１０は、本発明の半導体装置がＳＩＴである場合の一例を示す。図１０のＳＩＴは、ｎ−型半導体層１４１ａ、ｎ＋型半導体層１４１ｂ及び１４１ｃ、導電性接着層１４６、導電性支持体層１４７、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている。

ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍの導電性支持体層１４７が形成されており、導電性支持体層１４７上には、例えば厚さ５０ｎｍ〜５０μｍの導電性接着層１４６が形成されている。また、導電性接着層１４６上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１４１ａが形成されている。そして、さらに、前記ｎ−型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。

また、前記ｎ−型半導体層１４１ａ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ−半導体層１３１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内のｎ−型半導体層上には、ゲート電極１４５ａが形成されている。
図１０のＳＩＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１４１ａ内にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。

本発明においては、図１０のＳＩＴを、図９のＭＯＳＦＥＴと同様にして製造することができる。より具体的に例えば、ｎ−型半導体層１４１ａおよびｎ＋型半導体層１４１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、例えば、反応性イオンエッチング法等により異方性エッチングを行って、前記ｎ＋型半導体層１４１ｃ表面から前記ｎ−型半導体層の途中まで達する深さのトレンチ溝を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等で、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成する。また、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１４１ｃ上にソース電極１４５ｂを、ｎ＋型半導体層１４１ｂ上にドレイン電極１４５ｃを、それぞれ形成することで、ＳＩＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

上記例では、ｐ型半導体を使用していない例を示したが、本発明においては、これに限定されず、ｐ型半導体を用いてもよい。ｐ型半導体を用いた例を図１１〜１３に示す。これらの半導体装置は、上記例と同様にして製造することができる。なお、ｐ型半導体は、ｎ型半導体と同じ材料であって、ｐ型ドーパントを含むものであってもよいし、異なるｐ型半導体であってもよい。

以下、本発明の実施例を説明する。

＜実施例１＞
１．積層
（１）ＣＶＤ装置
まず、図１４を用いて、本実施例で用いたＣＶＤ装置１９を説明する。ＣＶＤ装置１９は、下地基板等の被成膜試料２０を載置する試料台２１と、キャリアガスを供給するキャリアガス源２２と、キャリアガス源２２から送り出されるキャリアガスの流量を調節するための流量調節弁２３と、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる成膜室２７と、成膜室２７の周辺部に設置されたヒータ２８を備えている。試料台２１は、石英からなり、被成膜試料２０を載置する面が水平面から傾斜している。成膜室２７と試料台２１をどちらも石英で作製することにより、被成膜試料２０上に形成される薄膜内に装置由来の不純物が混入することを抑制している。

（２）原料溶液の作製
臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１：０．０１となるように水溶液を調整した。この際、４８％臭化水素酸溶液を体積比で１０％を含有させた。この原料溶液２４ａをミスト発生源２４内に収容した。

（３）成膜準備
次に、被成膜試料２０として、１辺が１０ｍｍの正方形で厚さ６００μｍのｃ面サファイア基板を試料台２１上に設置させ、ヒータ２８を作動させて成膜室２７内の温度を５００℃にまで昇温させた。次に、流量調節弁２３を開いてキャリアガス源２２からキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／ｍｉｎに調節した。キャリアガスとしては、酸素ガスを用いた。

（４）薄膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて、原料微粒子を生成した。
この原料微粒子が、キャリアガスによって成膜室２７内に導入され、成膜室２７内で反応して、被成膜試料２０の成膜面でのＣＶＤ反応によって被成膜試料２０上に薄膜を形成した。

＜試験例１＞結晶相の確認
上記（４）で形成した薄膜の相の同定をした。同定は、薄膜用ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって行った。測定は、ＣｕＫα線を用いて行った。その結果、実施例１の原料溶液を用いて形成した薄膜は、α−Ｇａ_２０_３であった。
＜試験例２＞ホール効果測定
上記（４）で得られた薄膜の電気特性につき、ｖａｎ ｄｅｒ ｐａｕｗ法により、ホール効果測定を行った。測定環境としては、室温で印加磁場の周波数は５０ｍＨｚとした。キャリア密度および移動度を求めた結果を表１に示す。
表１に示すように、上記（４）で得られた薄膜に導電性が付与されたことが分かる。

＜試験例３＞ドーピング量の制御
臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１Ｅ−７、１Ｅ−６、８Ｅ−５、４Ｅ−４、２Ｅ−３、１Ｅ−２、２Ｅ−１、８Ｅ−１となるようにそれぞれ上記と同様にして原料溶液を調整した。この際、４８％臭化水素酸溶液を体積比で１０％を含有させた。上記の成膜条件で成膜を行い、ＳＩＭＳを用いて、入射イオン種は酸素、出力３ｋＶ、２００ｎＡで不純物濃度の定量分析を行った。その結果を図１５に示す。図１５に示すように、液中ドーパント含有割合と、結晶膜中のドーピング量が相関関係を有し、液中ドーパント含有割合を調整することによって、形成される薄膜中のドーピング濃度を容易に制御することができることが分かった。

＜試験例４＞ｎ−型半導体層およびｎ＋型半導体層の形成確認
実施例１と同様にして、ｎ−型半導体層として、ゲルマニウムをドーピングしたα−Ｇａ_２Ｏ_３薄膜をｃ面サファイア基板上に成膜し、ついで、薄膜上に、ｎ＋型半導体層として、ドーピングしていないα−Ｇａ_２Ｏ_３薄膜を成膜した。ｎ＋半導体層の形成については、何もドーピングしなかったこと以外は、上記と同様にして成膜することにより行った。成膜後、得られた結晶性酸化物半導体薄膜につき、ＳＩＭＳ分析（Cs 3kV 200nA Ap16% Raster400）を行った。結果を図１６に示す。図１６から明らかなように、横軸のスパッタリング時間で１５００秒を過ぎたあたりまではゲルマニウムが含まれておらず、また、１５００秒を過ぎたあたりから４０００秒あたりまではゲルマニウムが均一に含まれており、ｎ＋型半導体層およびｎ−型半導体層が良好に形成されていることが分かる。

２．貼り合わせ
インジウム系接着剤（シート状）を用いて、上記で得られたサファイア基板上の結晶性酸化物半導体薄膜と、Ｓｉ基板とを貼り合わせた。このときの結晶性酸化物半導体薄膜の熱膨張係数は約８．０×１０^−６／Ｋであり、Ｓｉ単結晶基板の熱膨張係数は約３．０×１０^−６／Ｋであった。なお、導電性接着層の厚さは４０μｍであり、Ｓｉ基板の厚さは５００μｍであった。

３．剥離
上記２．で得られた貼合せ積層構造体のサファイア基板と結晶性酸化物半導体薄膜とを手で捲るようにして、サファイア基板から結晶性酸化物半導体薄膜を剥離した。

＜実施例２＞
１．積層
実施例１と同様にして、サファイア基板上に結晶性酸化物半導体薄膜を得た。
２．貼り合わせ
結晶性酸化物半導体薄膜表面に、Ｔｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層し、また、Ｓｉ基板上にもＴｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層した。そして、Ａｕ接合でもって、結晶性酸化物半導体薄膜とＳｉ基板とを貼り合わせた。
３．剥離
積層体（サファイア基板／α−Ｇａ_２Ｏ_３膜／Ｔｉ／Ａｕ／Ｔｉ／Ｓｉ基板）のサファイア基板を研磨して除去した。
４．再成長
サファイア基板の剥離後、α−Ｇａ_２Ｏ_３膜（ｎ−型半導体層）を、再度、上記１．の積層と同様にして、α−Ｇａ_２Ｏ_３膜の結晶を再成長させた。
５．電極形成
再成長後、α−Ｇａ_２Ｏ_３膜表面にＰｔ膜をスパッタで成膜し、Ｓｉ基板上にＴｉ／Ａｕ膜をスパッタで成膜し、それぞれ電極を形成することにより、ショットキーバリアダイオードを作製した。

＜ＡＦＭ測定＞
実施例２の再成長前後の結晶性酸化物半導体膜の表面をＡＦＭで観察した。再成長前のＡＦＭ像を図１７に示す。中心線の平均粗さ（Ｒａ）は、１．２３６Ｅ−１ｎｍであった。また、再成長後のＡＦＭ像を図１８に示す。中心線の平均粗さ（Ｒａ）は、３．９９０Ｅ−２ｎｍであった。このことから、剥離後の再成長前後で表面が良好な状態であることが分かるが、さらに、再成長後の膜表面の方が表面平滑性により優れていることもわかる。

＜実施例３＞
１．積層
実施例１と同様にしてサファイア基板上に結晶性酸化物半導体薄膜を得た。なお、この際に、ｎ＋半導体層およびｎ−半導体層が形成されるように、酸化ゲルマニウムの濃度を変えて２回に分けて成膜を行った。
２．貼り合わせ
結晶性酸化物半導体薄膜表面に、接着性樹脂を塗布し、ついで、Ｓｉ基板を貼り合わせた。
３．剥離
サファイア基板を研磨して除去した。
４．ウエットエッチング
ウエットエッチングを行って、接着性樹脂とＳｉ基板を除去した。
５．電極形成
ｎ−半導体層側にＰｔ膜を、ｎ＋半導体層側にＴｉ／Ａｕ膜をそれぞれスパッタで成膜し、電極を形成することにより、ショットキーバリアダイオードを作製した。

＜実施例４＞
１．積層
実施例３と同様にしてサファイア基板上に結晶性酸化物半導体薄膜を得た。ついで、ｎ−半導体層上に、スパッタでＰｔ膜を形成した。
２．貼り合わせ
２．接着性樹脂によるＳｉ基板の貼り合わせ
Ｐｔ膜が形成されたｎ−半導体層側に、接着性樹脂を塗布し、その上にＳｉ基板を貼り合わせた。
３．サファイア基板の剥離
サファイア基板を研磨して除去した。
４．金属によるＳｉ基板の貼り合わせ
ｎ＋半導体層側の結晶性酸化物半導体薄膜表面に、Ｔｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層し、また、Ｓｉ基板上にもＴｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層した。そして、Ａｕ接合でもって、結晶性酸化物半導体薄膜とＳｉ基板とを貼り合わせた。
５．接着性樹脂の除去
ウエットエッチングを行って、接着性樹脂とＳｉ基板を除去した。
６．電極形成
ｎ＋半導体層側のＳｉ基板（支持基板）にＴｉ／Ａｕ膜をスパッタで成膜し、電極を形成することにより、ショットキーバリアダイオードを作製した。

＜実施例５＞
１．積層
実施例３と同様にしてサファイア基板上に結晶性酸化物半導体薄膜を得た。
２．貼り合わせ
ｎ−型半導体層側の結晶性酸化物半導体薄膜表面に接着性樹脂を塗布し、その上にＳｉ基板をはりつけた。
３．剥離
研磨にてサファイア基板を除去した。
４．貼り合わせ
ｎ＋型半導体層側の結晶性酸化物半導体薄膜表面に、Ｔｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層し、また、Ｓｉ基板上にもＴｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層した。そして、Ａｕ接合でもって、結晶性酸化物半導体薄膜とＳｉ基板とを貼り合わせた。
５．接着性樹脂の除去
接着性樹脂およびＳｉ基板をウエットエッチングにより除去した。
６．電極形成
ｎ−型半導体層側の結晶性酸化物半導体薄膜表面にＰｔ膜を、ｎ＋型半導体層側のＳｉ基板にＴｉ／Ａｕ膜を、それぞれスパッタで成膜して電極を形成することにより、ショットキーバリアダイオードを作製した。

＜実施例６＞
１．積層
クラックが入るまで成膜を続けたこと以外は、実施例１と同様にしてサファイア基板上に結晶性酸化物半導体薄膜を得た。
２．貼り合わせ
結晶性酸化物半導体薄膜の表面に、ＴｉおよびＡｇをスパッタでそれぞれ成膜し、また、Ｓｉ基板上にＴｉおよびＡｇをスパッタでそれぞれ成膜し、その上に、Ａｇ面の直接接合により、結晶性酸化物半導体膜とＳｉ基板とをはりつけた。
３．剥離
クラックを利用して、実施例１と同様に、手でサファイア基板をはがした。
４．電極形成
結晶性酸化物半導体膜の表面にＰｔ膜を、Ｓｉ基板にＴｉ／Ａｕ膜をそれぞれスパッタで形成することにより、ショットキーバリアダイオードを作製した。

＜ＩＶ特性＞
実施例６のＩＶ特性を評価した。結果を図１９に示す。図１９から実施例のショットキーバリアダイオードが優れた電気特性を有することがわかる。

本発明の半導体構造は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。

１ 半導体層
２ 導電性接着層
３ 支持体層
４ａ 第１のコンタクト層
４ｂ 第２のコンタクト層
９ 下地基板
１０ 結晶性積層構造体
１９ ミストＣＶＤ装置
２０ 被成膜試料
２１ 試料台
２２ キャリアガス源
２３ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ
１０１ａ ｎ−型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１０６ 導電性接着層
１０７ 支持体層
１３１ａ ｎ−型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３６ 導電性接着層
１３７ 支持体層
１４１ａ ｎ−型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１４６ 導電性接着層
１４７ 支持体層

Claims (16)

1. 半導体層の上に、少なくとも導電性接着層を介して、支持体層が積層されている半導体構造であって、前記半導体層が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含み、前記支持体層が、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含むことを特徴とする半導体構造。
2. 結晶性酸化物半導体が、少なくともガリウムを含有することを特徴とする請求項１記載の半導体構造。
3. 結晶性酸化物半導体が、コランダム結晶構造を有する請求項１または２に記載の半導体構造。
4. 導電性接着層が、インジウム、アルミニウム、ガリウム、亜鉛、金、白金、銀、チタン、ニッケルおよび銅から選ばれる１種または２種以上の元素を含有する導電性接着剤を主成分として含む請求項１〜３のいずれかに記載の半導体構造。
5. 導電性接着剤が、金、白金、銀およびチタンから選ばれる１種または２種以上の元素を含有する請求項４記載の半導体構造。
6. 支持体層が、半導体を主成分として含む請求項１〜５のいずれかに記載の半導体構造。
7. 半導体が、ケイ素を含有する請求項６記載の半導体構造。
8. 下地基板上に、そのまま又は他の層を介して、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体薄膜を積層した後、導電性接着剤を介して、前記結晶性酸化物半導体薄膜と、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含む支持体とを貼り合わせ、ついで、前記下地基板を前記結晶性酸化物半導体薄膜から剥離することを特徴とする半導体構造の製造方法。
9. 下地基板が、表面の一部または全部に金属膜を有していてもよい絶縁体基板である請求項８記載の製造方法。
10. 請求項１〜７のいずれかに記載の半導体構造を備えていることを特徴とする半導体装置。
11. 半導体層の上に、少なくとも導電性接着層を介して、支持体層が積層されている半導体構造を備えている半導体装置であって、前記半導体層が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物を主成分として含み、前記支持体層が、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料を主成分として含むことを特徴とする半導体装置。
12. 半導体層がｎ型半導体で構成されている請求項１１記載の半導体装置。
13. 縦型デバイスである請求項１１〜１２のいずれかに記載の半導体装置。
14. パワーデバイスである請求項１１〜１３のいずれかに記載の半導体装置。
15. ショットキーバリアダイオード（ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）または接合電界効果トランジスタ（ＪＦＥＴ）である請求項１１〜１４のいずれかに記載の半導体装置。
16. ショットキーバリアダイオード（ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または静電誘導トランジスタ（ＳＩＴ）である請求項１１〜１５のいずれかに記載の半導体装置。