JP6680435B2 - 剥離方法 - Google Patents

剥離方法 Download PDF

Info

Publication number
JP6680435B2
JP6680435B2 JP2018183432A JP2018183432A JP6680435B2 JP 6680435 B2 JP6680435 B2 JP 6680435B2 JP 2018183432 A JP2018183432 A JP 2018183432A JP 2018183432 A JP2018183432 A JP 2018183432A JP 6680435 B2 JP6680435 B2 JP 6680435B2
Authority
JP
Japan
Prior art keywords
substrate
oxide semiconductor
film
crystalline oxide
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018183432A
Other languages
English (en)
Other versions
JP2019036737A (ja
Inventor
真也 織田
真也 織田
貴博 佐々木
貴博 佐々木
俊実 人羅
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JP2019036737A publication Critical patent/JP2019036737A/ja
Application granted granted Critical
Publication of JP6680435B2 publication Critical patent/JP6680435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、半導体装置に有用な導電性積層構造体の製造方法および前記導電性積層構造体を備えた半導体装置ならびに結晶性酸化物半導体膜の剥離方法に関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献1によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
これらのInAlGaO系半導体を用いた半導体装置を実現するために用いる下地材料としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
特許文献1によると、β酸化ガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
特許文献2および特許文献3によると、サファイア基板を用いる場合、コランダム構造を有するAlGa(0≦X≦2、0≦Y≦2、X+Y=2)薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上に電極を形成することができず、半導体装置の単位面積当たり出力電流に限界が生じてしまう。6インチ、8インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達の不安があるとともに調達コスト上昇という問題もあった。
また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の大電流化に伴う発熱や高温動作の課題となっている。
さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体装置を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域の低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。
加えて、携帯機器等の発展に伴い、情報処理端末の単位体積あたり処理能力向上を背景として、半導体装置の小型化が要求されており、異なる機能を有する半導体装置を複合化して半導体装置の個数を低減する市場要求もある。ここでは、産業応用が圧倒的に進んでいるSiを用いた半導体装置、又は基板との複合化が強く求められている。これまでに結晶成長技術の実証されている酸化ガリウムおよびサファイア基板のいずれを用いた場合であっても、この複合化を実現するには下地材料等の張り替えが必要であり、実現困難であった。
ところで、InAlGaO系半導体の重要な応用分野として、GaN、AlN、InN、AlGaN、InGaN、InAlGaN等の窒化物半導体の下地材料応用も重要である。窒化物半導体はLED、レーザ等の受発光分野で産業応用されているが、もっとも一般的なサファイア基板を下地材料として用いたときには導電層であるn層による電圧降下・発熱損失・電流分布の不均一等が問題になるとともに、サファイア基板が絶縁であるために両極性の電極を同じInAlGaN半導体上に形成しなければならないことに起因する電流密度の限界等が問題となっている。LED素子とSi半導体装置との複合化が困難という課題もある。Si{111}面上での窒化物半導体の成膜技術は緩衝層等の工夫により注目されているが、産業応用上、最も普及しているSi{100}面上での窒化物半導体の成膜技術は進展しておらず、産業応用はいまだ困難である。そのため、InAlGaO系半導体については、放熱性および耐圧性に優れたものが待ち望まれていた。
また、特許文献3には、α−Al基板上に形成されたα−(AlGa1−x単結晶薄膜が記載されており、イオン注入によって、多種多様なドーパントを含有させて半導体装置を製造することが記載されている。しかしながら、α−Al基板が熱伝導に悪影響を与えるため、放熱性に課題があった。また、特許文献3では、イオン注入後に800℃以上の温度で30分以上の条件にてアニール処理を薄膜に施さなければならず、そもそも、薄膜の結晶構造が壊れるなどの問題があり、とても半導体装置に用いることができるものではなかった。
また、非特許文献2によるとMITのTomas Palaciosらは、Si{111}上に成長したAlGaN/GaN膜をSi{111}基板から剥離し、AlGaN/GaN薄膜をSi{100}基板へ貼り付け、SiデバイスとGaNデバイスの集積を図っている。しかしながら、基板全面に綺麗に剥離することが困難であり、また、耐圧性などの半導体特性に課題があった。
国際公開第2013/035842号 国際公開第2013/035844号 特開2013−58637号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月 IEEE EDL、30、1015、2009年
本発明は、半導体装置、特に縦型の素子に有用な導電性積層構造体や結晶性酸化物半導体膜を工業的有利に製造できる方法を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、絶縁体基板上に、コランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層した後、前記結晶性酸化物半導体膜に、導電性接着剤を介して、導電性基板を貼り付け、ついで、前記絶縁体基板を除去することにより、コランダム構造を有する結晶性酸化物半導体であっても、縦型半導体装置に有用な導電性積層構造体を容易に製造できることを知見し、上記した従来の課題を一挙に解決できることを見出した。
本発明の方法によれば、半導体装置、特に縦型の素子に有用な導電性積層構造体や結晶性酸化物半導体膜を工業的有利に製造できる。
本発明に用いられる結晶性積層構造体の一例を示す図である。 本発明に用いられる貼合せ積層構造体の一例を示す図である。 本発明の導電性積層構造体の一例を示す図である。 本発明の実施例で用いたミストCVD装置の構成図である。 実施例におけるIV測定の結果を示す図であり、縦軸が電流(A)であり、横軸が電圧(V)である。 本発明の実施例におけるXRDデータを示す。 本発明の実施例におけるXRDデータを示す。 本発明の実施例におけるXRDデータを示す。
本発明の製造方法は、(1)絶縁体基板上に、コランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層した後、(2)前記結晶性酸化物半導体膜に、導電性接着剤を介して、導電性基板を貼り付け、ついで、(3)前記絶縁体基板を除去することを特徴とする。
工程(1)では、絶縁体基板上に、そのまま又は他の層を介して、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体膜を積層する。工程(1)によって、例えば図1に示すような結晶性積層構造体を得ることができる。図1に示される結晶性積層構造体10は、絶縁体基板9上に結晶性酸化物半導体膜1が積層されている。本発明では、工程(1)で得られた結晶性酸化物半導体膜を、半導体層として用いることができる。以下、工程(1)につき、説明する。
<絶縁体基板>
絶縁体基板は、上記の結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。本発明においては、前記絶縁体基板が、コランダム構造を有する結晶物を主成分として含む基板であるのが好ましい。コランダム構造を有する結晶物を主成分として含む基板は、基板中の組成比で、コランダム構造を有する結晶物を50%以上含むものであれば、特に限定されないが、本発明においては、70%以上含むものであるのが好ましく、90%以上であるのがより好ましい。コランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板などが挙げられる。絶縁体基板の厚さは、本発明においては特に限定されないが、好ましくは、50〜2000μmであり、より好ましくは200〜800μmである。
前記絶縁体基板が、表面に金属膜を有する基板である場合には、前記金属膜は、基板表面の一部または全部に設けられていてもよく、メッシュ状やドット状の金属膜が設けられていてもよい。また、前記金属膜の厚さは、特に限定されないが、好ましくは、10〜1000nmであり、より好ましくは10〜500nmである。前記金属膜の構成材料としては、例えば、白金(Pt)、金(Au)、パラジウム(Pd)、銀(Ag)、クロム(Cr)、銅(Cu)、鉄(Fe)、タングステン(W)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、マンガン(Mn)、モリブデン(Mo)、アルミニウム(Al)もしくはハフニウム(Hf)等の金属またはこれらの合金などが挙げられる。なお、前記金属は、一軸に配向しているのが好ましい。一軸に配向している金属は、膜厚方向または膜面内方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをX線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合(好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合)に、一軸に配向していると判断することができる。
<結晶性酸化物半導体膜>
前記結晶性酸化物半導体膜は、コランダム構造を有する結晶性酸化物半導体を主成分として含んでいれば特に限定されないが、本発明においては、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有する結晶性酸化物半導体を主成分として含むのが、放熱性および耐圧性の更なる向上の観点から好ましい。なお、本発明において、「主成分」とは、原子比で、全体に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。前記結晶性酸化物半導体膜は、単結晶膜であってもよく、多結晶膜であってもよいが、本発明においては、前記結晶性酸化物半導体膜が、多結晶が含まれていてもよい単結晶膜であるのが好ましく、単結晶を主成分とする単結晶膜であるのがより好ましい。
前記コランダム構造を有する結晶性酸化物半導体としては、例えば、Al、Ga、In、Fe、Cr、V、Ti、Rh、NiおよびCo等から選ばれる1種または2種以上の金属を含む金属酸化物半導体などが挙げられる。本発明においては、前記コランダム構造を有する結晶性酸化物半導体が少なくともインジウムまたは/およびガリウムを含んでいるのが好ましく、少なくともガリウムを含んでいるのがより好ましい。なお、前記金属酸化物半導体には、本発明の目的を阻害しない限り、インジウムおよびガリウム以外の金属およびその金属酸化物などが含まれていてもよい。前記金属およびその金属酸化物としては、例えば、Al、Fe、Cr、V、Ti、Rh、NiおよびCo等から選ばれる1種または2種以上の金属およびその金属酸化物などが挙げられる。
また、本発明においては、前記結晶性酸化物半導体が、α型InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5であり、0<X又は0<Zである。)であるのが好ましい。前記結晶性酸化物半導体がα型InAlGaである場合の好ましい組成は、本発明の目的を阻害しない限り、特に限定されないが、前記結晶性酸化物半導体膜に含まれる金属元素中のガリウム、インジウムおよびアルミニウムの合計の原子比が0.5以上であることが好ましく、0.8以上であることがより好ましい。また、前記結晶性酸化物半導体がガリウムを含む場合の好ましい組成は、前記結晶性酸化物半導体膜に含まれる金属元素中のガリウムの原子比が0.5以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、好ましくは、約50nm〜5mmであり、より好ましくは、0.1μm〜100μmである。
前記結晶性酸化物半導体膜中には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパントまたはp型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約1×1016/cm〜1×1022/cmであってよいし、また、ドーパントの濃度を例えば約1×1017/cm以下の低濃度にして、例えばn型ドーパントの場合には、n−型半導体等とすることができる。また、さらに、本発明によれば、ドーパントを約1×1019/cm以上の高濃度で含有させて、例えばn型ドーパントの場合にはn+型半導体等とすることもできる。本発明においては、n型ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであるのが好ましく、n−型半導体層を形成する場合、前記結晶性酸化物半導体膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約1×1013〜1×1017/cmにすることが好ましく、約1×1015〜1×1017/cmにすることがより好ましい。また、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブをn型ドーパントとしてn+型半導体層を形成する場合には、前記結晶性酸化物半導体中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約1×1019/cm〜1×1021/cmにすることが好ましく、約1×1019/cm〜1×1020/cmにすることがより好ましい。以上のようにして、前記結晶性酸化物半導体膜に、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブを含ませることで、Snをドーパントとして用いたときよりも、電気特性に優れた結晶性酸化物半導体膜とすることができる。
前記結晶性酸化物半導体膜は、絶縁体基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に2相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性酸化物半導体膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、(導電性薄膜の厚さ)/(絶縁性薄膜の厚さ)の比が0.001〜100であるのが好ましく、0.1〜5がさらに好ましい。このさらに好ましい比は、具体的には例えば、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2,3、4、5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。
本発明においては、ミストCVD法により、前記結晶性酸化物半導体膜を前記絶縁体基板上に形成することができる。原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された絶縁体基板上に結晶性酸化物半導体膜を形成する。なお、前記結晶性酸化物半導体膜形成の際に、ドーパントを用いて、ドーピング処理を行うことができる。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的有利に表面粗さが0.1μm以下の結晶性酸化物半導体膜を備える結晶性積層構造体を製造することができる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、モル比で、0.01〜10%であるのが好ましく、0.1〜5%であるのがより好ましい。
異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物半導体膜の表面粗さを0.1μm以下とすることができれば特に限定されないが、本発明においては、Br、I、FおよびClから選択される少なくとも1種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、BrやIを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で50%以下であることが好ましく、30%以下であることがより好ましく、1〜30%の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物半導体膜の異常粒の成長を抑制して表面を平滑にすることができる。
結晶性酸化物半導体膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物またはアルミニウム化合物等を結晶性酸化物半導体膜の組成に合わせて組み合わせた原料化合物を反応させることによって形成可能である。これによって、絶縁体基板上に、絶縁体基板側から結晶性酸化物半導体膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、例えば、ガリウムの有機金属錯体(例:アセチルアセトナート錯体等)やハロゲン化物(例:フッ化、塩化、臭化又はヨウ化物等)などが挙げられるが、本発明においては、ハロゲン化物(例:フッ化、塩化、臭化又はヨウ化物等)を用いることが好ましい。原料化合物にハロゲン化物を用いてミストCVDで成膜することで、前記結晶性酸化物半導体膜に炭素を実質的に含まないようにすることができる。
より具体的には、結晶性酸化物半導体膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に又は別々に微粒子化される。前記結晶性酸化物半導体膜に含まれる炭素が、ドーパントよりも少なくなり、好ましくは、前記結晶性酸化物半導体膜に炭素を実質的に含まないようにことができる。なお、本発明の結晶性酸化物半導体膜が、ハロゲン(好ましくはBr)を含むのも良好な積層構造体を形成するため好ましい。ドーパント原料としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの金属単体又は化合物(例:ハロゲン化物、酸化物等)などが挙げられる。
本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、600℃以下が好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性酸化物半導体膜のキャリア濃度を調節することができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、10秒〜10時間であるのが好ましく、10秒〜1時間であるのがより好ましい。
工程(2)では、導電性接着剤を介して、工程(1)で得られた前記結晶性酸化物半導体膜と、導電性基板とを貼り合わせる。工程(2)によって、例えば、図2に示すような貼合せ積層構造体を得ることができる。図2に示される貼合せ積層構造体は、前記結晶性積層構造体10と導電性基板とが導電性接着剤を介して貼り合せられており、絶縁体基板9上に、半導体層1、導電性接着層2および導電性基板3が形成されている。
導電性接着剤は、前記結晶性酸化物半導体膜と前記導電性基板との間に導電性接着層を形成することができるものであれば、特に限定されない。前記導電性接着剤としては、例えば、例えば、Al、Au、Pt、Ag、Ti、Ni、Bi、Cu、Ga、In、Pb、SnおよびZnから選択された少なくとも一種を含む金属や共晶材(例えば、Au−Sn等)、カーボンペーストまたは鑞材などが挙げられる。なお、前記導電性接着剤は、ペースト状でなくてもよく、シート状等であってもよい。本発明においては、前記導電性接着剤が、金属を主成分として含むのが好ましく、該金属が、金、銀、白金、チタンおよびニッケルから選ばれる1種または2種以上の金属であるのがより好ましい。
本発明においては、前記導電性接着剤を用いることにより、導電性接着層が形成される。前記導電性接着層は、単層であってもよいし、多層であってもよいが、本発明においては、2層以上の多層であるのが好ましい。前記導電性接着層が2層以上の多層である場合には、前記導電性接着剤は通常2種以上用いられる。また、前記導電性接着層は、通常、非晶性であるが、結晶などの副成分が含まれていてもよい。また、前記導電性接着層の厚みは、本発明の目的を阻害しない限り、特に限定されないが、10nm〜200μmであるのが好ましく、30nm〜50μmであるのがより好ましい。
前記導電性基板は、導電性を有しており、少なくとも導電性接着層を介して、前記結晶性酸化物半導体膜を支持できるものであれば特に限定されないが、本発明においては、前記導電性基板が、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料(導電性基板材料)を主成分として含んでいるのが好ましい。前記導電性基板材料は、半導体または導体であって、前記結晶性酸化物半導体と熱膨張係数が異なるものであるのが好ましく、本発明においては、前記導電性基板材料が、前記結晶性酸化物半導体と熱膨張係数が1.2倍以上異なるものであるのが好ましく、1.5倍以上異なるものであるのがより好ましく、2倍以上異なるものであるのが最も好ましい。本発明においては、前記導電性基板材料の熱膨張係数が、前記結晶性酸化物半導体の熱膨張係数よりも高くてもよいし、低くてもよい。なお、本発明において、「熱膨張係数」は、JIS Z 2285に従って測定される。
本発明においては、前記導電性基板が、熱伝導性の高い導電性基板であるのが好ましい。熱伝導性の高い導電性基板を用いることにより、放熱性をさらに向上させることができ、耐圧性や放熱性に優れた縦型デバイスとすることができる。前記導電性基板は、少なくとも導電性接着層を介して、前記結晶性酸化物半導体膜を支持する。前記導電性基板の主成分としては、例えば、半導体や導電体などが挙げられる。前記半導体としては、例えば、Si、SiGe、SiCなどのシリコン系半導体、GaAs、GaN、GaPなどのガリウム系半導体、InP、InAsなどのインジウム系半導体などが挙げられる。本発明においては、前記導電性基板が、シリコン系半導体またはガリウム系半導体を主成分として含むのが好ましく、Siを含有するシリコン系半導体を主成分として含むのがより好ましく、Si単結晶基板であるのが最も好ましい。また、前記導電体としては、例えば、金属(例えば、アルミニウム、ニッケル、クロム、ニクロム、銅、金、銀、白金、ロジウム、インジウム)もしくは導電性金属酸化物(例えば、ITO(InSnO化合物)やFTO(フッ素などがドープされた酸化スズ)、酸化亜鉛等)、ケイ素(Si)、導電性カーボン等の基板などが挙げられる。なお、前記導電性基板は、前記導電性接着剤と同じ成分で構成されていてもよい。
また、本発明においては、前記導電性基板が、半導体層または導電体層等の導電性の層を形成する。前記導電性基板の厚みは、本発明の目的を阻害しない限り、特に限定されないが、0.1μm〜5000μmであるのが好ましく、10μm〜2000μmであるのがより好ましく、50〜1000μmであるのが最も好ましい。
なお、本発明においては、工程(2)または(3)の後、研削や研磨等の公知の手段を用いて、前記導電性基板の厚みを制御することもできる。
工程(3)では、前記絶縁体基板を前記結晶性酸化物半導体膜から剥離する。剥離手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。剥離手段としては、例えば、機械的衝撃を加えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段、研削して除去する手段、スマートカット法等のイオン注入を行った後、熱処理をすることにより剥離する手段、レーザリフトオフ法により剥離する手段などが挙げられるが、本発明においては、レーザリフトオフ法が好ましい。レーザリフトオフ法を採用する場合には、波長が、200nm以上であるのが好ましく、255nm以上であるのがより好ましい。
なお、工程(2)で得られた貼合せ積層構造体の絶縁体基板が、表面に金属膜が形成されている基板である場合には、本工程において、基板部分のみを剥離すればよく、金属膜が半導体層表面に残っていてもよい。金属膜を半導体層表面に残すことで、半導体表面上の電極形成が容易かつ良好なものとなる。
また、上記と同様にして、基板上に、前記のコランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層した後、前記結晶性酸化物半導体と前記基板とを剥離する方法もまた本発明の態様の一つであり、該剥離において、前記導電性接着剤と前記導電性基板とを用いるか、またはレーザを用いて、前記基板を前記結晶性酸化物半導体膜から除去することを特長とする。ここで、前記基板としては、前記絶縁体基板などが好適な例として挙げられる。レーザを用いる除去手段としては、レーザリフトオフ法などが好適な例として挙げられる。なお、本発明においては、導電性接着剤や導電性基板を用いないで剥離する場合には、レーザリフトオフ法におけるレーザの波長が、200nm〜355nmであるのが好ましく、255nm〜355nmであるのがより好ましい。このような剥離方法によれば、従来より剥離が困難であったコランダム構造の結晶性に優れた良質な結晶性酸化物半導体膜を工業的有利に製造することができる。
本発明においては、工程(3)によって、例えば図3に示すような導電性積層構造体を得ることができる。図3の導電性積層構造体は、半導体層1、導電性接着層2および導電性基板3から形成されている。本発明においては、前記半導体層や前記導電性基板上に、導体層、絶縁体層、半絶縁体層、半導体層(例えば酸化物半導体層や窒化物半導体層等)および緩衝層などから選ばれる1種または2種以上の層がさらに設けられていてもよく、各層は公知のもので形成されていてもよい。各層の形成は、スパッタリング法、真空蒸着法、CVD法などの公知の手段を用いて行うことができる。なお、本発明においては、絶縁体基板を剥離せずに工程(2)で得られた貼合せ積層構造体をそのまま半導体装置に用いることができる場合には、工程(3)を省略してもよい。
本発明においては、工程(3)の後、前記結晶性酸化物半導体膜の結晶を再成長させてもよく、また、絶縁体基板とは異なる基板を前記半導体層上に設けてもよい。絶縁体基板とは異なる基板としては、例えば、サファイア基板、Si基板、石英基板、窒化アルミニウム基板、窒化ホウ素基板、SiC基板、ガラス基板(ホウケイ酸ガラス基板や結晶化ガラス基板も含む)、SiGe基板またはプラスチック基板などが挙げられ、上記絶縁体基板として例示した基板であってもよい。
本発明においては、前記結晶性酸化物半導体膜と前記導電性基板とを貼り合わせる前に、コンタクト層を形成してもよい。例えば、前記の工程(2)において、前記結晶性酸化物半導体膜と前記導電性基板とを貼り合わせる前に、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有する導電性酸化物もしくは導電性窒化物または金属を主成分として含む薄膜を、真空蒸着法、スパッタリング法、CVD法等の公知の手段を用いて、導電性基板上または結晶性酸化物半導体膜上にコンタクト層を形成することができる。
本発明においては、上記のようにして得られた導電性積層構造体を半導体装置に用いることができる。なお、本発明の導電性積層構造体を半導体装置に用いる場合には、本発明の導電性積層構造体をそのまま半導体装置に用いてもよいし、さらに他の層(例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等)などを形成してもよい。
本発明の導電性積層構造体は、様々な半導体装置に有用であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子(横型デバイス)と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができ、本発明においては、前記導電性積層構造体を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)または発光ダイオードなどが挙げられる。本発明においては、前記半導体装置が、SBD、MOSFET、SIT、JFETまたはIGBTであるのが好ましく、SBD、MOSFETまたはSITであるのがより好ましい。
以下、本発明の実施例を説明する。
<実施例1>
1.積層
(1)CVD装置
まず、図4を用いて、本実施例で用いたCVD装置19を説明する。CVD装置19は、絶縁体基板等の被成膜試料20を載置する試料台21と、キャリアガスを供給するキャリアガス源22と、キャリアガス源22から送り出されるキャリアガスの流量を調節するための流量調節弁23と、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる成膜室27と、成膜室27の周辺部に設置されたヒータ28を備えている。試料台21は、石英からなり、被成膜試料20を載置する面が水平面から傾斜している。成膜室27と試料台21をどちらも石英で作製することにより、被成膜試料20上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
(2)原料溶液の作製
臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が1:0.01となるように水溶液を調整した。この際、48%臭化水素酸溶液を体積比で10%を含有させた。この原料溶液24aをミスト発生源24内に収容した。
(3)成膜準備
次に、被成膜試料20として、1辺が10mmの正方形で厚さ600μmのc面サファイア基板を試料台21上に設置させ、ヒータ28を作動させて成膜室27内の温度を500℃にまで昇温させた。次に、流量調節弁23を開いてキャリアガス源22からキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5L/minに調節した。キャリアガスとしては、酸素ガスを用いた。
(4)薄膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて、原料微粒子を生成した。
この原料微粒子が、キャリアガスによって成膜室27内に導入され、成膜室27内で反応して、被成膜試料20の成膜面でのCVD反応によって被成膜試料20上に薄膜を形成した。
<試験例1>結晶相の確認
上記(4)で形成した薄膜の相の同定をした。同定は、薄膜用XRD回折装置を用いて、15度から95度の角度で2θ/ωスキャンを行うことによって行った。測定は、CuKα線を用いて行った。その結果、実施例1の原料溶液を用いて形成した薄膜は、α−Gaであった。
2.貼り合わせ
結晶性酸化物半導体膜表面に、Ti膜およびAu膜をそれぞれ順にスパッタで積層し、また、Si基板上にもTi膜およびAu膜をそれぞれ順にスパッタで積層した。そして、Au接合でもって、結晶性酸化物半導体膜とSi基板とを貼り合わせた。
3.剥離
レーザリフトオフを用いてサファイア基板を除去した。レーザリフトオフの条件は、下記表1のとおりである。
サファイア基板が除去されたSi基板上に導電性接着層と結晶性酸化物半導体膜(α−Ga)とが形成されている導電性積層構造体につき、I−V測定を実施し、I―V特性を評価した。結果を図5に示す。図5から、良好な電気特性を有していることがわかる。
<実施例2>
下記表2の条件でレーザリフトオフを行ったこと以外は、実施例1と同様にして導電性積層構造体を作製した。
<実施例3>
下記表3の条件でレーザリフトオフを行ったこと以外は、実施例1と同様にして導電性積層構造体を作製した。
<実施例4>
下記表4の条件でレーザリフトオフを行ったこと以外は、実施例1と同様にして導電性積層構造体を作製した。
<実施例5>
下記表5の条件でレーザリフトオフを行ったこと以外は、実施例1と同様にして導電性積層構造体を作製した。
<実施例6〜10>
Au膜に代えてAg膜を用いたこと以外は、それぞれ実施例1〜5と同様にして導電性積層構造体を作製した。X線回折にて測定した結果、Ag膜を用いた実施例9および10では、コランダム構造の他にβガリア構造が確認された。また、Ag膜を用いた実施例6〜10よりも、Au膜を用いた実施例1〜5の方がレーザリフトオフによる剥離が非常に良好であった。
<比較例1>
プラズマで表面処理を行った後、導電性接着剤を用いずに、直接接合により、Si基板を貼り付けようとしたが、基板が割れてしまい、接合がうまくいかなかった。
<比較例2>
導電性接着剤を用いずに、絶縁性の接着剤樹脂を用いて、Si基板をはりつけたが、研磨しても、手で剥がそうとしても、サファイア基板を除去することはできなかった。
<実施例11>
原料溶液24aとして、臭化水素酸を添加せずに、臭化ガリウムと臭化インジウムとをモル比で10:1となるように添加し、さらに、臭化スズを添加し、ガリウムに対するスズの含有量が1原子%となるように調整した水溶液を用いたこと以外は、実施例1と同様にして、被成膜試料20上に薄膜を形成した。なお、成膜時間は180分間であった。
下記表6の条件としたこと以外は、実施例1と同様にして、レーザリフトオフを行い、得られた薄膜を被成膜試料20から剥離した。また、得られた薄膜は、X線回折装置を用いて、20°〜150°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。また、剥離も非常に良好であった。
<実施例12>
波長を255nmとしたこと以外は、実施例11と同様にして、成膜し、そして、レーザリフトオフを行い、得られた薄膜を被成膜試料20から剥離した。また、得られた薄膜は、X線回折装置を用いて、20°〜150°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。スキャンの一部であるXRDデータを図6に示す。なお、ガリウムとインジウムの合計に対するインジウムの含有量は5原子%であった。また、剥離も非常に良好であった。
<実施例13>
臭化ガリウムと臭化インジウムとをモル比で5:1となるように添加したこと以外は、実施例11と同様にして、被成膜試料20上に薄膜を形成した。得られた薄膜をバッファ層として用いて、さらに、バッファ層上に、実施例12と同様にして、薄膜を形成した。バッファ層の成膜時間は30秒であった。また、下記表7の条件としたこと以外は、実施例1と同様にして、レーザリフトオフを行い、バッファ層を含む薄膜を被成膜試料20から剥離した。また、得られた薄膜は、X線回折装置を用いて、20°〜150°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。スキャンの一部であるXRDデータを図7に示す。なお、ガリウムとインジウムとの合計に対するインジウムの含有量は12原子%であった。また、剥離も非常に良好であった。
<実施例14>
レーザリフトオフの条件を、ArFエキシマレーザーを用いて、波長を193nmとしたこと以外は、実施例13と同様にして、成膜し、そして、レーザリフトオフを行い、得られた薄膜を被成膜試料20から剥離した。また、得られた薄膜は、X線回折装置を用いて、20°〜150°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。また、剥離はあまり悪くはなかった。
<実施例15>
バッファ層として、実施例1に準じて、Gaを560℃で10秒間、Gaを500℃で10分間、Feを500℃で10分間成膜して得られたものを用いたこと以外は、実施例13と同様にして、成膜し、被成膜試料20にバッファ層を介して薄膜を形成した。なお、バッファ層のFeの成膜には、鉄アセチルアセトナート0.05mol/Lに、塩酸1.5%を含有させた水溶液を原料溶液として用いた。
波長を260nmとしたこと以外は、実施例13と同様にして、成膜し、そして、レーザリフトオフを行い、得られた薄膜を被成膜試料20から剥離した。また、得られた薄膜は、X線回折装置を用いて、20°〜150°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。スキャンの一部であるXRDデータを図8に示す。なお、ガリウムとインジウムとの合計に対するインジウムの含有量は6原子%であった。また、剥離も良好であった。
本発明の導電性積層構造体や本発明の剥離方法で得られた結晶性酸化物半導体膜は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。
1 半導体層
2 導電性接着層
3 導電性基板
9 絶縁体基板
10 結晶性積層構造体
19 ミストCVD装置
20 被成膜試料
21 試料台
22 キャリアガス源
23 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 成膜室
28 ヒータ


Claims (8)

  1. 絶縁体基板上に、コランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層すること、前記結晶性酸化物半導体膜と前記絶縁体基板とを剥離することを含む縦型半導体装置の製造方法。
  2. 前記積層を、ミストCVD法により行う請求項1記載の縦型半導体装置の製造方法。
  3. 前記剥離を、機械的衝撃を加えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波の振動を加えて剥離する手段、エッチングして剥離する手段、研削して除去する手段、イオン注入を行った後、熱処理をするスマートカット法により剥離する手段またはレーザリフトオフ法により剥離する手段を用いて行う請求項1または2に記載の縦型半導体装置の製造方法。
  4. 前記剥離を、レーザリフトオフ法により行う請求項1〜3のいずれかに記載の縦型半導体装置の製造方法。
  5. レーザの波長が200nm以上である請求項4記載の縦型半導体装置の製造方法。
  6. 前記結晶性酸化物半導体が、少なくともガリウムを含む請求項1〜5のいずれかに記載の縦型半導体装置の製造方法。
  7. 前記絶縁体基板が、サファイア基板である請求項1〜6のいずれかに記載の縦型半導体装置の製造方法。
  8. 前記結晶性酸化物半導体膜を前記絶縁体基板上に積層した後、前記結晶性酸化物半導体膜に導電性接着剤を介して導電性基板を貼り付け、ついで前記絶縁体基板の剥離を行う請求項1〜7のいずれかに記載の縦型半導体装置の製造方法。
JP2018183432A 2014-10-09 2018-09-28 剥離方法 Active JP6680435B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014208443 2014-10-09
JP2014208443 2014-10-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015200435A Division JP6647521B2 (ja) 2014-10-09 2015-10-08 導電性積層構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2019036737A JP2019036737A (ja) 2019-03-07
JP6680435B2 true JP6680435B2 (ja) 2020-04-15

Family

ID=55956636

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015200435A Active JP6647521B2 (ja) 2014-10-09 2015-10-08 導電性積層構造体の製造方法
JP2018183432A Active JP6680435B2 (ja) 2014-10-09 2018-09-28 剥離方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015200435A Active JP6647521B2 (ja) 2014-10-09 2015-10-08 導電性積層構造体の製造方法

Country Status (1)

Country Link
JP (2) JP6647521B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393906B2 (en) * 2016-11-07 2022-07-19 Flosfia Inc. Crystalline oxide semiconductor film and semiconductor device
JP7196690B2 (ja) 2018-09-19 2022-12-27 セイコーエプソン株式会社 プリントヘッド制御回路、プリントヘッド及び液体吐出装置
KR20220052931A (ko) * 2019-08-27 2022-04-28 신에쓰 가가꾸 고교 가부시끼가이샤 적층구조체 및 적층구조체의 제조방법
JP6941208B2 (ja) * 2020-02-06 2021-09-29 信越化学工業株式会社 酸化ガリウム膜の製造方法および縦型半導体装置の製造方法
KR20220137635A (ko) 2020-02-06 2022-10-12 신에쓰 가가꾸 고교 가부시끼가이샤 결정성 산화물 반도체막 및 산화갈륨막의 제조 방법, 그리고 세로형 반도체 장치의 제조 방법
WO2021157720A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置
CN115053355A (zh) * 2020-02-07 2022-09-13 株式会社Flosfia 半导体元件和半导体装置
WO2023145910A1 (ja) * 2022-01-31 2023-08-03 株式会社Flosfia 積層構造体、半導体素子および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801345B2 (ja) * 2004-12-10 2011-10-26 古河機械金属株式会社 レーザ剥離装置、レーザ剥離方法、iii族窒化物半導体自立基板の製造方法
JP4982176B2 (ja) * 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
JP5237780B2 (ja) * 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
JP2010180114A (ja) * 2009-02-06 2010-08-19 Meijo Univ GaN系化合物半導体の成長方法及び成長層付き基板
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Roca株式会社 半導体装置および結晶
JP5528612B1 (ja) * 2013-07-09 2014-06-25 Roca株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019036737A (ja) 2019-03-07
JP2016082232A (ja) 2016-05-16
JP6647521B2 (ja) 2020-02-14

Similar Documents

Publication Publication Date Title
JP6680435B2 (ja) 剥離方法
JP6680434B2 (ja) 剥離方法、結晶性半導体膜および半導体装置
JP2016081946A (ja) 半導体構造および半導体装置
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
JP6478425B2 (ja) 結晶性半導体膜および半導体装置
JP2021039968A (ja) 半導体装置及び半導体装置の製造方法
JP2021031374A (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP2021038116A (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200310

R150 Certificate of patent or registration of utility model

Ref document number: 6680435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250