JP2021039968A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021039968A
JP2021039968A JP2019158470A JP2019158470A JP2021039968A JP 2021039968 A JP2021039968 A JP 2021039968A JP 2019158470 A JP2019158470 A JP 2019158470A JP 2019158470 A JP2019158470 A JP 2019158470A JP 2021039968 A JP2021039968 A JP 2021039968A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor layer
type semiconductor
substrate
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019158470A
Other languages
English (en)
Other versions
JP7078583B2 (ja
Inventor
渡部 武紀
Takenori Watabe
武紀 渡部
洋 橋上
Hiroshi Hashigami
洋 橋上
崇寛 坂爪
Takahiro Sakazume
崇寛 坂爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2019158470A priority Critical patent/JP7078583B2/ja
Publication of JP2021039968A publication Critical patent/JP2021039968A/ja
Application granted granted Critical
Publication of JP7078583B2 publication Critical patent/JP7078583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置を提供することを目的とする。【解決手段】少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置。【選択図】図1

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
酸化ガリウム(Ga)に代表される酸化物半導体は、バンドギャップの大きな半導体として、高耐圧、低損失及び高耐熱を実現できる次世代のスイッチング素子への応用が期待されている。特許文献1には、比較的低温で、コランダム構造を有する酸化ガリウム(α−Ga)を作製する手法が記載されている。また、特許文献2には、AlGaO系半導体を含む半導体装置が記載されている。
特開2014−072463号公報 特開2013−058637号公報 特開2014−015366号公報 特開2015−091740号公報
特許文献1に記載のα−Gaは準安定相であるため、熱的に不安定であるという問題がある。また、特許文献2に記載の発明では、ドーパントをイオン注入によって含有させているため、注入ダメージを回復させる必要があり、イオン注入後に800℃以上の温度で30分以上の条件にてアニール処理を施さなければならなかった。また、α−(AlGa1−x単結晶薄膜がGaを主成分とする場合には、上記のようなアニール処理を行うと、コランダム構造が壊れてしまうなどの、熱的安定性の問題があった。さらに、このような材料は、半導体特性としてもさらなる改善の余地がある。特許文献2に記載のα−Gaで得られた移動度は、半導体特性としては不十分なため、高性能な半導体装置を形成することが困難であった
これに対し、β−Gaは最安定相であり、上記のような相転移は生じない。しかし、特許文献3や特許文献4にあるように、成膜を行うためには極めて高い温度に加熱することが必要とされるという問題があった。
本発明は、上記問題を解決するためになされたものであり、半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置を提供する。
これにより、半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置となる。ベータガリア構造を有する結晶性酸化物半導体は安定相であるため、デバイス化工程における熱工程やデバイス化後の過酷な熱環境下においても変質、劣化することがなく、熱的に安定したものとなる。
このとき、前記結晶性酸化物半導体が、インジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有する半導体装置とすることができる。
これにより、結晶性がより高いn型半導体層を有し、半導体特性のより高い半導体装置となる。
このとき、前記金属化合物が、銅(Cu)、ロジウム(Rh)、スズ(Sn)、ニッケル(Ni)、銀(Ag)、アンチモン(Sb)、バナジウム(V)及びチタン(Ti)から選ばれる1種以上の金属を含有する金属酸化物である半導体装置とすることができる。また、前記金属酸化物が、デラフォサイト、酸化ロジウムまたはオキシカルコゲナイドである半導体装置とすることができる。
これにより、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。
このとき、前記金属化合物が、亜鉛(Zn)及び/又はアルミニウム(Al)を含有する金属硫化物である半導体装置とすることができる。また、前記金属硫化物が、ZnS又はCuAlSである半導体装置とすることができる。
これにより、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。
このとき、前記n型半導体層上に前記p型半導体層が積層されたものである半導体装置とすることができる。
これにより、半導体特性がさらに高い半導体装置となる。
このとき、前記半導体装置がパワーデバイスである半導体装置とすることができる。また、前記半導体装置が、ショットキーバリアダイオード(SBD)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光ダイオード(LED)である半導体装置とすることができる。
このように、本発明に係る半導体装置は、適用範囲の広いものである。
また、半導体装置の製造方法であって、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む半導体装置の製造方法を提供することができる。
このような半導体装置の製造方法によれば、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置を低コストで簡便な方法で製造することができる。
このとき、前記n型半導体層を形成する工程において、前記n型半導体層をミストCVD法により成長する半導体装置の製造方法とすることができる。
これにより、結晶性、熱的安定性に優れたn型半導体層を有する半導体装置を、簡便かつ低コストで製造することができる。
このとき、前記n型半導体層を形成する工程と前記p型半導体層を形成する工程を、ミストCVD法により連続して行う半導体装置の製造方法とすることができる。
これにより、高い生産性で、安価に半導体装置を製造することができる。
以上のように、本発明の半導体装置によれば、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置となる。また、本発明の半導体装置の製造方法によれば、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置を低コストで製造することができる。
本発明に係る半導体装置の一例を模式的に示す図である。 本発明に係る半導体装置の製造方法に用いる成膜装置の一例を示す概略構成図である。 成膜装置におけるミスト化部の一例を説明する図である。 実施例に係る積層体のXRDデータを示す。 比較例に係る積層体のXRDデータを示す。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、半導体特性、特に、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置及び半導体装置の製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置により、優れた耐圧性、放熱性及び熱的安定性等の半導体特性を有する、低コストの半導体装置となることを見出し、本発明を完成した。
また、本発明者らは、半導体装置の製造方法であって、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む半導体装置の製造方法により、優れた耐圧性、放熱性及び熱的安定性等の半導体特性を有する半導体装置を低コストで製造できることを見出し、本発明を完成した。
以下、図面を参照して説明する。
ここで、本明細書で「結晶性」という場合、結晶状態が多結晶又は単結晶のものを含むことを意味する。多結晶又は単結晶に、非晶質が混在していてもよい。また、本明細書で「(A)を主成分とし」という場合、全成分のうち50〜100%が(A)であることを意味する。
(半導体装置の例)
本発明に係る半導体装置の一例を、図1に示す。図1の例では、基板303上に、基板303側から順にn型半導体層301bとn型半導体層とは異なる組成を有するp型半導体層301aと、電極302を備えている。
本発明に係る半導体装置としては、パワーデバイスに適用することができ、また、ショットキーバリアダイオード(SBD)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光ダイオード(LED)に適用することも可能である。本発明に係る半導体装置は、これらデバイスの特性向上に有用である。
本発明に係る半導体装置においては、例えば、基板303とn型半導体層301b、n型半導体層301bとp型半導体層301a、p型半導体層301aと電極302との間に、例えばバッファ層などの他の層が介在していてもよい。
(タンタル酸リチウムを主成分とする基板)
まず、本発明に係る積層構造体が有するタンタル酸リチウムを主成分とする基板について説明する。
本発明に係る半導体装置を製造する場合、まず、タンタル酸リチウムを主成分とする基板を準備する。ここで、「タンタル酸リチウムを主成分とする基板」には、タンタル酸リチウムが50〜100%含まれる基板であって、タンタル酸リチウムが単結晶のほか、多結晶のものを含む。
タンタル酸リチウムはイルメナイト構造を有し、格子定数はα−Gaに比較的近い。α−Ga(001)面およびβ−Ga(−201)面、ならびにタンタル酸リチウム(001)面における、酸素原子間の距離の大小関係は概ね、α−Ga<タンタル酸リチウム<β−Gaである。β−Gaはα−Gaに比べエネルギー的に安定であるため、タンタル酸リチウム基板上では低温においてもα−Gaは形成されずにβ−Gaが優先的に形成されるものと推測される。
タンタル酸リチウムを主成分とする基板としては、タンタル酸リチウム単結晶基板を用いることが最も好ましい。基板の上部に形成するn型半導体層やp型半導体層の膜質が、より高品質なものとなるためである。また、タンタル酸リチウム基板の価格はサファイア基板と同等であり、コスト増にはならない。
以下、タンタル酸リチウム単結晶基板を例に説明する。タンタル酸リチウム単結晶基板は、例えば、チョクラルスキー法によってタンタル酸リチウム単結晶を成長させてタンタル酸リチウム単結晶インゴットとし、このインゴットをスライスして基板形状に加工することによって得られる。
本発明に用いることのできるタンタル酸リチウム単結晶基板は、その表面の格子定数を後に堆積する結晶性酸化物半導体膜(n型半導体層)の格子定数に近づけるようにカットするのが好ましい。例えば、β−Gaを主成分とする結晶性酸化物半導体膜を堆積する場合、結晶方位がZ±10°以内となるようにカットされているのが好ましく、さらに好ましくは、結晶方位がZ±5°以内となるようにカットされているのが良い。
また、本発明に用いることのできるタンタル酸リチウム単結晶基板は、基板の分極状態が均一化されていると酸化物単結晶膜の均一な成長が促進され、好ましい。すなわち、タンタル酸リチウム基板が、単一分極化処理又は多分極化処理されているのが好ましい。
単一分極化処理された基板を得るには、例えば、チョクラルスキー法で作製したタンタル酸リチウム単結晶インゴットを700℃に加熱し、結晶方位Z方向に200Vの電圧を印加して10時間のポーリング処理施した後、そのインゴットをスライスして基板形状に加工すると良い。また、基板形状に加工された基板自体を700℃に加熱し、結晶方位Z方向に200Vの電圧を印加して10時間のポーリング処理施しても良い。
単一分極処理を施した基板を用いる場合、更に基板表面に焦電性抑制処理を施すと、加熱した基板に結晶性酸化物半導体膜を堆積する際に基板が帯電するのを抑制することが出来て、好ましい。焦電性抑制処理は、例えば、単一分極処理を施されたタンタル酸リチウム単結晶基板を炭酸リチウム粉末中に埋め込んで、還元性ガス雰囲気下において、350℃以上、キュリー温度(約610℃)以下の温度で熱処理を行う。このとき、基板の厚み方向における体積抵抗率が1.0×1011Ω・cm以上、2.0×1013Ω・cm以下で、かつ、基板内における体積抵抗率の最大値と最小値の比が4.0以下となるように処理を施しておくと、基板に結晶性酸化物半導体膜を堆積する際の基板の耐電が効果的に抑制できる。
一方、多分極化処理された基板を得るには、例えば、一旦単一分極化した単結晶(インゴットまたは基板)、又は単一分極化処理を施さない単結晶(インゴットまたは基板)に対して、700℃以上に加熱して数時間(好ましくは1000℃以上、好ましくは5時間以上、さらに好ましくは10時間以上)アニールし、歪緩和の処理を行い、インゴットの場合はそれをスライスして基板形状に加工すると良い。多分極化処理された基板を用いると、加熱した基板に結晶性酸化物半導体膜を堆積する際に、基板が帯電するのを抑制することが出来て、好ましい。特に、基板表面の分極の平均分域サイズを5μm以下となるようにすると、帯電が効果的に抑制できる。タンタル酸リチウム基板の帯電効果が抑制されると、結晶性酸化物半導体膜が安定に堆積されることより好ましい。なお、タンタル酸リチウム単結晶の(少なくとも基板表面の)組成をコングルエント組成にすると、基板表面の分極の平均分域サイズが小さくなり易く好ましい。ここで、コングルエント組成とは、タンタル酸リチウムの場合は、LiとTaの比率がLi:Ta=48.5−α:51.5+αであり、αは−0.5≦α≦0.5の範囲であることをいう。
タンタル酸リチウムを主成分とする基板の表面は凹凸が小さくなるように平滑に研磨しておくと、結晶性酸化物半導体膜が平坦な積層膜が得られる。Raを10nm以下にすることが好ましい。Raが5nm以下であるとさらに好ましい。
また、タンタル酸リチウムを主成分とする基板の、結晶性酸化物半導体膜を堆積する面に、予め水素、ヘリウム、アルゴン、他の希ガス類から選択されるイオンを注入し、堆積面の50nmから3μm直下に脆弱層を形成しておくことも出来る。こうすることで、結晶性酸化物半導体膜を堆積後に、脆弱層に衝撃を与えることによって、堆積した結晶性酸化物半導体膜をタンタル酸リチウム単結晶基板から容易に剥離することも出来る。
基板の厚さは特に限定されないが、好ましくは、10〜2000μmであり、より好ましくは50〜800μmである。また基板の面積は100mm以上が好ましく、より好ましくは口径(直径)が2インチ(50mm)以上である。
(n型半導体層:ベータガリア構造を有する結晶性酸化物半導体膜)
本発明に係る半導体装置におけるn型半導体層の結晶性酸化物半導体膜は、ベータガリア構造を有する結晶性酸化物半導体膜である。結晶性酸化物半導体膜は、通常、金属と酸素から構成されるが、金属成分としては、例えば、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、イリジウム、ニッケル及びコバルトから選ばれる1種又は2種以上の金属を含んでもよい。特に、本発明においては、金属としてインジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有することが好ましい。なお、結晶性酸化物半導体膜はベータガリア構造であれば、単結晶でも多結晶でもよい。
ベータガリア構造を有する結晶性酸化物半導体膜の中でも、特に、β−Gaを主成分とするものであることが好ましい。β−Gaは安定相であるため、デバイス化工程における熱工程やデバイス化後の過酷な熱環境下においても変質、劣化することがない。また、薄膜とできるため放熱性に優れたものとできる。
結晶性酸化物半導体膜中にドーパントを添加することで、導電性を制御できる。例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等のn型ドーパント、又は、銅、銀、スズ、イリジウム、ロジウム等のp型ドーパントなどが挙げられる。前記ドーパントは特に限定されないが、スズであることが好ましい。ドーパントの濃度は、例えば、約1×1016/cm〜1×1022/cmであってもよく、約1×1017/cm以下の低濃度にしても、約1×1020/cm以上の高濃度としてもよい。
本発明においては結晶性酸化物半導体膜の膜厚は特に限定されないが、1μm以上とできる。例えば、1〜100μmであってよく、好ましくは5〜50μmであり、より好ましくは10〜20μmである。また、基板と結晶性酸化物半導体膜の間に別の層が介在しても構わない。別の層とは、基板ならびに結晶性酸化物半導体膜と組成が異なる層であり、例えば、結晶性酸化物膜、絶縁膜、金属膜等、いずれでも構わない。
(p型半導体層:六方晶の結晶構造を有する金属化合物)
本発明に係る半導体装置におけるp型半導体層は、六方晶の結晶構造を有する金属化合物である。金属化合物は、銅(Cu)、ロジウム(Rh)、スズ(Sn)、ニッケル(Ni)、銀(Ag)、アンチモン(Sb)、バナジウム(V)及びチタン(Ti)から選ばれる1種以上の金属を含有する金属酸化物であることが好ましい。金属酸化物は、デラフォサイト、酸化ロジウムまたはオキシカルコゲナイドであることがさらに好ましい。このようなものは、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。
また、金属化合物は、亜鉛(Zn)及び/又はアルミニウム(Al)を含有する金属硫化物であることが好ましい。金属硫化物は、ZnS又はCuAlSであることさらに好ましい。このようなものは、結晶性がより高いp型半導体層を有し、半導体特性のより高い半導体装置となる。膜中にドーパントを添加することで、導電性を制御できることは、言うまでもない。
本発明に係る半導体装置は、特に、n型半導体層上にp型半導体層が積層されたものとすることが好ましい。n型半導体層とp型半導体層を後述のミストCVD法で連続して成膜すると、生産性高く製造でき、半導体装置が低コストのものとなる。
本発明に係る半導体装置は、適宜構造設計を行うことで、各種半導体装置として適用できる。例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)、発光ダイオード(LED)などそれぞれの半導体層を構成することができる。
(成膜装置)
本発明に係る半導体装置は、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む方法により製造されるものであって、少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、前記基板は、タンタル酸リチウムを主成分として含み、前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含む半導体装置であることを特徴とする。このような半導体装置を製造することが可能な製造装置、又は、半導体装置の製造方法に用いることが可能な製造装置について、以下、説明する。
図2に、本発明に係る半導体装置の製造方法に使用可能な成膜装置101の一例を示す。成膜装置101は、原料溶液をミスト化してミストを発生させるミスト化部120と、ミストを搬送するキャリアガスを供給するキャリアガス供給部130と、ミストを熱処理して基板上に成膜を行う成膜部140と、ミスト化部120と成膜部140とを接続し、キャリアガスによってミストが搬送される搬送部109とを有する。また、成膜装置101は、成膜装置101の全体又は一部を制御する制御部(図示なし)を備えることによって、その動作が制御されてもよい。
なお、「ミスト」とは、気体中に分散した液体の微粒子の総称を指し、霧、液滴等と呼ばれるものを含む。
(原料溶液)
原料水溶液104aには、ガリウムの他、例えば、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、イリジウム、ニッケル及びコバルトから選ばれる1種又は2種以上の金属を含んでもよい。特に、金属として、インジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有することが好ましい。前記金属を錯体又は塩の形態で、水に溶解又は分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、塩化金属塩、臭化金属塩、ヨウ化金属塩などが挙げられる。また、上記金属を、臭化水素酸、塩酸、ヨウ化水素酸等に溶解したものも塩の水溶液として用いることができる。溶質濃度は0.01〜1mol/Lが好ましい。
原料水溶液104aには、ドーパント元素を含有させることで、膜の導電性を制御できる。例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等のn型ドーパント、又は、銅、銀、スズ、イリジウム、ロジウム等のp型ドーパントなどが挙げられる。前記ドーパントは特に限定されないが、スズであることが好ましい。また、前記ドーパント元素はイオン化していることが好ましい。従って、原料水溶液104aには酸を混合してドーパント元素の溶解を促進させてもよい。前記酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などのハロゲン化水素、次亜塩素酸、亜塩素酸、次亜臭素酸、亜臭素酸、次亜ヨウ素酸、ヨウ素酸等のハロゲンオキソ酸、蟻酸等のカルボン酸、硝酸、等が挙げられる。なお、溶解の促進には、加熱したり超音波を与えたりするのも有効である。
(ミスト化部)
ミスト化部120では、原料溶液104aを調整し、前記原料溶液104aをミスト化してミストを発生させる。ミスト化手段は、原料溶液104aをミスト化できさえすれば特に限定されず、公知のミスト化手段であってよいが、超音波振動によるミスト化手段を用いることが好ましい。より安定してミスト化することができるためである。
このようなミスト化部120の一例を図3に示す。例えば、原料溶液104aが収容されるミスト発生源104と、超音波振動を伝達可能な媒体、例えば水105aが入れられる容器105と、容器105の底面に取り付けられた超音波振動子106を含んでもよい。詳細には、原料溶液104aが収容されている容器からなるミスト発生源104が、水105aが収容されている容器105に、支持体(図示せず)を用いて収納されている。容器105の底部には、超音波振動子106が備え付けられており、超音波振動子106と発振器116とが接続されている。そして、発振器116を作動させると、超音波振動子106が振動し、水105aを介して、ミスト発生源104内に超音波が伝播し、原料溶液104aがミスト化するように構成されている。
(搬送部)
搬送部109は、ミスト化部120と成膜部140とを接続する。搬送部109を介して、ミスト化部120のミスト発生源104から成膜部140の成膜室107へと、キャリアガスによってミストが搬送される。搬送部109は、例えば、供給管109aとすることができる。供給管109aとしては、例えば石英管や樹脂製のチューブなどを使用することができる。
(成膜部)
成膜部140では、ミストを加熱し熱反応を生じさせて、基板110の表面の一部又は全部に成膜を行う。成膜部140は、例えば、成膜室107を備え、成膜室107内には基板110が設置されており、該基板110を加熱するためのホットプレート108を備えることができる。ホットプレート108は、図2に示されるように成膜室107の外部に設けられていてもよいし、成膜室107の内部に設けられていてもよい。また、成膜室107には、基板110へのミストの供給に影響を及ぼさない位置に、排ガスの排気口112が設けられてもよい。
また、本発明においては、基板110を成膜室107の上面に設置するなどして、フェイスダウンとしてもよいし、基板110を成膜室107の底面に設置して、フェイスアップとしてもよい。
熱反応は、加熱によりミストが反応すればよく、反応条件等も特に限定されない。原料や成膜物に応じて適宜設定することができる。例えば、加熱温度は250〜900℃の範囲であり、好ましくは300℃〜800℃の範囲であり、より好ましくは350℃〜700℃の範囲とすることができる。
熱反応は、真空下、非酸素雰囲気下、還元ガス雰囲気下、空気雰囲気下及び酸素雰囲気下のいずれの雰囲気下で行われてもよく、成膜物に応じて適宜設定すればよい。また、反応圧力は、大気圧下、加圧下又は減圧下のいずれの条件下で行われてもよいが、大気圧下の成膜であれば、装置構成が簡略化できるので好ましい。
(キャリアガス供給部)
キャリアガス供給部130は、キャリアガスを供給するキャリアガス源102aを有し、キャリアガス源102aから送り出されるキャリアガス(以下、「主キャリアガス」という)の流量を調節するための流量調節弁103aを備えていてもよい。また、必要に応じて希釈用キャリアガスを供給する希釈用キャリアガス源102bや、希釈用キャリアガス源102bから送り出される希釈用キャリアガスの流量を調節するための流量調節弁103bを備えることもできる。
キャリアガスの種類は、特に限定されず、成膜物に応じて適宜選択可能である。例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、又は水素ガスやフォーミングガス等の還元ガスなどが挙げられる。また、キャリアガスの種類は1種類でも、2種類以上であってもよい。例えば、第1のキャリアガスと同じガスをそれ以外のガスで希釈した(例えば10倍に希釈した)希釈ガスなどを、第2のキャリアガスとしてさらに用いてもよく、空気を用いることもできる。
本発明においては、キャリアガスの流量Qは、キャリアガスの総流量を指す。上記の例では、キャリアガス源102aから送り出される主キャリアガスの流量と、希釈用キャリアガス源102bから送り出される希釈用キャリアガスの流量の総量を、キャリアガスの流量Qとする。
キャリアガスの流量Qは成膜室や基板の大きさによって適宜決められるが、通例1〜60L/分であり、好ましくは2〜40L/分である。
(成膜方法)
次に、以下、本発明に係る製造方法の一例を説明する。本発明に係る半導体装置の製造方法は、タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含む方法である。各層の形成は、特に、ミストCVD法で行うことが好ましい。ミストCVD法は、簡便な方法であり、低コスト、高生産性で半導体装置を製造できるからである。
図2を参照しながら具体的に説明する。まず、原料溶液104aをミスト化部120のミスト発生源104内に収容し、基板110をホットプレート108上に直接又は成膜室107の壁を介して設置し、ホットプレート108を作動させる。タンタル酸リチウムは熱膨張係数が大きいため、低温から徐々に昇温するのが好ましい。
次に、流量調節弁103a、103bを開いてキャリアガス源102a、102bからキャリアガスを成膜室107内に供給し、成膜室107の雰囲気をキャリアガスで十分に置換するとともに、主キャリアガスの流量と希釈用キャリアガスの流量をそれぞれ調節し、キャリアガス流量Qを制御する。
ミストを発生させる工程では、超音波振動子106を振動させ、その振動を、水105aを通じて原料溶液104aに伝播させることによって、原料溶液104aをミスト化させてミストを生成する。次に、ミストをキャリアガスにより搬送する工程では、ミストがキャリアガスによってミスト化部120から搬送部109を経て成膜部140へ搬送され、成膜室107内に導入される。成膜を行う工程で、成膜室107内に導入されたミストは、成膜室107内でホットプレート108の熱により熱処理され熱反応して、基板110上に成膜される。
(剥離)
基板を結晶性酸化物半導体膜から剥離してもよい。剥離手段は特に限定されず、公知の手段であってもよい。例えば、機械的衝撃を与えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段、レーザーリフトオフなどが挙げられる。前記剥離によって、結晶性酸化物半導体膜を自立膜として得ることができる。
(電極)
半導体装置を構成するために必要となる電極の形成は、一般的な方法を用いることができる。すなわち、蒸着、スパッタ、CVD、めっきなどの他、樹脂等と一緒に接着させる印刷法など、いずれを用いてもかまわない。電極材料としては、Al、Ag、Ti、Pd、Au、Cu、Cr、Fe、W、Ta、Nb、Mn、Mo、Hf、Co、Zr、Sn、Pt、V、Ni、Ir、Zn、In、Ndなどの金属の他、酸化スズ、酸化亜鉛、酸化インジウム、酸化インジウムスズ(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロールなどの有機導電性化合物、いずれを用いてもかまわないし、これらの2種以上の合金、混合物でもかまわない。電極の厚さは、1〜1000nmが好ましく、より好ましくは10〜500nmである。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
(実施例)
タンタル酸リチウム単結晶基板上に、n型半導体層としてβ−Ga、p型半導体層としてα−Rhを順次形成した積層体を作製し、評価を行った。製造条件は以下のとおりである。
(積層体の構成)
基板 : 信越化学工業社製タンタル酸リチウム単結晶基板
直径4インチ(100mm)、厚さ600μm、c面
鏡面仕上げ
n型半導体層 : β−Ga
p型半導体層 : α−Rh
(n型半導体層の成膜条件)
成膜方法 : ミストCVD法
原料水溶液 : 臭化ガリウム0.05mol/L
酸化ゲルマニウム5×10−4mol/L
臭化水素酸10%
キャリアガス : N、4L/m
希釈ガス : N、20L/m
成膜温度 : 408℃
成膜時間 : 60分
(p型半導体層の成膜条件)
成膜方法 : ミストCVD法
原料水溶液 : ロジウム(III)アセチルアセトナート0.05mol/L
キャリアガス : N、4L/m
希釈ガス : N、20L/m
成膜温度 : 408℃
成膜時間 : 60分
(アニール)
得られた積層体を、以下の条件でアニール処理した。
アニール温度 : 700℃
アニール時間 : 3時間
雰囲気 : N
(評価)
XRD : CuKα線
以下、具体的な成膜方法について、n型半導体層(β−GaO)の成膜を例に説明する。
まず、基板としてコングルエント組成(Li/(Li+Ta)の値は、0.485)のタンタル酸リチウム単結晶基板を準備した。チョクラルスキー法によって作製したタンタル酸リチウム単結晶を、Z軸カットして、C面基板に加工し、700℃、10時間の加熱処理を行って多分極化処理を施し、表面を研磨して表面粗さRa=0.5nmとした。次に、原料水溶液として、臭化ガリウム0.05mol/Lの水溶液を調整し、さらに、酸化ゲルマニウム5×10−4mol/L、及び、48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液104aとした。
上述のようにして得た原料溶液104aを、ミスト発生源104内に収容した。次に、基板110として直径4インチ(100mm)、厚さ600μmのc面タンタル酸リチウム基板を、成膜室107内でホットプレート108に載置し、ホットプレート108を作動させて温度を408℃に昇温した。
続いて、流量調節弁103a、103bを開いてキャリアガス源102a、102bからキャリアガスとして窒素ガスを成膜室107内に供給し、成膜室107の雰囲気をキャリアガスで十分に置換するとともに、主キャリアガスの流量を4L/分に、希釈用キャリアガスの流量を20L/分にそれぞれ調節した。すなわち、キャリアガス流量Q=24L/分とした。
次に、超音波振動子106を2.4MHzで振動させ、その振動を、水105aを通じて原料溶液104aに伝播させることによって、原料溶液104aをミスト化してミストを生成した。このミストを、キャリアガスによって供給管109aを経て成膜室107内に導入した。そして、大気圧下、408℃の条件で、成膜室107内でミストを熱反応させて、基板110上に、n型半導体層であるベータガリア構造を有する酸化ガリウム(β−Ga)の薄膜を形成した。成膜時間は60分とした。
n型半導体層の成膜に続けて、ミストCVD法で、p型半導体層である六方晶の結晶構造を有するα−Rhを成膜した。なお、p型半導体層(α−Rh)の成膜も、用いた原料以外の条件は同様である。
実施例に係る積層体のXRDデータを図4に示す。各層それぞれ単結晶のピークが確認できる。このような積層体上に電極等を形成して作製した半導体装置は、耐圧特性に優れ、リーク電流の少ないものであった。
(比較例)
サファイア基板上に、n型半導体層としてα−Gaを形成した積層体を作製した。製造条件は以下のとおりである。なお、p型半導体層は成膜しなかった。
(積層体の構成)
基板 : 並木精密宝石社製、サファイア基板
直径4インチ(100mm)、厚さ600μm、c面
鏡面仕上げ
n型半導体層 : α−Ga
(n型半導体層の成膜条件等)
原料水溶液 : 臭化ガリウム0.05mol/L
酸化ゲルマニウム5×10−4mol/L
臭化水素酸10%
キャリアガス : N、4L/m
希釈ガス : N、20L/m
成膜温度 : 408℃
成膜時間 : 60分
(アニール)
得られた積層体を、以下の条件でアニール処理した。
アニール温度 : 700℃
アニール時間 : 3時間
雰囲気 : N
比較例に係る積層体のXRDデータを図5に示す。アニールにより相転移が起こり、α相とβ相の混相になったことが確認された。このような積層体上に電極等を形成して作製した半導体装置は、熱的に不安定であり、半導体装置としての特性(耐圧、リーク電流)も低く、不安定なものであった。
本発明に係る半導体装置は、β−Ga膜を利用した、耐圧性に優れ、リーク電流の少ない新規な半導体装置であり、放熱性及び熱的安定性にも優れた低コストの半導体装置である。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
101…成膜装置、 102a…キャリアガス源、
102b…希釈用キャリアガス源、 103a…流量調節弁、
103b…流量調節弁、 104…ミスト発生源、 104a…原料溶液、
105…容器、 105a…水、 106…超音波振動子、 107…成膜室、
108…ホットプレート、 109…搬送部、 109a…供給管、
110…基板、 112…排気口、 116…発振器、
120…ミスト化部、130…キャリアガス供給部、140…成膜部、
300…半導体装置、 301a…p型半導体層、 301b…n型半導体層、
302…電極、 303…基板。

Claims (12)

  1. 少なくとも、基板と、n型半導体層と、前記n型半導体層とは異なる組成を有するp型半導体層と、電極とを備える半導体装置であって、
    前記基板は、タンタル酸リチウムを主成分として含み、
    前記n型半導体層は、ベータガリア構造を有する結晶性酸化物半導体を主成分として含み、
    前記p型半導体層は、六方晶の結晶構造を有する金属化合物を主成分として含むものであることを特徴とする半導体装置。
  2. 前記結晶性酸化物半導体が、インジウム、アルミニウム及びガリウムから選ばれる1種以上の元素を含有するものであることを特徴とする請求項1記載の半導体装置。
  3. 前記金属化合物が、銅(Cu)、ロジウム(Rh)、スズ(Sn)、ニッケル(Ni)、銀(Ag)、アンチモン(Sb)、バナジウム(V)及びチタン(Ti)から選ばれる1種以上の金属を含有する金属酸化物であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記金属酸化物が、デラフォサイト、酸化ロジウムまたはオキシカルコゲナイドであることを特徴とする請求項3に記載の半導体装置。
  5. 前記金属化合物が、亜鉛(Zn)及び/又はアルミニウム(Al)を含有する金属硫化物であることを特徴とする請求項1又は2に記載の半導体装置。
  6. 前記金属硫化物が、ZnS又はCuAlSであることを特徴とする請求項5に記載の半導体装置。
  7. 前記n型半導体層上に前記p型半導体層が積層されたものであることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  8. 前記半導体装置がパワーデバイスであることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
  9. 前記半導体装置が、ショットキーバリアダイオード(SBD)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光ダイオード(LED)であることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
  10. 半導体装置の製造方法であって、
    タンタル酸リチウムを主成分として含む基板上に、ベータガリア構造を有する結晶性酸化物半導体を主成分として含むn型半導体層を形成する工程と、
    六方晶の結晶構造を有する金属化合物を主成分として含むp型半導体層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  11. 前記n型半導体層を形成する工程において、前記n型半導体層をミストCVD法により成長することを特徴とする請求項10に記載の半導体装置の製造方法。
  12. 前記n型半導体層を形成する工程と前記p型半導体層を形成する工程を、ミストCVD法により連続して行うことを特徴とする請求項10又は11に記載の半導体装置の製造方法。
JP2019158470A 2019-08-30 2019-08-30 半導体装置及び半導体装置の製造方法 Active JP7078583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019158470A JP7078583B2 (ja) 2019-08-30 2019-08-30 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019158470A JP7078583B2 (ja) 2019-08-30 2019-08-30 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021039968A true JP2021039968A (ja) 2021-03-11
JP7078583B2 JP7078583B2 (ja) 2022-05-31

Family

ID=74847234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019158470A Active JP7078583B2 (ja) 2019-08-30 2019-08-30 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7078583B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP2016025256A (ja) * 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
US20190067426A1 (en) * 2017-08-24 2019-02-28 Flosfia Inc. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP2016025256A (ja) * 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
US20190067426A1 (en) * 2017-08-24 2019-02-28 Flosfia Inc. Semiconductor device
CN109427867A (zh) * 2017-08-24 2019-03-05 流慧株式会社 半导体装置
JP2019041107A (ja) * 2017-08-24 2019-03-14 株式会社Flosfia 半導体装置

Also Published As

Publication number Publication date
JP7078583B2 (ja) 2022-05-31

Similar Documents

Publication Publication Date Title
JP6936982B2 (ja) 半導体装置
JP6680435B2 (ja) 剥離方法
JP2016081946A (ja) 半導体構造および半導体装置
JP7078583B2 (ja) 半導体装置及び半導体装置の製造方法
WO2021039010A1 (ja) 積層構造体及び積層構造体の製造方法
JP7078581B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7078582B2 (ja) 積層構造体、半導体装置及び結晶性酸化膜の成膜方法
JP7093329B2 (ja) 積層構造体、半導体装置及び半導体システム
JP7097861B2 (ja) 積層構造体、半導体装置及び半導体システム
JP7161456B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7348777B2 (ja) 積層構造体の製造方法及び半導体装置の製造方法
JP7161457B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
TWI855141B (zh) 層積構造體及層積構造體之製造方法
JP6770674B2 (ja) 積層構造体および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220519

R150 Certificate of patent or registration of utility model

Ref document number: 7078583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150