JP7348777B2 - 積層構造体の製造方法及び半導体装置の製造方法 - Google Patents

積層構造体の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7348777B2
JP7348777B2 JP2019160726A JP2019160726A JP7348777B2 JP 7348777 B2 JP7348777 B2 JP 7348777B2 JP 2019160726 A JP2019160726 A JP 2019160726A JP 2019160726 A JP2019160726 A JP 2019160726A JP 7348777 B2 JP7348777 B2 JP 7348777B2
Authority
JP
Japan
Prior art keywords
substrate
layer
metal
laminated structure
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019160726A
Other languages
English (en)
Other versions
JP2021040054A (ja
Inventor
武紀 渡部
洋 橋上
崇寛 坂爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2019160726A priority Critical patent/JP7348777B2/ja
Publication of JP2021040054A publication Critical patent/JP2021040054A/ja
Priority to JP2023126947A priority patent/JP2023133551A/ja
Application granted granted Critical
Publication of JP7348777B2 publication Critical patent/JP7348777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、積層構造体の製造方法、半導体装置の製造方法及び積層構造体に関する。
酸化ガリウム(Ga)に代表される酸化物半導体は、バンドギャップの大きな半導体として、高耐圧、低損失及び高耐熱を実現できる次世代のスイッチング素子への応用が期待されている。
特開2014-072463号公報 特開2014-015366号公報 特開2015-091740号公報 特開2005-260101号公報 特開2009-081468号公報
特許文献1には、比較的低温で、コランダム構造を有する酸化ガリウム(α-Ga)を作製する手法が記載されているが、α-Gaは準安定相であるため、熱的に不安定であるという問題がある。
これに対し、ベータガリア構造を有するβ-Gaは最安定相であり、上記のような相転移は生じない。しかし、特許文献2や特許文献3にあるように、成膜を行うためには極めて高い温度に加熱することが必要とされており、より低温で成膜することが好ましい。また、特許文献4,5には、β-Gaを半導体層とし、電極を有する半導体装置が開示されているが、半導体層であるβ-Gaをどのように作製するかは不明である。高品質のβ-Gaを含む半導体装置を、低コストで作製する技術的な知見は知られていなかった。また、特許文献4,5に記載の半導体装置では、耐圧特性等の電気特性が、十分とはいえなかった。
本発明は、上記問題を解決するためになされたものであり、高品質のβ-Gaを含む半導体装置を低コストで作製すること、耐圧特性等の電気特性の良好な、低コストの半導体装置を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体の製造方法であって、ミストCVD法により、基板上に半導体層を成長し、前記基板と前記半導体層を含む積層体を得る工程と、前記積層体から前記基板を除去する工程と、前記半導体層の前記第1主面側に第1導電層を形成する工程と、前記半導体層の前記第2主面側に第2導電層を形成する工程とを含み、前記基板としてタンタル酸リチウムを主成分とする基板を用い、前記半導体層として結晶性β-Gaを主成分として含む層を成長する積層構造体の製造方法を提供する。
このような積層構造体の製造方法によれば、高品質のβ-Gaを含む半導体装置を低コストで作製することができる。
このとき、前記第1導電層を、周期律表第4族又は第11族の金属を含む第1金属層とし、前記第2導電層を、周期律表第4族又は第11族の金属を含む第2金属層とする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性が良好な、低コストの半導体装置を提供できる。
このとき、前記第1金属層を、Ti及び/又はAuを含むものとする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性がより良好な、低コストの半導体装置を提供できる。
このとき、前記第1金属層を、さらに周期律表第10族の金属を含むものとする積層構造体の製造方法とすることができ、また、前記周期律表第10族の金属を、Ptとする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性がさらに良好な、低コストの半導体装置を提供できる。
このとき、前記第2金属層を、Ti及び/又はAuを含むものとする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性のさらに良好な、低コストの半導体装置を提供できる。
このとき、前記第2導電層を、導電性金属酸化物、周期律表第4族又は第11族の金属を含むオーミック電極とする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性がより良好な、低コストの半導体装置を提供できる。
このとき、前記第1導電層を、周期律表第4族又は第11族の金属を含む電極とする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性のさらに良好な、低コストの半導体装置を提供できる。
このとき、前記第1導電層を、金属又は導電性金属酸化物を含む電極とし、前記第2導電層を、導電性金属酸化物を含むオーミック電極とする積層構造体の製造方法とすることができる。
これにより、耐圧特性等の電気特性がより良好な、低コストの半導体装置を提供できる。
このとき、上記の積層構造体の製造方法を含む半導体装置の製造方法とすることができ、特に、前記半導体装置をダイオード、ショットキーバリアダイオード又はパワーデバイスとする半導体装置の製造方法とすることができる。
本発明は、また、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体であって、前記半導体層が、結晶性β-Gaを主成分として含む結晶層であり、前記第1導電層が、周期律表第4族又は第11族の金属を含む第1金属層であり、前記第2導電層が、周期律表第4族又は第11族の金属を含む第2金属層である積層構造体を提供する。
本発明は、また、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体であって、前記半導体層が、結晶性β-Gaを主成分として含む結晶層であり、前記第2導電層が、導電性金属酸化物、周期律表第4族又は第11族の金属を含むオーミック電極である積層構造体を提供する。
本発明は、また、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体であって、前記半導体層が、結晶性β-Gaを主成分として含む結晶層であり、前記第1導電層が、導電性金属酸化物又は金属を含む電極であり、前記第2導電層が、導電性金属酸化物を含むオーミック電極である積層構造体を提供する。
これらの積層構造体は、耐圧特性等の電気特性が良好な、低コストの半導体装置となる。
以上のように、本発明の積層構造体の製造方法によれば、耐圧特性等の電気特性が良好な、低コストの半導体装置を提供することが可能となる。特に、β-Ga及びタンタル酸リチウム基板は、ともに熱的に安定であるため、高温のプロセスを受けても、特性の変動が小さな安定したものを製造できる。
また、本発明の積層構造体によれば、耐圧特性等の電気特性が良好な、低コストの半導体装置となる。特に、β-Gaは、熱的に安定であるため、高温のプロセスを受けても、特性の変動が小さな安定したものとなる。このような積層構造体は導電性に優れているので、半導体装置などに有用である。
本発明に係る積層構造体の一例を示す概略構成図である。 本発明に係る成膜方法に用いる成膜装置の一例を示す概略構成図である。 成膜装置におけるミスト化部の一例を説明する図である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、高品質のβ-Gaを含む半導体装置を低コストで作製すること、耐圧特性等の電気特性の良好な、低コストの半導体装置を提供することが求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体の製造方法であって、ミストCVD法により、基板上に半導体層を成長し、前記基板と前記半導体層を含む積層体を得る工程と、前記積層体から前記基板を除去する工程と、前記半導体層の前記第1主面側に第1導電層を形成する工程と、前記半導体層の前記第2主面側に第2導電層を形成する工程とを含み、前記基板としてタンタル酸リチウムを主成分とする基板を用い、前記半導体層として結晶性β-Gaを主成分として含む層を成長する積層構造体の製造方法により、熱的に安定で高耐圧の、半導体装置に適用可能な積層構造体が、低コストで製造可能となることを見出し、本発明を完成した。
また、本発明者らは、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体であって、前記半導体層が、結晶性β-Gaを主成分として含む結晶層であり、前記第1導電層が、周期律表第4族又は第11族の金属を含む第1金属層であり、前記第2導電層が、周期律表第4族又は第11族の金属を含む第2金属層である積層構造体を提供する。により、熱的に安定で高耐圧の、半導体装置に適用可能な低コストの積層構造体となることを見出し、本発明を完成した。
また、本発明者らは、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体であって、前記半導体層が、結晶性β-Gaを主成分として含む結晶層であり、前記第2導電層が、導電性金属酸化物、周期律表第4族又は第11族の金属を含むオーミック電極である積層構造体により、熱的に安定で高耐圧の、半導体装置に適用可能な低コストの積層構造体となることを見出し、本発明を完成した。
また、本発明者らは、第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体であって、前記半導体層が、結晶性β-Gaを主成分として含む結晶層であり、前記第1導電層が、導電性金属酸化物又は金属を含む電極であり、前記第2導電層が、導電性金属酸化物を含むオーミック電極である積層構造体により、熱的に安定で高耐圧の、半導体装置に適用可能な低コストの積層構造体となることを見出し、本発明を完成した。
以下、図面を参照して説明する。
(積層構造体)
本発明に係る積層構造体10の一実施形態は、図1に示すように、結晶性β-Gaを主成分として含む結晶層である半導体層1上の、第1主面2側の第1導電層3と、第2主面4側の第2導電層5とを含む積層構造体10である。なお、半導体層1は、単層に限らず、複数層からなる半導体層であってもよい。
ここで「結晶性」という場合、結晶状態が多結晶又は単結晶のものを含むことを意味する。多結晶又は単結晶に、非晶質が混在していてもよい。
(タンタル酸リチウムを主成分とする結晶性基板)
まず、本発明に係る積層構造体の製造方法で用いるタンタル酸リチウムを主成分とする基板について説明する。
本発明に係る積層構造体の製造方法では、まず、タンタル酸リチウムを主成分とする基板を準備する。ここで、「タンタル酸リチウムを主成分とする基板」には、タンタル酸リチウムが50~100%含まれる基板であって、タンタル酸リチウムが単結晶のほか、多結晶のものを含む。
タンタル酸リチウムはイルメナイト構造を有し、格子定数はα-Gaに比較的近い。α-Ga(001)面およびβ-Ga(-201)面、ならびにタンタル酸リチウム(001)面における、酸素原子間の距離の大小関係は概ね、α-Ga<タンタル酸リチウム<β-Gaである。β-Gaはα-Gaに比べエネルギー的に安定であるため、タンタル酸リチウム基板上では低温においてもα-Gaは形成されずにβ-Gaが優先的に形成されるものと推測される。
タンタル酸リチウムを主成分とする基板としては、タンタル酸リチウム単結晶基板を用いることが最も好ましい。基板上に形成する半導体層の膜質が、最も高品質なものとなるためである。また、タンタル酸リチウム単結晶基板は、サファイア基板と同等のコストのものであり、低コストで良質の半導体層を形成することを可能にする材料である。
以下、タンタル酸リチウム単結晶基板を例に説明する。タンタル酸リチウム単結晶基板は、例えば、チョクラルスキー法によってタンタル酸リチウム単結晶を成長させてタンタル酸リチウム単結晶インゴットとし、このインゴットをスライスして基板形状に加工することによって得られる。
本発明に用いることのできるタンタル酸リチウム単結晶基板は、その表面の格子定数を後に堆積する結晶性酸化物膜の格子定数に近づけるようにカットするのが好ましい。例えば、β-Gaを主成分として含む半導体層(以下、「結晶性酸化物膜」ということもある)を堆積する場合、結晶方位がZ±10°以内となるようにカットされているのが好ましく、更に好ましくは、結晶方位がZ±5°以内となるようにカットされているのが良い。
また、タンタル酸リチウム単結晶基板は、基板の分極状態が均一化されていると酸化物単結晶膜の均一な成長が促進され、好ましい。すなわち、タンタル酸リチウム基板が、単一分極化処理又は多分極化処理されているのが好ましい。
単一分極化処理された基板を得るには、例えば、チョクラルスキー法で作製したタンタル酸リチウム単結晶インゴットを700℃に加熱し、結晶方位Z方向に200Vの電圧を印加して10時間のポーリング処理施した後、そのインゴットをスライスして基板形状に加工すると良い。また、基板形状に加工された基板自体を700℃に加熱し、結晶方位Z方向に200Vの電圧を印加して10時間のポーリング処理施しても良い。
単一分極処理を施した基板を用いる場合、更に基板表面に焦電性抑制処理を施すと、加熱した基板に結晶性酸化物膜を堆積する際に基板が帯電するのを抑制することが出来て、好ましい。焦電性抑制処理は、例えば、単一分極処理を施されたタンタル酸リチウム単結晶基板を炭酸リチウム粉末中に埋め込んで、還元性ガス雰囲気下において、350℃以上、キュリー温度(約610℃)以下の温度で熱処理を行う。このとき、基板の厚さ方向における体積抵抗率が1.0×1011Ω・cm以上、2.0×1013Ω・cm以下で、かつ、基板内における体積抵抗率の最大値と最小値の比が4.0以下となるように処理を施しておくと、基板に結晶性酸化物膜を堆積する際の基板の耐電が効果的に抑制できる。
一方、多分極化処理された基板を得るには、例えば、一旦単一分極化した単結晶(インゴットまたは基板)、または単一分極化処理を施さない単結晶(インゴットまたは基板)に対して、700℃以上に加熱して数時間(好ましくは1000℃以上、好ましくは5時間以上、更に好ましくは10時間以上)アニールし、歪緩和の処理を行い、インゴットの場合はそれをスライスして基板形状に加工すると良い。多分極化処理された基板を用いると、加熱した基板に結晶性酸化物膜を堆積する際に基板が帯電するのを抑制することが出来て、好ましい。特に、基板表面の分極の平均分域サイズを5μm以下となるようにすると、帯電が効果的に抑制できる。タンタル酸リチウム基板の帯電効果が抑制されると、結晶性酸化物膜が安定に堆積されることより好ましい。なお、タンタル酸リチウム単結晶の(少なくとも基板表面の)組成をコングルエント組成にすると、基板表面の分極の平均分域サイズが小さくなり易く好ましい。ここで、コングルエント組成とは、タンタル酸リチウムの場合は、LiとTaの比率がLi:Ta=48.5-α:51.5+αであり、αは-0.5≦α≦0.5の範囲であることをいう。
タンタル酸リチウムを主成分とする基板の表面は凹凸が小さくなるように平滑に研磨しておくと、結晶性酸化物膜の平坦な積層膜が得られる。Raが10nm以下にするのが好ましい。Raが5nm以下にすると更に好ましい。
また、タンタル酸リチウムを主成分とする基板の、結晶性酸化物膜を堆積する面に、予め水素、ヘリウム、アルゴン、他の希ガス類から選択されるイオンを注入し、堆積面の50nmから3μm直下に脆弱層を形成しておくことも出来る。こうすることで、結晶性酸化物膜を堆積後に、脆弱層に衝撃を与えることによって、堆積した結晶性酸化物膜をタンタル酸リチウム単結晶基板から容易に剥離することが出来る。
基板の厚さは特に限定されないが、好ましくは、10~2000μmであり、より好ましくは50~800μmである。また基板の面積は100mm以上が好ましく、より好ましくは口径(直径)が2インチ(50mm)以上である。
(半導体層)
本発明に係る積層構造体10における半導体層1は、結晶性β-Gaを主成分として含む半導体層であり、ベータガリア構造を有する結晶性酸化物膜である。結晶性酸化物膜は、通常、金属と酸素から構成されるが、本発明に係る積層構造体の半導体層1においては、β-Gaを主成分とするものであればよい。β-Gaは、熱的により安定な結晶性酸化物膜である。ここで、本発明で「β-Gaを主成分とし」という場合、膜中の50~100%をβ-Gaが占めるものを意味する。ガリウム以外の金属成分としては、例えば、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、イリジウム、ニッケル及びコバルトから選ばれる1種又は2種以上の金属を含んでもよい。なお、半導体層1はβ-Gaを主成分として含むものであれば、単結晶でも多結晶でもよいが、単結晶であることが最も好ましい。
また、上述のように、半導体層1は単層であっても、複数層であってもよい。複数層とする場合は、後述のように基板上に複数層を形成した後に基板を除去しても良いし、基板を除去した後に別の半導体層を成膜して特性の異なる複数層の半導体層からなる半導体層1としても良い。
半導体層1中にはドーパントが含まれていてもよい。例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等のn型ドーパント、又は、銅、銀、スズ、イリジウム、ロジウム等のp型ドーパントなどが挙げられる。前記ドーパントは特に限定されないが、スズであることが好ましい。ドーパントの濃度は、例えば、約1×1016/cm~1×1022/cmであってもよく、約1×1017/cm以下の低濃度にしても、約1×1020/cm以上の高濃度としてもよい。
本発明に係る積層構造体において、半導体層1の膜厚は特に限定されないが、1.0μm以上とすることができる。例えば、1.0~50μmであってよく、好ましくは5.0~30μmであり、より好ましくは10~20μmである。
なお、半導体層1を成長する場合に、基板と半導体層1の間に別の層が介在しても構わない。別の層とは、基板ならびに最表層の半導体層と組成が異なる層であり、例えば、結晶性酸化物膜、絶縁膜、金属膜等、いずれでも構わない。
本発明に係る積層構造体10は、適宜構造設計を行うことで、半導体装置に利用できる。例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)、発光ダイオード(LED)などそれぞれの半導体層を構成することができる。特に、本発明に係る積層構造体10は、ダイオード、ショットキーバリアダイオード又はパワーデバイスに好適に用いることができる。
(成膜装置)
本発明に係る積層構造体及び積層構造体の製造方法の一実施形態は、少なくともガリウムを含有する水溶液を霧化又は液滴化して生成されるミストをキャリアガスを用いて基板へ搬送し、ついで該基板上で該ミストを熱反応させて半導体層(結晶性酸化物膜)を成膜する方法を利用して製造され、該基板はタンタル酸リチウムを主成分とする基板であり、半導体層(結晶性酸化物膜)は結晶性β-Gaを主成分として含む層であり、基板を除去して得た半導体層(結晶性酸化物膜)に、導電層を形成して積層構造体を得る。このような半導体層(結晶性酸化物膜)を成膜可能な成膜装置について説明する。
図2に、本発明に係る半導体層(結晶性酸化物膜)の成膜方法に使用可能な成膜装置101の一例を示す。成膜装置101は、原料溶液をミスト化してミストを発生させるミスト化部120と、ミストを搬送するキャリアガスを供給するキャリアガス供給部130と、ミストを熱処理して基板上に成膜を行う成膜部140と、ミスト化部120と成膜部140とを接続し、キャリアガスによってミストが搬送される搬送部109とを有する。また、成膜装置101は、成膜装置101の全体又は一部を制御する制御部(図示なし)を備えることによって、その動作が制御されてもよい。
なお、ここで、本発明でいうミストとは、気体中に分散した液体の微粒子の総称を指し、霧、液滴等と呼ばれるものを含む。
(原料溶液)
原料溶液(水溶液)104aには、少なくともガリウムを含んでいれば特に限定されない。すなわち、ガリウムの他、例えば、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、イリジウム、ニッケル及びコバルトから選ばれる1種又は2種以上の金属を含んでもよい。前記金属を錯体又は塩の形態で、水に溶解又は分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、塩化金属塩、臭化金属塩、ヨウ化金属塩などが挙げられる。また、上記金属を、臭化水素酸、塩酸、ヨウ化水素酸等に溶解したものも塩の水溶液として用いることができる。溶質濃度は0.01~1mol/Lが好ましい。
原料溶液104aには、半導体層(結晶性酸化物膜)の導電性を制御するためのドーパント元素を含有させることができる。例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム又はニオブ等のn型ドーパント、又は、銅、銀、スズ、イリジウム、ロジウム等のp型ドーパントなどが挙げられる。前記ドーパントは特に限定されないが、スズであることが好ましい。また、前記ドーパント元素はイオン化していることが好ましい。従って、原料溶液104aには酸を混合してドーパント元素の溶解を促進させてもよい。前記酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などのハロゲン化水素、次亜塩素酸、亜塩素酸、次亜臭素酸、亜臭素酸、次亜ヨウ素酸、ヨウ素酸等のハロゲンオキソ酸、蟻酸等のカルボン酸、硝酸、等が挙げられる。なお、溶解の促進には、加熱したり超音波を与えるのも有効である。
(ミスト化部)
ミスト化部120では、原料溶液104aを調整し、前記原料溶液104aをミスト化してミストを発生させる。ミスト化手段は、原料溶液104aをミスト化できさえすれば特に限定されず、公知のミスト化手段であってよいが、超音波振動によるミスト化手段を用いることが好ましい。より安定してミスト化することができるためである。
このようなミスト化部120の一例を図3に示す。例えば、原料溶液104aが収容されるミスト発生源104と、超音波振動を伝達可能な媒体、例えば水105aが入れられる容器105と、容器105の底面に取り付けられた超音波振動子106を含んでもよい。詳細には、原料溶液104aが収容されている容器からなるミスト発生源104が、水105aが収容されている容器105に、支持体(図示せず)を用いて収納されている。容器105の底部には、超音波振動子106が備え付けられており、超音波振動子106と発振器116とが接続されている。そして、発振器116を作動させると、超音波振動子106が振動し、水105aを介して、ミスト発生源104内に超音波が伝播し、原料溶液104aがミスト化するように構成されている。
(搬送部)
搬送部109は、ミスト化部120と成膜部140とを接続する。搬送部109を介して、ミスト化部120のミスト発生源104から成膜部140の成膜室107へと、キャリアガスによってミストが搬送される。搬送部109は、例えば、供給管109aとすることができる。供給管109aとしては、例えば石英管や樹脂製のチューブなどを使用することができる。
(成膜部)
成膜部140では、ミストを加熱し熱反応を生じさせて、基板110の表面の一部又は全部に成膜を行う。成膜部140は、例えば、成膜室107を備え、成膜室107内には基板110が設置されており、該基板110を加熱するためのホットプレート108を備えることができる。ホットプレート108は、図2に示されるように成膜室107の外部に設けられていてもよいし、成膜室107の内部に設けられていてもよい。また、成膜室107には、基板110へのミストの供給に影響を及ぼさない位置に、排ガスの排気口112が設けられてもよい。
また、基板110を成膜室107の上面に設置するなどして、フェイスダウンとしてもよいし、基板110を成膜室107の底面に設置して、フェイスアップとしてもよい。
熱反応は、加熱によりミストが反応すればよく、反応条件等も特に限定されない。原料や成膜物に応じて適宜設定することができる。例えば、加熱温度は250~900℃の範囲であり、好ましくは300℃~800℃の範囲であり、より好ましくは350℃~700℃の範囲とすることができる。
熱反応は、真空下、非酸素雰囲気下、還元ガス雰囲気下、空気雰囲気下及び酸素雰囲気下のいずれの雰囲気下で行われてもよく、成膜物に応じて適宜設定すればよい。また、反応圧力は、大気圧下、加圧下又は減圧下のいずれの条件下で行われてもよいが、大気圧下の成膜であれば、装置構成が簡略化できるので好ましい。
(キャリアガス供給部)
キャリアガス供給部130は、キャリアガスを供給するキャリアガス源102aを有し、キャリアガス源102aから送り出されるキャリアガス(以下、「主キャリアガス」という)の流量を調節するための流量調節弁103aを備えていてもよい。また、必要に応じて希釈用キャリアガスを供給する希釈用キャリアガス源102bや、希釈用キャリアガス源102bから送り出される希釈用キャリアガスの流量を調節するための流量調節弁103bを備えることもできる。
キャリアガスの種類は、特に限定されず、成膜物に応じて適宜選択可能である。例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、又は水素ガスやフォーミングガス等の還元ガスなどが挙げられる。また、キャリアガスの種類は1種類でも、2種類以上であってもよい。例えば、第1のキャリアガスと同じガスをそれ以外のガスで希釈した(例えば10倍に希釈した)希釈ガスなどを、第2のキャリアガスとしてさらに用いてもよく、空気を用いることもできる。
本明細書においては、キャリアガスの流量Qは、キャリアガスの総流量を指す。上記の例では、キャリアガス源102aから送り出される主キャリアガスの流量と、希釈用キャリアガス源102bから送り出される希釈用キャリアガスの流量の総量を、キャリアガスの流量Qとする。
キャリアガスの流量Qは成膜室や基板の大きさによって適宜決められるが、通例1~60L/minであり、好ましくは2~40L/minである。
(成膜方法)
次に、図2を参照しながら、本発明に係る半導体層(結晶性酸化物膜)の成膜方法の一例を説明する。まず、原料溶液104aをミスト化部120のミスト発生源104内に収容し、基板110であるタンタル酸リチウムを主成分とする結晶性基板を、ホットプレート108上に直接又は成膜室107の壁を介して設置し、ホットプレート108を作動させる。結晶性基板として用いるタンタル酸リチウムは熱膨張係数が大きいため、低温から徐々に昇温するのが好ましい。
次に、流量調節弁103a、103bを開いてキャリアガス源102a、102bからキャリアガスを成膜室107内に供給し、成膜室107の雰囲気をキャリアガスで十分に置換するとともに、主キャリアガスの流量と希釈用キャリアガスの流量をそれぞれ調節し、キャリアガス流量Qを制御する。
ミストを発生させる工程では、超音波振動子106を振動させ、その振動を、水105aを通じて原料溶液104aに伝播させることによって、原料溶液104aをミスト化させてミストを生成する。次に、ミストをキャリアガスにより搬送する工程では、ミストがキャリアガスによってミスト化部120から搬送部109を経て成膜部140へ搬送され、成膜室107内に導入される。成膜を行う工程で、成膜室107内に導入されたミストは、成膜室107内でホットプレート108の熱により熱処理され熱反応して、基板110上に成膜される。
このとき、基板上に複数層を形成することもできる。例えば、ドーパントの濃度及び/又は種類を変更して、電気的特性の異なる複数の層とすることができる。
(アニール処理)
半導体層(結晶性酸化物膜)を成膜した後、アニールを行うことも可能である。例えば、アニール処理の条件として、温度を500℃以上とすることができる。上限は特に限定されず、半導体層(結晶性酸化物膜)や基板が熱処理に耐えうる範囲であればよいが、例えば、1000℃とすることができる。アニール処理の時間は特に限定されないが、例えば1分以上とすることができる。また、生産性を考慮すれば、1時間以下が好ましく、30分以下とすることがより好ましい。アニール処理の雰囲気は特に限定されないが、窒素や希ガスなどの不活性ガス雰囲気とすることが好ましい。このようなアニール処理により、膜の抵抗率を低くしたり、電気的特性を安定させたりする効果が期待できる。また、結晶性酸化物膜の表面粗さ(算術平均粗さ:Ra)を0.1μm以下とできる。なお、表面粗さは、原子間力顕微鏡(AFM)により10μm角の領域についての表面形状測定結果を用い、JIS B0601に基づき算出して得た算術平均粗さ(Ra)を表す。
(基板の除去)
本発明に係る積層構造体の製造方法においては、基板と半導体層1とを含む積層体から、基板を除去する。このときの基板の除去方法は特に限定されない。例えば、基板を剥離除去することができる。剥離手段は特に限定されず、公知の手段であってもよい。例えば、機械的衝撃を与えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段、レーザーリフトオフなどが挙げられる。基板そのものを溶解して除去しても良いが、剥離除去であれば、基板を再利用することが可能であるため、コストの面から好ましい。基板を除去することで、半導体層を自立膜として得ることができる。
また、基板を除去した後に、半導体層1上に、さらに別の半導体層を形成することができる。例えば、ドーパントの濃度及び/又は種類を変更して、電気的特性の異なる複数の層とすることができる。目的とする半導体装置に応じて適宜設定可能である。
(導電層/電極)
本発明者が鋭意調査を行った結果、特定の材料を組み合わせることで、熱的に安定で、優れた電気的特性を有し、安価な積層構造体となることを見出した。本発明に係る積層構造体10においては、β-Gaを主成分として含む半導体層1と、該半導体層1に形成する導電層3,5の組み合わせに、特徴の一つを有する。具体的には、以下の組み合わせとしたときに、高耐圧で低いオン抵抗の電気特性に優れた積層構造体となる。再び図1を参照しながら説明する。なお、以下の説明で、例えば、「半導体層1の第1主面2側に形成される第1導電層3」という場合、半導体層1と第1導電層3とが直接接して形成(積層)されている場合のほか、他の層を介して形成(積層)されている場合も含む。「周期律表第4族又は第11族の金属を含む第1金属層」という場合には、金属層は単層だけでなく、複数層が積層されたものを含む。また、第4族と第11族の金属の両方を含んでもよいことは言うまでもない。
(導電層/電極の形態1)
半導体層1の第1主面2側に形成される第1導電層3が、周期律表第4族又は第11族の金属を含む第1金属層であり、半導体層1の第2主面4側に形成される第2導電層5が、周期律表第4族又は第11族の金属を含む第2金属層である。このとき、第1金属層を、Ti及び/又はAuを含むものとすることが好ましい。また、第1金属層を、さらに周期律表第10族の金属を含むものとすることが好ましい。周期律表第10族の金属としては、Ni,Pd,Ptが好ましく、Ptとすることがより好ましい。また、第2金属層を、Ti及び/又はAuを含むものとすることが好ましい。
(導電層/電極の形態2)
半導体層1の第2主面4側に形成される第2導電層が、導電性金属酸化物、周期律表第4族又は第11族の金属を含むオーミック電極である。このとき、第1導電層を、周期律表第4族又は第11族の金属を含む電極とすることが好ましい。
(導電層/電極の形態3)
半導体層1の第1主面2側に形成される第1導電層が、導電性金属酸化物又は金属を含む電極であり、半導体層1の第2主面4側に形成される第2導電層が、導電性金属酸化物を含むオーミック電極である。
(導電層/電極の材料例)
上述の電極材料について、周期律表第4族の金属としては、Ti,Zr,Hfが好ましい。周期律表第11族の金属としては、Cu,Ag,Auが好ましい。導電性金属酸化物としては、酸化スズ、酸化亜鉛、酸化インジウム、酸化インジウムスズ(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電が好ましい。
なお、導電層/電極の形成方法は特に限定されず、一般的な方法を用いることができる。すなわち、蒸着、スパッタ、CVD、めっきなどの他、樹脂等と一緒に接着させる印刷法など、いずれを用いてもかまわない。その他、導電層/電極の材料を特に限定しない場合は、公知の導電性を有する材料を使用できる。例えば、Al、Ag、Ti、Pd、Au、Cu、Cr、Fe、W、Ta、Nb、Mn、Mo、Hf、Co、Zr、Sn、Pt、V、Ni、Ir、Zn、In、Ndなどの金属の他、酸化スズ、酸化亜鉛、酸化インジウム、酸化インジウムスズ(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェンまたはポリピロールなどの有機導電性化合物、いずれを用いることも可能であり、これらの2種以上の合金、混合物でもよい。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
(実施例1)
タンタル酸リチウム単結晶基板上に、n型半導体層としてβ-Gaを成膜した後、基板を剥離し、n型半導体層上にn型半導体層を成膜し、n型半導体層の表面にショットキー電極、n型半導体層の表面にオーミック電極を形成し積層構造体を製造した。電気的特性評価としてIV測定を行った。
(n型半導体層の成膜条件)
基板 : 信越化学工業社製タンタル酸リチウム単結晶基板
直径4インチ(100mm)、厚さ600μm、c面
鏡面仕上げ
成膜方法 : ミストCVD法
原料水溶液 : 臭化ガリウム、0.05mol/L
臭化水素酸、10%
キャリアガス : N、4L/min
希釈ガス : N、20L/min
成膜温度 : 408℃
成膜時間 : 120分
(基板の除去)
レーザーリフト法による。
(n型半導体層の成膜条件)
成膜方法 : ミストCVD法
原料水溶液 : 臭化ガリウム、0.05mol/L
臭化スズ、4×10-3mol/L
Ga:Sn=1:0.02
臭化水素酸10%
キャリアガス : N、4L/min
希釈ガス : N、20L/min
成膜温度 : 408℃
成膜時間 : 180分
(第1導電層/ショットキー電極の形成条件)
形成方法 : 電子ビーム蒸着法
電極の構成 : n型半導体層表面に、以下の順で積層
Pt層10nm、Ti層4nm、Au層200nm
(第2導電層/オーミック電極の形成条件)
形成方法 : 電子ビーム蒸着法
電極の構成 : n型半導体層表面に、以下の順で積層
Ti層40nm、Au層200nm
具体的には、まず、基板としてコングルエント組成(Li/(Li+Ta)の値は、0.485)のタンタル酸リチウム単結晶基板を準備した。チョクラルスキー法によって作製したタンタル酸リチウム単結晶を、Z軸カットして、C面基板に加工し、700℃、10時間の加熱処理を行って多分極化処理を施し、表面を研磨して表面粗さRa=0.5nmとした。
次に、原料水溶液を作製した。ガリウム源として臭化ガリウムを用い、臭化ガリウムの濃度を0.05×10-1mol/Lとし、臭化ガリウムと塩化スズを、ガリウム、スズの原子数比で1:0.02となるように水溶液を調整した。調製した水溶液に、体積比で10%の48%臭化水素酸溶液を加え、原料水溶液を調製とした。
上述のようにして得た原料溶液104aを、ミスト発生源104内に収容した。次に、基板110として4インチ(直径100mm)、厚さ600μmのタンタル酸リチウム単結晶基板を、成膜室107内でホットプレート108に載置し、ホットプレート108を作動させて温度を408℃に昇温した。
続いて、流量調節弁103a、103bを開いてキャリアガス源102a、102bからキャリアガスとして窒素ガスを成膜室107内に供給し、成膜室107の雰囲気をキャリアガスで十分に置換するとともに、主キャリアガスの流量を4.0L/minに、希釈用キャリアガスの流量を20.0L/minにそれぞれ調節した。すなわち、キャリアガス流量Q=24.0L/minとした。
次に、超音波振動子106を2.4MHzで振動させ、その振動を、水105aを通じて原料溶液104aに伝播させることによって、原料溶液104aをミスト化してミストを生成した。このミストを、キャリアガスによって供給管109aを経て成膜室107内に導入した。そして、大気圧下、408℃の条件で、成膜室107内でミストを熱反応させて、タンタル酸リチウム単結晶基板上にGaを成膜した。
次に、レーザーリフト法により基板の除去を行い、n型半導体層の自立膜を得た。このn型半導体層の自立膜の上に、n型半導体層を成膜した。n型半導体層の成膜では、原料水溶液として、ガリウム源として臭化ガリウムを用い、臭化ガリウムの濃度を0.05×10-1mol/Lとし、臭化ガリウムと塩化スズを、ガリウム、スズの原子数比で1:0.02となるように水溶液を調整した。調製した水溶液に、体積比で10%の48%臭化水素酸溶液を加え、原料水溶液としたこと以外は、n型半導体層の成膜と同様である。
成膜したGa膜の相の同定を、XRD回折装置を用い、10度から120度まで2θ/ωスキャンを行うことによって行った。測定はCuKα線を用いて行った。その結果、形成した酸化ガリウム膜は、n型半導体層、n型半導体層ともに、ベータガリア構造を有する酸化ガリウム(β-Ga)であった。
この後、上述のように、ショットキー電極、オーミック電極を形成し、積層構造体を得た。
積層構造体の電気特性評価として、IV特性の測定を行った。この結果、耐圧は874V、オン抵抗(微分抵抗)は0.09mΩcmであった。
(参考例)
型半導体層表面に、電子ビーム蒸着法でPt層を200nmのみ形成した点を除いては実施例1と同様の積層構造体を作製し、IV特性の測定を行った。この結果、耐圧は92V、オン抵抗(微分抵抗)は57Ωcmであった。
(実施例2)
型半導体層表面に、Ti層15nm、Au層200nmをこの順で積層して形成した点を除いては実施例1と同様の積層構造体を作製し、IV特性の測定を行った。この結果、耐圧は856V、オン抵抗(微分抵抗)は0.13mΩcmであった。
(実施例3)
型半導体層表面に、ITO膜を形成した点を除いては実施例1と同様の積層構造体を作製し、IV特性の測定を行った。ITO膜の形成条件は、以下のとおりである。
(ITO膜の形成条件)
成膜方法 : ミストCVD法
原料水溶液 : 臭化インジウム、0.025mol/L
臭化スズ、2.5×10-4mol/L
臭化水素酸、10%
キャリアガス : N、4L/min
希釈ガス : N、20L/min
成膜温度 : 500℃
成膜時間 : 30分
この結果、耐圧は864V、オン抵抗(微分抵抗)は0.16mΩcmであった。
以上述べたように、β-Gaを半導体層として利用し、高い耐圧特性等を有し、耐熱性の高い安価な半導体装置が製造できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…半導体層、 2…第1主面、 3…第1導電層、 4…第2主面、
5…第2導電層、 10…積層構造体、
101…成膜装置、 102a…キャリアガス源、
102b…希釈用キャリアガス源、 103a…流量調節弁、
103b…流量調節弁、 104…ミスト発生源、 104a…原料溶液(水溶液)、
105…容器、 105a…水、 106…超音波振動子、 107…成膜室、
108…ホットプレート、 109…搬送部、 109a…供給管、
110…基板、 112…排気口、 116…発振器、
120…ミスト化部、130…キャリアガス供給部、140…成膜部。

Claims (11)

  1. 第1主面と第2主面とを有する半導体層と、前記第1主面側の第1導電層と、前記第2主面側の第2導電層とを含む積層構造体の製造方法であって、
    ミストCVD法により、基板上に半導体層を成長し、前記基板と前記半導体層を含む積層体を得る工程と、
    前記積層体から前記基板を除去する工程と、
    前記半導体層の前記第1主面側に第1導電層を形成する工程と、
    前記半導体層の前記第2主面側に第2導電層を形成する工程とを含み、
    前記基板としてタンタル酸リチウムを主成分とする基板を用い、
    前記半導体層として結晶性β-Gaを主成分として含む層を成長することを特徴とする積層構造体の製造方法。
  2. 前記第1導電層を、周期律表第4族又は第11族の金属を含む第1金属層とし、
    前記第2導電層を、周期律表第4族又は第11族の金属を含む第2金属層とすることを特徴とする請求項1に記載の積層構造体の製造方法。
  3. 前記第1金属層を、Ti及び/又はAuを含むものとすることを特徴とする請求項2に記載の積層構造体の製造方法。
  4. 前記第1金属層を、さらに周期律表第10族の金属を含むものとすることを特徴とする請求項2又は3に記載の積層構造体の製造方法。
  5. 前記周期律表第10族の金属を、Ptとすることを特徴とする請求項4に記載の積層構造体の製造方法。
  6. 前記第2金属層を、Ti及び/又はAuを含むものとすることを特徴とする請求項2から5のいずれか1項に記載の積層構造体の製造方法。
  7. 前記第2導電層を、導電性金属酸化物、周期律表第4族又は第11族の金属を含むオーミック電極とすることを特徴とする請求項1に記載の積層構造体の製造方法。
  8. 前記第1導電層を、周期律表第4族又は第11族の金属を含む電極とすることを特徴とする請求項7に記載の積層構造体の製造方法。
  9. 前記第1導電層を、金属又は導電性金属酸化物を含む電極とし、
    前記第2導電層を、導電性金属酸化物を含むオーミック電極とすることを特徴とする請求項1に記載の積層構造体の製造方法。
  10. 請求項1から9のいずれか1項に記載の積層構造体の製造方法を含むことを特徴とする半導体装置の製造方法。
  11. 前記半導体装置をダイオード、ショットキーバリアダイオード又はパワーデバイスとすることを特徴とする請求項10に記載の半導体装置の製造方法。
JP2019160726A 2019-09-03 2019-09-03 積層構造体の製造方法及び半導体装置の製造方法 Active JP7348777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019160726A JP7348777B2 (ja) 2019-09-03 2019-09-03 積層構造体の製造方法及び半導体装置の製造方法
JP2023126947A JP2023133551A (ja) 2019-09-03 2023-08-03 積層構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019160726A JP7348777B2 (ja) 2019-09-03 2019-09-03 積層構造体の製造方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023126947A Division JP2023133551A (ja) 2019-09-03 2023-08-03 積層構造体

Publications (2)

Publication Number Publication Date
JP2021040054A JP2021040054A (ja) 2021-03-11
JP7348777B2 true JP7348777B2 (ja) 2023-09-21

Family

ID=74847520

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019160726A Active JP7348777B2 (ja) 2019-09-03 2019-09-03 積層構造体の製造方法及び半導体装置の製造方法
JP2023126947A Pending JP2023133551A (ja) 2019-09-03 2023-08-03 積層構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023126947A Pending JP2023133551A (ja) 2019-09-03 2023-08-03 積層構造体

Country Status (1)

Country Link
JP (2) JP7348777B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014031300A (ja) 2012-08-06 2014-02-20 Namiki Precision Jewel Co Ltd 酸化ガリウム基板及びその製造方法
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2017005148A (ja) 2015-06-11 2017-01-05 株式会社Flosfia 半導体膜、積層構造体および半導体装置
JP2017022188A (ja) 2015-07-07 2017-01-26 株式会社Flosfia 剥離方法
JP2018129500A (ja) 2016-10-03 2018-08-16 株式会社Flosfia 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014031300A (ja) 2012-08-06 2014-02-20 Namiki Precision Jewel Co Ltd 酸化ガリウム基板及びその製造方法
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2017005148A (ja) 2015-06-11 2017-01-05 株式会社Flosfia 半導体膜、積層構造体および半導体装置
JP2017022188A (ja) 2015-07-07 2017-01-26 株式会社Flosfia 剥離方法
JP2018129500A (ja) 2016-10-03 2018-08-16 株式会社Flosfia 半導体装置

Also Published As

Publication number Publication date
JP2023133551A (ja) 2023-09-22
JP2021040054A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
JP6573206B2 (ja) 半導体装置
JP7348777B2 (ja) 積層構造体の製造方法及び半導体装置の製造方法
WO2022215621A1 (ja) 積層体の製造方法、積層体の製造装置、積層体及び半導体装置
JP7128970B2 (ja) 積層構造体及び積層構造体の製造方法
JP7161456B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7161457B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7078581B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7078582B2 (ja) 積層構造体、半導体装置及び結晶性酸化膜の成膜方法
JP7078583B2 (ja) 半導体装置及び半導体装置の製造方法
JP7093329B2 (ja) 積層構造体、半導体装置及び半導体システム
JP7097861B2 (ja) 積層構造体、半導体装置及び半導体システム
JP7409790B2 (ja) 酸化物半導体膜及び半導体装置
WO2022230577A1 (ja) 積層構造体、半導体装置及び積層構造体の製造方法
KR20240063901A (ko) 성막방법, 성막장치 및 결정성 산화물막

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230908

R150 Certificate of patent or registration of utility model

Ref document number: 7348777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150