CN110286440B - 平面光波导芯片的制作方法 - Google Patents

平面光波导芯片的制作方法 Download PDF

Info

Publication number
CN110286440B
CN110286440B CN201910420305.0A CN201910420305A CN110286440B CN 110286440 B CN110286440 B CN 110286440B CN 201910420305 A CN201910420305 A CN 201910420305A CN 110286440 B CN110286440 B CN 110286440B
Authority
CN
China
Prior art keywords
layer
deposition
cladding layer
optical waveguide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910420305.0A
Other languages
English (en)
Other versions
CN110286440A (zh
Inventor
吴凡
凌九红
赵明璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accelink Technologies Co Ltd
Original Assignee
Accelink Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accelink Technologies Co Ltd filed Critical Accelink Technologies Co Ltd
Priority to CN201910420305.0A priority Critical patent/CN110286440B/zh
Publication of CN110286440A publication Critical patent/CN110286440A/zh
Application granted granted Critical
Publication of CN110286440B publication Critical patent/CN110286440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12169—Annealing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供了一种平面光波导芯片的制作方法，包括以下步骤：在衬底层上形成第一包覆层；在第一包覆层上形成至少一层芯层，形成一层芯层的步骤包括：在第一包覆层上形成平面光波导光路；经多次沉积形成包覆平面光波导光路的第三包覆层，每次沉积形成一层第一沉积层，每层第一沉积层形成后均采用热氧化工艺进行处理；在最后形成的芯层上制作第二包覆层，完成平面光波导芯片的制作。上述方法制作第三包覆层时采用多层沉积包覆方法，每次沉积形成第一沉积层后，采用热氧化工艺对其进行处理，扩大了硼磷硅玻璃工艺中硼烷和磷烷的掺杂浓度范围，提高了芯片成品率；热氧化工艺使相邻第一沉积层之间产生缓冲作用，使包覆层在高温条件下更加稳定。

Description

平面光波导芯片的制作方法
技术领域
本发明涉及光通信领域，特别涉及一种平面光波导芯片的制作方法。
背景技术
基于PLC平面光波导技术的阵列波导光栅(Arrayed Waveguide Grating，简称AWG)正在快速进入通信市场，AWG是实现波分复用系统(Wavelength DivisionMultiplexing，简称WDM)中复用/解复用功能的重要器件。常规AWG光波导芯片可简单分为四层即衬底、下包层、芯层及上包层。传统的AWG光波导芯片制作工艺中，芯层、包层通常采用火焰水解法(flame hydrolysis，简称FHD)或者等离子体增强化学的气相沉积法(plasmaenhanced chemical vapor deposition，简称PECVD)进行制备。其中，FHD为一种常见的光纤制备工艺，在H2、O2燃烧气氛中，通过SiCl4的气体进行水解反应，达到快速稳定、高质量SiO2厚膜的沉积效果；PECVD采用硼磷硅玻璃(Boro-phospho-silicate Glass，简称BPSG)工艺制作薄膜，通过对不同硼烷、磷烷掺杂浓度的调整，覆盖高纵深比的波导，实现低损耗和窄线宽。
采用BPSG传统工艺制备SiO2的方法中，由于硼、磷、硅玻璃的性质和环境因素的影响，反应过程中会生成含B2O3和P2O5的化合物，反应如下：
Figure BDA0002065800200000011
Figure BDA0002065800200000012
在上述反应过程中，当硼烷、磷烷的掺杂浓度过低时，会导致BPSG薄膜软化效果不佳，进而在后续退火过程中热流动能力不佳，需要较高的退火温度，从而使芯片应力过大，成品率较低；当硼烷、磷烷的掺杂浓度过高时，虽然可有效降低回流温度，减少热预算，但薄膜会很容易吸收空气中的水汽生成硼酸和磷酸，使得材料较软且芯片易发白，导致芯片成品率大大降低。
发明内容
本发明的目的在于提供一种平面光波导芯片的制作方法，以解决现有技术中因硼烷、磷烷掺杂浓度而导致的平面光波导芯片成品率低的技术问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种平面光波导芯片，包括以下步骤：在衬底层上形成第一包覆层；在所述第一包覆层上形成至少一层芯层，所述形成一层芯层的步骤包括：在所述第一包覆层上形成平面光波导光路；经多次沉积形成包覆所述平面光波导光路的第三包覆层，每次沉积形成一层第一沉积层，每层所述第一沉积层形成后均采用热氧化工艺进行处理；在最后形成的所述芯层上制作第二包覆层，完成所述平面光波导芯片的制作。
进一步地，每层所述第一沉积层的厚度为1μm～2μm；所述第三包覆层的厚度为4μm～6μm。
进一步地，所述热氧化工艺在所述第一沉积层上形成二氧化硅膜，所述二氧化硅膜的厚度小于等于0.4μm；
和/或，所述热氧化工艺为非掺杂氧化处理，处理温度为1200℃～1300℃，处理时间为3h～5h。
进一步地，所述在最后形成的所述芯层上制作第二包覆层的步骤，具体包括：在最后形成的所述芯层上进行多次沉积，每次沉积形成一层第二沉积层，每层所述第二沉积层形成后均采用热氧化工艺进行处理，最终形成所述第二包覆层。
进一步地，每层所述第二沉积层的厚度为2μm～4μm。
进一步地，每层所述第一沉积层和/或每层所述第二沉积层采用所述热氧化工艺处理后，再用退火工艺处理。
进一步地，所述退火工艺的温度范围为1000℃～1200℃。
进一步地，所述第一包覆层、所述第二包覆层的厚度范围均为15μm～20μm。
进一步地，在所述第一包覆层上形成平面光波导光路的步骤包括：在所述第一包覆层上沉积含锗包覆层；通过刻蚀在所述含锗包覆层中形成所述平面光波导光路。
进一步地，所述含锗包覆层的厚度为4μm～6μm。
进一步地，所述刻蚀的步骤具体为：在所述含锗包覆层上制作掩膜层，将平面光波导光路写到所述掩膜层上，刻蚀所述掩膜层和所述含锗包覆层，即可形成所述平面光波导光路。
进一步地，所述掩膜层为多晶硅掩膜层或者金属掩膜层，所述多晶硅掩膜层的厚度小于等于1μm，所述金属掩膜层的厚度小于等于100nm。
本发明提供的平面光波导芯片的制作方法，在制作第三包覆层时采用多层沉积包覆的方法，每次沉积形成第一沉积层后，采用热氧化工艺对第一沉积层进行处理，扩大了硼磷硅玻璃工艺中硼烷和磷烷的掺杂浓度范围，降低了对反应条件的要求，提高了芯片的成品率；同时，热氧化工艺减少了第一沉积层中二氧化硅中的空穴比例，使相邻的第一沉积层之间也产生了缓冲作用，使包覆层在高温条件下更加稳定。
附图说明
图1为本发明实施例提供的平面光波导芯片的制作方法工艺流程图；
图2为本发明实施例1提供的平面光波导芯片的剖面图；
图3为本发明实施例2提供的平面光波导芯片的剖面图；
图4为本发明实施例3提供的平面光波导芯片的剖面图；
图5为本发明实施例4提供的平面光波导芯片的剖面图。
附图标记说明：
100、衬底层；200、第一包覆层；300、第二包覆层；400、芯层；410、平面光波导光路；420、第三包覆层；430、可变光衰减光路。
具体实施方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。在本发明中的“第一”、“第二”等描述，仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量或顺序。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
本发明提供一种平面光波导芯片的制作方法，包括以下步骤：在衬底层100上形成第一包覆层200；在第一包覆层200上形成至少一层芯层400，形成一层芯层400的步骤包括：在第一包覆层200上形成平面光波导光路410；经多次沉积形成包覆平面光波导光路410的第三包覆层420，每次沉积形成一层第一沉积层，每层第一沉积层形成后均采用热氧化工艺进行处理；在最后形成的芯层400上制作第二包覆层300，完成平面光波导芯片的制作。
现有AWG光波导芯片的制作工艺中，对BPSG工艺的硼烷、磷烷的掺杂浓度要求比较苛刻，硼烷、磷烷的掺杂浓度过低或者过高都会导致芯片的成品率降低。本发明中采用BPSG工艺制作包覆平面光波导光路410的第三包覆层420时，采用多次分层沉积的方法，每次沉积形成一层第一沉积层后，对第一沉积层采用热氧化工艺进行处理。第一沉积层的热氧化工艺处理，通过减少SiO2结构中的空穴比例来对包层结构在高温中进行稳固，提高所得第三包覆层420的致密性；同时，增加了硼、磷的扩散能力，使富裕的硼、磷可以继续向第一沉积层的底部扩散，扩大了硼烷、磷烷掺杂的浓度范围，降低了对反应条件的要求，从而提高平面光波导芯片的成品率。
本发明实施例制作平面光波导芯片的过程中，硼烷掺杂的浓度范围可以选择4.4％～10％，磷烷掺杂的浓度范围可以选择3.5％～8％。另外，为了精确控制沉积层成分并获得更好的沉积平坦度，需要在沉积的过程中，先固定硅烷流量并严格控制硼烷及磷烷的流量比，硅烷流量需小于600sccm/min。
具体地，热氧化工艺为硅热氧化工艺，即硅与含有氧化物质的气体在高温下进行化学反应，而在硅片表面形成一层致密的二氧化硅薄膜。本发明中在热氧化工艺过程中，保持高温处理使得第二沉积层处于熔融状态，相较于无热氧化工艺时的低温，硼、磷的扩散能力大大增加。此时，富裕的硼、磷会通过向第一沉积层的底部扩散，与Si-SiO2继续结合，从而扩大了硼烷、磷烷掺杂浓度的适用范围，并改善了第一沉积层的致密程度，使其热动力学更稳定。热氧化工艺是将对象晶圆放置到PECVD工艺或退火工艺的仪器腔体中进行，热氧化工艺在包含掺杂硼磷的二氧化硅的第一沉积层上形成了一层中间介质缓冲层，使相邻第一沉积层之间具有缓冲作用。进一步地，热氧化工艺在第一沉积层上形成二氧化硅膜，二氧化硅膜的厚度非常薄，其小于等于0.4μm。因而，本发明中热氧化工艺形成的二氧化硅不同于传统半导体氧化工艺中生长的二氧化硅，传统半导体氧化工艺生长的二氧化硅仅用于保持各覆盖层表面的完整性，只是起到表面钝化保护层的作用。
平面光波导芯片的制作方法中，在衬底层100上制作第一包覆层200的步骤，具体地，通过低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，简称LPCVD)湿法氧化工艺，采用CEM控制水汽和氮气的含量比例，制作第一包覆层200。在最后形成的芯层400上制作第二包覆层300的步骤，可以按照现有的平面光波导芯片制作工艺进行制作，比如一次性沉积第二包覆层300。
本发明平面光波导芯片的制作方法，在制作第三包覆层420时采用多层沉积包覆的方法，每次沉积形成第一沉积层后，采用热氧化工艺对第一沉积层进行处理，扩大了硼磷硅玻璃工艺中硼烷和磷烷的掺杂浓度范围，降低了对反应条件的要求，提高了芯片的成品率；同时，热氧化工艺减少了第一沉积层中二氧化硅中的空穴比例，使相邻的第一沉积层之间也产生了缓冲作用，使第三包覆层420在高温条件下更加稳定，提高了平面光波导芯片的致密性。
参照图1，其中示出了一种制作平面光波导芯片的具体的实施方式：在衬底层100上形成第一包覆层200，在第一包覆层200上沉积含锗包覆层，并在含锗包覆层上形成掩膜层；将平面光波导光路410写在掩膜层上，然后刻蚀含锗包覆层及掩膜层；并分层沉积形成若干第一沉积层，对每次形成的第一沉积层进行热氧化处理，最终形成包覆平面光波导光路410的第三包覆层420；重复形成多层芯层400；最后分层沉积形成若干第二沉积层，对每次形成的第二沉积层进行热氧化处理，最终得到第二包覆层300，完成平面光波导芯片的制作。
进一步地，每层第一沉积层的厚度为1μm～2μm。第一沉积层的厚度非常小，因为第一沉积层沉积于平面光波导光路410上，比如波分复用光路和/或可变光衰减光路430，每个第一沉积层的厚度小于2μm，有利于提高平面光波导芯片的成品率。进一步地，第三包覆层420的厚度为4μm～6μm。第三包覆层420用于包覆平面光波导光路410，第三包覆层420的厚度不宜过大，厚度过大会增大平面光波导芯片封装后的体积；第三包覆层420的厚度也不宜过小，厚度过小会导致无法完全包覆平面光波导光路410。
在一些实施例中，热氧化工艺为非掺杂氧化处理，处理温度为1200℃以上，如可在1200℃～1300℃范围内，处理时间为3h以上，例如可在3h～5h。此处的热氧化工艺不掺杂硼、磷。为了保证第一沉积层中掺杂的硼、磷继续向第一沉积层的底部扩散，并在第一沉积层的表面析出纯氧硅缓冲层，提高成膜质量，可以通过控制精度较高的干氧方式或者去离子水加氮气相结合的工艺方式进行热氧化处理。
在一些实施例中，在最后形成的芯层400上制作第二包覆层300的步骤，具体包括：在最后形成的芯层400上进行多次沉积，每次沉积形成一层第二沉积层，每层第二沉积层形成后均采用热氧化工艺进行处理，最终形成第二包覆层300。在最后形成的芯层400上制作第二包覆层300的工艺与形成第三包覆层420的工艺相同，此处不再赘述。在另一些实施例中，每层第二沉积层的厚度为2μm～4μm。每次形成的第二沉积层厚度大于每次形成的第一沉积层的厚度，因为第二包覆层300形成于芯层400的上方，为芯层400的保护层，本发明的制作方法中对第二沉积层的厚度范围要求较低，可以每次沉积的第二沉积层的厚度较大(2μm～4μm)，以节省沉积的时间，提高生产效率。进一步地，第一包覆层200、第二包覆层300的厚度范围均为15μm～20μm。第一包覆层200与第二包覆层300的厚度不宜过大，厚度过大会增大平面光波导芯片的封装后的体积；第一包覆层200与第二包覆层300的厚度不宜过小，厚度过小无法对芯层400起到保护作用。
在一些实施例中，每层第一沉积层和/或每层第二沉积层采用热氧化工艺处理后，再用退火工艺处理。退火工艺能够降低平面光波导芯片的应力，避免芯片的变形。进一步地，退火工艺的温度范围为1000℃～1200℃。热氧化工艺中产生的二氧化硅薄膜在退火工艺中完全扩散，防止由于硼烷、磷烷流量较大而导致的吸潮现象发生。
在一些实施例中，在第一包覆层200上形成平面光波导光路410的步骤包括：在第一包覆层200上沉积含锗包覆层；通过刻蚀在含锗包覆层中形成平面光波导光路410。沉积含锗包覆层采用化学气相沉积的方法，含锗包覆层即在第一包覆层200上沉积掺杂锗的硅烷，沉积完成之后，需要进行高温退火处理，退火的温度为1200℃。进一步地，含锗包覆层的厚度为4μm～6μm。含锗包覆层的厚度不宜过大，厚度过大会加大所制得的平面光波导芯片的尺寸。上述锗包覆层的厚度所制作的平面光波导芯片的折射率一般为0.75％～1.5％。通过涂光刻胶、匀胶显影等工艺形成所设计的平面光波导光路410。当第一包覆层200与第二包覆层300之间只有一个芯层400时，还可以将可变光衰减光路430、Y分支结构光路、MMI结构光路或者MZI结构光路写到掩膜层上，实现不同应用的混合集成芯片；如可变光衰减光路430可以使平面光波导芯片实现光功率可调。
进一步地，刻蚀的步骤具体为：在含锗包覆层上制作掩膜层，将平面光波导光路410写到掩膜层上，刻蚀掩膜层和含锗包覆层，即可形成平面光波导光路410。通过刻蚀设备将掩膜层与含锗包覆层分别进行刻蚀。可以理解地，本发明对刻蚀的具体方法不做限制。干法刻蚀和湿法刻蚀在本发明中都可以应用，虽工艺不尽相同，只要能够实现形成平面光波导光路410的目的即可。本发明中的平面光波导光路410可包括诸如波分复用光路、波分解复用光路等，还可同时包括可变光衰减光路430、Y分支结构光路、MMI结构光路或者MZI结构光路。
可选择地，掩膜层通过LPCVD掩膜多晶硅工艺或者采用溅射机掩膜金属铬等方式制作而成，其中，多晶硅掩膜层的厚度控制在1μm，金属铬掩膜层厚度控制在100nm。通过FHD工艺或者PECVD工艺将刻蚀后的芯片填平，形成包覆平面光波导光路410和/或可变光衰减光路430的第三包覆层420，即得到芯层400。
利用本发明实施例的平面光波导芯片的制作方法，可以制作图2-5所示的芯片：芯片1、衬底层100的一侧形成第一包覆层200和第二包覆层300，第一包覆层200与第二包覆层300之间形成一层芯层400。芯片2、衬底层100的一侧形成第一包覆层200和第二包覆层300，第一包覆层200与第二包覆层300之间形成两层或者多层芯层400。芯片3、衬底层100的两侧均形成第一包覆层200与第二包覆层300，第一包覆层200与第二包覆层300之间形成一层芯层400。芯片4、衬底层100的两侧均形成第一包覆层200与第二包覆层300，第一包覆层200与第二包覆层300之间形成两层或者多层芯层400。上述每种芯片的制备方法由以下实施例详述。
实施例1
制作芯片1的方法如下，芯片1的结构参照图2：
S1、采用LPCVD湿法氧化工艺，采用CEM控制水汽和氮气的含量比例，在氧化硅片上制作第一包覆层200，第一包覆层200的厚度为20μm。
S2、采用PECVD工艺，在第一包覆层200上沉积含锗包覆层，含锗包覆层的厚度为5μm，并对含锗包覆层进行高温退火处理，退火温度为1200℃。
S3、利用LPCVD掩膜多晶硅工艺，在含锗包覆层上制作掩膜层，多晶硅掩膜层的厚度控制在1μm。
S4、通过涂光刻胶、匀胶显影工艺，将所设计的波分复用光路和可变光衰减光路430分别写到掩膜层上。
S5、利用刻蚀设备分别对掩膜层和含锗包覆层进行刻蚀。刻蚀深度为掩膜层厚度与含锗包覆层的厚度之和。
S6、利用PECVD工艺将刻蚀后的芯层400填平，从而形成包覆波分复用光路的第三包覆层420。填平后进行包层覆盖形成第二包覆层300。第三包覆层420和第二包覆层300形成过程中均采用多次分层沉积工艺，工艺中硼烷的掺杂浓度为6.5％，磷烷的掺杂浓度为4.5％；即每次形成一层第一沉积层或者第二沉积层，并对第一沉积层、第二沉积层进行热氧化工艺和退火工艺处理。第一沉积层的厚度为1μm。第二沉积层的厚度为4μm。第三包覆层420的厚度为20μm。第二包覆层300的厚度为20μm。热氧化工艺采用非掺杂氧化处理，处理温度为1200℃，处理时间为3h。退火工艺的温度为1200℃。
通过上述步骤即可获得芯片1。
实施例2
制作芯片2的方法如下，芯片2的结构参照图3：
S1、采用LPCVD湿法氧化工艺，采用CEM控制水汽和氮气的含量比例，在氧化硅片上制作第一包覆层200，第一包覆层200的厚度为20μm。
S2、采用PECVD工艺，在第一包覆层200上沉积含锗包覆层，含锗包覆层的厚度为5μm，并对含锗包覆层进行高温退火处理，退火温度为1200℃。
S3、利用LPCVD掩膜多晶硅工艺，在含锗包覆层上制作掩膜层，多晶硅掩膜层的厚度控制在1μm。
S4、通过涂光刻胶、匀胶显影工艺，将所设计的波分复用光路写到掩膜层上。
S5、利用刻蚀设备分别对掩膜层和含锗包覆层进行刻蚀。刻蚀深度为掩膜层厚度与含锗包覆层的厚度之和。
S6、利用PECVD工艺将刻蚀后的芯层400填平，从而形成包覆波分复用光路的第三包覆层420。第三包覆层420形成过程中均采用多次分层沉积工艺，工艺中硼烷的掺杂浓度为9.5％，磷烷的掺杂浓度为7.5％，即每次形成一层第一沉积层，并对第一沉积层进行热氧化工艺和退火工艺处理。第一沉积层的厚度为1μm。第三包覆层420的厚度为20μm。热氧化工艺采用非掺杂氧化处理，处理温度为1200℃，处理时间为3h。退火工艺的温度为1200℃。
S7、采用化学机械抛光(Chemical Mechanical polishing，简称CMP)技术，通过化学和机械的综合作用方式对第三包覆层420进行精确厚度研磨，抛光深度在波分复用光路附近，抛光深度通常为波分复用光路厚度±1μm即可，形成较为平整的高质量二氧化硅抛光表面。
S8、重复步骤S2～S6，在第三包覆层420上再形成一层芯层400或多层芯层400。在最后形成的芯层400上，采用多次分层沉积工艺，工艺中硼烷的掺杂浓度为9.5％，磷烷的掺杂浓度为7.5％，制作第二包覆层300。每次形成一层第二沉积层，并对第二沉积层进行热氧化工艺和退火工艺处理。第二沉积层的厚度为4μm。第二包覆层300的厚度为20μm。热氧化工艺采用非掺杂氧化处理，处理温度为1200℃，处理时间为3h。退火工艺的温度为1200℃。
通过上述步骤即可获得芯片2。
实施例3
制作芯片3的方法与实施例1中制作芯片1的方法大致相同，区别仅在于，本实施例中选用双面抛光过的氧化硅片作为衬底层，在氧化硅片的正反两面上分别形成第一包覆层200、一层芯层400和第二包覆层300。其它步骤均相同。芯片3的结构参照图4。
实施例4
制作芯片4的方法与实施例2中制作芯片2的方法大致相同，区别仅在于，本实施例中选用双面抛光过的氧化硅片作为衬底层，在氧化硅片的正反两面上分别形成第一包覆层200、两层或者多层芯层400和第二包覆层300。其它步骤均相同。芯片4的结构参照图5。
对比例
制作对比例的平面光波导芯片的方法与实施例2大致相同，区别仅在于，形成第二包覆层300与第三包覆层420时采用现有技术的BPSG沉积工艺，而非多次分层沉积，沉积后也不进行热氧化工艺处理，只进行退火处理；其它步骤均相同。
将实施例2与对比例制得的平面光波导芯片分别取6组进行对比试验，测试可靠性实验前后插入损耗(IL)及偏振相关损耗(PDL)，可靠性实验选用高温高湿环境，温度为85℃，湿度为85％，实验时间为2000小时。测试结果参照表1。从表1的实验结果可以看出，实施例2制得的芯片2的插入损耗及偏振相关损耗都得到了很大的改善，平面光波导芯片的成品率有效提高。
表1实施例2与对比例芯片的可靠性实验结果
对比例 max︱ΔIL︳ max︱ΔPDL︳ 实施例2 max︱ΔIL︳ max︱ΔPDL︳
1-1 0.64dB 0.31dB 2-1 0.15dB 0.13dB
1-2 0.40dB 0.21dB 2-2 0.16dB 0.03dB
1-3 1.16dB 0.2dB 2-3 0.04dB 0.02dB
1-4 1.01dB 0.34dB 2-4 0.14dB 0.14dB
1-5 0.78dB 0.48dB 2-5 0.13dB 0.29dB
1-6 0.91dB 0.46dB 2-6 0.14dB 0.30dB
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不同限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。并且，本发明各个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种平面光波导芯片的制作方法，其特征在于，包括以下步骤：
在衬底层上形成第一包覆层；
在所述第一包覆层上形成至少一层芯层，形成一层芯层的步骤包括：在所述第一包覆层上形成平面光波导光路；经多次沉积形成包覆所述平面光波导光路的第三包覆层，每次沉积形成一层第一沉积层，每层所述第一沉积层形成后均采用热氧化工艺进行处理；
在最后形成的所述芯层上制作第二包覆层，完成所述平面光波导芯片的制作，其中，所述第三包覆层中硼烷掺杂的浓度为4.4％～10％，和磷烷掺杂的浓度为3.5％～8％。
2.根据权利要求1所述的平面光波导芯片的制作方法，其特征在于，每层所述第一沉积层的厚度为1μm～2μm；所述第三包覆层的厚度为4μm～6μm。
3.根据权利要求1所述的平面光波导芯片的制作方法，其特征在于，所述热氧化工艺在所述第一沉积层上形成二氧化硅膜，所述二氧化硅膜的厚度小于等于0.4μm；
和/或，所述热氧化工艺为非掺杂氧化处理，处理温度为1200℃～1300℃，处理时间为3h～5h。
4.根据权利要求1所述的平面光波导芯片的制作方法，其特征在于，所述在最后形成的所述芯层上制作第二包覆层的步骤，具体包括：
在最后形成的所述芯层上进行多次沉积，每次沉积形成一层第二沉积层，每层所述第二沉积层形成后均采用热氧化工艺进行处理，最终形成所述第二包覆层。
5.根据权利要求4所述的平面光波导芯片的制作方法，其特征在于，每层所述第二沉积层的厚度为2μm～4μm。
6.根据权利要求4或5所述的平面光波导芯片的制作方法，其特征在于，每层所述第一沉积层和/或每层所述第二沉积层采用所述热氧化工艺处理后，再用退火工艺处理。
7.根据权利要求6所述的平面光波导芯片的制作方法，其特征在于，所述退火工艺的温度范围为1000℃～1200℃。
8.根据权利要求1～5任意一项所述的平面光波导芯片的制作方法，其特征在于，所述第一包覆层、所述第二包覆层的厚度范围均为15μm～20μm。
9.根据权利要求1～5任意一项所述的平面光波导芯片的制作方法，其特征在于，在所述第一包覆层上形成平面光波导光路的步骤包括：
在所述第一包覆层上沉积含锗包覆层；
通过刻蚀在所述含锗包覆层中形成所述平面光波导光路。
10.根据权利要求9所述的平面光波导芯片的制作方法，其特征在于，所述含锗包覆层的厚度为4μm～6μm。
11.根据权利要求9所述的平面光波导芯片的制作方法，其特征在于，所述刻蚀的步骤具体为：在所述含锗包覆层上制作掩膜层，将平面光波导光路写到所述掩膜层上，刻蚀所述掩膜层和所述含锗包覆层，即可形成所述平面光波导光路。
12.根据权利要求11所述的平面光波导芯片的制作方法，其特征在于，所述掩膜层为多晶硅掩膜层或者金属掩膜层，所述多晶硅掩膜层的厚度小于等于1μm，所述金属掩膜层的厚度小于等于100nm。
CN201910420305.0A 2019-05-20 2019-05-20 平面光波导芯片的制作方法 Active CN110286440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910420305.0A CN110286440B (zh) 2019-05-20 2019-05-20 平面光波导芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910420305.0A CN110286440B (zh) 2019-05-20 2019-05-20 平面光波导芯片的制作方法

Publications (2)

Publication Number Publication Date
CN110286440A CN110286440A (zh) 2019-09-27
CN110286440B true CN110286440B (zh) 2021-06-11

Family

ID=68002260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910420305.0A Active CN110286440B (zh) 2019-05-20 2019-05-20 平面光波导芯片的制作方法

Country Status (1)

Country Link
CN (1) CN110286440B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287277A (zh) * 1999-09-07 2001-03-14 朗迅科技公司 无应变的平面光波导
CN103293597A (zh) * 2013-05-14 2013-09-11 北京航空航天大学 一种无掺杂硅基二氧化硅波导
CN107644809A (zh) * 2017-08-17 2018-01-30 北京工业职业技术学院 鳍式场效应晶体管的栅极制备方法及栅极

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553170B2 (en) * 2001-08-31 2003-04-22 Lightwave Microsystems Corporation Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit
CN100360710C (zh) * 2002-03-28 2008-01-09 哈佛学院院长等 二氧化硅纳米层压材料的气相沉积
US7164838B2 (en) * 2005-02-15 2007-01-16 Xponent Photonics Inc Multiple-core planar optical waveguides and methods of fabrication and use thereof
CN101859001B (zh) * 2010-06-08 2012-06-27 浙江大学 基于硼锗共掺上包层的二氧化硅光波导器件及制备方法
CN105158858B (zh) * 2015-06-24 2017-01-18 湖南晶图科技有限公司 一种消除成型plc晶圆内部残余应力的方法
US10203461B2 (en) * 2015-09-04 2019-02-12 Raytheon Company Techniques for forming waveguides for use in laser systems or other systems and associated devices
CN107527814A (zh) * 2016-06-20 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN108336084B (zh) * 2018-02-28 2020-11-24 电子科技大学 高压隔离层及其制备方法和应用
CN109143465A (zh) * 2018-09-03 2019-01-04 中国科学院微电子研究所 一种光学波导器件的形成方法
CN109473440B (zh) * 2018-10-26 2020-09-11 长江存储科技有限责任公司 半导体器件沟道层的制备方法及半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287277A (zh) * 1999-09-07 2001-03-14 朗迅科技公司 无应变的平面光波导
CN103293597A (zh) * 2013-05-14 2013-09-11 北京航空航天大学 一种无掺杂硅基二氧化硅波导
CN107644809A (zh) * 2017-08-17 2018-01-30 北京工业职业技术学院 鳍式场效应晶体管的栅极制备方法及栅极

Also Published As

Publication number Publication date
CN110286440A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
US6618537B2 (en) Optical waveguide structures and methods of fabrication
JP2002014242A (ja) 光導波路装置
KR20140027917A (ko) 광도파로 및 그 제조방법
US6553170B2 (en) Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit
US20140241683A1 (en) Optical waveguide element and method of producing the same
KR100446171B1 (ko) 광 도파관 장치 및 그 제조 방법
US7289712B2 (en) Planar optical waveguide and method of fabricating the same
US4765819A (en) Method for making planar lightwave guides
JP3962257B2 (ja) ＳｉＯＮ光学的導波管のための材料及びそのような導波管を製造する方法
US6915055B2 (en) Optical waveguide, fabrication method therefor and optical waveguide device
CN110286440B (zh) 平面光波导芯片的制作方法
KR20010070514A (ko) 실리카계 광학 도파관 및 이의 제조방법
US7228045B2 (en) Optical waveguide device and method of manufacturing same
CN104360442A (zh) 一种平面光波导器件及其制作方法
JP2622108B2 (ja) 光導波膜付シリコンウエハの製造方法
CN114400504A (zh) 一种低损耗氮化硅波导的制备方法
KR20050083051A (ko) 신뢰성이 향상된 광도파로 제조 방법
JP2006030734A (ja) 光導波路及びその製造方法
JPH11237516A (ja) 石英系ガラス導波路およびその製造方法
CN110908037B (zh) 光波导及其制造方法
Blanchetière et al. Optimization of planar silica-on-silicon photonic devices through cladding material properties
JP5718215B2 (ja) 光導波路及びその作製方法
JP2004046044A (ja) 石英系光導波路
TW561256B (en) Testing structure and method for step coverage rate of optical waveguide process
JP2001042153A (ja) 石英ガラス系光導波路の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant