JPH11177051A - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法Info
- Publication number
- JPH11177051A JPH11177051A JP9340163A JP34016397A JPH11177051A JP H11177051 A JPH11177051 A JP H11177051A JP 9340163 A JP9340163 A JP 9340163A JP 34016397 A JP34016397 A JP 34016397A JP H11177051 A JPH11177051 A JP H11177051A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- perovskite
- layer
- oxide
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000003990 capacitor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010408 film Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 14
- 229910052788 barium Inorganic materials 0.000 claims description 7
- 229910052712 strontium Inorganic materials 0.000 claims description 7
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000000203 mixture Substances 0.000 description 15
- 239000010936 titanium Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
を有するペロブスカイト型酸化物誘電体薄膜からなる薄
膜キャパシタを提供する。 【解決手段】 ペロブスカイト型酸化物薄膜がカラムナ
ー構造とグラニュラー構造が積層された2層以上の積層
構造であって、かつ前記2層以上積層されたペロブスカ
イト型酸化物の少なくとも1層のグラニュラー構造が、
酸化物を一般式AB03(但し、Aは2価金属元素、B
は6価金属元素である。A, Bともに金属元素が2種類
以上であること含む。)で表記したときのA元素/B元
素比が1.1〜1.5であることを特徴とするペロブスカ
イト型酸化薄膜を一対の電極で狹持してなる薄膜キャパ
シタ。
Description
る薄膜キャパシタに関するもので、特に大規模集積回路
(LSI)に適用可能な、単位面積当たりの容量が大き
な薄膜キャパシタに関する。
Mに用いられる容量膜として、誘電特性、絶縁性、化学
的安定性に優れた(Ba,Sr)Ti03(BST)、
(Pb,Zr)Ti03等の一般式AB03(但しAは2
価金属元素、Bは4価金属元素であり、A,Bともに金
属元素が2種類以上であることを含む)で表わされるペ
ロブスカイト型酸化物誘電体薄膜の研究開発が行われて
いる。酸化物誘電体薄膜の成膜方法としてはスパッタ
法、CVD法、ゾルゲル法等がある。Gbit級DRA
Mを実現するにはスタック構造の側面積を利用すること
が重要であることから、段差被覆性に優れるCVD法に
よる成膜技術の確立が望まれている。CVD法により成
膜された酸化物誘電体薄膜(多結晶)はカラムナー構造
であることが報告されている(エイジ・フジイら、アプ
ライド・フィジクス・レターズ、65巻、365頁、1
994年(Eiji Fujii et al., App
l. Phys. Lett. 65, 365(199
4))。
Gbit級DRAMに適用する場合、Si02換算膜厚
(teq)を薄くするために誘電体膜を30nm程度以
下に薄膜化する必要がある。しかし、カラムナー構造
は、グレインバウンダリーが膜厚に対してほぼ垂直に形
成されるために、グレインバウンダリーがリークパスに
なり易い。したがって、カラムナー構造をキャパシタに
用いた場合、絶縁特性が悪化し、リーク電流が増加し、
耐圧特性が低下する問題があった。
により良好なリーク特性が得られることが報告されてい
る(タカアキ・カワハラら、ジャパ−ニーズ・ジャ−ナ
ル・オブ・アプライド・フィジクス、36巻、5874
頁、1997年 (T.Kawahara et al.,
Jpn. Appl. Phys. 36, 5874(199
7))。BST成膜プロセスの流れは、初めに約5 n
mの第1層薄膜を積層し(基板温度420℃)熱処理に
より結晶化させ、その後全膜厚が30nmになるように
第2層膜を積層し(基板温度420℃)熱処理により結
晶化させる。特に第1層のBST膜組成を第2層に比べ
てA元素過剰にすることで、teqは約0.7nm、比
誘電率は約160、1.1V印加時のリーク電流密度は
約1×10 -8A/cm2の特性が得られている。しかし
ながら、4G bit以上のDRAMを実現するために
は、プロセス上の問題によりさらに低いteq値(0.
4 nm以下)が必要とされている。また、この膜の構
造は表面モフォロジー写真(タカアキ・カワハラら、ジ
ャパ−ニーズ・ジャ−ナル・オブ・アプライド・フィジ
クス、34巻、5077頁、1995年(T.Kawa
hara et al., Jpn. Appl. Phys.
34, 5077(1995))から、第1層、第2層と
もにグラニュラー構造と考えられる。
させるために、ペロブスカイト型酸化物薄膜を絶縁性の
高いグラニュラー構造と比誘電率の高いカラムナー構造
の積層構造とさせた薄膜キャパシタも提案されている
(曽祢ら:特願平09-000553(1997))。
この発明ではグラニュラー構造のペロブスカイト型酸化
物のA元素/B元素比を0.8〜1としているために、
電気特性の再現性に問題があった。
を解決すべくなされたものであり、比誘電率の大きなペ
ロブスカイト型酸化物誘電体を用いながら、絶縁特性の
優れた薄膜キャパシタを提供することを目的とする。
明は次のようである。
ブスカイト型酸化物薄膜を狭持する一対の電極膜とを有
する薄膜キャパシタにおいて、該ペロブスカイト型酸化
物薄膜がカラムナー構造とグラニュラー構造が積層され
た2層以上の積層構造であって、かつ前記2層以上積層
されたペロブスカイト型酸化物の少なくとも1層のグラ
ニュラー構造が、酸化物を一般式AB03(但し、Aは
2価金属元素、Bは4価金属元素である。A, Bともに
金属元素が2種類以上であることを含む。)で表記した
ときのA元素/B元素比が1.1〜1.5であることを特
徴とする薄膜キャパシタ。
ラムナー構造とグラニュラー構造が積層された3層以上
の積層構造であって、かつ上下電極膜とそれぞれ接する
ペロブスカイト型酸化物層がグラニュラー構造であり、
かつ該酸化物層のA元素/B元素比が1.1〜1.5であ
ることを特徴とする上記1に記載の薄膜キャパシタ。
たペロブスカイト型酸化物薄膜は、少なくとも一層のA
元素/B元素比が1.1〜1.5であり、他の層のA元素
/B元素比が該層よりもB元素過剰であることを特徴と
する上記1または2に記載の薄膜キャパシタ。
た層を構成するペロブスカイト型酸化物が(Ba,S
r)Ti03であり、少なくとも一層のBa/(Ba+S
r)元素比の上限が0.5である(Ba,Sr)Ti03
で構成されていることを特徴とする上記2または3に記
載の薄膜キャパシタ。
たペロブスカイト型酸化物薄膜の少なくとも1層のBa
/(Ba+Sr)元素比の上限が0.5であり、他の層と
の間でBa/(Ba+Sr)元素比が互いに異なること
を特徴とする上記4に記載の薄膜キャパシタ。
のA元素/B元素比を有するペロブスカイト型酸化物層
の形成方法がアモルファス酸化物薄膜を堆積した後、熱
処理により結晶化させることを特徴とする上記1ないし
5に記載の薄膜キャパシタの製造方法。
構造として、組成、製造方法等が異なると、カラムナー
構造またはグラニュラー構造のどちらかの構造をとるこ
とが知られている。カラムナー構造(柱状構造)は、グ
レインバウンダリーが膜厚に対してほぼ垂直に形成され
ている構造であり、空隙が多く含まれることが多くリー
クパスになり易い性質を持っている。また、カラムナー
構造の膜ではグレインサイズに応じた表面凹凸が生じる
が、これは電極との界面にラフネスを生じさせ、リーク
電流の極性依存性の原因となる(下部電極に+、上部電
極に−の電圧を印加すると、その逆向きに電圧を印加し
た場合に比べてリーク電流が増大する)。一方グラニュ
ラー構造(塊状構造)は、不規則な粒径のグレインをラ
ンダムに隙間なく積み重ねた構造で、グレインバウンダ
リーの方向が不規則であり、かつ密に詰まっているため
リークパスになり難い性質を持っている。また、グラニ
ュラー構造の膜はカラムナー構造に比べ表面平坦性が高
く、結果として電極との界面に生じるラフネスが抑制さ
れ、リーク電流の極性依存性が緩和される。しかしなが
ら、グラニュラー構造はカラムナー構造に比べて絶縁特
性の面では優れているが、比誘電率はカラムナー構造の
方が大きい。
て、アモルファス状酸化物をCVD法等で積層し、熱処
理によって結晶化させる。この際、酸化物薄膜を前記一
般式AB03で表記したときのA元素/B元素比が1.1
〜1.5とすることで、0.8〜1とした場合よりもより
緻密なグラニュラー構造が再現性良く得られる。
/B元素比を1.1〜1.5の範囲にすることで、絶縁性
の優れたグラニュラー膜を再現性良く作製し、このグラ
ニュラー構造を比誘電率の大きなカラムナー構造と積層
させることで大きな比誘電率を保持しながら高い絶縁性
を得ることができるのである。
(熱CVD法)を行うことで(第1層の組成を第2層の
組成に比べてA元素過剰にする)、リーク電流の低減が
図られているが、結果として得られるteqは約0.7
nmである。表面モフォロジーから、この膜構造は第1
層、第2層ともにグラニュラー構造と考えられる。絶縁
性を維持しつつさらに低いteqを得るために、本発明
ではリーク電流の低いグラニュラー構造と比誘電率の高
いカラムナー構造の膜を積層させている。
型酸化物薄膜において、表面平坦性の高いグラニュラー
構造を上下電極とそれぞれ接することにより、電極との
界面に生じるラフネスが抑制される。よって、上下電極
と接する層をカラムナー構造とした場合に比べ、リーク
電流の極性依存性が緩和されることになる。
物は、一般式AB03で表される構造であり、Aは2価
金属元素、Bは4価金属元素である。Aとしては、スト
ロンチウム、バリウム、鉛等が好ましく、特にストロン
チウム及びバリウムが好ましい。Bとしてはチタン、ジ
ルコニウム等が好ましく、特にチタンが好ましい。ま
た、A及びBは2種以上の金属元素からなっていてもよ
く、たとえば、(X, Y)B03と表記される。
造するには、Electron Cyclotron R
esonance(ECR)CVD装置等を用いて、組
成、成膜温度やアニール温度等の製造条件を変えること
でカラムナー構造及びグラニュラー構造を選択する。
の一般式AB03におけるA元素の比率を上げる方がリ
ーク電流を低減することができるので、A元素/B元素
比を1.1〜1.5とする。さらに、グラニュラー構造は
表面平坦性が良好であるため、電極と接していることが
好ましい。
ー構造のA元素/B元素比は1.0付近にするのが好ま
しい。すなわち、グラニュラー構造とカラムナー構造の
A元素/B元素比は異なることが望ましい。
a,Sr)Ti03である場合には、Srに対してBa元
素の割合を低減させるとリーク電流が低下するので、少
なくとも1層のBa/(Ba+Sr)元素比の上限が0.
5である(Ba,Sr)Ti03で構成されていることが
好ましい。
く絶縁性の高いグラニュラー構造を得て、グラニュラー
構造とカラムナー構造を2層以上積層することで、比誘
電率を高めつつリーク電流を低減することができる。
説明する。
しながら説明する。
用いたElectron Cyclotron Reso
nance(ECR)-CVD装置の成膜室10の概略
図である。成膜室上部のECR生成部12から02プラ
ズマ13が生成され、インジェクションノズル14から
導入された他の有機金属原料と反応することにより、基
板11上に誘電体膜が形成される。基板温度は輻射加熱
により100〜700℃まで制御される。
パッタ法により6インチSi基板6上にTiN 5、R
u 4をそれぞれ20、200nmの膜厚で積層した。
Ruはキャパシタの下部電極、TiNはRuとSiの反
応を防ぐバリア層である。
10に導入し、第1ペロブスカイト型酸化物誘電体1
(BST)を5nm堆積した。膜組成は(Ba+Sr)
/Tiは1.2、Ba/(Ba+Sr)比は0.3となる
ように設計した。アモルファスBST膜を堆積するため
に、成膜温度は100℃とした。その後、ウエハを装置
外に取り出し窒素雰囲気中で600℃のアニールを行っ
た。
膜室10に導入し、ウエハを550℃に加熱した状態で
第2ペロブスカイト型酸化物誘電体2(BST)を20
nm形成した。膜組成は(Ba+Sr)/Tiは0.9
7、Ba/(Ba+Sr)比は0.5となるように設計し
た。
3ペロブスカイト型酸化物誘電体3(BST)を5nm
堆積した。膜組成は(Ba+Sr)/Tiは1.2、Ba
/(Ba+Sr)比は0.3となるように設計した。その
後、ウエハを装置から取り出し、窒素雰囲気中で600
℃のアニールを行った。
るRuを200nm堆積した。以上のような工程により
作製された薄膜キャパシタに対し、断面TEM観察を行
った結果、BSTの膜構造は膜厚方向に対して5nmの
グラニュラー、20nmのカラムナー、5nmのグラニ
ュラーの積層構造になっていた。さらに、上下電極との
界面は極めて平坦であった。キャパシタの電気特性を評
価した結果、比誘電率450、リーク電流密度5×10
-9A/cm2(1V印加時)、誘電損失1%以下という
良好な特性を示した。リーク電流密度の極性依存性はみ
られなかった 。
にしながら説明する。
i基板6上に熱酸化したSi02層8(600nm)中
にpoly-Siプラグ9を形成し、その上にスパッタ
法によりバリア層5としてTiN(20nm)、下部電
極4としてRu(500nm)を積層した。Ru/Ti
N構造はフォトリソグラフィによりパターニングし(パ
ターン幅は0.4μm)、プラズマエッチングにより、
図のような立体構造のスタック電極に加工した。
10に導入し、第1ペロブスカイト型酸化物誘電体1
(BST)を成膜温度100℃で5nm堆積した。BS
T膜の組成は(Ba+Sr)/Ti比は1.1、Ba/
(Ba+Sr)比は0.4になるように設計した。その
後、ウエハを装置外に取り出し窒素雰囲気中で600℃
のアニールを行った。このプロセスによりグラニュラー
構造のペロブスカイト型酸化物誘電体が得られた。
膜室10に導入し、ウエハを550℃に加熱した状態で
第2ペロブスカイト型酸化物誘電体2(BST)をスタ
ック上面に対して80nm形成した(ステッウカバレジ
が約40%であることから、側面における膜厚は約30
nmとなる)。膜組成は(Ba+Sr)/Tiは0.9
7、Ba/(Ba+Sr)比は0.4となるように設計し
た。成膜温度以外の成膜条件は上と同じである。その
後、スパッタ法により上部電極7であるRuを50nm
堆積した。以上のような工程により作製された薄膜キャ
パシタに対し、断面TEM観察を行った結果、BST膜
のグレイン構造は膜厚方向に対してグラニュラーとカラ
ムナーの積層構造となっていた。キャパシタのリーク電
流密度を測定した結果、2×10-8A/cm2(1V印
加時)という良好な特性を示した。
しながら説明する。
パッタ法により6インチSi基板6上にTiN及びRu
をそれぞれ20、200nmの膜厚で積層した。Ruは
キャパシタの下部電極4、TiNはRuとSiの反応を
防ぐバリア層5である。
10に導入し、第1ペロブスカイト型酸化物誘電体1
(BST)を5nm堆積した。膜組成は(Ba+Sr)
/Tiは1.2、Ba/(Ba+Sr)比は0.4となる
ように設計した。アモルファスBST膜を堆積するため
に、成膜温度は100℃とした。その後、ウエハを装置
外に取り出し窒素雰囲気中で600℃のアニールを行っ
た。このような工程により、グラニュラー構造のペロブ
スカイト型酸化物誘電体が形成される。
膜室10に導入し、ウエハを500℃に加熱した状態で
第2ペロブスカイト型酸化物誘電体2(BST)を25
nm形成した。膜組成は第1層と異なり(Ba+Sr)
/Tiは0.97、Ba/(Ba+Sr)比は0.5とな
るように設計した。その後、スパッタ法により上部電極
7であるRuを50nm堆積した。
ャパシタに対し、断面TEM観察を行った結果、BST
の膜構造は膜厚方向に対して5nmのグラニュラーと2
5nmのカラアムナーの積層構造になっていた。さら
に、キャパシタの電気特性を評価した結果、比誘電率4
50、リーク電流密度3×10-8A/cm2(1V印加
時)、誘電損失1%以下という良好な特性を示した。
く、すべてカラムナー構造のペロブスカイト型酸化物誘
電体層を形成した場合のリーク電流密度は5×10-7A
/cm2(1V印加時)であり、リーク電流が大きかっ
た。
比を0.8〜1にすると、グラニュラー構造のA元素/
B元素比が1.1〜1.5の場合に比べ、電気特性の再現
性が悪化した。
はグラニュラー構造よりもB元素過剰な0.97とした
が、これをグラニュラー構造と同じ組成かあるいはA元
素過剰とするとと比誘電率が減少した。すなわち、グラ
ニュラー構造の組成よりも他層の組成をB元素過剰とす
ることでより良好な特性が得られる。
法のみを用いたが、スパッタ法、sol-gel法等を
用いても同様な結果が得られる。
ば、比誘電率の大きなペロブスカイト型酸化物誘電体を
用いながら、絶縁性に優れた薄膜キャパシタを提供する
ことができる。
図である。
図である。
図である。
成膜室の概略図である。
Claims (6)
- 【請求項1】 ペロブスカイト型酸化物薄膜と該ペロブ
スカイト型酸化物薄膜を狭持する一対の電極膜とを有す
る薄膜キャパシタにおいて、該ペロブスカイト型酸化物
薄膜がカラムナー構造とグラニュラー構造が積層された
2層以上の積層構造であって、かつ前記2層以上積層さ
れたペロブスカイト型酸化物の少なくとも1層のグラニ
ュラー構造が、酸化物を一般式AB03(但し、Aは2
価金属元素、Bは4価金属元素である。A,Bともに金
属元素が2種類以上であることを含む。)で表記したと
きのA元素/B元素比が1.1〜1.5であることを特徴
とする薄膜キャパシタ。 - 【請求項2】 前記ペロブスカイト型酸化物薄膜がカラ
ムナー構造とグラニュラー構造が積層された3層以上の
積層構造であって、かつ上下電極膜とそれぞれ接するペ
ロブスカイト型酸化物層がグラニュラー構造であり、か
つ該酸化物層のA元素/B元素比が1.1〜1.5である
ことを特徴とする請求項1記載の薄膜キャパシタ。 - 【請求項3】 前記2層以上または3層以上積層された
ペロブスカイト型酸化物薄膜は、少なくとも一層のA元
素/B元素比が1.1〜1.5であり、他の層のA元素/
B元素比が該層よりもB元素過剰であることを特徴とす
る請求項1または2記載の薄膜キャパシタ。 - 【請求項4】 前記2層以上または3層以上積層された
層を構成するペロブスカイト型酸化物が(Ba,Sr)
Ti03であり、少なくとも一層のBa/(Ba+Sr)
元素比の上限が0.5である(Ba,Sr)Ti03で構
成されていることを特徴とする請求項2または3記載の
薄膜キャパシタ。 - 【請求項5】 前記2層以上または3層以上積層された
ペロブスカイト型酸化物薄膜の少なくとも1層のBa/
(Ba+Sr)元素比の上限が0.5であり、他の層との
間でBa/(Ba+Sr)元素比が互いに異なることを
特徴とする請求項4記載の薄膜キャパシタ。 - 【請求項6】 グラニュラー構造でかつ1.1〜1.5の
A元素/B元素比を有するペロブスカイト型酸化物層の
形成方法がアモルファス酸化物薄膜を堆積した後、熱処
理により結晶化させることを特徴とする請求項1ないし
5記載の薄膜キャパシタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09340163A JP3092659B2 (ja) | 1997-12-10 | 1997-12-10 | 薄膜キャパシタ及びその製造方法 |
US09/208,411 US6184044B1 (en) | 1997-12-10 | 1998-12-10 | Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09340163A JP3092659B2 (ja) | 1997-12-10 | 1997-12-10 | 薄膜キャパシタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11177051A true JPH11177051A (ja) | 1999-07-02 |
JP3092659B2 JP3092659B2 (ja) | 2000-09-25 |
Family
ID=18334340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09340163A Expired - Fee Related JP3092659B2 (ja) | 1997-12-10 | 1997-12-10 | 薄膜キャパシタ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6184044B1 (ja) |
JP (1) | JP3092659B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421506B1 (ko) * | 2001-01-11 | 2004-03-09 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
JP2006128643A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 誘電体薄膜、薄膜誘電体素子及びその製造方法 |
JP2016213297A (ja) * | 2015-05-07 | 2016-12-15 | Tdk株式会社 | 誘電体膜および誘電体素子 |
US20210241974A1 (en) * | 2018-08-31 | 2021-08-05 | Tdk Corporation | Thin film capacitor and electronic circuit board |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3171170B2 (ja) * | 1998-05-25 | 2001-05-28 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
DE19856457A1 (de) * | 1998-12-03 | 2000-06-08 | Abb Research Ltd | Folie für einen Folienkondensator und Folienkondensator |
US6624076B1 (en) * | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
AU2001257346A1 (en) * | 2000-05-31 | 2001-12-11 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
WO2002003437A1 (en) * | 2000-06-30 | 2002-01-10 | Motorola, Inc., A Corporation Of The State Of Delaware | Hybrid semiconductor structure and device |
US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
WO2002007328A2 (en) * | 2000-07-17 | 2002-01-24 | Motorola, Inc. | Apparatus for handling optical communication signals and method of manufacture therefor |
AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6501121B1 (en) * | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
US6559471B2 (en) | 2000-12-08 | 2003-05-06 | Motorola, Inc. | Quantum well infrared photodetector and method for fabricating same |
US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US6900498B2 (en) * | 2001-05-08 | 2005-05-31 | Advanced Technology Materials, Inc. | Barrier structures for integration of high K oxides with Cu and Al electrodes |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
KR100399073B1 (ko) * | 2001-11-21 | 2003-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 제조방법 |
US7323422B2 (en) * | 2002-03-05 | 2008-01-29 | Asm International N.V. | Dielectric layers and methods of forming the same |
US6916717B2 (en) * | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
KR100649755B1 (ko) * | 2005-11-07 | 2006-11-27 | 삼성전기주식회사 | 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법 |
EP2126940B1 (en) * | 2006-12-14 | 2020-03-11 | Parker-Hannifin Corporation | Fault-tolerant materials and methods of fabricating the same |
WO2009006318A1 (en) | 2007-06-29 | 2009-01-08 | Artificial Muscle, Inc. | Electroactive polymer transducers for sensory feedback applications |
EP2239793A1 (de) | 2009-04-11 | 2010-10-13 | Bayer MaterialScience AG | Elektrisch schaltbarer Polymerfilmaufbau und dessen Verwendung |
KR20140008416A (ko) | 2011-03-01 | 2014-01-21 | 바이엘 인텔렉쳐 프로퍼티 게엠베하 | 변형가능한 중합체 장치 및 필름을 제조하기 위한 자동화 제조 방법 |
JP2014517331A (ja) | 2011-03-22 | 2014-07-17 | バイエル・インテレクチュアル・プロパティ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 電場応答性高分子アクチュエータレンチキュラシステム |
US9876160B2 (en) | 2012-03-21 | 2018-01-23 | Parker-Hannifin Corporation | Roll-to-roll manufacturing processes for producing self-healing electroactive polymer devices |
WO2013192143A1 (en) | 2012-06-18 | 2013-12-27 | Bayer Intellectual Property Gmbh | Stretch frame for stretching process |
WO2014066576A1 (en) | 2012-10-24 | 2014-05-01 | Bayer Intellectual Property Gmbh | Polymer diode |
KR20220057356A (ko) * | 2020-10-29 | 2022-05-09 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621337A (ja) | 1992-07-01 | 1994-01-28 | Seiko Epson Corp | 誘電体素子 |
DE69401826T2 (de) * | 1993-03-25 | 1997-06-12 | Matsushita Electric Ind Co Ltd | Dünnschichtkondensator und Verfahren zu seiner Herstellung |
JP3628041B2 (ja) | 1994-06-29 | 2005-03-09 | テキサス インスツルメンツ インコーポレイテツド | 半導体装置の製造方法 |
JPH09139480A (ja) * | 1995-01-27 | 1997-05-27 | Toshiba Corp | 薄膜キャパシタおよびこれを用いた半導体記憶装置 |
US5883781A (en) * | 1995-04-19 | 1999-03-16 | Nec Corporation | Highly-integrated thin film capacitor with high dielectric constant layer |
JPH1012832A (ja) | 1996-06-21 | 1998-01-16 | Texas Instr Japan Ltd | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 |
JPH1050960A (ja) | 1996-07-26 | 1998-02-20 | Texas Instr Japan Ltd | 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法 |
JPH10173140A (ja) | 1996-12-11 | 1998-06-26 | Texas Instr Japan Ltd | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 |
JP3087672B2 (ja) | 1997-01-07 | 2000-09-11 | 日本電気株式会社 | 薄膜キャパシタ |
JPH10321809A (ja) | 1997-05-19 | 1998-12-04 | Sharp Corp | 半導体記憶素子の製造方法 |
JP3867283B2 (ja) | 1997-06-06 | 2007-01-10 | 日本テキサス・インスツルメンツ株式会社 | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 |
US5932905A (en) * | 1997-11-26 | 1999-08-03 | Lucent Technologies Inc. | Article comprising a capacitor with non-perovskite Sr-Ba-Ti oxide dielectric thin film |
JP3046271B2 (ja) | 1998-01-14 | 2000-05-29 | 新キャタピラー三菱株式会社 | 走行作業機におけるエンジン等の配置機構 |
-
1997
- 1997-12-10 JP JP09340163A patent/JP3092659B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-10 US US09/208,411 patent/US6184044B1/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421506B1 (ko) * | 2001-01-11 | 2004-03-09 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
JP2006128643A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 誘電体薄膜、薄膜誘電体素子及びその製造方法 |
JP2016213297A (ja) * | 2015-05-07 | 2016-12-15 | Tdk株式会社 | 誘電体膜および誘電体素子 |
US10002714B2 (en) | 2015-05-07 | 2018-06-19 | Tdk Corporation | Dielectric film and dielectric element |
US20210241974A1 (en) * | 2018-08-31 | 2021-08-05 | Tdk Corporation | Thin film capacitor and electronic circuit board |
US11532435B2 (en) * | 2018-08-31 | 2022-12-20 | Tdk Corporation | Thin film capacitor and electronic circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP3092659B2 (ja) | 2000-09-25 |
US6184044B1 (en) | 2001-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
JP3171170B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
JP2761685B2 (ja) | 半導体装置の製造方法 | |
JP2007073926A (ja) | 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法 | |
JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
JP2006060230A (ja) | 3次元半導体キャパシタおよびその製造方法 | |
JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
JP3087672B2 (ja) | 薄膜キャパシタ | |
JP4031791B2 (ja) | 半導体素子のキャパシタ及びその製造方法 | |
JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
JP2000022105A (ja) | 半導体装置の製造方法 | |
US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
JP3242732B2 (ja) | キャパシタ | |
JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
JP4659436B2 (ja) | 半導体装置の製造方法 | |
JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
EP1077478B1 (en) | Method of making a ferroelectric thin film, a ferroelectric capacitor, and a ferroelectric memory | |
KR100631949B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR100533991B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
JP5030349B2 (ja) | 誘電体膜の作製方法 | |
KR100533972B1 (ko) | 란탄옥사이드 유전막을 구비하는 캐패시터 및 그 제조 방법 | |
KR20000043578A (ko) | 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |