JP3628041B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3628041B2 JP3628041B2 JP14804694A JP14804694A JP3628041B2 JP 3628041 B2 JP3628041 B2 JP 3628041B2 JP 14804694 A JP14804694 A JP 14804694A JP 14804694 A JP14804694 A JP 14804694A JP 3628041 B2 JP3628041 B2 JP 3628041B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bst
- capacitor
- ferroelectric
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 148
- 239000003990 capacitor Substances 0.000 description 48
- 239000013078 crystal Substances 0.000 description 41
- 239000010936 titanium Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 28
- 238000004544 sputter deposition Methods 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 229910010413 TiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 7
- 229910052788 barium Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 229910052712 strontium Inorganic materials 0.000 description 6
- 229910052726 zirconium Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置に関し、特に、リ−ク電流を小さくし得る強誘電体薄膜を含む半導体装置及び製造方法に適用して有効な技術に関するものである。
【０００２】
【従来技術】
従来、半導体装置の高集積化に伴ってその構成要素の微細化が進んでいる。特に、微細かつ高容量のキャパシタが必要なダイナミックメモリ（ＤＲＡＭ）において、比誘電率が極めて大きい強誘電体の薄膜が注目されている。公知例としては、例えば（Ｐ． Ｊ． Ｂｈａｔｔａｃｈａｒｙａ等、Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．３２ （１９９３） ｐｐ．４１０３−４１０６）等が上げられる。
【０００３】
【発明が解決しようとする課題】
ところが、上述のＢｈａｔｔａｃｈａｒｙａ等の開示によると、Ｐｔ基板上に（Ｂａ、Ｓｒ）ＴｉＯ３ （以下、「ＢＳＴ」と略称する。）膜を形成したところ、この膜の結晶は柱状に成長して、高い比誘電率約３００を確保できることが分かっている。しかしながら、これらの薄膜を用いてキャパシタを形成したところ、非常に絶縁性の優れたキャパシタを形成できる一方、リ−ク電流の大きいものが多く、ＤＲＡＭ等の超ＬＳＩの量産に適する程度の歩留りを確保するには十分でなかった。この原因を詳細に検討した結果、誘電体薄膜の結晶粒界を通じてリーク電流が生じていることが推測できる。本発明の目的は超ＬＳＩに応用できる程度の歩留りを十分確保できるキャパシタ用強誘電体薄膜を含む半導体装置及びその製造方法を提供することにある。
【０００４】
また、半導体装置、特にＤＲＡＭでは小面積のキャパシタが必要になっている。このキャパシタを実現するため、きわめて比誘電率の大きい（Ｂａ、Ｓｒ）ＴｉＯ３ やＰｂ（Ｚｒ、Ｔｉ）Ｏ３ 等の強誘電体薄膜が注目されている。この薄膜を用いてキャパシタを形成すると非常に絶縁性の優れたキャパシタを形成できるが、その一方でリ−ク電流の大きいものが多く、ＤＲＡＭ等のＵＬＳＩに応用できる程度の歩留りを確保できない。本発明の目的はＵＬＳＩに応用できる程度に量産可能な歩留りを確保できる電荷蓄積用キャパシタの強誘電体薄膜及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本願発明においては、強誘電体薄膜の形成途中または形成前に、金属物質を島状または層状に形成する工程を含む。
【０００６】
【作用】
上述の発明によれば、ＤＲＡＭ等のキャパシタに蓄積された電荷のリークを最小限にできるので、従来に比してＤＲＡＭのリフレッシュ・サイクルを長期にすることができる。また、従来と同様のリフレッシュ・サイクルを保持したまま、メモリ・セルの面積を小さくできるため、ウエハー当りの歩留まりが向上し、量産性に適した半導体メモリ装置を提供することが可能となる。
【０００７】
【実施例】
図１を使用して本願発明の前提を説明する。単結晶シリコン基板１の表面に酸化シリコン層２が形成され、その表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成する。そして、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成して、ＢＳＴ膜５をＢＳＴセラミックスのタ−ゲット材を用いてＯ２ ／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積する。基板温度は、約６５０℃で膜形成を行い、ＢＳＴ膜を結晶化させる。これは、５００度℃以下で形成される非晶質ＢＳＴの比誘電率が約１８と、結晶化させたＢＳＴの比誘電率約３００に比べて小さいためである。最後に、Ｐｔの上部電極８を形成してキャパシタを完成させる。その電気的特性は、結晶ＢＳＴ膜のリ−ク電流が非常に大きくＤＲＡＭ用キャパシタ絶縁膜として利用することは事実上難しいことが分かった。このＢＳＴ膜の透過型電子顕微鏡（ＴＥＭ）を用いた解析や電気的特性の詳しい解析の結果、ＢＳＴ膜のリ−ク電流は、ＢＳＴ膜５の結晶粒界を通じて発生している可能性が高いことが分かった。さらに、このＢＳＴ膜の結晶粒は図１に模式的に示すように柱状をしており、この結晶粒の大きさはＰｔ４の結晶粒径とほぼ同じ大きさであることも分かった。これにより、ＢＳＴの柱状結晶は、下地の結晶構造に影響される性質を持つと考えられる。したがって、本発明の実施例であるキャパシタ誘電膜の製造法は、この下地からの結晶成長を制御することによって、柱状結晶の成長を抑制し、ＢＳＴ膜のリ−ク電流を低減させることにある。
【０００８】
図２及び図３を用いて本発明の一実施例を説明する。図２は、ＢＳＴ膜表面に島状のＴｉを堆積させた状態を示す。より詳述すると、酸化シリコン層２の表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成した後、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、ＢＳＴ膜５をＢＳＴセラミックスタ−ゲットを用いてＯ２ ／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積する。その際の基板温度は約６５０℃に保ちＢＳＴ膜５を結晶化させる。更に、６５０℃でチタン膜Ｔｉ６を極めて薄く、約３ｎｍ相当に堆積させる過程で、Ｔｉ６は、非常に多数の島状に形成される。
【０００９】
図３は、強誘電体薄膜となる残りのＢＳＴ膜７を更にＯ２ ／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積する工程図を示す。図示の如くＢＳＴ膜の柱状結晶の成長は起こらない。これは、島状のＴｉ６がその後のＢＳＴ膜の結晶が成長する際の核（ＣＯＲＥ）となったものと推定されるからである。島状のＴｉ６は、通常６５０℃のＢＳＴ膜７の形成工程で、５または７のＢＳＴ膜に吸収されることが多く、図３に示すような構造となる。図示したように柱状結晶の成長は抑制され、円形状の結晶粒を形成することができる。この膜を用いてキャパシタを形成して電気的特性を評価すると、従来の方法、即ち、図１の構造の膜に比較して著しいリ−ク電流の減少が認められる。
【００１０】
図４に、本実施例における強誘電膜キャパシタの電圧対電流特性の比較を示す。（ａ）は、従来方法で形成した電気的特性を示し、また、（ｂ）は、本発明の実施例により形成した膜の電気的特性を示す。特に、従来の膜では印加電圧１．５ボルトで４×１０２ μＡ／ｃｍ２ であり、本発明の実施例では、同等の印加電圧に対して１μＡ／ｃｍ２ のリ−ク電流と著しく小さい。
【００１１】
図５乃至図７は、本発明の別の実施例を示す。上記実施例では、島状のＴｉ６を形成した後、ＢＳＴ膜７を６５０℃という結晶化が起こる温度で形成した。本実施例では、このＢＳＴ膜をまず非晶質の状態で形成した後に熱処理をすることで、リ−ク電流がより少いキャパシタ膜を形成することができる。詳述すれば、酸化シリコン層２の表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成して、その上に２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、ＢＳＴ膜５をＢＳＴセラミックスタ−ゲットを用いてＯ２ ／Ａｒ混合ガス雰囲気中で約１００ｎｍの膜厚に堆積する。その際、基板温度は約６５０℃に保ちＢＳＴ膜５を結晶化させる。更に、６５０℃でチタン膜Ｔｉ６を極めて薄く、約３ｎｍ相当堆積させる過程で、Ｔｉ６は非常に多数の島状に形成される。
【００１２】
図６は、その後、残りのＢＳＴ膜９を５００℃の結晶化が起こらない温度で、Ｏ２ ／Ａｒ混合ガス雰囲気中で約１００ｎｍの膜厚に堆積した構造を示す。更に、６５０℃の酸素雰囲気中で約３０分間熱処理すると、上記実施例に比してより小さな結晶粒を有するＢＳＴ膜１０を形成した構造を図７に示す。島状のＴｉ６がその後のＢＳＴ膜の結晶が成長する際の核となりさらに非晶質のＢＳＴ膜形成後の結晶化工程より微細な結晶粒が同時に形成されたものと推定される。その際、島状のＴｉ６は通常、その後の６５０℃のＢＳＴ１０の熱処理工程で、５または１０のＢＳＴ膜に吸収される。柱状結晶の成長は抑制され、円形状の結晶粒を形成することができる。この膜を用いてキャパシタを完成させて電気的特性を評価すると、従来方法のものに比較して著しくリ−ク電流を減少させることが十分理解できる。
【００１３】
図８には、上記実施例と同様の方法で形成したＰｔ膜４の表面に、５００℃で非晶質ＢＳＴ膜９を約１００ｎｍ形成した構造を示す。この状態から、図９及び図１０を用いて本発明の別の実施例を説明する。即ち、ＢＳＴキャパシタ膜のリ−ク電流を改善する第１層目のＢＳＴを非晶質から形成することによっても得られるのである。
【００１４】
図９は、このＢＳＴ膜９を６５０℃の酸素雰囲気中で熱処理して結晶ＢＳＴ膜１０を形成した構造を示し、この時点でＢＳＴ膜１０は柱状に成長せず結晶粒径も小さいことが分かる。更に、この表面に島状のＴｉを形成する。
【００１５】
図１０に、第２層目のＢＳＴ７を６５０℃で形成して、柱状結晶がなくリ−ク電流の小さいＢＳＴキャパシタを形成する構造を示す。このキャパシタ膜に上部電極を形成し、キャパシタを完成させる。
【００１６】
図１１及び図１２は他の実施例を示し、図１１は、接着層の表面に島状のＴｉ膜６を形成した構造を示す。即ち、上記実施例においては、柱状結晶の成長を抑制するため、島状のＴｉ膜６を強誘電体膜形成の中間工程に導入したが、同様な効果は、強誘電体膜を形成する前に島状のＴｉ膜６を導入することによっても達成できる。シリコン基板１を酸化して酸化シリコン膜２の表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成した後、２００ｎｍの膜厚のＰｔ膜４をスパッタ法によって形成する。そして、４００℃で島状のチタンＴｉ膜６を約３ｎｍ相当堆積する。更に、ＢＳＴ膜５をＢＳＴセラミックスのタ−ゲットを用いてＯ２ ／Ａｒ混合ガス雰囲気中で約２００ｎｍの膜厚に堆積する。基板温度は約６５０℃に保ち、ＢＳＴ膜５をこの条件で結晶化することで形成する。この島状のチタンＴｉ膜６は、後に６５０℃のＢＳＴ膜５の形成工程で、ＢＳＴ膜５に吸収される。その構造を図１２に示す。特に、柱状結晶の成長は、抑制され円形状の結晶粒となることが分かる。この膜を用いてキャパシタを完成させ電気的特性を評価した所、従来方法の構造に比較して著しいリ−ク電流の減少がある。
【００１７】
図１３乃至図１５に他の実施例を示す。図１３は、上記実施例と同様に、Ｐｔ膜４の表面に４００℃で島状のチタンＴｉ膜６を約３ｎｍ相当堆積した構造を示し、本発明の別の実施例の出発工程とする。即ち、ＢＳＴキャパシタのリ−ク電流の改善は、ＢＳＴ膜を非晶質から形成することによっても得られる。
図１４は、その後、５００℃で非晶質のＢＳＴ膜９を約１００ｎｍ形成する。このＢＳＴ膜９を６５０℃の酸素雰囲気中で熱処理して結晶化したＢＳＴ膜１０を得る。この時点でＢＳＴ膜１０は柱状に成長せず結晶粒径も小さい。更に、その表面に形成された島状のＴｉは、第２層目のＢＳＴ膜１０に吸収される。その結果、図１５のように、柱状結晶を有しないＢＳＴ膜は、リ−ク電流を低減するキャパシタの一部となる。
【００１８】
上記の各実施例は、ＢＳＴ結晶成長の核となるＴｉ６をスパッタ法等を用いて、Ｐｔ膜４の表面に成長させたが、Ｐｔ膜４の下地の接着層Ｔｉ（またはＴｉＮ）等からの粒界拡散を利用して形成させてもよい。図１６に、その断面図を示し、また、図１７にＰｔ４の接着層の表面に形成されたＴｉ核を示す。Ｐｔの接着層４を約６５０℃の窒素雰囲気中で３０分間熱処理する。この微小領域を分析可能な透過型電子顕微鏡（ＴＥＭ）で解析すればＰｔ膜４の結晶粒界部にＴｉ核６が成長していることが確認できる。この領域の上に上記実施例に示した方法を用いてＢＳＴ膜を柱状結晶にならないように形成することによって、リ−ク電流が極少のキャパシタを形成することができる。なお、本実施例のＴｉ核６に代えて、図１３のＰｔ膜４を６５０℃の酸素雰囲気中で熱処理すると酸化チタンが結晶粒界に成長したが、これをＢＳＴ膜の成長の核とすることによって、同等のＢＳＴ膜を形成できる。また、本発明の実施例ではＰｔの結晶粒界に核を形成することを可能にする接着層としてＴｉやＴｉＮを用いた例を示したが、同様な効果を有するＺｒやＩｒ及びそれらの酸化物、導電性の酸化膜ＲｕＯ３、ＳｎＯ２等を用いてもよい。
【００１９】
更に、本発明の別の実施例を示す。本発明の実施例においては、この下地からの結晶成長を妨げることによって、柱状結晶の成長を抑制し、ＢＳＴ膜のリ−ク電流の低減を可能とする。図１８に、本実施例の半導体装置の断面を示す。酸化したシリコン基板１の上に接着層としてＴｉ膜３をスパッタ法によって約５０ｎｍ形成し、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、ＢＳＴ膜５をＢＳＴセラミックスタ−ゲットを用いてＯ２／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積させる。その際基板温度を約６５０℃に保ち、ＢＳＴ膜５を結晶化させる。その後、６５０℃でチタン酸化膜ＴｉＯ２膜１１を極めて薄く、約５ｎｍほど堆積する。そして、再度、残りのＢＳＴ膜７をＯ２／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積する。その結果、このＴｉＯ２膜１１は、通常、その後の６５０℃のＢＳＴ７の形成工程で、ＢＳＴ膜５、７に吸収され、膜５と７の境界面から消滅するように見える。特に、強誘電体膜である柱状結晶の成長は、抑制され円形状の結晶粒となるので、粒界面に沿って流れる電流を抑止するのに効果的である。この膜を用いてキャパシタを形成して電気的特性を評価したところ、従来の方法の構造のものに比較して著しいリ−ク電流の減少がある。この実施例の効果は、上述の実施例で示した電圧対電流特性よりもリ−ク電流が著しく小さい。
【００２０】
以上の実施例では、ＢＳＴの形成過程の途中にＴｉＯ２膜を形成することによって、Ｐｔ基板からの柱状結晶の形成を抑制することができる。この場合ＴｉＯ２膜のＴｉ元素は、もともとＢＳＴ膜に含まれている元素であるために、その後の高温の工程でＢＳＴ膜に吸収されてしまう。従って、ほとんど比誘電率の実効的減少をひき起こさない。よって、本発明の効果は、ＢＳＴ形成工程での中間挿入膜は、酸化バリウム膜や酸化ストロンチウム膜でも同様な改善効果をもたらす。更に、ＢＳＴの構成金属のＢａ、Ｓｒ、Ｔｉ等の金属薄膜を利用してもよい。
【００２１】
また更に、ＢＳＴ以外の強誘電体材料に関しても当てはまる。すなわち、本発明における強誘電体薄膜は（Ｂａ、Ｓｒ）ＴｉＯ３、ＳｒＴｉＯ３、ＢａＴｉＯ３、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３、ＰｂＴｉＯ３等を構成要素として含んでいても構わない。また、これらの膜の柱状結晶の成長を抑制するための挿入膜はこれら強誘電体を構成する元素またはその酸化物を含んでいてもよい。
【００２２】
図１９は、ＴｉＯ２の挿入層を用いた他の実施例を示す。上記実施例では、柱状結晶の成長を抑制するために、挿入層１１を強誘電体膜形成過程の途中に導入したが、同様な効果は、強誘電体膜の形成前に挿入層を導入することによっても達成できる。つまり、酸化したシリコン基板１の上に接着層としてＴｉ膜３をスパッタ法によって約５０ｎｍ形成し、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、６５０℃でチタン酸化膜ＴｉＯ２膜１１を極めて薄く、約５ｎｍほど堆積する。更に、ＢＳＴ膜７をＢＳＴセラミックスのタ−ゲットを用いてＯ２／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積する。その際の基板温度を約６５０℃に保ちＢＳＴ膜７結晶化させることで図１９に示す構造となる。また、ＴｉＯ２挿入層１１は、ＢＳＴ膜７に吸収され、リーク電流の防止を有効に達成することができる。この時のリーク電流の減少は、従来法に比して著しく、上記ＴｉＯ２の挿入層１１と同等のレベルにある。
【００２３】
以上の実施例は、ＢＳＴの形成過程の初期または途中に島状のＴｉ膜やＴｉＯ２膜を形成することによって、Ｐｔ基板からの柱状結晶の形成を抑制することができる。この場合ＴｉＯ２膜のＴｉ元素は、本来的にＢＳＴ膜に含まれている元素であるため、その後の高温の工程でＢＳＴ膜に吸収されてしまう。よって、ほとんど比誘電率の実効的減少を生じない。また、本発明の効果はＢＳＴ形成工程での中間挿入膜は、酸化バリウム膜や酸化ストロンチウム膜でも同様な改善効果をもたらす。更に、ＢＳＴの構成金属のＢａ、Ｓｒ、Ｔｉの金属薄膜を利用してもよい。なお、本発明の実施例では、例えば、スパッタ法を用いて核形成を行なう方法を示したが、これには、ＣＶＤ法若くは熱蒸着法並びにスピンコ−ト法を利用したゾルゲル法でも構わない。特に、ゾルゲル法を用いて強誘電体薄膜を形成する場合、通常非晶質の強誘電体を熱処理によって結晶化させる場合が多く本発明の効果が著しいことはいうまでもない。
【００２４】
更にまた、本発明による作用効果は、ＢＳＴ以外の強誘電体材料に関しても当てはまる。即ち、本発明の実施例である半導体装置の強誘電体薄膜は、（Ｂａ、Ｓｒ）ＴｉＯ３ 、ＳｒＴｉＯ３ 、ＢａＴｉＯ３ 、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３ 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３ 、ＰｂＴｉＯ３ 等を構成要素として含んでいても構わない。これらの膜の柱状結晶の成長を抑制するための挿入膜は、これら強誘電体を構成する元素またはその酸化物を含んでいても構わない。
【００２５】
【発明の効果】
強誘電体薄膜における柱状結晶の成長が抑制され、リーク電流の小さいキャパシタを有する半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の前提を説明するための強誘電体（ＢＳＴ）キャパシタ構造の要部断面図である。
【図２】本発明の第１の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程の断面図である。
【図３】本発明の第１の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図４】本発明の第１の実施例である強誘電体（ＢＳＴ）キャパシタと従来法によるキャパシタの電圧対電流特性図である。
【図５】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図６】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図７】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図８】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図９】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１０】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図１１】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１２】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図１３】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１４】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１５】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図１６】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の下地の断面図である。
【図１７】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の下地の平面図である。
【図１８】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の腰部断面図
【図１９】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の腰部断面図
【符号の説明】
１ シリコン基板
２ 酸化シリコン膜（ＳｉＯ２）
３ Ｔｉ膜
４ Ｐｔ膜（下部電極）
５ 強誘電体膜（ＢＳＴ）
６ 島状のＴｉ核
７ 強誘電体膜（ＢＳＴ）
８ Ｐｔ層（上部電極）
９ 非結晶の強誘電体膜（ＢＳＴ）
１０ 結晶化した強誘電体膜（ＢＳＴ）
１１ 酸化チタニウム層（ＴｉＯ２）
【産業上の利用分野】
本発明は、半導体装置に関し、特に、リ−ク電流を小さくし得る強誘電体薄膜を含む半導体装置及び製造方法に適用して有効な技術に関するものである。
【０００２】
【従来技術】
従来、半導体装置の高集積化に伴ってその構成要素の微細化が進んでいる。特に、微細かつ高容量のキャパシタが必要なダイナミックメモリ（ＤＲＡＭ）において、比誘電率が極めて大きい強誘電体の薄膜が注目されている。公知例としては、例えば（Ｐ． Ｊ． Ｂｈａｔｔａｃｈａｒｙａ等、Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．３２ （１９９３） ｐｐ．４１０３−４１０６）等が上げられる。
【０００３】
【発明が解決しようとする課題】
ところが、上述のＢｈａｔｔａｃｈａｒｙａ等の開示によると、Ｐｔ基板上に（Ｂａ、Ｓｒ）ＴｉＯ３ （以下、「ＢＳＴ」と略称する。）膜を形成したところ、この膜の結晶は柱状に成長して、高い比誘電率約３００を確保できることが分かっている。しかしながら、これらの薄膜を用いてキャパシタを形成したところ、非常に絶縁性の優れたキャパシタを形成できる一方、リ−ク電流の大きいものが多く、ＤＲＡＭ等の超ＬＳＩの量産に適する程度の歩留りを確保するには十分でなかった。この原因を詳細に検討した結果、誘電体薄膜の結晶粒界を通じてリーク電流が生じていることが推測できる。本発明の目的は超ＬＳＩに応用できる程度の歩留りを十分確保できるキャパシタ用強誘電体薄膜を含む半導体装置及びその製造方法を提供することにある。
【０００４】
また、半導体装置、特にＤＲＡＭでは小面積のキャパシタが必要になっている。このキャパシタを実現するため、きわめて比誘電率の大きい（Ｂａ、Ｓｒ）ＴｉＯ３ やＰｂ（Ｚｒ、Ｔｉ）Ｏ３ 等の強誘電体薄膜が注目されている。この薄膜を用いてキャパシタを形成すると非常に絶縁性の優れたキャパシタを形成できるが、その一方でリ−ク電流の大きいものが多く、ＤＲＡＭ等のＵＬＳＩに応用できる程度の歩留りを確保できない。本発明の目的はＵＬＳＩに応用できる程度に量産可能な歩留りを確保できる電荷蓄積用キャパシタの強誘電体薄膜及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本願発明においては、強誘電体薄膜の形成途中または形成前に、金属物質を島状または層状に形成する工程を含む。
【０００６】
【作用】
上述の発明によれば、ＤＲＡＭ等のキャパシタに蓄積された電荷のリークを最小限にできるので、従来に比してＤＲＡＭのリフレッシュ・サイクルを長期にすることができる。また、従来と同様のリフレッシュ・サイクルを保持したまま、メモリ・セルの面積を小さくできるため、ウエハー当りの歩留まりが向上し、量産性に適した半導体メモリ装置を提供することが可能となる。
【０００７】
【実施例】
図１を使用して本願発明の前提を説明する。単結晶シリコン基板１の表面に酸化シリコン層２が形成され、その表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成する。そして、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成して、ＢＳＴ膜５をＢＳＴセラミックスのタ−ゲット材を用いてＯ２ ／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積する。基板温度は、約６５０℃で膜形成を行い、ＢＳＴ膜を結晶化させる。これは、５００度℃以下で形成される非晶質ＢＳＴの比誘電率が約１８と、結晶化させたＢＳＴの比誘電率約３００に比べて小さいためである。最後に、Ｐｔの上部電極８を形成してキャパシタを完成させる。その電気的特性は、結晶ＢＳＴ膜のリ−ク電流が非常に大きくＤＲＡＭ用キャパシタ絶縁膜として利用することは事実上難しいことが分かった。このＢＳＴ膜の透過型電子顕微鏡（ＴＥＭ）を用いた解析や電気的特性の詳しい解析の結果、ＢＳＴ膜のリ−ク電流は、ＢＳＴ膜５の結晶粒界を通じて発生している可能性が高いことが分かった。さらに、このＢＳＴ膜の結晶粒は図１に模式的に示すように柱状をしており、この結晶粒の大きさはＰｔ４の結晶粒径とほぼ同じ大きさであることも分かった。これにより、ＢＳＴの柱状結晶は、下地の結晶構造に影響される性質を持つと考えられる。したがって、本発明の実施例であるキャパシタ誘電膜の製造法は、この下地からの結晶成長を制御することによって、柱状結晶の成長を抑制し、ＢＳＴ膜のリ−ク電流を低減させることにある。
【０００８】
図２及び図３を用いて本発明の一実施例を説明する。図２は、ＢＳＴ膜表面に島状のＴｉを堆積させた状態を示す。より詳述すると、酸化シリコン層２の表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成した後、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、ＢＳＴ膜５をＢＳＴセラミックスタ−ゲットを用いてＯ２ ／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積する。その際の基板温度は約６５０℃に保ちＢＳＴ膜５を結晶化させる。更に、６５０℃でチタン膜Ｔｉ６を極めて薄く、約３ｎｍ相当に堆積させる過程で、Ｔｉ６は、非常に多数の島状に形成される。
【０００９】
図３は、強誘電体薄膜となる残りのＢＳＴ膜７を更にＯ２ ／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積する工程図を示す。図示の如くＢＳＴ膜の柱状結晶の成長は起こらない。これは、島状のＴｉ６がその後のＢＳＴ膜の結晶が成長する際の核（ＣＯＲＥ）となったものと推定されるからである。島状のＴｉ６は、通常６５０℃のＢＳＴ膜７の形成工程で、５または７のＢＳＴ膜に吸収されることが多く、図３に示すような構造となる。図示したように柱状結晶の成長は抑制され、円形状の結晶粒を形成することができる。この膜を用いてキャパシタを形成して電気的特性を評価すると、従来の方法、即ち、図１の構造の膜に比較して著しいリ−ク電流の減少が認められる。
【００１０】
図４に、本実施例における強誘電膜キャパシタの電圧対電流特性の比較を示す。（ａ）は、従来方法で形成した電気的特性を示し、また、（ｂ）は、本発明の実施例により形成した膜の電気的特性を示す。特に、従来の膜では印加電圧１．５ボルトで４×１０２ μＡ／ｃｍ２ であり、本発明の実施例では、同等の印加電圧に対して１μＡ／ｃｍ２ のリ−ク電流と著しく小さい。
【００１１】
図５乃至図７は、本発明の別の実施例を示す。上記実施例では、島状のＴｉ６を形成した後、ＢＳＴ膜７を６５０℃という結晶化が起こる温度で形成した。本実施例では、このＢＳＴ膜をまず非晶質の状態で形成した後に熱処理をすることで、リ−ク電流がより少いキャパシタ膜を形成することができる。詳述すれば、酸化シリコン層２の表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成して、その上に２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、ＢＳＴ膜５をＢＳＴセラミックスタ−ゲットを用いてＯ２ ／Ａｒ混合ガス雰囲気中で約１００ｎｍの膜厚に堆積する。その際、基板温度は約６５０℃に保ちＢＳＴ膜５を結晶化させる。更に、６５０℃でチタン膜Ｔｉ６を極めて薄く、約３ｎｍ相当堆積させる過程で、Ｔｉ６は非常に多数の島状に形成される。
【００１２】
図６は、その後、残りのＢＳＴ膜９を５００℃の結晶化が起こらない温度で、Ｏ２ ／Ａｒ混合ガス雰囲気中で約１００ｎｍの膜厚に堆積した構造を示す。更に、６５０℃の酸素雰囲気中で約３０分間熱処理すると、上記実施例に比してより小さな結晶粒を有するＢＳＴ膜１０を形成した構造を図７に示す。島状のＴｉ６がその後のＢＳＴ膜の結晶が成長する際の核となりさらに非晶質のＢＳＴ膜形成後の結晶化工程より微細な結晶粒が同時に形成されたものと推定される。その際、島状のＴｉ６は通常、その後の６５０℃のＢＳＴ１０の熱処理工程で、５または１０のＢＳＴ膜に吸収される。柱状結晶の成長は抑制され、円形状の結晶粒を形成することができる。この膜を用いてキャパシタを完成させて電気的特性を評価すると、従来方法のものに比較して著しくリ−ク電流を減少させることが十分理解できる。
【００１３】
図８には、上記実施例と同様の方法で形成したＰｔ膜４の表面に、５００℃で非晶質ＢＳＴ膜９を約１００ｎｍ形成した構造を示す。この状態から、図９及び図１０を用いて本発明の別の実施例を説明する。即ち、ＢＳＴキャパシタ膜のリ−ク電流を改善する第１層目のＢＳＴを非晶質から形成することによっても得られるのである。
【００１４】
図９は、このＢＳＴ膜９を６５０℃の酸素雰囲気中で熱処理して結晶ＢＳＴ膜１０を形成した構造を示し、この時点でＢＳＴ膜１０は柱状に成長せず結晶粒径も小さいことが分かる。更に、この表面に島状のＴｉを形成する。
【００１５】
図１０に、第２層目のＢＳＴ７を６５０℃で形成して、柱状結晶がなくリ−ク電流の小さいＢＳＴキャパシタを形成する構造を示す。このキャパシタ膜に上部電極を形成し、キャパシタを完成させる。
【００１６】
図１１及び図１２は他の実施例を示し、図１１は、接着層の表面に島状のＴｉ膜６を形成した構造を示す。即ち、上記実施例においては、柱状結晶の成長を抑制するため、島状のＴｉ膜６を強誘電体膜形成の中間工程に導入したが、同様な効果は、強誘電体膜を形成する前に島状のＴｉ膜６を導入することによっても達成できる。シリコン基板１を酸化して酸化シリコン膜２の表面に接着層として機能するＴｉ膜３をスパッタ法によって約５０ｎｍ形成した後、２００ｎｍの膜厚のＰｔ膜４をスパッタ法によって形成する。そして、４００℃で島状のチタンＴｉ膜６を約３ｎｍ相当堆積する。更に、ＢＳＴ膜５をＢＳＴセラミックスのタ−ゲットを用いてＯ２ ／Ａｒ混合ガス雰囲気中で約２００ｎｍの膜厚に堆積する。基板温度は約６５０℃に保ち、ＢＳＴ膜５をこの条件で結晶化することで形成する。この島状のチタンＴｉ膜６は、後に６５０℃のＢＳＴ膜５の形成工程で、ＢＳＴ膜５に吸収される。その構造を図１２に示す。特に、柱状結晶の成長は、抑制され円形状の結晶粒となることが分かる。この膜を用いてキャパシタを完成させ電気的特性を評価した所、従来方法の構造に比較して著しいリ−ク電流の減少がある。
【００１７】
図１３乃至図１５に他の実施例を示す。図１３は、上記実施例と同様に、Ｐｔ膜４の表面に４００℃で島状のチタンＴｉ膜６を約３ｎｍ相当堆積した構造を示し、本発明の別の実施例の出発工程とする。即ち、ＢＳＴキャパシタのリ−ク電流の改善は、ＢＳＴ膜を非晶質から形成することによっても得られる。
図１４は、その後、５００℃で非晶質のＢＳＴ膜９を約１００ｎｍ形成する。このＢＳＴ膜９を６５０℃の酸素雰囲気中で熱処理して結晶化したＢＳＴ膜１０を得る。この時点でＢＳＴ膜１０は柱状に成長せず結晶粒径も小さい。更に、その表面に形成された島状のＴｉは、第２層目のＢＳＴ膜１０に吸収される。その結果、図１５のように、柱状結晶を有しないＢＳＴ膜は、リ−ク電流を低減するキャパシタの一部となる。
【００１８】
上記の各実施例は、ＢＳＴ結晶成長の核となるＴｉ６をスパッタ法等を用いて、Ｐｔ膜４の表面に成長させたが、Ｐｔ膜４の下地の接着層Ｔｉ（またはＴｉＮ）等からの粒界拡散を利用して形成させてもよい。図１６に、その断面図を示し、また、図１７にＰｔ４の接着層の表面に形成されたＴｉ核を示す。Ｐｔの接着層４を約６５０℃の窒素雰囲気中で３０分間熱処理する。この微小領域を分析可能な透過型電子顕微鏡（ＴＥＭ）で解析すればＰｔ膜４の結晶粒界部にＴｉ核６が成長していることが確認できる。この領域の上に上記実施例に示した方法を用いてＢＳＴ膜を柱状結晶にならないように形成することによって、リ−ク電流が極少のキャパシタを形成することができる。なお、本実施例のＴｉ核６に代えて、図１３のＰｔ膜４を６５０℃の酸素雰囲気中で熱処理すると酸化チタンが結晶粒界に成長したが、これをＢＳＴ膜の成長の核とすることによって、同等のＢＳＴ膜を形成できる。また、本発明の実施例ではＰｔの結晶粒界に核を形成することを可能にする接着層としてＴｉやＴｉＮを用いた例を示したが、同様な効果を有するＺｒやＩｒ及びそれらの酸化物、導電性の酸化膜ＲｕＯ３、ＳｎＯ２等を用いてもよい。
【００１９】
更に、本発明の別の実施例を示す。本発明の実施例においては、この下地からの結晶成長を妨げることによって、柱状結晶の成長を抑制し、ＢＳＴ膜のリ−ク電流の低減を可能とする。図１８に、本実施例の半導体装置の断面を示す。酸化したシリコン基板１の上に接着層としてＴｉ膜３をスパッタ法によって約５０ｎｍ形成し、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、ＢＳＴ膜５をＢＳＴセラミックスタ−ゲットを用いてＯ２／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積させる。その際基板温度を約６５０℃に保ち、ＢＳＴ膜５を結晶化させる。その後、６５０℃でチタン酸化膜ＴｉＯ２膜１１を極めて薄く、約５ｎｍほど堆積する。そして、再度、残りのＢＳＴ膜７をＯ２／Ａｒ混合ガス中で約１００ｎｍの膜厚に堆積する。その結果、このＴｉＯ２膜１１は、通常、その後の６５０℃のＢＳＴ７の形成工程で、ＢＳＴ膜５、７に吸収され、膜５と７の境界面から消滅するように見える。特に、強誘電体膜である柱状結晶の成長は、抑制され円形状の結晶粒となるので、粒界面に沿って流れる電流を抑止するのに効果的である。この膜を用いてキャパシタを形成して電気的特性を評価したところ、従来の方法の構造のものに比較して著しいリ−ク電流の減少がある。この実施例の効果は、上述の実施例で示した電圧対電流特性よりもリ−ク電流が著しく小さい。
【００２０】
以上の実施例では、ＢＳＴの形成過程の途中にＴｉＯ２膜を形成することによって、Ｐｔ基板からの柱状結晶の形成を抑制することができる。この場合ＴｉＯ２膜のＴｉ元素は、もともとＢＳＴ膜に含まれている元素であるために、その後の高温の工程でＢＳＴ膜に吸収されてしまう。従って、ほとんど比誘電率の実効的減少をひき起こさない。よって、本発明の効果は、ＢＳＴ形成工程での中間挿入膜は、酸化バリウム膜や酸化ストロンチウム膜でも同様な改善効果をもたらす。更に、ＢＳＴの構成金属のＢａ、Ｓｒ、Ｔｉ等の金属薄膜を利用してもよい。
【００２１】
また更に、ＢＳＴ以外の強誘電体材料に関しても当てはまる。すなわち、本発明における強誘電体薄膜は（Ｂａ、Ｓｒ）ＴｉＯ３、ＳｒＴｉＯ３、ＢａＴｉＯ３、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３、ＰｂＴｉＯ３等を構成要素として含んでいても構わない。また、これらの膜の柱状結晶の成長を抑制するための挿入膜はこれら強誘電体を構成する元素またはその酸化物を含んでいてもよい。
【００２２】
図１９は、ＴｉＯ２の挿入層を用いた他の実施例を示す。上記実施例では、柱状結晶の成長を抑制するために、挿入層１１を強誘電体膜形成過程の途中に導入したが、同様な効果は、強誘電体膜の形成前に挿入層を導入することによっても達成できる。つまり、酸化したシリコン基板１の上に接着層としてＴｉ膜３をスパッタ法によって約５０ｎｍ形成し、２００ｎｍの膜厚のＰｔ４をスパッタ法によって形成する。その後、６５０℃でチタン酸化膜ＴｉＯ２膜１１を極めて薄く、約５ｎｍほど堆積する。更に、ＢＳＴ膜７をＢＳＴセラミックスのタ−ゲットを用いてＯ２／Ａｒ混合ガス中で約２００ｎｍの膜厚に堆積する。その際の基板温度を約６５０℃に保ちＢＳＴ膜７結晶化させることで図１９に示す構造となる。また、ＴｉＯ２挿入層１１は、ＢＳＴ膜７に吸収され、リーク電流の防止を有効に達成することができる。この時のリーク電流の減少は、従来法に比して著しく、上記ＴｉＯ２の挿入層１１と同等のレベルにある。
【００２３】
以上の実施例は、ＢＳＴの形成過程の初期または途中に島状のＴｉ膜やＴｉＯ２膜を形成することによって、Ｐｔ基板からの柱状結晶の形成を抑制することができる。この場合ＴｉＯ２膜のＴｉ元素は、本来的にＢＳＴ膜に含まれている元素であるため、その後の高温の工程でＢＳＴ膜に吸収されてしまう。よって、ほとんど比誘電率の実効的減少を生じない。また、本発明の効果はＢＳＴ形成工程での中間挿入膜は、酸化バリウム膜や酸化ストロンチウム膜でも同様な改善効果をもたらす。更に、ＢＳＴの構成金属のＢａ、Ｓｒ、Ｔｉの金属薄膜を利用してもよい。なお、本発明の実施例では、例えば、スパッタ法を用いて核形成を行なう方法を示したが、これには、ＣＶＤ法若くは熱蒸着法並びにスピンコ−ト法を利用したゾルゲル法でも構わない。特に、ゾルゲル法を用いて強誘電体薄膜を形成する場合、通常非晶質の強誘電体を熱処理によって結晶化させる場合が多く本発明の効果が著しいことはいうまでもない。
【００２４】
更にまた、本発明による作用効果は、ＢＳＴ以外の強誘電体材料に関しても当てはまる。即ち、本発明の実施例である半導体装置の強誘電体薄膜は、（Ｂａ、Ｓｒ）ＴｉＯ３ 、ＳｒＴｉＯ３ 、ＢａＴｉＯ３ 、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３ 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３ 、ＰｂＴｉＯ３ 等を構成要素として含んでいても構わない。これらの膜の柱状結晶の成長を抑制するための挿入膜は、これら強誘電体を構成する元素またはその酸化物を含んでいても構わない。
【００２５】
【発明の効果】
強誘電体薄膜における柱状結晶の成長が抑制され、リーク電流の小さいキャパシタを有する半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の前提を説明するための強誘電体（ＢＳＴ）キャパシタ構造の要部断面図である。
【図２】本発明の第１の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程の断面図である。
【図３】本発明の第１の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図４】本発明の第１の実施例である強誘電体（ＢＳＴ）キャパシタと従来法によるキャパシタの電圧対電流特性図である。
【図５】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図６】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図７】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図８】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図９】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１０】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図１１】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１２】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図１３】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１４】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の中間工程図である。
【図１５】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の要部断面図である。
【図１６】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の下地の断面図である。
【図１７】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の下地の平面図である。
【図１８】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の腰部断面図
【図１９】本発明の別の実施例である強誘電体（ＢＳＴ）キャパシタ膜の腰部断面図
【符号の説明】
１ シリコン基板
２ 酸化シリコン膜（ＳｉＯ２）
３ Ｔｉ膜
４ Ｐｔ膜（下部電極）
５ 強誘電体膜（ＢＳＴ）
６ 島状のＴｉ核
７ 強誘電体膜（ＢＳＴ）
８ Ｐｔ層（上部電極）
９ 非結晶の強誘電体膜（ＢＳＴ）
１０ 結晶化した強誘電体膜（ＢＳＴ）
１１ 酸化チタニウム層（ＴｉＯ２）
Claims (1)
- 強誘電体薄膜を有する半導体装置の製造方法であって、
半導体基板を用意し、この基板上に絶縁層を形成する工程と、
前記絶縁層上に導電性の接着層を形成する工程と、
前記接着層上に下部電極を形成する工程と、
前記下部電極上に第１の強誘電体薄膜を形成する工程と、
前記第１の強誘電体薄膜の表面結晶粒界上に金属物質を島状に形成する工程と、
前記第１の強誘電体薄膜及び前記金属物質上に第２の強誘電体薄膜を形成する工程と、
を含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14804694A JP3628041B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置の製造方法 |
| US08/485,343 US5635420A (en) | 1994-06-29 | 1995-06-07 | Method of making a semiconductor device having a capacitive layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14804694A JP3628041B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817939A JPH0817939A (ja) | 1996-01-19 |
| JP3628041B2 true JP3628041B2 (ja) | 2005-03-09 |
Family
ID=15443936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14804694A Expired - Fee Related JP3628041B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5635420A (ja) |
| JP (1) | JP3628041B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040259113A1 (en) * | 1993-07-22 | 2004-12-23 | Mayo Foundation For Medical Education And Research, Hybritech Incorporated | Method for detection of metastatic prostate cancer |
| US6177361B1 (en) * | 1997-05-23 | 2001-01-23 | Micron Technology, Inc. | In-situ formation of metal oxide and ferroelectric oxide films |
| US5932905A (en) * | 1997-11-26 | 1999-08-03 | Lucent Technologies Inc. | Article comprising a capacitor with non-perovskite Sr-Ba-Ti oxide dielectric thin film |
| US6277436B1 (en) | 1997-11-26 | 2001-08-21 | Advanced Technology Materials, Inc. | Liquid delivery MOCVD process for deposition of high frequency dielectric materials |
| JP3092659B2 (ja) | 1997-12-10 | 2000-09-25 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| US7098503B1 (en) | 1998-08-27 | 2006-08-29 | Micron Technology, Inc. | Circuitry and capacitors comprising roughened platinum layers |
| JP2000243931A (ja) * | 1998-12-22 | 2000-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6194229B1 (en) * | 1999-01-08 | 2001-02-27 | Micron Technology, Inc. | Method for improving the sidewall stoichiometry of thin film capacitors |
| JP2002170938A (ja) * | 2000-04-28 | 2002-06-14 | Sharp Corp | 半導体装置およびその製造方法 |
| US6534357B1 (en) * | 2000-11-09 | 2003-03-18 | Micron Technology, Inc. | Methods for forming conductive structures and structures regarding same |
| KR20030002063A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 비에스티 박막의 형성 방법 및 그를 이용한 캐패시터의제조 방법 |
| US6500678B1 (en) * | 2001-12-21 | 2002-12-31 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
| WO2003100824A2 (en) * | 2002-05-28 | 2003-12-04 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor and method of manufacturing the same |
| US7031138B2 (en) * | 2002-12-09 | 2006-04-18 | Infineon Technologies Ag | Ferroelectric capacitor and process for its manufacture |
| US20060073613A1 (en) * | 2004-09-29 | 2006-04-06 | Sanjeev Aggarwal | Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof |
| JP4682769B2 (ja) * | 2004-09-30 | 2011-05-11 | Ｔｄｋ株式会社 | 誘電体薄膜、薄膜誘電体素子及びその製造方法 |
| US7329319B2 (en) * | 2004-11-10 | 2008-02-12 | Illinois Institute Of Technology | Method for producing crystals and screening crystallization conditions |
| JP5267225B2 (ja) * | 2009-03-09 | 2013-08-21 | Ｔｄｋ株式会社 | 誘電体素子の製造方法 |
| JP6293575B2 (ja) * | 2014-05-20 | 2018-03-14 | 日本特殊陶業株式会社 | マイクロヒータ、及び、ガスセンサ |
| RU200183U1 (ru) * | 2020-07-15 | 2020-10-08 | Овсеп Гагикович Андреасян | Островковый тонкоплёночный конденсатор |
| WO2022015201A1 (ru) * | 2020-07-15 | 2022-01-20 | Овсеп Гагикович АНДРЕАСЯН | Островковый тонкоплёночный конденсатор |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940006708B1 (ko) * | 1989-01-26 | 1994-07-25 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| DE69014027T2 (de) * | 1989-08-30 | 1995-06-01 | Nippon Electric Co | Dünnfilmkondensatoren und deren Herstellungsverfahren. |
| US5081559A (en) * | 1991-02-28 | 1992-01-14 | Micron Technology, Inc. | Enclosed ferroelectric stacked capacitor |
-
1994
- 1994-06-29 JP JP14804694A patent/JP3628041B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/485,343 patent/US5635420A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817939A (ja) | 1996-01-19 |
| US5635420A (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628041B2 (ja) | 半導体装置の製造方法 | |
| US6172385B1 (en) | Multilayer ferroelectric capacitor structure | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3989027B2 (ja) | キャパシタ及びその製造方法 | |
| JP4020364B2 (ja) | 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法 | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US6150684A (en) | Thin-film capacitor and method of producing same | |
| JPH08239264A (ja) | ホウ素を用いたチタン酸バリウム・ストロンチウム薄膜 | |
| JPH08340085A (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| KR20010031913A (ko) | 유전체 소자와 그 제조 방법 | |
| US6207584B1 (en) | High dielectric constant material deposition to achieve high capacitance | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| US7009231B2 (en) | Single-phase c-axis doped PGO ferroelectric thin films | |
| JP2007184622A (ja) | 高キャパシタンス薄膜キャパシタの製造方法 | |
| KR19990082374A (ko) | 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브 | |
| KR100269278B1 (ko) | 강유전체박막을이용한커패시터제조방법 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JPH05343617A (ja) | 半導体記憶装置 | |
| US6327135B1 (en) | Thin film capacitors on gallium arsenide substrate | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor | |
| JP2000150677A (ja) | 強誘電体ゲートメモリおよびその製造方法 | |
| JP2002118236A (ja) | 半導体装置およびその製造方法 | |
| JP2000067648A (ja) | 強誘電体膜の形成方法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |