JP2007184622A - 高キャパシタンス薄膜キャパシタの製造方法 - Google Patents

高キャパシタンス薄膜キャパシタの製造方法 Download PDF

Info

Publication number
JP2007184622A
JP2007184622A JP2007006719A JP2007006719A JP2007184622A JP 2007184622 A JP2007184622 A JP 2007184622A JP 2007006719 A JP2007006719 A JP 2007006719A JP 2007006719 A JP2007006719 A JP 2007006719A JP 2007184622 A JP2007184622 A JP 2007184622A
Authority
JP
Japan
Prior art keywords
thin film
electrode
forming
layer
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007006719A
Other languages
English (en)
Inventor
Masamichi Azuma
アズマ，マサミチ
De Araujo Carlos A Paz
エー． パズドゥアロウジョ，カルロス
Michael C Scott
シー． スコット，マイケル
Toshiyuki Ueda
利之 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYMMETRICS CORP
Panasonic Holdings Corp
Symetrix Corp
Original Assignee
SYMMETRICS CORP
Matsushita Electric Industrial Co Ltd
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/214,401 external-priority patent/US5620739A/en
Priority claimed from US08/280,601 external-priority patent/US5612082A/en
Application filed by SYMMETRICS CORP, Matsushita Electric Industrial Co Ltd, Symetrix Corp filed Critical SYMMETRICS CORP
Publication of JP2007184622A publication Critical patent/JP2007184622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】高キャパシタンスの高周波薄膜キャパシタを提供することにある。
【解決手段】窒化シリコンバリア層１２をガリウム砒素基板１１上に堆積させて、後の加熱工程における基板の蒸発を防止する。二酸化シリコン応力緩和層１４を上記バリア層上に堆積させる。密着層１８と第２層２０とを含む第１電極１６を応力緩和層上に形成する。実質的に無水のアルコキシカルボキシレート液状先駆体を準備し、使用直前に溶媒交換工程を行った後に、先駆体を第1電極上にスピンオンし、４００℃で乾燥し、６００℃〜８５０℃でアニールしてＢＳＴキャパシタ強誘電体２２を形成する。第２電極２４を強誘電体上に堆積させ、アニールする。
【選択図】図１

Description

本発明は、一般にはバリウムストロンチウムチタネートのような金属酸化物を用いた集積回路の作製方法に関し、特にガリウム砒素基板上の薄膜キャパシタの製造方法に関する。
一般に、ＢＳＴと呼ばれるバリウムストロンチウムチタネートのような金属酸化物材料は、比誘電率の高い集積回路用薄膜キャパシタを作製するのに有用であることが知られている（例えば、非特許文献１、特許文献１を参照）。
上記文献のいずれも、シリコン基板上にＢＳＴキャパシタを作製している。その結果は、低周波すなわち１０ＭＨｚ程度までのでは良好であるが、高周波すなわち１ＧＨｚ以上で高いキャパシタンスを持つ金属酸化物薄膜キャパシタはこれまでに実現されていない。
これまでに、ガリウム砒素基板上にＰＺＴ強誘電体ＲＡＭが作製できること、そして、ＰＺＴの汚染を防止するためにＧａＡｓを封入するのに窒化シリコン（ＳｉＮ）が有効であることが分かっている（例えば、非特許文献２、非特許文献３を参照）。また、この文献には、窒化シリコンとＰＺＴキャパシタとの間に二酸化シリコン（ＳｉＯ2）を用いることも開示されている。しかし、この文献には、この方法で優れたメモリーを作製したことが示されている一方、強誘電材料とＧａＡｓとの相互作用に関係した問題があるため、シリコン基板上に作製した同様のデバイスと比べて電子特性は良くても同等であり、多くの場合は劣ることも示唆されている。
集積回路内に、ある種の絶縁体、例えばスピンオングラス（ＳＯＧ）を作製するために、スピンコート法が用いられてきたことは良く知られている。カルボキシレート系スピンオングラスも、バリウムチタネート、ストロンチウムチタネート、およびバリウムストロンチウムチタネートのような金属酸化物を作製するために用いられてきた（例えば、非特許文献４、非特許文献５、非特許文献６を参照）。
Kuniaki Koyama, et al., "A Stacked Capacitor With(Bax Sr1-x)TiO3 for 256M DRAM" in IEDM (Intenational Electron Devices Meeting) Technical Digest, December 1991, PP. 32.1.1-32.1.4 米国特許第５１２２９２３号明細書 "Process Technology Developments For GaAs Ferroelectric Nonvoltile Memory" by L.E. Sanchez et al. "lntegrated Ferroelectrics" by J.F. Scott et a1., in Condensed Matter News, Vo1.1, No.3, 1992 G.M.Vest and S.Singaram, "Synthesis of Metallo-organic Compounds For MOD Powder sand Films", Materials Research Society Symposium Proceedings, Vol.60, 1986,pp.35-42 Robert W. Vest and Jielie Xu, "PbTiO3 Thin Films From Metalloorganic Precursors",IEEE Transactions On Ultrasonic, Ferroelectrics, and Frequency Control, Vo1.35, No.6, November 1988, pp.711-717 "Metallorganic Deposition(MOD): A nonvacuum, Spin-on, Liquid-Based, Thin Film Method", Materials Research Society Bulletin, October 1989, pp.48-53
しかし、これらの文献において作製されている薄膜の品質は悪いため、集積回路に用いることはできず、本発明の時点に至るまで、これらの方法は、比較的マクロ的な回路部品を作製する際に、金属酸化物インクをスクリーン印刷するためにのみ用いられてきた。そのため、このスピンオン技術は、高キャパシタンスの高周波用薄膜キャパシタのような既存の集積回路デバイスを製造できる作製プロセスには適当でないと考えられていた。ＧａＡｓ基板技術およびカルボキシレート・スピンオン技術は両方とも、例えば、シリコン系技術およびスパッタによる堆積技術よりも悪い結果になるので、両方を組み合わせても高周波すなわち１ＧＨｚ以上の周波数で高キャパシタンスを持つ金属酸化物薄膜キャパシタを実現できるとは思えない。
本発明は、アルコキシカルボキシレート液状先駆体およびスピンオン技術を用いて、ガリウム砒素基板上に金属酸化物薄膜を堆積させることにより、高キャパシタンスの高周波薄膜キャパシタを提供するという問題を解決する。望ましくは、ガリウム砒素をバリア層で封入することにより、後の高温アニール工程でＧａＡｓが揮発するのを防止し、次に、応力緩和層で覆うことにより、ガリウム砒素と金属酸化物キャパシタとの間の応力を緩和する。望ましくは、バリア層は窒化シリコン（Ｓｉ3Ｎ4）から成り、応力緩和層は二酸化シリコンから成る。望ましくは、本出願人のアメリカ合衆国特許出願第08/165,082号に記載されている比較的低温のスピンオンプロセスを用いて金属酸化物を堆積させる。
液状先駆体スピンオンプロセスを用いて金属酸化物を堆積させることにより、金属酸化物の化学量論性の制御制度を著しく高め且つ材料の均質性も著しく高めることができる。この均質性と、乾燥およびアニールプロセスの注意深い制御とにより、従来法で作製した薄膜デバイスに比べて電子特性が著しく向上する。更に、金属酸化物が均質であることにより、従来の作製方法で発生していた応力および割れが大幅に低減する。
図１に、下記に説明する実施例において作製した薄膜キャパシタ１０を示す。単結晶ガリウム砒素（ＧａＡｓ）ウエハ１１をバリア層１２（望ましくは窒化シリコン（Ｓｉ3Ｎ4）の層）と応力緩和層１４（望ましくは二酸化シリコンの層）とで封入した後、その上にキャパシタ１０が形成されている。このキャパシタ１０は、第１の電極１６が密着層１８（望ましくは厚さ約２００Åのチタン層）と層２０（望ましくは厚さ約２０００Åの白金層）とで形成されている。キャパシタ１０は更に、ＢＳＴのような金属酸化物の層２２と、第２の電極層２4（やはり厚さ約２０００入の白金層）とを含む。
集積回路の分野では、ＧａＡｓ結晶１１を「基板」と呼ぶことが多い。本明紬書中では、「基板」はＧａＡｓ層１１を指すこともあるが、より概括的には他層のための支持体を指す。例えば、金属酸化物層２２のための基板２3は直接には白金の第１電極層２０であるが、概括的には層１８、１４、１２、および１１をも含むと考えることができる。
本明細書中で用語「金属酸化物」は一段式ＡＢＯ3の材料を意味し、ＡおよびＢはカチオンであり、０はアニオンとしての酸素である。この用語は、ＡおよびＢを複数の元素の代表として用いており、この用語に含まれる材料の形としては、例えばＡ′Ａ"ＢＯ3、ＡＢ′Ｂ"Ｏ3、およびＡ′Ａ"Ｂ’Ｂ"Ｏ3があり、ここでＡ′、Ａ"、Ｂ′およびＢ"は異なる金属元素を表す。望ましくは、Ａ、Ａ′、Ａ"はＢa、Ｂi、Ｓｒ、Ｐｂ、ＣａおよびＬａから成る金属の群から選択された金属であり、Ｂ、Ｂ′およびＢ"はＴｉ、Ｚｒ、Ｔａ、Ｍｏ、Ｗ、およびＮｂから成る群から選択された金属である。
望ましくは、上記金属酸化物はペロブスカイトである。この金属酸化物の多くは強誘電材料であるが、強誘電材料に分類されていても室温では強誘電性を示さないものもある。しかし、これら強誘電体のほとんどは比誘電率が比較的高いので、強誘電性であるなしによらず、比誘電率の高いキャパシタに有用であることが多い。望ましくは、金属酸化物はバリウムストロンチウムチタネート（ＢＳＴ）であり、望ましくは、式Ｂa0.7Ｓｒ0.3ＴｉＯで表されるものである。ＢＳＴに、本出願人のアメリカ合衆国特許出願第08/273,592号に記載したようにドープしてもよい。
上記各層に上記以外の種々の材料を用いてもよく、例えば層１８はチタンの他、タンタル、ニッケル、タンタルシリサイド、チタンシリサイド、ニッケルシリサイド、パラジウム等で形成してもよいし、層２０は白金以外の材料で形成してもよい。電極１６を３層以上で構成してもよいし、電極２４を２層以上で構成してもよい。
ここで、図１は、実際の電子デバイスの特定部分の実際の断面図ではなく、本発明の構造および方法をより明瞭かつ十分に示すための理想化した表現に過ぎない。例えば、個々の層の相対的な厚さは実際の比率どおりには示してないが、そうしないと基板１１のような幾つかの層が厚過ぎて図がおかしな格好になるからである。また、キャパシタ１０は望ましくは集積回路３０の一部を構成するものであり、集積回路３０には他の電子デバイス例えばトランジスタや他のキャパシタ等が含まれているが、これら他の電子デバイスは図を簡潔にするために省略してある。また、金属酸化物層２２はキャパシタ以外に例えば強誘電ＦＥＴ等の他のデバイス内に含まれていてもよい。
図３に、本発明によりキャパシタ１０を作製する方法のフローチャートを示す。この方法を図１の実施態様について説明するが、他の実施態様についての説明とすることもできる。
工程４１において、ＧａＡｓ基板１１を準備する。基板１１は従来のＧａＡｓ結晶成長法により作製する。工程４２において、窒化シリコンの層を約１５００Åの厚さに堆積させる。これはプラズマエンハンスト化学蒸着法（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）により行うのが望ましいが、他の方法を用いてもよい。
次に、工程４３において、二酸化シリコンの層１４を約１０００Åの厚さに堆積させる。これはＰＥＣＶＤあるいは湿式成長法等の従来のどの方法で行ってもよい。
工程４４において、第１電極１６を堆積させる。望ましくは、第１電極１６は、密着層１８（望ましくはチタン層で、厚さは約２００Å）と厚さ約２０００Åの白金の層２０とを、どちらも望ましくはスパッタにより堆積させて形成する。
工程４５において金属酸化物先駆体を準備する。これは塗布工程４7の直前に行えばよいが、通常は塗布に十分先立って原液を準備し貯蔵しておく。金属酸化物はバリウムストロンチウムチタネートであることが望ましく、その先駆体はアメリカ合衆国特許出願第08/132,744号に記載したように作成する。
上記特許出願には、バリウムアルコキシカルボキシレートのような金属アルコキシカルボキシレートとチタンイソプロポキシドのような金属アルコキシドとを組み合わせて用いた金属酸化物の作製方法が開示されている。すなわち、バリウムを２−メトキシエタノールおよび２−エチルヘキサン酸と反応させてＢＳＴ先駆体を作製し、ストロンチウムを添加し、得られた混合物を冷却させ、チタンイソプロポキシドおよび２−メトキシエタノールを添加し、加熱して最終的なＢＳＴ濃度として約０.５モルを得る。
アメリカ合衆国特許出願第08/132,744号および本出願人のアメリカ合衆国特許出願第08/165,082号（これらは本願に対応するアメリカ合衆国特許出願に参考として取り込まれている）に開示されているように、上記加熱時に最高温度を１１６℃としたことにより、イソプロパノールおよび水分が全て蒸発除去される。これにより得られた先駆体は実質的に無水物である。
ドーパントを添加する場合には、工程４５においてドーパント先駆体溶液を準備し上記先駆体に添加する。塗布工程の直前に、溶媒交換工程４６を行うことが望ましい。すなわち、上記で作成した原液を貯蔵場所から除去し、製造上取扱いが容易な且つ／もしくは貯蔵性の良い先駆体を作成できるようなキシレンのような溶媒を、例えばスピン塗布用にはｎ−ブチルアセテートのような、塗布方法に適した良好な粘度の溶媒に交換する。この交換は新たな溶媒を添加し元の溶媒を蒸発除去することにより行う。望ましくは、スピンオン用としては、スピンオン先駆体溶液の濃度は０.２９〜０.３１モルであり、これは溶媒交換工程４６において制御する。
工程４７において、望ましくは１５００ＲＰＭ〜２０００ＲＰＭで２０秒〜６０秒スピンさせることにより、基板２３に先駆体を塗布する。しかし、他の方法、例えば、アメリカ合衆国特許出願第07/993,380号（本明細書中に参考として取り込んである）に記載されているようなミスト式堆積方法を用いてもよい。
工程４８および工程５０において、先駆体を処理して金属酸化物強誘電材料２２を基板２３上に形成する。この処理は、乾燥およびアニールによるのが望ましい。乾燥は空気中または乾燥窒素中が望ましく、従来技術に比べて比較的高温すなわち２００℃〜５００℃が望ましい。典型的には空気中、４００℃で２分間乾燥を行う。この高温乾燥は、再現性良くＢＳＴの性質を得るのに必要である。乾燥後に、膜２２が所望厚さでなければ、所望厚さに達するまで塗布工程４７および乾燥工程４８を繰り返す。２０００Å程度の厚さにするには、通常は工程４７および工程４８を２〜３回繰り返す必要がある。所望厚さに達したら、乾燥した先駆体を工程５０においてアニールして強誘電層２２を形成する。このアニールを第１アニールと呼んで、後に行うアニールと区別する。望ましくは、このアニールは酸素中、温度６００℃〜８５０℃で１分〜９０分行う。典型的には、７００℃、６０分のアニールであり、これを１０分間入炉させ１０分間出炉させる入炉/出炉方式で行う。このアニールの温度および時間を注意深く制御することも、再現性の良い結果を得る上で必要である。これにより得られる層２２は約２０００Åの厚さであることが望ましい。工程５１において第２電極２４を堆積させる。これはスパッタで行うのが望ましく、約２０００Åの厚さの白金で形成するのが望ましい。
次に、工程５２でデバイスをパターニングする。第１電極の堆積後に何らかのパターニングが行われている場合には、上記デバイスのパターニングは単に第２電極のパターニングのみになる。ここで重要なことは、第２アニール工程５３より前にデバイスをパターニングすることにより、パターニング応力を第２アニールにより除去し且つパターニング中に生じた酸化物の欠陥を修正するようにすることである。第２アニール５３は第１アニールと同じ温度で行うことが望ましいが、第１アニールに対して５０〜１００℃の範囲内で多少の違いがあっても良い。第２アニールの時間は第１アニールより短時間であることが望ましく、一般に３０分程度とするが、これもサンプルに応じて１分〜９０分程度の範囲内とすることができる。この場合も、アニール条件を注意深く制御することは、再現性の良い結果を得る上で重要である。
場合によっては、第２アニールを全く省略することが望ましい。最後に工程５４において、デバイスが完成し評価を行う。
式Ｂa0.7Ｓｒ0.3ＴｉＯで定義される化学量論量のバリウム、ストロンチウムおよびチタンを含む先駆体原液からＢＳＴキャパシタ１０のサンプル３個を作製した。作製方法は上記のとおりであったが、第１サンプルは第１および第２アニール工程を８００℃、第２サンプルは第１および第２アニール工程を７００℃、第３サンプルは第１および第２アニール工程を６５０℃でそれぞれ行った点が異なる。各サンプルについて電気特性を評価した結果を図３に示す。
同図は、キャパシタンス（単位:ファラッド）と周波数（単位:ギガヘルツ）との関係を示すグラフである。比較の基準として、比誘電率（ε）が３００である仮想材料のキャパシタンスを一点鎖線で示してある。８００℃でアニールしたサンプルのキャパシンタンスは周波数が１ギガヘルツに近づくと急速に低下する。７００℃でアニールしたサンプルのキャパシンタンスは１ギガヘルツを超えるまでは低下せず、６５０℃でアニールしたサンプルのキャパシタンスは１０ギガヘルツに近いところまで平坦に維持されている。しかし、８００℃でアニールしたサンプルと７００℃でアニールしたサンプルとではキャパシタンスに約５倍の低下があり、７００℃でアニールしたサンプルと６５０℃でアニールしたサンプルとでは更に１０倍を若干超えるキャパシタンスの低下がある。一点鎖線で示したように、７００℃でアニールしたサンプルは、例えば比誘電率が３.９である二酸化シリコンよりもキャパシンタンスがまだかなり高いので、本発明の方法を用いることにより、１ギガヘルツをかなり超えた高周波域で高キャパシタを持つ材料を作製できる。
以上、高キャパシタンス高周波薄膜キャパシタを有する集積回路を作製するための新規な構造および方法を説明した。図面および明細書中に記載した特定の実施態様は例示するためのものであって、本発明を限定するものではない。また、ここに記載した特定の実施態様を当業者が本発明の諸概念を逸脱せずに種々に用いたり改変したりできることは明らかである。例えば、図１に示した以外のキャパシタ構造を用いることができるし、キャパシタおよびその作製方法を他の多種多様な構造および方法と組み合わせることができる。
等価的な材料、異なる材料厚さ、および基板および電極層を堆積させる他の方法を用いることができる。説明した各工程は場合によっては異なる順序で行うことができることも明らかである。また、説明した種々の構造および方法に代えて、等価的な構造および方法を用いることもできる。
以上説明したように、本発明は、金属酸化物を用いた高周波薄膜キャパシタに有用である。
本発明による集積回路用キャパシタの断面図である。 本発明により作製し３水準の温度でアニールしたＢＳＴキャパシタについてキャパシタンス（単位:ファラッド（Ｆ））と周波数（単位:ギガヘルツ（ＧＨｚ））との関係を示すグラフである。 本発明により薄膜キャパシタを作製するための典型的なプロセスのフローチャートである。
符号の説明
１０ 薄膜キャパシタ
１１ ガリウム砒素基板
１２ バリア層
１４ 応力緩和層
１６ 第１電極
１８ 密着層
２２ 金属酸化物
２４ 第２電極
３０ 集積回路

Claims (10)

  1. ガリウム砒素基板（１１）を提供する工程と、
    該基板上にバリア層（１２）を形成する工程と、
    該バリア層上に第１電極（１６）を形成する工程と、
    該第１電極上に金属酸化物（２２）を形成する工程と、
    該金属酸化物上に第２電極（２４）を形成する工程と
    を包含し、
    該金属酸化物を形成する工程は、
    バリウム、ストロンチウムおよびチタンの金属成分を少なくとも第１溶媒に溶かすことによって得られる溶液を含む液状先駆体を提供する工程と、
    該液体先駆体を該第１電極（１６）に塗布する工程と、
    該第１電極上の該液状先駆体に対して乾燥プロセスを行い、然る後アニーリングプロセスを行うことにより、バリウムストロンチウムチタネートを含む該金属酸化物を形成する工程と
    を包含する、高キャパシタンス薄膜キャパシタの製造方法。
  2. 前記液状先駆体を提供する工程は、前記第１溶液を該第１溶液とは異なる第２溶媒に交換する溶媒交換工程を包含する、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  3. 前記液状先駆体は、金属アルコキシカルボキシレートを含む、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  4. 前記バリア層（１２）を形成する工程と前記第１電極（１６）を形成する工程との間に応力緩和層（１４）を形成する工程をさらに包含する、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  5. 前記応力緩和層（１４）は、１０００Åの厚さの二酸化シリコンを含み、
    前記バリア層（１２）は、１５００Åの厚さのＳｉ３Ｎ４を含む、請求項４に記載の高キャパシタンス薄膜キャパシタの製造方法。
  6. 前記乾燥プロセスは、前記第１電極（１６）上の前記先駆体を２００℃から５００℃までの温度に加熱する工程を含み、
    前記アニーリングプロセスは、該第１電極上の該先駆体を６００℃と８５０℃との間の温度でアニールする工程を含む、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  7. 前記アニーリングプロセスは、
    １分と９０分との間の時間で前記バリウムストロンチウムチタネートに対する第１アニーリングを行うことと、
    該第１アニーリングの後に、１分と９０分との間の時間で該バリウムストロンチウムチタネートに対する第２アニーリングを行うことと
    を包含する、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  8. 前記バリウムストロンチウムチタネート（２２）がＢａ０．７Ｓｒ０．３ＴｉＯ３を有する、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  9. 前記第１電極（１６）を形成する工程は、
    チタン、タンタル、ニッケル、タンタルシリサイド、ニッケルシリサイドおよびパラジウムからなる群から選択される密着層（１８）を形成する工程と、
    該密着層上に第２層（２０）を形成する工程と
    を包含する、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
  10. 前記高キャパシタンス薄膜キャパシタは、高周波キャパシタである、請求項１に記載の高キャパシタンス薄膜キャパシタの製造方法。
JP2007006719A 1994-03-17 2007-01-16 高キャパシタンス薄膜キャパシタの製造方法 Pending JP2007184622A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/214,401 US5620739A (en) 1991-02-25 1994-03-17 Thin film capacitors on gallium arsenide substrate and process for making the same
US08/280,601 US5612082A (en) 1991-12-13 1994-07-26 Process for making metal oxides

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7524164A Division JPH09501019A (ja) 1994-03-17 1995-03-16 ガリウム砒素基板上の薄膜キャパシタおよびその作製方法

Publications (1)

Publication Number Publication Date
JP2007184622A true JP2007184622A (ja) 2007-07-19

Family

ID=26908970

Family Applications (2)

Application Number Title Priority Date Filing Date
JP7524164A Pending JPH09501019A (ja) 1994-03-17 1995-03-16 ガリウム砒素基板上の薄膜キャパシタおよびその作製方法
JP2007006719A Pending JP2007184622A (ja) 1994-03-17 2007-01-16 高キャパシタンス薄膜キャパシタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP7524164A Pending JPH09501019A (ja) 1994-03-17 1995-03-16 ガリウム砒素基板上の薄膜キャパシタおよびその作製方法

Country Status (6)

Country Link
EP (1) EP0699343B1 (ja)
JP (2) JPH09501019A (ja)
KR (1) KR100345014B1 (ja)
CA (1) CA2163130C (ja)
DE (1) DE69522628T2 (ja)
WO (1) WO1995025340A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425440A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
US20160293334A1 (en) * 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
GB2338962B (en) * 1996-06-19 2000-11-29 Nec Corp Thin film formation method
US6319764B1 (en) 1999-08-25 2001-11-20 Micron Technology, Inc. Method of forming haze-free BST films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993012538A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Process for fabricating layered superlattice materials
JPH05267565A (ja) * 1992-03-17 1993-10-15 Matsushita Electron Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217754A (en) * 1987-07-27 1993-06-08 Trustees Of The University Of Pennsylvania Organometallic precursors in conjunction with rapid thermal annealing for synthesis of thin film ceramics
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
DE69231865T2 (de) * 1991-12-13 2001-09-20 Symetrix Corp., Colorado Springs Verwendung von schichtigem übergitter material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993012538A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Process for fabricating layered superlattice materials
JPH05267565A (ja) * 1992-03-17 1993-10-15 Matsushita Electron Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425440A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
US20160293334A1 (en) * 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor

Also Published As

Publication number Publication date
CA2163130C (en) 2005-05-24
JPH09501019A (ja) 1997-01-28
CA2163130A1 (en) 1995-09-21
WO1995025340A1 (en) 1995-09-21
DE69522628T2 (de) 2002-04-18
EP0699343A1 (en) 1996-03-06
EP0699343B1 (en) 2001-09-12
KR960702676A (ko) 1996-04-27
DE69522628D1 (de) 2001-10-18
KR100345014B1 (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
EP0770265B1 (en) Method of forming doped bst layers and integrated circuit capacitors comprising magnesium doped bst layers
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6255122B1 (en) Amorphous dielectric capacitors on silicon
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
US6404003B1 (en) Thin film capacitors on silicon germanium substrate
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
KR100442543B1 (ko) 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
KR20010022272A (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
JP3628041B2 (ja) 半導体装置の製造方法
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP2002170938A (ja) 半導体装置およびその製造方法
JP2007184622A (ja) 高キャパシタンス薄膜キャパシタの製造方法
US7009231B2 (en) Single-phase c-axis doped PGO ferroelectric thin films
US6528863B1 (en) Perovskite-containing composite material, method of manufacturing said material, electronic component and module
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
JP3292795B2 (ja) 半導体メモリ素子の製造方法
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
KR19990082374A (ko) 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
US6919283B2 (en) Fabrication of pure and modified Ta2O5 thin film with enhanced properties for microwave communication, dynamic random access memory and integrated electronic applications
JP3997314B2 (ja) 誘電体膜の形成方法
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
JPH0380562A (ja) 薄膜コンデンサの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214