CN1409388A - 制造集成半导体装置的方法、半导体装置和存储单元 - Google Patents
制造集成半导体装置的方法、半导体装置和存储单元 Download PDFInfo
- Publication number
- CN1409388A CN1409388A CN02143565A CN02143565A CN1409388A CN 1409388 A CN1409388 A CN 1409388A CN 02143565 A CN02143565 A CN 02143565A CN 02143565 A CN02143565 A CN 02143565A CN 1409388 A CN1409388 A CN 1409388A
- Authority
- CN
- China
- Prior art keywords
- layer
- structuring
- thermal oxidation
- main stor
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title abstract 4
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 42
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000033458 reproduction Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
在此阐述了一种方法，其中，在基层(12)的一个面上生成和掺杂一个多晶层(14)。通过快速热氧化在多晶层(14)上如此生成一个氧化物层(16)，使得可以准确地结构化多晶层(14)。
Description
技术领域
本发明涉及一种方法，其中，一个譬如非晶形或多晶的主层安放在衬底上或在基层上。在安放时或在安放之后掺杂所述的主层。稍后则结构化主层。
发明内容
本发明的任务是说明一种用于制造集成半导体装置的方法，该方法是特别简单的，并尤其是允许主层的良好结构化。此外，应说明一个所属的半导体装置和一个所属的存储单元。
通过权利要求1中说明的方法步骤解决涉及本方法的任务。在从属权利要求中说明了改进方案。
在本发明的方法中，除了文章开头所述的方法步骤之外，还在结构化主层之前在主层上通过热氧化生成一个氧化物层。在高于900℃的温度下以小于65秒的时间，即在一种所谓的RT处理(快速热处理)中实施所述的热氧化。此外，在沉积主层之后的所述的热氧化是用一种处理温度的第一处理步骤，该处理温度高于沉积主层时的处理温度，或约等于这个处理温度。如果主层首先曾是非晶形的，则主层在RT处理之后也是多晶的。
本发明从这种思路出发，即通过跟随沉积主层之后的下一个温度步骤基本上确定主层的晶粒结构。如果这下一个温度步骤是一个RT处理步骤，则产生一个对于多晶材料的结构化、尤其是在关于晶粒大小和关于光滑的晶界方面很有利的晶粒结构。同时在本发明的方法中在这个温度步骤中实施热氧化，以便在主层上生成一个具有几个纳米厚度的氧化物层。
如果多晶层在它的安放之后被掺杂，则通过温度步骤此外达到一种退火。这意味着，RT处理则具有三个功能，即：
-生成有利的基本晶粒结构，
-在含氧气氛下实现氧化，和
-实现退火。
在本发明方法的一个改进方案中在整个主层上安放生成在主层上的氧化物层。在结构化多晶层之前同样结构化氧化物层。通过这个措施达到了，不必要在安放主层之后沉积和结构化其它的层，以便保证氧化物层的仅局部的生长。用于安放其它层的处理步骤会在多晶层中在关于这个层的稍后的结构化方面负面影响单晶晶粒的基本结构。
在另一个改进方案中基层是一个由衬底承载的氧化物层。基层譬如直接位于衬底的表面上。但是也可以在基层和衬底之间布置其它的层。
在本发明方法的另一个改进方案中在结构化时按区域暴露出衬底，而不侵蚀衬底本身。替换地在结构化时按区域暴露出基层，而不侵蚀基层本身。如果多晶层含有适合于刻蚀处理的晶粒，则只能譬如借助等离子体刻蚀处理实施这种准确的结构化。借助本发明的方法可以达到晶粒的合适的基本结构。
在观察许多元件时可以直接经元件的恶化的电子性能来验证暴露区域中的主层的残余，或暴露区域中的基层或衬底的表面侵蚀。如果观察许多元件，通过采用改进方案来改善这些性能，使得出发点必须在于，不再具有，或然而仅以对于元件电功能不显著的程度具有残余或表面侵蚀。
在本发明方法的另一个改进方案中在热氧化之后和结构化之前安放一个电介层到氧化物层上。在结构化多晶层之前的构成时同样结构化电介层。在构成时电介层由一种不同于氧化物层材料的材料制成。因此产生一个具有特别好的绝缘性能的电绝缘层的堆叠。
在下一个改进方案中电介层是一个氮化物层，尤其是一个氮化硅层。但是譬如也采用氧氮化物(Oxini trid)层。
在本发明方法的一个改进方案中在安放电介层之后和结构化之前在电介层上沉积一个氧化物层。在结构化主层之前的构成时同样结构化氧化物层。通过这种措施产生一个由至少三个绝缘层组成的，在尽可能小的堆叠高度时具有特别好的绝缘性能的堆叠。层堆叠譬如是一个所谓的ONO堆叠(氧化物氮化物氧化物，或氧氮化物氮化物氧化物)。此外，二氧化硅层适合于作为氧化物层。
在本发明方法的另一个改进方案中将一个导电层放入在结构化主层时生成的凹处中。导电层的至少一个部分保留在凹处中，并因此变成电子元件的组成部分。
在另一个改进方案中所述导电层的一部分保留在所述的凹处之内，而所述导电层的一部分保留在所述的凹处之外。如果两个部分导电地相连接，它们则形成同一元件的组成部分。本发明的方法尤其适合于制造存储晶体管的栅极引线。此外本发明的方法尤其适合于制造所谓的分路栅极(Split-Gate)存储单元的栅极引线。各个存储单元在这些工艺技术中譬如具有在较小宽度方向上的0.5μm的单元大小。但是本发明的方法也可以采用在较小的单元大小上，譬如在0.35μm的单元大小上。
在一个改进方案中衬底是一种具有在10-4Ωcm和10+12Ωcm之间的电阻率的半导体材料，尤其是一种硅晶片。在下一个改进方案中主层由多晶硅制成。在一个改进方案中基层是一个通过热氧化在衬底上生成的氧化物层。所述的材料特别适合于简单的处理。
在下一个改进方案中热氧化的时间位于3秒和35秒之间，优选为5秒。5秒的时间是特别适合的，因为已经达到了晶粒的对于良好结构化多晶层所必要的基本结构，并且继续的热氧化导致不希望的大的氧化物层，和有时也导致多晶层中的损伤。
在本发明方法的下一个改进方案中热氧化的温度位于1000℃至1100℃的范围中。该温度优选为1050℃。所述的温度实现一种短的RT处理，而不会通过高温过强地损伤多晶结构。
在下一个改进方案中在RTP设备(快速热处理)中实施热氧化。譬如借助加热的石墨板，或借助高功率灯加热主层。从一侧，或从两侧加热是可能的。
在一个其它的特征中本发明涉及一个具有权利要求15中所说明特征的半导体装置。在改进方案中用本发明的方法或它的改进方案中的一个来制造所述的半导体装置。因此上述的技术效果也适用于本发明的半导体装置或它的改进方案。
此外，本发明涉及一个含有本发明的半导体装置或它的改进方案的存储单元，使得上述的技术效果又适用。
附图说明
以下借助附图阐述本发明的实施例。其中所展示的：
图1为一个通过层序列的截面图，
图2为一个通过由层序列所生成的存储晶体管的截面图，和
图3为一个分路栅极存储单元的截面图。
具体实施方式
附图1展示一个通过层序列8的截面图，借助以下的方法步骤将该层序列8安放到硅半导体晶片10上：
-通过热氧化半导体晶片10已生成具有少数几个纳米厚度的，譬如7.5nm厚度的二氧化硅层12。
-在所述的二氧化硅层12上已借助低压CVD法(化学汽相淀积)约在630℃下沉积多晶层14。采用了硅烷(SiH4)和三氢化磷(PH3)作为反应产物。多晶层14譬如具有约200nm的厚度，请参阅箭头15。
-多晶层14在它的沉积时已通过三氢化磷份额用磷强烈地掺杂。磷含量譬如为每cm3 3×1020原子。
-在生成多晶层14之后以5秒在1050℃下实施快速热氧化，以便在多晶层14上生成薄的二氧化硅层16，并同时在关于多晶层14的稍后的结构化方面改善多晶层14的晶粒结构。二氧化硅层16譬如具有约6nm的厚度。
-在此之后借助CVD法在二氧化硅层上沉积薄的氮化物层18。所述的氮化物层18由氮化硅制成，并具有5nm的厚度。
-随后在氮化物层18上借助CVD法沉积薄的二氧化硅层20。所述的二氧化硅层20譬如具有7nm的厚度。
二氧化硅层16、氮化物层18、和二氧化硅层20共同形成一个ONO层堆叠(氧化物 氮化物 氧化物)。
附图2展示一个通过在进一步加工层序列8时所产生的存储晶体管9的截面图。附图2是存储晶体管9的TEM摄像(透射电子显微镜)的直接再现。因此说明了波形的棱边分布。存储晶体管9含有一个既位于多晶层14之上，也位于多晶层14右旁的控制电极22。
附图2是存储晶体管9的比例正确的再现。比例尺26展示，附图2中的1cm相当于存储晶体管9的25nm。附图2中仅示出了存储晶体管的通过多晶层14所形成存储器电极的边缘区域。多晶层14在它的结构化之后在横向上具有约550nm的尺寸，请参阅箭头28。
在借助附图1阐述方法步骤之后已进行以下的方法步骤：
-在层堆叠8上安放一个光刻胶层。
-按曝光掩模将光刻胶层曝光。
-将光刻胶层显影，其中，保留了多晶层14之上的光刻胶层区域。
-层20，18，16和14以这种顺序借助等离子体刻蚀处理被结构化，其中，已分别将合适的刻蚀剂用于刻蚀层20，18，16或14。用一个对二氧化硅选择性刻蚀多晶硅的刻蚀剂实施刻蚀处理的最后的阶段，刻蚀速率譬如是至少相差达系数10的。在二氧化硅层12的表面上停止刻蚀处理。
-随后借助热氧化在多晶层14的侧壁上生成侧壁氧化物30。在这种热氧化时在二氧化硅层12的暴露出的区域中，产生一个比二氧化硅层12厚的，并稍后将控制电极22与硅晶片10绝缘的二氧化硅层32。
-随后沉积和结构化一个多晶层，其中，产生控制电极22。
-此外，在区域34中沉积一个中间氧化物。
附图3展示一个通过分路栅极存储单元100的截面图，该分路栅极存储单元100布置在硅衬底110上，并象存储单元9那样构造的，但例外在于，一个控制电极从存储器电极114之上的区域向存储器电极114的左侧延伸。
在起着隧道氧化物作用的二氧化硅层112上布置了存储器电极114。控制电极122的上面部分坐落在其上的ONO层堆叠121，位于存储器电极114的背向二氧化硅层112的侧面上。一个侧壁氧化物130位于存储器电极114的侧壁和控制电极122之间。
一个起着直至16伏电压的高伏栅极氧化物作用的二氧化硅层132，位于控制电极122的更靠近衬底110的部分和衬底110之间。又用一个绝缘的中间氧化物充填了区域134。
由掺杂的源区136和由掺杂的漏区137界限控制电极122和存储器电极114，这些源区136和漏区137是已放入衬底110中的。放入在接点孔中的金属敷层138一直延伸至漏区137。
在另一个实施例中，象上面所述那样通过应用相同的方法步骤来制造一个堆叠存储单元。在所述的堆叠存储单元中控制电极仅位于存储器电极之上。漏区或源区直接界靠到存储器电极上。
通过所述的处理控制达到了，多晶层或存储器电极的多晶硅具有一种最好地适合于随后的结构化的晶粒结构。譬如产生具有约200nm直径的晶粒的晶界。甚至减小了存储器电极表面上的粗糙度。
参考符号表8 层序列9 存储晶体管10，110 硅晶片12，112 二氧化硅层14，114 多晶层16 二氧化硅18 氮化物层20 二氧化硅21，121 ONO层堆叠22，122 控制电极26 比例尺28 箭头30，130 侧壁氧化物32，132 二氧化硅层34，134 区域100 分路栅极存储单元136 源区137 漏区138 金属敷层
Claims (17)
1.用于制造集成半导体装置(9，100)的方法，
其中，在衬底(10)或基层(12)的一个面上生成一个主层(14)，
其中，所述的主层(14)在生成时或在生成之后被掺杂，
其中，在所述的主层(14)上通过热氧化生成一个氧化物层(16)，
和其中，将所述的主层(14)结构化，
其中，在高于900℃的温度下以小于65秒的时间实施所述的热氧化，
和其中，在生成主层(14)之后的所述的热氧化是用一种处理温度的第一处理步骤，该处理温度高于或约等于生成主层(14)时的处理温度。
2.按权利要求1的方法，其特征在于，所述的氧化物层(16)生成在所述的主层(14)的整个暴露出的面上，
和在结构化所述的主层(14)之前将所述的氧化物层(16)结构化。
3.按权利要求1或2的方法，其特征在于，所述的基层(12)是一个生成在所述衬底(10)的一个面上的氧化物层。
4.按以上权利要求之一的方法，其特征在于，在所述的结构化时按区域暴露出所述的衬底(10)，而不侵蚀所述的衬底本身，
或在所述的结构化时按区域暴露出所述的基层(12)，而不侵蚀所述的基层(12)本身。
5.按以上权利要求之一的方法，其特征在于，在所述的热氧化之后，或在所述的结构化之前生成一个电介层(18)，
和/或在所述主层(14)的结构化之前结构化所述的电介层(18)。
6.按权利要求5的方法，其特征在于，所述的电介层(18)是一个氮化物层，
和/或所述的电介层(18)是一个氮化硅层，
和/或所述的电介层(18)是一个氧氮化物层。
7.按权利要求5或6的方法，其特征在于，在生成所述的电介层(18)之后和在结构化之前生成一个氧化物层(20)，
和/或在结构化所述的主层(14)之前同样结构化所述的氧化物层(20)。
8.按权利要求7的方法，其特征在于，所述的氧化物层(20)是一个含有二氧化硅的层，或一个二氧化硅层。
9.按以上权利要求之一的方法，其特征在于，在一个在结构化时生成的凹处中放入一个导电层(22)。
10.按权利要求9的方法，其特征在于，所述导电层(22)的一部分保留在所述的凹处之内，以及所述导电层(22)的一部分保留在所述的凹处之外，
和/或两个部分是导电地相连接的，或两个部分是彼此电绝缘的，
和/或所述的两个部分形成一个存储晶体管(9，100)的栅极引线(22)，尤其是一个分路栅极连接线。
11.按以上权利要求之一的方法，其特征在于，所述的衬底(10，110)是一种半导体材料，尤其是硅，
和/或所述的主层(14，114)含有多晶硅，或是一个多晶硅层，
和/或所述的基层是一个在所述衬底上优选通过热氧化生成的氧化物层，尤其是一个二氧化硅层。
12.按以上权利要求之一的方法，其特征在于，所述热氧化的时间小于35秒，
和/或所述热氧化的时间大于3秒，
和/或所述热氧化的时间为5秒。
13.按以上权利要求之一的方法，其特征在于，所述热氧化的温度低于1150℃，
和/或所述热氧化的温度高于950℃，
和/或所述热氧化的温度约为1050℃。
14.按以上权利要求之一的方法，其特征在于，在一个RTP设备中实施所述的热氧化。
15.半导体装置(9，100)，该半导体装置(9，100)按顺序从一个衬底(10)出发，或从一个基层(12)出发含有以下的层：
一个结构化的多晶的主层(14)，和
一个通过热氧化生成的绝缘层(16)，其特征在于，
所述的主层(14)在它结构化之前进行热氧化时以小于65秒的时间已被加热到高于900℃的温度上，
和在沉积所述主层(14)之后的热氧化曾是用一个处理温度的第一处理步骤，该处理温度曾高于或约等于沉积所述主层(14)时的处理温度。
16.按权利要求15的半导体装置(9，100)，其特征在于，用一种按权利要求1至14之一的方法制造所述的半导体装置(9，100)。
17.存储单元，其特征在于，它含有至少一个按权利要求15或16的半导体装置(9，100)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10148491.7 | 2001-10-01 | ||
| DE10148491A DE10148491B4 (de) | 2001-10-01 | 2001-10-01 | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1409388A true CN1409388A (zh) | 2003-04-09 |
| CN100352037C CN100352037C (zh) | 2007-11-28 |
Family
ID=7701049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021435650A Expired - Fee Related CN100352037C (zh) | 2001-10-01 | 2002-09-29 | 制造集成半导体装置的方法、半导体装置和存储单元 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6897112B2 (zh) |
| EP (1) | EP1298711B1 (zh) |
| CN (1) | CN100352037C (zh) |
| DE (1) | DE10148491B4 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336084A (zh) * | 2018-02-28 | 2018-07-27 | 电子科技大学 | 高压隔离层及其制备方法和应用 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| US5008212A (en) * | 1988-12-12 | 1991-04-16 | Chen Teh Yi J | Selective asperity definition technique suitable for use in fabricating floating-gate transistor |
| US5017979A (en) * | 1989-04-28 | 1991-05-21 | Nippondenso Co., Ltd. | EEPROM semiconductor memory device |
| US5219766A (en) * | 1990-04-25 | 1993-06-15 | Oki Electric Industry Co., Ltd. | Semiconductor device having a radiation resistance and method for manufacturing same |
| JPH088318B2 (ja) * | 1990-05-09 | 1996-01-29 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| US5120670A (en) * | 1991-04-18 | 1992-06-09 | National Semiconductor Corporation | Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories |
| KR970009976B1 (ko) * | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| EP0571692B1 (en) * | 1992-05-27 | 1998-07-22 | STMicroelectronics S.r.l. | EPROM cell with a readily scalable down interpoly dielectric |
| DE59409300D1 (de) * | 1993-06-23 | 2000-05-31 | Siemens Ag | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
| US5488579A (en) * | 1994-04-29 | 1996-01-30 | Motorola Inc. | Three-dimensionally integrated nonvolatile SRAM cell and process |
| US5665620A (en) * | 1994-08-01 | 1997-09-09 | Motorola, Inc. | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| JP2699890B2 (ja) * | 1994-09-29 | 1998-01-19 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5460991A (en) * | 1995-03-16 | 1995-10-24 | United Microelectronics Corporation | Method of making high coupling ratio flash EEPROM device |
| JP3552846B2 (ja) * | 1995-11-20 | 2004-08-11 | 株式会社リコー | 半導体装置及びその製造方法 |
| KR100207485B1 (ko) * | 1996-07-23 | 1999-07-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| KR100258979B1 (ko) * | 1997-08-14 | 2000-06-15 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
| TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3754234B2 (ja) * | 1998-04-28 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート構造側壁の酸化膜の形成方法 |
| US6063666A (en) * | 1998-06-16 | 2000-05-16 | Advanced Micro Devices, Inc. | RTCVD oxide and N2 O anneal for top oxide of ONO film |
| US6531364B1 (en) * | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| JP2001326348A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002016248A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
| US6468915B1 (en) * | 2000-09-21 | 2002-10-22 | Taiwan Semiconductor Manufacturing Company | Method of silicon oxynitride ARC removal after gate etching |
| US6524914B1 (en) * | 2000-10-30 | 2003-02-25 | Advanced Micro Devices, Inc. | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory |
| US6575153B2 (en) * | 2001-04-04 | 2003-06-10 | Martin Archery, Inc. | Archery bows, archery bow cam assemblies and methods of adjusting an eccentric profile of an archery bow cam assembly |
| US6573197B2 (en) * | 2001-04-12 | 2003-06-03 | International Business Machines Corporation | Thermally stable poly-Si/high dielectric constant material interfaces |
| KR100422565B1 (ko) * | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
| US6624023B1 (en) * | 2002-05-23 | 2003-09-23 | Macronix International Co., Ltd. | Method for improving the performance of flash memory |
| US6764883B1 (en) * | 2003-01-07 | 2004-07-20 | International Business Machines Corp. | Amorphous and polycrystalline silicon nanolaminate |
-
2001
- 2001-10-01 DE DE10148491A patent/DE10148491B4/de not_active Expired - Fee Related
-
2002
- 2002-08-19 EP EP02018590A patent/EP1298711B1/de not_active Expired - Lifetime
- 2002-09-29 CN CNB021435650A patent/CN100352037C/zh not_active Expired - Fee Related
- 2002-10-01 US US10/262,148 patent/US6897112B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336084A (zh) * | 2018-02-28 | 2018-07-27 | 电子科技大学 | 高压隔离层及其制备方法和应用 |
| CN108336084B (zh) * | 2018-02-28 | 2020-11-24 | 电子科技大学 | 高压隔离层及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1298711A3 (de) | 2006-04-19 |
| DE10148491A1 (de) | 2003-04-24 |
| US6897112B2 (en) | 2005-05-24 |
| US20030068873A1 (en) | 2003-04-10 |
| EP1298711B1 (de) | 2011-02-09 |
| CN100352037C (zh) | 2007-11-28 |
| DE10148491B4 (de) | 2006-09-07 |
| EP1298711A2 (de) | 2003-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11901438B2 (en) | Nanosheet transistor | |
| US10658379B2 (en) | Array common source structures of three-dimensional memory devices and fabricating methods thereof | |
| KR102596799B1 (ko) | 3차원 메모리 장치 및 그 제조 방법 | |
| CN1286182C (zh) | 大规模集成半导体存储器和制造该半导体存储器的方法 | |
| US20230352548A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| CN1855548A (zh) | 半导体存储器件及其制造方法 | |
| JPH11508087A (ja) | 半導体装置とその製造方法 | |
| US7385244B2 (en) | Flash memory devices with box shaped polygate structures | |
| CN101065830A (zh) | 表面区域进行改性的方法和电子器件 | |
| CN1763970A (zh) | 薄型绝缘半导体之绝缘间隙壁 | |
| CN1591798A (zh) | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 | |
| US11935926B2 (en) | Semiconductor device and method for fabricating the same | |
| CN1627535A (zh) | 金刚石半导体器件及其制造方法 | |
| CN108122766A (zh) | 半导体元件的制成方法 | |
| CN1165974C (zh) | 微电子结构,其制法及其在存储单元内的应用 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1992289A (zh) | 闪存器件及其制造方法 | |
| CN110600475B (zh) | 通孔填充方法以及三维存储器的制备方法 | |
| CN100352037C (zh) | 制造集成半导体装置的方法、半导体装置和存储单元 | |
| CN111279481A (zh) | 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法 | |
| KR20220107931A (ko) | 수직형 낸드 플래시 메모리 소자 및 그 제조방법 | |
| KR101002477B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| CN1209811C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| TW200845390A (en) | Semiconductor structure including stepped source/drain region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071128 Termination date: 20170929 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |