TW201725173A - 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件 - Google Patents

用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件 Download PDF

Info

Publication number
TW201725173A
TW201725173A TW106101098A TW106101098A TW201725173A TW 201725173 A TW201725173 A TW 201725173A TW 106101098 A TW106101098 A TW 106101098A TW 106101098 A TW106101098 A TW 106101098A TW 201725173 A TW201725173 A TW 201725173A
Authority
TW
Taiwan
Prior art keywords
layer
single crystal
functional
polycrystalline
region
Prior art date
Application number
TW106101098A
Other languages
English (en)
Other versions
TWI726972B (zh
Inventor
阿爾德 凱爾貝爾
克里斯安 希爾克
漢斯 阿特曼
歐利夫 布萊雪德
彼得 伯溫 史達費德
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201725173A publication Critical patent/TW201725173A/zh
Application granted granted Critical
Publication of TWI726972B publication Critical patent/TWI726972B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0069—Thermal properties, e.g. improve thermal insulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0081—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured

Abstract

本發明提供一種用於製造一多層MEMS組件的方法及一相應的MEMS組件。該方法包含以下步驟：提供一多層基板(1、2、3；1a、2、3)，其包含一單晶載體層(1、1a)、具有一前側(V)及一背側(R)之一單晶功能層(3)，及位於該背側(R)與該載體層(1)之間的一接合層(2)；使一第一多晶層(4；4a；4b)在該單晶功能層(3)之該前側(V)上方生長；移除該單晶載體層(1、1a)；及使一第二多晶層(40；40a；40b)在該單晶功能層(3)之該背側(R)上方生長。

Description

用於製造多層MEMS組件的方法及相應的多層MEMS組件
本發明係關於一種用於製造多層MEMS組件的方法及相應的MEMS組件。
儘管可使用任何所要微機械基板，但將參考基於矽之MEMS晶圓基板來解釋本發明及其基礎問題。
矽基MEMS組件具有特殊物理性質及電性質。
然而電性質基本上取決於摻雜物理性質，詳言之，熱導率取決於矽之晶態組成。舉例而言，單晶矽之最高熱導率為148W/mK。
許多半導體製程需要矽層在基板晶圓上或在諸如氧化物或氮化物之絕緣層上進行磊晶生長。
雖然單晶矽層上之磊晶會帶來單晶生長，但磊晶並不直接地在諸如氧化物或氮化物之非晶層上起作用。實情為，在此狀況下，必需首先沉積晶種層，然而，因為不能以單晶方式製造晶種層，所以氧化物上之磊晶亦產生多晶矽層。
因此，可在無問題的情況下製造層系統，例如，單晶Si/氧化物/多晶Si。不可能藉由磊晶或替代沉積來製造多晶矽/氧化物/單晶矽/氧 化物/多晶矽之層系統。
已知藉由雷射再結晶而自多晶矽製造單晶Si層(例如，根據DE 3587210 T2或根據EP 0 179 491 B1)。然而，在此狀況下，對個別層之熱導率施加了特殊要求。此外，厚度均一性受到多晶層之均一性限制。
自從1986年已得知直接矽接合(參見例如應用物理學快報(Applied Physics Letters)48，第1號，1986年，第78頁至第80頁)。在此狀況下，兩個晶圓在高壓下進行接觸。直接矽接合亦使得有可能直接地接合層系統，例如，將單晶矽接合至多晶矽，或將單晶矽/氧化物接合至多晶矽，及將單晶矽/氧化物接合至單晶矽。亦藉由此方法來製造由單晶基板晶圓、氧化層及具有較小層厚度變化之單晶功能層組成的SOI晶圓。
藉由拋光或蝕刻而薄化矽基板之一個已知替代例係由所謂的智慧型切割方法(參見例如US 5 374 564)提供。在此狀況下，藉由在基板中的所要位置處進行氫離子植入而製造擾動層，且此層在後續加熱期間產生裂縫以使得晶圓在此區域中分裂或分解。
本發明提供一種如申請專利範圍第1項之用於製造多層MEMS組件的方法及相應的如申請專利範圍第11項之多層MEMS組件。
各別附屬申請專利範圍係關於較佳改進。
本發明之優點
本發明之基礎概念係提供一種可將具有較小厚度變化(<1%)之單晶層整合至多晶層系統中的方法。在此狀況下，藉由已知半導體製程來結構化所有個別層。因此，單晶層在多晶層堆疊內部之位置係可自 由選擇的。
本發明之核心係將至少一個單晶層功能整合於至少兩個或大於兩個多晶層之間，未將單晶層直接地置放於層堆疊中間，亦即，可將不同數目及厚度之多晶層施加於單晶矽層上方及下方。
針對特殊應用，本發明提供巨大優點：將薄單晶Si層嵌入於兩個多晶Si層之間，且因此組合嵌入型層之良好熱導率(148W/mK)及其相應的機械性質。此外，單晶層可由富含或同位素純矽-28組成，其熱導率性質進一步顯著地增加。
根據一個較佳改進，在移除單晶載體層之後移除接合層，且使第二多晶層在單晶功能層之背側上生長。
根據另一較佳改進，使第二多晶層至少部分地在接合層上生長。以此方式，接合層可用作功能層。
根據另一較佳改進，使第一多晶層在單晶功能層之前側上生長。
根據另一較佳改進，將絕緣層形成於前側上，且使第一多晶層在絕緣層上生長。絕緣層可接著在另外階段中局部地用作犧牲層。
根據另一較佳改進，將單晶功能層結構化成多個功能區域，在該等功能區域之間形成至接合層之通路孔，將絕緣層形成於功能區域上及通路孔中，且將另外通路孔形成於絕緣層中以便在前側上曝露功能區域。以此方式，簡單的電接觸及絕緣係可能的。
根據另一較佳改進，將第一多晶層沉積於絕緣層上，且在同一步驟中，將單晶區域形成於經曝露功能區域上之第一多晶層內部以作為 前側電接觸區域。以此方式，接觸區域可與第一多晶層一起形成。
根據另一較佳改進，在移除單晶載體層之後結構化接合層，以此方式使得在背側上曝露功能區域，且將第二多晶層沉積於接合層上，且在同一步驟中，將單晶區域形成於經曝露功能區域上之第二多晶層內部以作為背側電接觸區域。以此方式，可視情況結合前側接觸區域形成簡單背側接觸區域。
根據另一較佳改進，將植入損害區域形成於單晶載體層中，且在移除期間使單晶載體層分解於該植入損害區域中。此促進移除載體層。
根據另一較佳改進，多層基板係SOI基板。
1‧‧‧單晶載體層
1a‧‧‧單晶載體層
2‧‧‧接合層/絕緣層
3‧‧‧單晶功能層/單晶層/接合層
3a‧‧‧功能區域
3b‧‧‧功能區域
3c‧‧‧功能區域/接觸區域
3d‧‧‧功能區域
4‧‧‧第一多晶層/多晶矽層
4a‧‧‧第一多晶層/第一多晶功能層/多晶矽層
4b‧‧‧第一多晶層
20‧‧‧絕緣層
20a‧‧‧絕緣層
30‧‧‧單晶區域
40‧‧‧第二多晶層/第二多晶功能層
40a‧‧‧第二多晶層/第二多晶多晶矽層
100‧‧‧絕緣體上矽(SOI)基板
1000‧‧‧植入損害區域
K1‧‧‧通路孔
K2‧‧‧通路孔
K3‧‧‧通路孔
K4‧‧‧通路孔
V‧‧‧前側
R‧‧‧背側
下文將參考諸圖憑藉具體實例來解釋本發明之其他特徵及優點，在諸圖中：圖1a)至圖1c)根據本發明之第一具體實例展示用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖；圖2a)至圖2c)根據本發明之第二具體實例展示用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖；圖3a)至圖3d)根據本發明之第三具體實例展示用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖；且圖4a)至圖4d)根據本發明之第四具體實例展示用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖。
在諸圖中，相同的元件符號代表相同或在功能上等效的元 件。
圖1a)至圖1c)係根據本發明之第一具體實例的用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖。
在圖1a)中，元件符號100代表絕緣體上矽(silicon on insulator；SOI)基板，其包含單晶載體層1、二氧化矽之接合層2及單晶層3，單晶層3藉助於接合層2而連接至載體層1。單晶功能層3具有前側V及背側R，且按照慣例使用以使得在其中形成被動及/或主動微機械組件。
載體層1通常具有幾百微米之厚度，然而功能層3具有通常自幾百奈米至幾十微米之厚度。
根據圖1b)，使多晶矽層4在單晶功能層3之前側V上生長。
在圖1c)中所說明之後續製程步驟中，接著移除單晶載體層1，此係藉由藉助於化學機械拋光(chemical mechanical polishing；CMP)而薄化及/或回蝕直到二氧化矽之接合層3，在另外單獨蝕刻步驟中，接著類似地移除接合層2。
在後續製程步驟中，接著使第二多晶多晶矽層40在單晶功能層3之背側R上生長。
在圖1c)之狀態中，因此存在單晶功能層3嵌入於兩個多晶層4、40之間的層序列。
在此狀況下，多晶層4、40可具有不同厚度，例如，第一多晶層4介於幾百奈米至幾十微米之範圍內，且多晶層40介於50微米至200微米之範圍內。
圖2a)至圖2c)係根據本發明之第二具體實例的用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖。
在第二具體實例中，根據圖2a)之開始狀態對應於根據圖1a)之開始狀態。
與上文所描述之第一具體實例對比，接著根據圖2b)將二氧化矽之絕緣層20沉積於單晶功能層3之前側V上。在此步驟之後，使矽之第一多晶功能層4a在絕緣層20上生長。
仍然參看圖2c)，在此具體實例中，藉由研磨或回蝕而僅移除單晶載體層1，而將二氧化矽之接合層2留在單晶功能層3之背側上。
在後續的製程中，最終使矽之第二多晶層40a生長至接合層2上。
與第一具體實例對比，在此狀況下，單晶功能層3因此藉由絕緣層2、20而與多晶矽層40a、4或4a分離。
圖3a)至圖3d)係根據本發明之第三具體實例的用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫截面圖。
根據圖3a)，自根據圖1a)之製程狀態開始，將單晶功能層3結構化成多個功能區域3a、3b、3c、3d。舉例而言，功能區域3a、3b、3c、3d可為相應的微機械結構之未來接觸區域或未來感應器或致動器區域。舉例而言，亦可藉由部分地移除接合層2而在製程步驟中(未表示)使得此等功能區域行動。
功能區域3a、3b、3c、3d係由通路孔K1、K2、K3分離，通路孔K1、K2、K3延伸直到接合層2之上部側，且功能區域3a、3b、3c、3d在通路孔K1、K2、K3內部相應地曝露。
如圖3b)中所表示，在後續製程步驟中，將二氧化矽之絕緣層20a沉積於根據圖1a)之結構上方且對其進行結構化。在此狀況下，絕緣層20a填充通路孔K1、K2、K3以使得功能區域3a、3b、3c、3d係嵌入型的。在此步驟之後的結構化步驟中，將另外通路孔K4形成於絕緣層20a中以便在其前側V上曝露功能區域3c。
在此步驟之後，如圖3c)中所示，將第一多晶層4b沉積於絕緣層20a上，在同一製程步驟中，將單晶區域30形成於經曝露功能區域3c上之第一多晶層4b內部以作為前側電接觸區域。
最後，參看圖3d)，如在第二具體實例中，移除單晶載體層1，且結構化接合層2，以此方式使得在背側R上曝露功能區域3c。接著將第二多晶矽層40d沉積於接合層2及經曝露接觸區域3c上，單晶區域31(其充當背側電接觸區域)形成於功能區域3c之背側R上(類似於前側V)。
因此，功能區域3c接觸於前側上及背側上，而功能區域3a、3b、3d充分嵌入於絕緣層20a中。
舉例而言，此處未較詳細地表示之另外製程步驟可能包含使得某些功能區域移動的，如上文所描述。此處亦未表示之步驟係用於電連接之另外製程步驟，例如，藉由相應的金屬接點或導電跡線或其類似者。
圖4a)至圖4d)係根據本發明之第四具體實例的用以解釋用於製造多層MEMS組件的方法及相應的多層MEMS組件的示意性垂直橫 截面圖。
在根據圖4a)之第四具體實例中，類似地使用SOI基板100，而將植入損害區域1000(其位置盡可能接近於接合層2)形成於單晶載體層1a中。此植入損害區域1000包含擾動晶體結構，其可用於後續「智慧型切割」。
仍然參看圖4b)，將矽之第一多晶層4形成於單晶功能層3上。
在圖4b)中所示之製程狀態之後，接著在通常1000℃之高溫下進行熱處理，單晶載體層11分解於植入損害區域1000之區域中，其會產生根據圖4c)之製程狀態。
仍然參看圖4d)，蝕刻掉或研磨掉單晶載體層1a之其餘部分，且隨後蝕刻掉接合層2。
以與上文所描述之第一具體實例的方式相似的方式，接著將第二多晶功能層40沉積於單晶功能層3之背側R上，以使得根據圖4d)之製程狀態對應於根據圖1c)之製程狀態。
當然，可將智慧型切割單晶載體層1a之此方法應用於上文所描述之所有具體實例中。
儘管已參考較佳例示性具體實例描述本發明，但本發明不限於此。詳言之，所提及之材料及拓撲結構僅為例示性的，而不限於所解釋之實例。
詳言之，層之幾何佈置係以極簡化方式表示，但本發明可適用於實質上更複雜的幾何佈置。
作為實例參考之層亦不限於所提及之層，但可藉由使用多晶層及單晶層之任何所要組合而予以應用。
3‧‧‧單晶功能層/單晶層/接合層
4‧‧‧第一多晶層/多晶矽層
40‧‧‧第二多晶層/第二多晶功能層
V‧‧‧前側
R‧‧‧背側

Claims (15)

  1. 一種用於製造一多層MEMS組件的方法，其包含以下步驟：提供一多層基板(1、2、3；1a、2、3)，其包含一單晶載體層(1；1a)、具有一前側(V)及一背側(R)之一單晶功能層(3)，及位於該背側(R)與該載體層(1)之間的一接合層(2)；使一第一多晶層(4；4a；4b)在該單晶功能層(3)之該前側(V)上方生長；移除該單晶載體層(1；1a)；及使一第二多晶層(40；40a；40b)在該單晶功能層(3)之該背側(R)上方生長。
  2. 如申請專利範圍第1項之方法，其中在移除該單晶載體層(1)之後移除該接合層(2)，且使該第二多晶層(40)在該單晶功能層(3)之該背側(R)上生長。
  3. 如申請專利範圍第1項之方法，其中使該第二多晶層(40a)至少部分地在該接合層(2)上生長。
  4. 如前述申請專利範圍中任一項之方法，其中使該第一多晶層(4)在該單晶功能層(3)之該前側(V)上生長。
  5. 如申請專利範圍第1項至第3項中任一項之方法，其中將一絕緣層(20)形成於該前側(V)上，且使該第一多晶層(4a)在該絕緣層(20)上生長。
  6. 如申請專利範圍第1項至第3項中任一項之方法，其中將該單晶功能層(3)結構化成多個功能區域(3a至3d)，在該等功能區域之間形成 至該接合層(2)之通路孔(K1至K3)，將一絕緣層(20a)形成於該等功能區域(3a至3d)上及該等通路孔(K1至K3)中，且將一另外通路孔(K4)形成於該絕緣層(20a)中以便在該前側(V)上曝露一功能區域(3c)。
  7. 如申請專利範圍第7項之方法，其中將該第一多晶層(4b)沉積於該絕緣層(20a)上，且在同一步驟中，將一單晶區域(30)形成於該經曝露功能區域(3c)上之該第一多晶層(4b)內部以作為一前側電接觸區域。
  8. 如申請專利範圍第3項至第7項中任一項之方法，其中在移除該單晶載體層(1)之後結構化該接合層(2)，以此方式使得在該背側(R)上曝露一功能區域(3c)，且將該第二多晶層(40b)沉積於該接合層(2)上，且在同一步驟中，將一單晶區域(31)形成於該經曝露功能區域(3c)上之該第二多晶層(40b)內部以作為一背側電接觸區域。
  9. 如前述申請專利範圍中任一項之方法，其中將一植入損害區域(1000)形成於該單晶載體層(1a)中，且在該移除期間使該單晶載體層(1a)分解於該植入損害區域(1000)中。
  10. 如前述申請專利範圍中任一項之方法，其中該多層基板(1、2、3；1a、2、3)為一SOI基板(100)。
  11. 一種多層MEMS組件，其包含：一第一多晶層(4；4a；4b)，其在一單晶功能層(3)之前側(V)上方；及一第二多晶層(40；40a；40b)，其在該單晶功能層(3)之背側(R) 上方。
  12. 如申請專利範圍第11項之多層MEMS組件，其中將該單晶功能層(3)結構化成多個功能區域(3a至3d)，在該等功能區域之間形成至接合層(2)之通路孔(K1至K3)，將一絕緣層(20a)形成於該等功能區域(3a至3d)上及該等通路孔(K1至K3)中，且將一另外通路孔(K4)形成於該絕緣層(20a)中以便在該前側(V)上曝露一功能區域(3c)。
  13. 如申請專利範圍第12項之多層MEMS組件，其中將該第一多晶層(4b)形成於該絕緣層(20a)上，且將一單晶區域(30)形成於該經曝露功能區域(3c)上之該第一多晶層(4b)內部以作為一前側電接觸區域。
  14. 如申請專利範圍第11項至第13項中任一項之多層MEMS組件，其中結構化該接合層(2)，以此方式使得在該背側(R)上曝露一功能區域(3c)，且將該第二多晶層(40b)形成於該接合層(2)上，且將一單晶區域(31)形成於該經曝露功能區域(3c)上之該第二多晶層(40b)內部以作為一背側電接觸區域。
  15. 如申請專利範圍第11項至第14項中任一項之多層MEMS組件，其中該第一多晶層(4；4a；4b)、該單晶功能層(3)及該第二多晶層(40；40a；40b)係由矽形成。
TW106101098A 2016-01-15 2017-01-13 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件 TWI726972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016200494.8 2016-01-15
DE102016200494.8A DE102016200494A1 (de) 2016-01-15 2016-01-15 Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement

Publications (2)

Publication Number Publication Date
TW201725173A true TW201725173A (zh) 2017-07-16
TWI726972B TWI726972B (zh) 2021-05-11

Family

ID=57442701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101098A TWI726972B (zh) 2016-01-15 2017-01-13 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件

Country Status (6)

Country Link
US (1) US10427937B2 (zh)
KR (1) KR102582992B1 (zh)
CN (1) CN108463431B (zh)
DE (1) DE102016200494A1 (zh)
TW (1) TWI726972B (zh)
WO (1) WO2017121535A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017216835B9 (de) * 2017-09-22 2022-06-30 Infineon Technologies Ag MEMS-Bauelement und Herstellungsverfahren für ein MEMS-Bauelement
DE102020114347B3 (de) * 2020-05-28 2021-10-28 Infineon Technologies Ag MEMS-Vorrichtungen mit Federelement und Kammantrieb sowie zugehörige Herstellungsverfahren
US20220301936A1 (en) * 2021-03-16 2022-09-22 Nxp B.V. Nanosheet Device with Different Gate Lengths in Same Stack

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61106484A (ja) 1984-10-25 1986-05-24 Nec Corp 半導体装置用基板及びその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6479315B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US7098047B2 (en) * 2003-11-19 2006-08-29 Intel Corporation Wafer reuse techniques
US20060004289A1 (en) * 2004-06-30 2006-01-05 Wei-Cheng Tian High sensitivity capacitive micromachined ultrasound transducer
FR2933683B1 (fr) * 2008-07-09 2010-09-03 Commissariat Energie Atomique Structure mems/nens comportant un ancrage partiellement monocristallin et son procede de fabrication
TWI511917B (zh) 2012-11-26 2015-12-11 Pixart Imaging Inc 具有低膨脹係數差異之微機電裝置
DE102013204475A1 (de) * 2013-03-14 2014-09-18 Robert Bosch Gmbh Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement

Also Published As

Publication number Publication date
TWI726972B (zh) 2021-05-11
DE102016200494A1 (de) 2017-07-20
KR20180101719A (ko) 2018-09-13
CN108463431B (zh) 2023-02-28
CN108463431A (zh) 2018-08-28
US20190016590A1 (en) 2019-01-17
US10427937B2 (en) 2019-10-01
WO2017121535A1 (de) 2017-07-20
KR102582992B1 (ko) 2023-09-26

Similar Documents

Publication Publication Date Title
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
JP7324197B2 (ja) 加工基板構造物を使用して実現された電力デバイスおよびｒｆデバイス
JP4202563B2 (ja) 半導体装置
US20080213982A1 (en) Method of fabricating semiconductor wafer
TW201411810A (zh) 薄膜型塊體聲波共振器之ｃｍｏｓ製作
JPH05217827A (ja) 半導体基体及びその作製方法
US8895364B1 (en) Structured wafer for device processing
JP2011124581A (ja) 薄いｓｏｉデバイスの製造
US7910455B2 (en) Method for producing SOI wafer
TW201834022A (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
TW201725173A (zh) 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件
US6720238B2 (en) Method for manufacturing buried areas
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
JPH10335716A (ja) 半導体装置の製造方法
JP2699359B2 (ja) 半導体基板の製造方法
TWI717491B (zh) 用於製造用以形成三維單片積體電路之結構的方法
TW201126649A (en) Production of a component
JP2011023658A (ja) 半導体装置の製造方法
JPH06163677A (ja) 半導体装置の製造方法
KR101729699B1 (ko) Soi 기판 형성 방법
JP2006222447A (ja) 半導体装置及びその製造方法
TW200929444A (en) Method for simultaneously manufacturing semiconductor devices
CN113345833A (zh) 多层soi衬底的制造方法及多层soi衬底
JP2789965B2 (ja) 半導体装置用貼り合わせ基板およびその製造方法
TW202004991A (zh) 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法