TW202004991A - 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法 - Google Patents

用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法 Download PDF

Info

Publication number
TW202004991A
TW202004991A TW108111030A TW108111030A TW202004991A TW 202004991 A TW202004991 A TW 202004991A TW 108111030 A TW108111030 A TW 108111030A TW 108111030 A TW108111030 A TW 108111030A TW 202004991 A TW202004991 A TW 202004991A
Authority
TW
Taiwan
Prior art keywords
substrate
active layer
layer
cavity
donor substrate
Prior art date
Application number
TW108111030A
Other languages
English (en)
Other versions
TWI846688B (zh
Inventor
圭列茲 高定
迪迪爾 蘭德路
布倫諾 吉賽倫
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202004991A publication Critical patent/TW202004991A/zh
Application granted granted Critical
Publication of TWI846688B publication Critical patent/TWI846688B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明係關於一種用於製造三維整合結構生產用之供體基材的方法，包含以下步驟： - 提供一半導體基材，其包含被稱作一主動層之一表面層及包含在該主動層下方延伸之多個空腔之一層，每個空腔藉由一分隔物與一鄰近空腔分離， - 在與一空腔垂直定位之該主動層之一區域中形成一電子裝置， - 將一保護遮罩沈積於該主動層上，以便覆蓋該電子裝置，同時曝露與每個分隔物垂直定位之該主動層之一區域， - 經由由該遮罩曝露之該主動層之該等區域植入原子物質，以在每個分隔物中形成一薄弱區。

Description

用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法
發明領域 本發明係關於絕緣體上半導體類型之三維整合結構生產用之被稱作「供體基材」之基材之製造。本發明亦係關於用於藉由將供體基材之一層轉移至被稱作「接收體基材」之第二基材而製造此三維整合結構之方法，該三維整合結構由層之堆疊形成，且詳言之由具備電子裝置之層之堆疊形成。
發明背景 當半導體材料為矽時，詳言之絕緣體上半導體(SeOI)類型，詳言之絕緣體上矽(SOI)類型之三維整合結構包含若干層之堆疊，詳言之包括其中形成有被稱作「主動層」之電子裝置或電路之層。用於製造此類整合結構之方法通常指定為三維(3D)整合方法。
在可能的整合方法當中，藉由將層自供體基材轉移至接收體基材之3D整合將自身呈現為用於堆疊主動層之有前景的解決方案。
根據此類型之方法，在供體基材中形成「薄弱」區，該區定界待轉移層，將供體基材接合至接收體基材，接著沿著薄弱區使供體基材脫離，以便將該層轉移至接收體基材。
一個熟知的層轉移方法為Smart Cut™方法，其中藉由在大體上對應於待轉移之該層之厚度的預定深度處在供體基材中植入氫及/或氦原子而形成薄弱區。
Smart Cut™方法為有利的，由於其使得有可能在轉移該層以供其他後續應用之後重複使用供體基材，且使得有可能均勻地轉移薄層。
已經進行嘗試在較大深度處植入離子，以便根據Smart Cut™方法藉由增大植入能量轉移極厚主動層。然而，植入能量愈高，待植入之離子量一定愈大，且植入電流(電流密度)愈低，這導致生產成本提高且限制方法之可行性。
此外，藉由將含有電子裝置之供體基材之主動面曝露於離子輻射而進行離子植入。此輻射致使對主動層之電子裝置造成損壞，且因此有必要提供旨在修復受損電子裝置之額外步驟。對電子裝置造成的損壞在植入能量及待植入離子量較高時甚至更大。
為了保持電子裝置之電性質，可設想施加熱預算以便移除氫且激活摻雜。然而，在此狀況下，溫度必須高於700℃，這與藉由堆疊主動層之3-D結構之製造並不相容。已經設想進行固相磊晶生長以便減小熱預算。因此，在矽磊晶之狀況下，有可能達至略微高於525℃之溫度，其保持較高。有可能進一步減小熱預算以便獲得大約475℃之溫度，代價為熱退火時間接著大大增加且變得明顯長於24小時，這與工業生產率並不相容。
正面及背面上之電子裝置之堆疊之總厚度將受限，由於其必須小於離子之穿透深度。此接著造成極小總厚度，小於或等於約1或2微米，甚至在所使用離子具有高能量位準時。
此外，待堆疊之該等層包含矽層，以及電介質及金屬層。進行足夠深的離子植入因此需要高能量及極其大量之植入離子以便使得供體基材在後期能夠良好地脫離。然而，鑒於離子植入電流可隨著能量相應地減小，供體基材之脫離及主動層之轉移所必需的離子植入之持續時間極高，此為用於進行此方法之主要缺陷。
最後，離子之植入深度取決於主動層之物理化學特性，這可在離子植入期間將離子減緩至較大或較小範圍。例如，主動層的不同之處可為其含有之金屬層之配置，某些區含有金屬但不含其他物，這對穿過主動層之此等區之離子之行為具有影響。這導致形成非連續薄弱區且因此導致供體基材沿著此薄弱區之較差脫離。
亦可使用其他轉移技術。
其中，起始於薄基材，各種功能之晶片之堆疊或「晶片堆疊」在於藉由將晶片及基材一個堆疊於另一個上而將晶片接合至基材以便形成3-D結構，接著出於此目的藉由所提供方式，諸如藉由佈線或藉由使用插入於二個晶片之間的矽層而使晶片與基材互連。因此由於經裝配晶片之各種功能獲得多功能3D結構。
除高成本以外，此技術之主要缺陷為因此經裝配之晶片之對準並非最佳(通常>0.5 µm，200 nm 3σ)。因此有必要在晶片與具有高直徑之基材之間提供接觸件或連接件，這會造成電損耗且限制整合選項。
3D依序堆疊在於將矽層轉移至主動層以便能夠在底層主動層之彼等矽層上製造新電子裝置。在此狀況下，該等層之對準僅受所使用微影技術限制，且可極其精確，大約為一奈米。形成3D結構之經轉移之各個主動層接著互連。此技術使得有可能相較於先前描述之「晶片堆疊」減小微影層及互連層之數目。
此技術之主要缺陷在於用於製造新電子裝置之方法必須詳言之藉由保持其完整性而與底層主動層之該等特性相容，這可限制新電子裝置及底層主動層之電子裝置二者之效能。
電子裝置之3D堆疊或「3D裝置堆疊」類似於先前描述之3D依序堆疊且使得有可能獲得該等層之相對精確的對準，通常小於一微米(通常>0.5 µm，200 nm 3σ)。
此技術之一個缺陷在於經堆疊主動層並不均一。然而，SOI供體基材之使用使得有可能改善此情形，但以額外成本為代價。另外，供體基材之一部分之移除(通常藉由研磨)可損壞接收體基材之主動層之組分。
此外，無論供體基材之性質如何，此基材在實施該方法之後不再可重複使用，由於此基材已經部分接地。此構成已知技術之主要缺陷，由於有必要針對每次轉移改變供體基材，除增加3D結構之製造時間之外，這會具有相當大的財務影響。
發明概要 本發明之一個目標為提出用於製造詳言之絕緣體上半導體類型之三維(3D)整合結構生產用之供體基材的方法，該三維整合結構由配備有電子裝置之層之堆疊形成，且亦提出用於藉由將主動層自供體基材轉移至接收體基材而製造此整合結構之方法，這使得有可能避免對現有方法，詳言之上文所描述之方法的固有實驗約束。
更特定言之，所提出製造方法旨在藉由堆疊具備電子裝置之主動層而產生3D結構，而不會損害該等電子裝置之結構及機械性質。
所提出方法進一步旨在產生3D結構，同時使得能夠重複使用供體基材以用於轉移其他主動層或主動層之部分。
所提出方法亦旨在使得能夠轉移極厚主動層，亦即1 µm (微米)至幾微米，且極其特定言之，旨在進行與極厚主動層之轉移相容的Smart Cut™方法。
出於此目的，本發明提供一種用於製造三維整合結構生產用之供體基材的方法，包含以下步驟： - 提供半導體基材，其包含被稱作主動層之表面層及包含在該主動層下方延伸之多個空腔之層，每個空腔藉由分隔物與鄰近空腔分離， - 在與空腔垂直定位之該主動層之區域中形成電子裝置， - 將保護遮罩沈積於該主動層上，以便覆蓋該電子裝置，同時曝露與每個分隔物垂直定位之該主動層之區域， - 經由由該遮罩曝露之該主動層之該等區域植入原子物質，以在每個分隔物中形成薄弱區。
本發明亦係關於一種用於藉由將一層自供體基材轉移至接收體基材而製造三維整合結構之方法，該三維整合結構由具備電子裝置之主動層之堆疊形成，該方法主要特徵在於其包含以下步驟： - 藉由先前製造方法製造供體基材， - 將該供體基材接合至該接收體基材，相對於待轉移之該主動層，與該等薄弱區相對之該供體基材之表面係位在接合界面處， - 沿著薄弱區使該供體基材脫離，以便將該主動層之至少一部分轉移至接收體基材。
根據其他態樣，先前製造方法具有以下各種特徵，單獨地或以其技術上可行的組合形式： - 在植入原子物質以在分隔物中形成薄弱區之前，進行對主動層之選擇性蝕刻，以移除與分隔物垂直定位之主動層之至少一部分； - 在植入原子物質以在分隔物中形成薄弱區之前，另外產生在該等分隔物中延伸超出空腔之溝槽，以便隔離至少一個空腔與其他空腔； - 在沈積保護遮罩之前，沈積額外層，該額外層在與該隔離空腔垂直定位之主動層部分上形成額外厚度； - 沿著由在分隔物部分中植入原子物質所形成之薄弱區進行供體基材之脫離，該等分隔物部分由溝槽之形成而產生，且將與隔離空腔垂直定位之主動層部分選擇性地轉移至接收體基材； - 藉由實施以下步驟來製造半導體基材： - 在基材表面處產生多個空腔，以形成包含該等空腔之該層， - 將主動層轉移至基材，以密封空腔； - 該等空腔藉由乾式蝕刻及/或濕式蝕刻形成； - 該等空腔為中空的； - 該等空腔藉由電化學處理形成； - 該等空腔藉由實施以下步驟形成： - 將保護遮罩沈積於基材之自由表面上，定位該保護遮罩，以便產生被覆蓋表面部分及未被覆蓋表面部分， - 藉由將基材之覆蓋有該遮罩之面曝露於入射通量之原子物質，而在植入區中與未由保護遮罩覆蓋之表面部分垂直之基材中植入原子物質， - 進行基材之熱退火，以便在植入區處形成空腔； - 每個空腔由相對於空腔之總體積具有大於或等於20%，較佳地大於或等於30%之孔隙度之多孔介質組成； - 藉由實施以下步驟將主動層轉移至含空腔層： - 植入原子物質，以在由半導體材料製成之第二供體基材中形成薄弱區，以便定界待轉移之半導體材料層， - 將第二供體基材接合至供體基材之含空腔層，相對於待轉移之該層，與薄弱區相對之待轉移之該層的表面係位在接合界面處， - 沿著薄弱區使第二供體基材脫離，以便將該半導體材料層轉移至基材。
本發明亦係關於一種包含欲轉移至接收體基材之主動層之供體基材。該供體基材主要特徵在於其包含： - 包含空腔之層，該等空腔在供體基材之厚度上延伸且藉由分隔物定界， - 主動層，其定位於含空腔層上、包含至少一個電子裝置，每個電子裝置配置於與空腔垂直定位之主動層之區域中， - 薄弱區，其在使空腔分離之分隔物之至少一部分中。
較佳實施例之詳細說明 本發明之第一目標係關於一種用於製造三維整合結構生產用之供體基材的方法。供體基材係自半導體基材獲得，其一個實施例表示於圖1中。
參考圖1，半導體基材10包含基材1、包含多個空腔12之層11，及定位於包含空腔之層11上以便覆蓋該等空腔12之主動層14。
空腔12為相較於基材之其餘部分具有較低密度之基材之區域。該等空腔可為中空的或由多孔介質組成。空腔12在第一深度(在所說明實例中對應於基材1之上表面)與第二較大深度之間延伸至基材10之厚度中，且藉由分隔物13彼此分離。
基材1或其中產生有空腔之基材之至少部分由晶體半導體材料製成，例如矽、鍺及其合金，且亦由III/V半導體化合物製成，根據定義包含來自元素週期表之第III族之至少一個元素及來自第V族之至少一個元素。
在圖1中示意性地表示之空腔12在平行於基材之主表面之平面中具有正方形或矩形橫截面，且在基材中形成立方體或平行六面體體積。然而，應理解，空腔任選地可呈其他形狀。
空腔12藉由分隔物13彼此分離，該等分隔物對應於具有較大密度之基材1之部分，例如構成基材1之材料之天然密度。分隔物13因此具有與空腔12互補之形狀。
較佳地，空腔在基材邊緣上並不打開，以免引發任何不合時宜的斷裂。
主動層14配置於包含空腔之層11上且覆蓋空腔12。換言之，空腔12關閉，每個空腔藉由主動層14之一部分且藉由基材1定界於基材之厚度方向上，且藉由二個鄰近分隔物13定界於平行於基材之曝露表面之方向上。
起始於上文所描述之半導體基材10，電子裝置15形成於與空腔12垂直定位之主動層之區域14A中，如圖2所說明。較佳地，電子裝置15通常形成於與各別空腔12垂直定位之主動層之區域14A中之每一者中。
然而，電子裝置15並不延伸至與分隔物13垂直定位之區域16中。
在將半導體基材接合至接收體基材之前在半導體基材(欲形成供體基材)上產生電子裝置之事實使得有可能避免限制用於產生此等電子裝置之熱預算的約束，不同於自僅在將主動層轉移至接收體基材之後產生電子裝置之先前技術已知的方法。特定言之，在自先前技術已知之方法中，用於在經轉移主動層上形成電子裝置之熱預算受到限制以免使已經存在於該接收體基材中之電子裝置劣化。
保護遮罩17接著沈積於主動層上。此步驟表示於圖3中。沈積保護遮罩17以便覆蓋電子裝置15，同時曝露與分隔物垂直定位之主動層之區域16。因此，與空腔垂直定位之主動層之區域14A包含由保護遮罩17之一部分覆蓋的電子裝置15。
保護遮罩可為抗蝕劑或固體遮罩，例如基於氧化物或氮化物。
仍然參考圖3，接著將上面沈積有遮罩之基材之表面曝露於通量18之原子物質。
原子物質經由主動層之曝露區穿透至基材10中，且在藉由植入參數判定之深度處植入底層分隔物13中。原子物質在每個分隔物中形成薄弱區19，且圖3中藉由點線所描繪之所有薄弱區定界欲隨後轉移至接收體基材之表面層。
遇到保護遮罩之原子物質自身被該遮罩阻擋且並不穿透至基材中。
較佳地，所植入原子物質為氫離子及/或氦離子。
熟習此項技術者能夠判定植入參數，詳言之原子物質之性質、物質之劑量及能量，以便在分隔物中在所要深度處植入原子物質。
在主動層中形成電子裝置之後進行植入之事實使得有可能避免供體基材沿著薄弱區之不合時宜的斷裂。特定言之，電子裝置之形成使用有可能引發先前形成之薄弱區中之斷裂的熱預算。
因此，根據在下文中描述之本發明之第二主題，在移除遮罩之後，獲得用於將主動層14轉移至接收體基材之供體基材20。
本發明之第二主題係關於一種用於自如上文所描述之供體基材製造三維整合結構之方法。
此方法之可選第一步驟在於將氧化物層21沈積於供體基材20之待轉移之主動層14上，以便覆蓋電子裝置15。氧化物層21之沈積表示於圖4中。在後續接合之後在與接收體基材之接合界面處發現被稱作「內埋氧化物層」(buried oxide layer，BOX)之此氧化物層。該氧化物層使得有可能改善供體基材與接收體基材之後續接合。亦有可能將氧化物層沈積於接收體基材上，或供體基材及接收體基材這二者上。氧化物層沈積於供體基材及接收體基材二者上使得有可能產生氧化物-氧化物類型的接合，這更加會改良接合品質。
根據一個實施例，欲用於形成接合界面之表面包含具有各種性質之部分，以便形成所謂的混合接合，例如氧化物-金屬類型的接合。特定言之，為了在堆疊層之電子裝置之間形成互連，可設想在接合界面處之表面上敞開，詳言之由氧化物製成之連接件。因此，有可能具有混合接合界面部分，例如以下混合部分之組合：氧化物-氧化物(Ox/Ox)、金屬-氧化物(Me/Ox)、金屬-金屬(Me/Me)、氧化物-金屬(Ox/Me)。金屬較佳地為銅。
可接著進行氧化物層21之曝露表面之平滑化以便減小其粗糙度且進一步改善接合品質。藉由化學機械拋光(CMP)之平滑化尤其適合於此目標。
接著進行供體基材20與接收體基材30之接合。
參考圖5，供體基材20與接收體基材30首先面向彼此定位。欲形成接合界面之表面，亦即供體基材之主動層之自由表面22及接收體基材之自由表面31平行。
圖5中表示之接收體基材30自身有利地包含主動層32，其包含多個電子裝置33。此主動層在其製造期間可已經形成於接收體基材上。此主動層在第一轉移期間可已經根據本發明方法而沈積，在此狀況下圖5說明根據方法之第二反覆將第二主動層32轉移至供體基材30。如在下文中更詳細地解釋，該方法特定地旨在藉由方法步驟之反覆或重複藉助於供體基材將多個主動層，或主動層之部分沈積於接收體基材上，以便製造三維整合結構。
參考圖6，將供體基材20接合至接收體基材30。供體基材及接收體基材之主動層14、32以及沈積於此等主動層中之一個及/或其他主動層上的適合的氧化物層21、34形成接合界面。此外，相對於待轉移主動層，與薄弱區相對之供體基材之表面係位在接合界面處。
接著沿著薄弱區19及空腔12使供體基材20脫離，如圖7中所表示。出於此目的，將應力，例如熱應力施加至供體基材，這引發接著傳播薄弱區19及空腔12 (其在本質上為基材之較弱區)中之斷裂。因此將供體基材之主動層14轉移至接收體基材。
在分離之後，固持具備包含空腔之層之供體基材20。因此可重複使用供體基材以用於藉由上文所描述之步驟之重複將其他主動層轉移至同一接收體基材30或不同接收體基材，以便產生主動層之堆疊且形成整合結構。
鑒於分隔物13已經斷裂，分隔物部分35亦已經隨著主動層轉移至接收體基材。因此，分隔物13之高度及對應地在轉移之後供體基材之空腔12之高度略微減小，而不會損害供體基材之重複使用。
因此較佳地進行對轉移主動層之自由表面之處理以便移除分隔物部分35。
當內埋氧化物層21在接合之前已經沈積於供體基材上時，轉移主動層較佳地藉由化學蝕刻處理以便移除分隔物部分，而不會不利地影響內埋氧化物層。例如，基於四甲基銨氫氧化物(tetramethylammonium hydroxide，TMAH)之化學蝕刻為合適的。
所獲得三維最終結構40表示於圖8中。其包含接收體基材30且亦包含二個主動層14、32之堆疊，每個主動層均具備電子裝置。
可接著重複使用供體基材以進行新主動層至接收體基材之轉移。為了進行此操作，新主動層形成於覆蓋空腔之供體基材上，接著重複在主動層上形成電子裝置，任選地沈積氧化物層、將保護遮罩沈積於電子裝置上、在分隔物中植入原子物質、供體基材之接合及脫離的步驟。
根據Smart Cut™方法(未表示)，主動層14較佳地自第二供體基材轉移至半導體基材之含空腔層。
詳細地，進行原子物質之實施以便在第二供體基材中形成薄弱區，以便定界待轉移主動層。
接下來，將第二供體基材接合至基材之含空腔層。在接合期間，相對於待轉移層，與薄弱區相對之待轉移主動層之表面係位在接合界面處。
接著沿著薄弱區使第二供體基材脫離以便將主動層轉移至基材。
供體基材之空腔12較佳地根據在下文中參考圖9A至圖9C、圖10A至圖10C及圖11A至圖11C所描述之實施例而形成。
根據第一實施例，空腔12藉由乾式蝕刻及/或濕式蝕刻形成於圖9A中表示之基材1中。獲得包含具備空腔12之層11的來自圖9B之基材。
蝕刻使得有可能獲得中空空腔。蝕刻之優點在於常用於半導體結構製造領域中，使得其實施相對簡單。指定除蝕刻之外的技術在其使得有可能形成中空空腔之條件下可為合適的。
空腔12之形成之後為主動層14之轉移，以便覆蓋空腔，如圖9C中所表示。較佳地根據上文所描述之Smart Cut™方法進行主動層之轉移。
根據第二實施例，空腔12藉由電化學處理形成於圖10A中表示之基材1中。獲得包含具備空腔12之層11的來自圖10B之基材。
此處理在於藉由施加電流局部形成孔隙，且通常由「電化學孔隙化」表示。
此電化學處理使得有可能獲得由多孔介質組成之空腔。相對於空腔之總體積，所形成空腔之孔隙度較佳地大於或等於20%，且更佳地大於或等於30%。
空腔12之形成之後為主動層14之轉移，以便覆蓋空腔，如圖10C中所表示。較佳地根據上文所描述之Smart Cut™方法進行主動層之轉移。
根據第三實施例，空腔12藉由在該基材中植入原子物質而形成於圖11A中表示之基材1中。
此以將保護遮罩2沈積於基材之自由表面上開始。遮罩產生被覆蓋表面部分及未被覆蓋表面部分3。
接著將由遮罩覆蓋之基材之面曝露於入射通量之原子物質4，以便在基材中植入原子物質。此較佳地為一定通量之氫離子及/或氦離子。
原子物質經由未由遮罩覆蓋之區域3穿透至基材中，且與該等未被覆蓋區垂直植入。植入基材中之原子物質在圖11B中藉由點線5表示。原子物質形成彼此間隔開之植入區，每個植入區均欲形成空腔。
遇到保護遮罩之原子物質自身被該遮罩阻擋且並不穿透至基材中。
熟習此項技術者能夠判定植入參數，詳言之原子物質之性質、物質之劑量及能量，以便在基材中在所要深度處植入原子物質。
接著進行基材之退火以便產生由植入形成之缺陷(薄片)以在植入區中形成空腔12。因此獲得之基材表示於圖11C中。空腔12藉由與未由微影遮罩2覆蓋之表面部分3垂直定位之分隔物13而彼此分離。
不同於第一與第二實施例，主動層經定義為藉由含空腔層11定界之表面層14 (參見圖11C)。此第三實施例並不因此涉及將主動層轉移至具備空腔之層以便製造供體基材。此使得有可能省掉一個製造步驟且因此減小供體基材之製造時間。
任選地，如上文所描述之氧化物層接著沈積於主動層上以便覆蓋電子裝置，以便改良接合。
根據圖12中表示之一個實施例，進行主動層14之選擇性蝕刻以便移除與分隔物垂直定位之主動層之部分。在分隔物中藉由植入原子物質而形成薄弱區之前進行此蝕刻。
此選擇性蝕刻使得有可能使分隔物更可接近入射通量且改良原子物質在分隔物中之植入且亦改良在供體基材之脫離期間分隔物之斷裂之可行性。特定言之，原子物質因此藉由與分隔物13垂直定位之中空部分23穿透至基材中，而不會穿過主動層14。
此實施例在主動層具有相當大的厚度，亦即1 µm (微米)至幾微米時尤其有利，這傾向於限制植入。由於此等凹部，原子物質之植入不再受主動層之厚度限制。
根據圖13中表示之一個實施例，在分隔物中形成薄弱區之前，另外在分隔物13之至少一部分中產生溝槽24。
溝槽24在基材之厚度上延伸超出空腔12，亦即相較於空腔延伸更深。
溝槽24使得有可能隔離給定空腔，且因此詳言之隔離與該空腔垂直定位之給定電子裝置，以便隨後使得能夠將其選擇性地轉移至接收體基材。
溝槽24將分隔物分離成二個部分13A、13B，其中第一部分定界與電子裝置垂直之第一空腔12A，且第二部分定界與另一電子裝置垂直的鄰近於第一空腔之第二空腔12B。
在對應分隔物中，使得溝槽均圍繞待轉移主動層之該部分。例如，在諸如空腔12A、12B及12C之立方體空腔之狀況下，該空腔藉由四個分隔物定界，且分隔物中之每一者均被溝槽穿透。
參考圖13，在定界空腔12A之分隔物13中產生溝槽24，具有其電子裝置15A之待轉移主動層之部分14A與該空腔垂直。圖13中僅表示二個溝槽，由於定界空腔12A之二個其他分隔物在圖13中並不可見。
定界待轉移主動層之部分12A之分隔物部分13A自該主動層部分側向突出，且與先前經蝕刻主動層部分部分地對準，該突起在圖13中藉由參考物16A說明。
定界鄰近於待轉移主動層部分14A之主動層部分14B、14C的其他分隔物部分13B、13C自身並不自其各別主動層部分14B、14C突出。
因此，在植入原子物質之步驟期間，將定界待轉移主動層部分14A之分隔物部分13A曝露於入射通量。接著將原子物質植入於該等曝露分隔物部分中。
定界鄰近於待轉移主動層部分之主動層部分14B、14C的其他分隔物部分13B、13C自身並不曝露於入射通量，使得原子物質並不植入其中。
因此，薄弱區19形成於定界待轉移主動層部分14A之分隔物部分中之每一者中。
接下來，將供體基材接合至接收體基材，接著沿著分隔物部分13A之薄弱區19使給定主動層部分14A脫離，這使得有可能選擇性地將主動層部分14A轉移至接收體基材，而將主動層14之其餘部分保持在供體基材上。
參考圖13給定之此選擇性轉移之描述係關於主動層之單個部分之轉移。然而，應理解，可藉由進行一個或多個連續轉移選擇性地轉移主動層之若干給定部分，以便將所要電子裝置轉移至接收體基材，或使用同一供體基材之若干不同接收體基材。
根據一個較佳實施例，在沈積保護遮罩之前，額外層25沈積於待轉移主動層部分14A上，以便形成額外厚度。額外層接著位於主動層部分與保護遮罩之間。
在移除遮罩，且任選地將氧化物層沈積於主動層上及較佳地藉由CMP之表面處理之後，將具有額外厚度25之主動層部分14A轉移至接收體基材30。
額外厚度25之形成使得有可能進一步個別化待轉移(多個)主動層部分，且因此簡化其轉移。特定言之，在接合期間，僅凸起主動層部分與接收體基材接觸。藉由對應分隔物部分之斷裂的供體基材之簡單脫離使得有可能將所要電子裝置轉移至接收體基材，同時將其他主動層部分保持在距接收體基材一定距離處，且保持在供體基材上。
接著有可能將額外層沈積於供體基材上之剩餘主動層部分中之一者或多者上以便形成額外厚度，以便將該等剩餘部分轉移至另一接收體基材。
所描述方法因此使得有可能藉由重複使用同一供體基材將電子裝置自供體基材選擇性地轉移至一個或多個不同接收體基材。
1‧‧‧基材 2、17‧‧‧保護遮罩 3‧‧‧區域/未被覆蓋表面部分 4‧‧‧原子物質 5‧‧‧點線 10‧‧‧半導體基材 11‧‧‧層 12、12C‧‧‧空腔 12A‧‧‧部分/空腔/第一空腔 12B‧‧‧空腔/第二空腔 13‧‧‧分隔物 13A、13B、13C、35‧‧‧分隔物部分 14、32‧‧‧主動層 14A‧‧‧部分/區域 14B、14C‧‧‧主動層部分 15、15A、33‧‧‧電子裝置 16‧‧‧區域 16A‧‧‧參考物 18‧‧‧通量 19‧‧‧薄弱區 20‧‧‧供體基材 21、34‧‧‧氧化物層 22、31‧‧‧自由表面 24‧‧‧溝槽 25‧‧‧額外厚度/額外層 30‧‧‧接收體基材 40‧‧‧三維最終結構/三維整合結構
參考隨附圖式閱讀藉助於說明性及非限制性實例給定之以下描述而使本發明之其他優點及特徵變得顯而易見，隨附圖式表示： - 圖1為根據一個實施例之「空腔絕緣體上矽」(C-SOI)類型之基材，亦即具備空腔之SOI類型之基材之橫截面示意圖，該基材包含包含上面沈積有主動層之空腔之層； - 圖2為來自圖1之基材之橫截面示意圖，其中電子裝置已經產生於主動層上； - 圖3為來自圖1之基材之橫截面示意圖，其中進行原子物質之植入以便形成薄弱區，先前將保護遮罩沈積於主動層之電子裝置上，以便形成供體基材； - 圖4為來自圖3之供體基材之示意圖，其中氧化物層沈積於主動層上； - 圖5為說明供體基材與具備主動層之接收體基材之對準的示意圖； - 圖6為說明供體基材與接收體基材之接合的示意圖； - 圖7為說明供體基材在薄弱區處之脫離的示意圖； - 圖8為在藉由選擇性蝕刻移除脫離殘餘物之後獲得之半導體類型之3D結構的示意圖； - 圖9A、圖9B及圖9C為說明根據一個實施例藉由對基材進行蝕刻而製造包含空腔之層及藉由Smart Cut™方法將主動層沈積於包含空腔之該層上的示意圖； - 圖10A、圖10B及圖10C為說明根據一個實施例藉由對基材之電化學處理製造包含空腔之層及藉由Smart Cut™方法將主動層沈積於包含空腔之該層上的示意圖； - 圖11A、圖11B及圖11C為說明根據一個實施例藉由在基材中植入原子物質而製造包含空腔之層的示意圖； - 圖12為說明根據一個實施例進行蝕刻以選擇性地移除與分隔物垂直定位之主動層之部分，接著在經蝕刻基材中植入原子物質的供體基材之示意圖； - 圖13為說明根據一個實施例在選擇性蝕刻之後在分隔物中形成溝槽，以供主動層之給定電子裝置之後續選擇性轉移的供體基材之示意圖。
1‧‧‧基材
10‧‧‧半導體基材
12‧‧‧空腔
13‧‧‧分隔物
14‧‧‧主動層
14A‧‧‧部分/區域
15‧‧‧電子裝置
16‧‧‧區域
17‧‧‧保護遮罩
18‧‧‧通量
19‧‧‧薄弱區

Claims (14)

  1. 一種用於製造三維整合結構生產用之供體基材的方法，其包含以下步驟： - 提供一半導體基材，其包含被稱作一主動層之一表面層及包含在該主動層下方延伸之多個空腔之一層，每個空腔藉由一分隔物與一鄰近空腔分離， - 在與一空腔垂直定位之該主動層之一區域中形成一電子裝置， - 將一保護遮罩沈積於該主動層上，以便覆蓋該電子裝置，同時曝露與每個分隔物垂直定位之該主動層之一區域， - 經由由該遮罩曝露之該主動層之該等區域植入原子物質，以在每個分隔物中形成一薄弱區。
  2. 一種用於藉由將一層自供體基材轉移至接收體基材而製造三維整合結構的方法，該三維整合結構由具備電子裝置之主動層之堆疊形成，該方法之特徵在於其包含以下步驟： - 藉由如請求項1之製造方法製造該供體基材， - 將該供體基材接合至該接收體基材，相對於待轉移之該主動層，與該等薄弱區相對之該供體基材之表面係位在接合界面處， - 沿著該等薄弱區使該供體基材脫離，以便將該主動層之至少一部分轉移至該接收體基材。
  3. 如請求項1及2中任一項之方法，其中在植入原子物質以在該等分隔物中形成一薄弱區之前，進行對該主動層之選擇性蝕刻，以移除與一分隔物垂直定位之該主動層之至少一部分。
  4. 如請求項3之方法，其中，在該植入原子物質以在該等分隔物中形成一薄弱區之前，另外產生在該等分隔物中延伸超出該等空腔之溝槽，以便隔離至少一個空腔與其他空腔。
  5. 如請求項4之方法，其中在該保護遮罩之沈積之前，沈積一額外層，該額外層在與該隔離空腔垂直定位之一主動層部分上形成一額外厚度。
  6. 如請求項2結合請求項4或請求項5之方法，其中沿著由在分隔物部分中植入原子物質所形成之該等薄弱區進行該供體基材之脫離，該等分隔物部分由該等溝槽之形成產生，且選擇性地將與該隔離空腔垂直定位之該主動層部分轉移至該接收體基材。
  7. 如前述請求項中任一項之方法，其中藉由實施以下步驟來製造該半導體基材： - 在一基材之該表面處產生多個空腔，以形成包含該等空腔之該層， - 將該主動層轉移至該基材，以密封該等空腔。
  8. 如請求項1及7中任一項之方法，其中該等空腔藉由乾式蝕刻及/或濕式蝕刻形成。
  9. 7及8中任一項之方法，其中該等空腔為中空的。
  10. 如請求項1及7中任一項之方法，其中該等空腔藉由一電化學處理形成。
  11. 如請求項1之方法，其中該等空腔藉由實施以下步驟而形成： - 將一保護遮罩沈積於一基材之一自由表面上，定位該保護遮罩，以便產生被覆蓋表面部分及未被覆蓋表面部分， - 藉由將該基材之覆蓋有該遮罩之面曝露於一入射通量之原子物質，而在植入區中與未由該保護遮罩覆蓋之該等表面部分垂直的該基材中植入原子物質， - 對該基材進行一熱退火，以便在該等植入區處形成空腔。
  12. 10及11中任一項之方法，其中每個空腔由具有相對於該空腔之總體積大於或等於20%，較佳地大於或等於30%之孔隙度之一多孔介質組成。
  13. 如請求項7之方法，其中藉由實施以下步驟將該主動層轉移至含空腔層： - 植入原子物質，以在由半導體材料製成之一第二供體基材中形成一薄弱區，以便定界待轉移之半導體材料之一層， - 將該第二供體基材接合至該供體基材之該含空腔層，相對於待轉移之該層，與該薄弱區相對之待轉移之該層的表面係位在該接合界面處， - 沿著該薄弱區使該第二供體基材脫離，以便將半導體材料之該層轉移至該基材。
  14. 一種包含欲轉移至接收體基材之主動層的供體基材，其特徵在於包含： - 包含空腔之一層，該等空腔在該供體基材之厚度上延伸且藉由分隔物定界， - 一主動層，其定位於含空腔層上、包含至少一個電子裝置，每個電子裝置配置於與一空腔垂直定位之該主動層之一區域中， - 薄弱區，其在使該等空腔分離之該等分隔物之至少一部分中。
TW108111030A 2018-03-29 2019-03-28 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法 TWI846688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1852751 2018-03-29
FR1852751A FR3079659B1 (fr) 2018-03-29 2018-03-29 Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree

Publications (2)

Publication Number Publication Date
TW202004991A true TW202004991A (zh) 2020-01-16
TWI846688B TWI846688B (zh) 2024-07-01

Family

ID=62751070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111030A TWI846688B (zh) 2018-03-29 2019-03-28 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法

Country Status (9)

Country Link
US (1) US11239108B2 (zh)
EP (1) EP3776642B1 (zh)
JP (1) JP7332618B2 (zh)
KR (1) KR102703373B1 (zh)
CN (1) CN111868915B (zh)
FR (1) FR3079659B1 (zh)
SG (1) SG11202008449WA (zh)
TW (1) TWI846688B (zh)
WO (1) WO2019186035A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2922360A1 (fr) * 2007-10-12 2009-04-17 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi- conducteur sur isolant a plan de masse integre.
FR2926925B1 (fr) * 2008-01-29 2010-06-25 Soitec Silicon On Insulator Procede de fabrication d'heterostructures
JP2012023117A (ja) * 2010-07-13 2012-02-02 Bridgestone Corp 中間スタンパの製造方法及び凹凸パターンの形成方法
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
FR3008543B1 (fr) * 2013-07-15 2015-07-17 Soitec Silicon On Insulator Procede de localisation de dispositifs
FR3029538B1 (fr) 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
FR3039003B1 (fr) * 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
EP3144958B1 (en) * 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure

Also Published As

Publication number Publication date
TWI846688B (zh) 2024-07-01
FR3079659A1 (fr) 2019-10-04
US11239108B2 (en) 2022-02-01
WO2019186035A1 (fr) 2019-10-03
SG11202008449WA (en) 2020-10-29
KR102703373B1 (ko) 2024-09-06
US20210057268A1 (en) 2021-02-25
CN111868915B (zh) 2024-07-23
KR20200136910A (ko) 2020-12-08
FR3079659B1 (fr) 2020-03-13
JP2021520062A (ja) 2021-08-12
EP3776642B1 (fr) 2022-05-11
CN111868915A (zh) 2020-10-30
EP3776642A1 (fr) 2021-02-17
JP7332618B2 (ja) 2023-08-23

Similar Documents

Publication Publication Date Title
JP5976738B2 (ja) マイクロテクノロジー構造を製造する方法
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
US8383489B2 (en) SOI wafer and method for forming the same
US8816489B2 (en) Integrated circuit structures, semiconductor structures, and semiconductor die
JP7392242B2 (ja) ハイブリッド集積用の改良された基板を製造するためのプロセス
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
US20110266651A1 (en) Method for manufacturing components
US7067387B2 (en) Method of manufacturing dielectric isolated silicon structure
KR102582992B1 (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
US11939214B2 (en) Method for manufacturing a device comprising a membrane extending over a cavity
TWI846688B (zh) 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法
JP2010206183A (ja) 混合層の部分的再結晶化によるハイブリッド基板生成方法
TW201802881A (zh) 用於製造用以形成三維單片積體電路之結構的方法
CN113345833A (zh) 多层soi衬底的制造方法及多层soi衬底
KR20210056831A (ko) Soi 기판 제조 방법
KR20020052683A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH08293544A (ja) 半導体基板の製造方法
KR19980041008A (ko) 반도체 소자의 소자분리막 형성방법