KR20210056831A - Soi 기판 제조 방법 - Google Patents

Soi 기판 제조 방법 Download PDF

Info

Publication number
KR20210056831A
KR20210056831A KR1020190143759A KR20190143759A KR20210056831A KR 20210056831 A KR20210056831 A KR 20210056831A KR 1020190143759 A KR1020190143759 A KR 1020190143759A KR 20190143759 A KR20190143759 A KR 20190143759A KR 20210056831 A KR20210056831 A KR 20210056831A
Authority
KR
South Korea
Prior art keywords
single crystal
crystal silicon
layer
substrate
silicon
Prior art date
Application number
KR1020190143759A
Other languages
English (en)
Inventor
박진원
Original Assignee
(주)더숨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더숨 filed Critical (주)더숨
Priority to KR1020190143759A priority Critical patent/KR20210056831A/ko
Publication of KR20210056831A publication Critical patent/KR20210056831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 SOI 기판 제조 방법에 관한 것으로서, (a) 제1 단결정 실리콘 기판의 일면 상에 실리콘 박리층을 형성하는 단계; (b) 실리콘 박리층 상에 제1 단결정 실리콘 에피택셜층을 형성하는 단계; (c) 제1 단결정 실리콘 에피택셜층의 일면 상에 복수의 음각 패턴을 형성하는 단계; (d) 음각 패턴 내에 절연 패턴을 형성하는 단계; (e) 제1 단결정 실리콘 기판 및 표면 상에 산화층이 형성된 제2 단결정 실리콘 기판을 접합하는 단계; (f) 실리콘 박리층에 에너지를 인가하여 제1 단결정 실리콘 기판을 분리 제거하는 단계; (g) 제1 단결정 실리콘 에피택셜층의 타면으로부터 일면 방향으로 두께를 감축하면서 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

SOI 기판 제조 방법 {PRODUCING METHOD OF SILICON ON INSULATOR SUBSTRATE}
본 발명은 SOI 기판 제조 방법에 관한 것이다. 보다 상세하게는, 표면 균일도가 우수하고, 제조 공정을 단순하여 생산성을 향상시킬 수 있는 SOI 기판 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 실리콘 웨이퍼를 대신하여 SOI(Silicon On Insulator) 웨이퍼를 이용한 반도체 집적 기술이 주목되고 있다. 이러한 SOI 기판 웨이퍼 상에 형성된 반도체 소자는 완전한 소자 분리와 기생 용량의 감소로 인하여, 고속 동작이 가능한 장점을 갖는다.
종래에는, SOI 웨이퍼를 제조하기 위한 방법으로서, SIMOX(Seperation by Implanted Oxygen)법, Smart Cut 등의 방법이 있다. SIMOX는 산소 이온주입을 이용하고, 실리콘 층의 결정성 복구를 위해 고온 열처리를 수행하며, 실리콘 층과 매몰 산화막의 두께가 얇게 형성되므로 thin-SOI 기판의 제조에 유리한 것으로 평가되는 반면, 제조 시간이 길게 되는 단점이 있다. Smart Cut은 실리콘 웨이퍼 위에 열 산화막을 성장시킨 후, 산화막을 통과하도록 수소 이온을 주입하여 분리될 층을 형성하며, 다른 실리콘 웨이퍼의 접합 후 이온 주입 부분을 경계로 하여 실리콘 기판을 분리하여 SOI 웨이퍼를 제조한다. 이 방법은 제조 공정은 단순한 편이나, 이온 주입 부분의 경계의 표면 균일도가 우수하지 않은 단점이 있다.
따라서, 제조 공정을 단순화 하면서도 표면 균일도가 우수한 SOI 기판의 제조 방법이 필요한 실정이다.
도 1은 종래의 SOI process를 나타내는 개념도이다. 종래의 SOI 웨이퍼들은 전면에 SOI가 형성된 상태에서, Photo/Etch 공정 등을 통해 active SOI 영역을 형성하는 것이 일반적이다. active SOI를 형성하기 위한 별도의 공정이 필요하므로, 생산성이 낮아지고, active SOI 형성 과정에서 SOI의 품질이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 처음부터 active 영역에만 SOI 층을 형성할 수 있는 SOI 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 제조 공정을 단순화하여 공정 시간, 원가를 절감하고 생산성을 향상시킬 수 있는 SOI 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 상기의 목적은, (a) 제1 단결정 실리콘 기판의 일면 상에 실리콘 박리층을 형성하는 단계; (b) 실리콘 박리층 상에 제1 단결정 실리콘 에피택셜층을 형성하는 단계; (c) 제1 단결정 실리콘 에피택셜층의 일면 상에 복수의 음각 패턴을 형성하는 단계; (d) 음각 패턴 내에 절연 패턴을 형성하는 단계; (e) 제1 단결정 실리콘 기판 및 표면 상에 산화층이 형성된 제2 단결정 실리콘 기판을 접합하는 단계; (f) 실리콘 박리층에 에너지를 인가하여 제1 단결정 실리콘 기판을 분리 제거하는 단계; (g) 제1 단결정 실리콘 에피택셜층의 타면으로부터 일면 방향으로 두께를 감축하면서 제거하는 단계를 포함하는, SOI 기판 제조 방법 에 의해 달성된다.
본 발명의 일 실시예에 따르면, 절연 패턴은 산화 실리콘, 질화 실리콘 중 적어도 어느 하나의 재질일 수 있다.
본 발명의 일 실시예에 따르면, (f) 단계는, 워터젯(water-jet) 방법 또는 기계적 충격(mechanical shock, mechanical lift) 방법으로 에너지를 인가하여 실리콘 박리층을 절단하고, 제1 단결정 실리콘 기판을 분리 제거하는 단계일 수 있다.
본 발명의 일 실시예에 따르면, (g) 단계에서, 절연 패턴이 형성된 부분까지 두께를 감축할 수 있다.
본 발명의 일 실시예에 따르면, 절연 패턴이 두께 감축의 스톱퍼(stopper)로 기능할 수 있다.
상기와 같이 구성된 본 발명에 따르면, 처음부터 active 영역에만 SOI 층을 형성할 수 있는 효과가 있다.
또한, 본 발명은 제조 공정을 단순화하여 공정 시간, 원가를 절감하고 생산성을 향상시킬 수 있는 효과가 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 종래의 SOI process를 나타내는 개념도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 SOI 기판의 제조 과정을 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 SOI 기판의 제조 과정을 나타내는 개략도이다. 도 1 내지 도 12는 SOI 기판의 일부분에 대한 측단면도를 나타내지만, 실제 SOI 기판(10)은 이보다 큰 스케일일 수 있으며, 절연 패턴(140)은 평면상에서 가로, 세로 방향으로 더 많은 수의 복수 패턴이 이격되어 형성될 수 있음을 밝혀둔다.
본 발명의 SOI 기판 제조 방법은, (a) 제1 단결정 실리콘 기판의 일면 상에 실리콘 박리층을 형성하는 단계; (b) 실리콘 박리층 상에 제1 단결정 실리콘 에피택셜층을 형성하는 단계; (c) 제1 단결정 실리콘 에피택셜층의 일면 상에 복수의 음각 패턴을 형성하는 단계; (d) 음각 패턴 내에 절연 패턴을 형성하는 단계; (e) 제1 단결정 실리콘 기판 및 표면 상에 산화층이 형성된 제2 단결정 실리콘 기판을 접합하는 단계; (f) 실리콘 박리층에 에너지를 인가하여 제1 단결정 실리콘 기판을 분리 제거하는 단계; (g) 제1 단결정 실리콘 에피택셜층의 타면으로부터 일면 방향으로 두께를 감축하면서 제거하는 단계를 포함하는 것을 특징으로 한다. 그리하여, 별도의 공정없이 active SOI 영역이 형성된 SOI 기판을 제조하는 방법을 제공할 수 있다.
먼저, 도 2를 참조하면, 제1 단결정 실리콘 기판을 준비할 수 있다. 제1 단결정 실리콘 기판은 단결정 실리콘 웨이퍼(wafer)를 사용할 수도 있고, 사각형 등의 단결정 실리콘 기판을 사용할 수도 있다.
이어서, 제1 단결정 실리콘 기판의 일면(예를 들어, 상부면) 상에 실리콘 박리층[다공질 실리콘층(porous silicon)]을 형성할 수 있다. 양극 반응(anodizing) 등의 공지의 방법을 사용하여 제1 단결정 실리콘 기판 상에 실리콘 박리층을 형성할 수 있다.
다음으로, 실리콘 박리층 상에 제1 단결정 실리콘 에피택셜층을 형성할 수 있다. 제1 단결정 실리콘 에피택셜층은 공지의 에피택셜 방법을 사용하여 형성할 수 있다. 실리콘 박리층의 일면(예를 들어, 상부면)으로부터 제1 단결정 실리콘 에피택셜층이 형성될 수 있다. 일 실시예에 따르면, 제1 단결정 실리콘 에피택셜층은 약 0.5~1 ㎛의 두께로 형성될 수 있다.
다음으로, 도 3을 참조하면, 제1 단결정 실리콘 에피택셜층의 일면(예를 들어, 상부면) 상에 복수의 음각 패턴을 형성할 수 있다. 예를 들어, 포토레지스트를 이용한 식각 공정으로 음각 패턴을 형성할 수 있다.
다음으로, 도 4를 참조하면, 제1 단결정 실리콘 에피택셜층의 일면(예를 들어, 상부면) 상에 복수의 절연 패턴을 형성할 수 있다. 절연 패턴을 음각 패턴 내에 형성할 수 있다. 절연 패턴은 실리콘 산화물(silicon oxide) 재질인 것이 바람직하나, 이에 제한되는 것은 아니며 실리콘 질화물 재질을 사용할 수도 있다. 절연 패턴은 증착, 프린팅 등 공지의 박막 형성 방법을 제한없이 사용하여 형성할 수 있다.
복수의 절연 패턴은 상호 간격을 이루어 형성될 수 있다. 후술할 제1, 2 단결정 실리콘 에피택셜층에 대한 두께 감축의 스톱퍼(stopper) 역할을 하는 목적의 범위 및 Active SOI 영역들을 분리해내는 목적의 범위라면, 제1 단결정 실리콘 에피택셜층의 일면 상에서 일 방향으로 평행하게 형성되거나, 교차되도록 형성되는 등, 복수의 절연 패턴이 형성되는 형태에 대해서는 제한이 없다. 일 실시예에 따르면, 절연 패턴은 제1 단결정 실리콘 에피택셜층 상에 약 30nm의 두께, 약 5~10㎛의 폭을 가지고 형성될 수 있다.
다음으로, 도 5를 참조하면, 제2 단결정 실리콘 기판을 준비할 수 있다. 제2 단결정 실리콘 기판은 제1 단결정 실리콘 기판과 같은 단결정 실리콘 웨이퍼(wafer)를 사용할 수도 있고, 사각형 등의 단결정 실리콘 기판을 사용할 수도 있다. 또한, 제2 단결정 실리콘 기판은 제1 단결정 실리콘 기판과 동일한 크기, 형태를 가지는 것이 바람직하나, 이에 제한되지 않는다.
제2 단결정 실리콘 기판은 표면 상에 산화층이 형성된 것이 바람직하다. 산화층은 공지의 박막 형성 방법을 통해 제2 단결정 실리콘 기판의 표면 상에 형성될 수 있다. 일 실시예에 따르면, 산화층은 약 10nm ~ 20nm의 두께로 형성될 수 있다.
다음으로, 제1 단결정 실리콘 기판과 제2 단결정 실리콘 기판을 접합(bonding)할 수 있다. 진공, 불활성 가스 등의 환경 하에서 수백~ ℃의 온도로 열처리를 통해 접합을 수행할 수 있다.
다음으로, 도 6을 참조하면, 실리콘 박리층에 에너지를 인가하여 제1 단결정 실리콘 기판을 분리제거할 수 있다. 에너지의 인가는 워터젯(water-jet) 방법으로 수행될 수 있다. 또는, 에너지의 인가는 진동, 충격 등을 인가하는 기계적 충격(mechanical shock, mechanical lift) 방법으로 수행될 수 있다. 실리콘 박리층은 다공성(porous) 특성 때문에 측면에서 에너지가 인가되면 쉽게 절단될 수 있다. 실리콘 박리층이 절단되면서 제1 단결정 실리콘 기판(110)이 분리될 수 있다. 본 발명은 제1 단결정 실리콘 기판의 일면에 잔류한 다공질 실리콘을 세정제거함으로써 재사용이 가능한 이점이 있다.
다음으로, 도 7을 참조하면, 제1 단결정 실리콘 에피택셜층의 타면으로부터 일면 방향으로 두께를 감축하면서 제거할 수 있다. 제1 단결정 실리콘 에피택셜층의 일면은 절연 패턴 및 제2 단결정 실리콘 에피택셜층이 형성된 면이고, 타면은 실리콘 박리층이 절단되어 다공질 실리콘이 잔류하는 면에 대응한다. 제1 단결정 실리콘 에피택셜층은 ㎛ 스케일의 두께를 가지므로, 빠르게 두께를 감축할 수 있는 방법을 사용할 필요가 있다. 이를 고려하여, 제1 단결정 실리콘 에피택셜층의 두께 감축 및 제거는 그라인딩(grinding), 폴리싱(polishing), 식각(etching) 등의 방법을 사용할 수 있다. 일 예로, ㎛ 단위의 두께까지는 1차로 러프하게 그라인딩을 수행한 후, ㎛에서 nm 수준의 두께까지는 2차로 CMP, 식각을 사용하여 미세하게 두께 감축을 컨트롤 할 수 있다.
두께 감축 및 제거는 절연 패턴이 형성된 부분까지 수행하는 것이 바람직하다. 즉, 절연 패턴의 산화물, 질화물이 두께 감축의 스톱퍼(stopper) 역할을 할 수 있다.
도 8에는 두께 감축 및 제거가 완료되면 SOI 기판의 제조를 완료할 수 있다. 절연 패턴은 제2 단결정 실리콘 에피택셜층을 구획하고, 구획된 제2 단결정 실리콘 에피택셜층들은 active SOI로 사용될 수 있다. 이후에, 반도체, 메모리 형성 공정을 더 수행할 수 있다.
위와 같이 본 발명은, 처음부터 active 영역에만 SOI 층을 형성할 수 있고, 표면 균일도가 우수한 SOI 기판을 제조할 수 있으며, 제조 공정을 단순화하여 공정 시간, 원가를 절감하고 생산성을 향상시킬 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.

Claims (5)

  1. (a) 제1 단결정 실리콘 기판의 일면 상에 실리콘 박리층을 형성하는 단계;
    (b) 실리콘 박리층 상에 제1 단결정 실리콘 에피택셜층을 형성하는 단계;
    (c) 제1 단결정 실리콘 에피택셜층의 일면 상에 복수의 음각 패턴을 형성하는 단계;
    (d) 음각 패턴 내에 절연 패턴을 형성하는 단계;
    (e) 제1 단결정 실리콘 기판 및 표면 상에 산화층이 형성된 제2 단결정 실리콘 기판을 접합하는 단계;
    (f) 실리콘 박리층에 에너지를 인가하여 제1 단결정 실리콘 기판을 분리 제거하는 단계;
    (g) 제1 단결정 실리콘 에피택셜층의 타면으로부터 일면 방향으로 두께를 감축하면서 제거하는 단계
    를 포함하는, SOI 기판 제조 방법.
  2. 제1항에 있어서,
    절연 패턴은 산화 실리콘, 질화 실리콘 중 적어도 어느 하나의 재질인, SOI 기판 제조 방법.
  3. 제1항에 있어서,
    (f) 단계는, 워터젯(water-jet) 방법 또는 기계적 충격(mechanical shock, mechanical lift) 방법으로 에너지를 인가하여 실리콘 박리층을 절단하고, 제1 단결정 실리콘 기판을 분리 제거하는 단계인, SOI 기판 제조 방법.
  4. 제1항에 있어서,
    (g) 단계에서, 절연 패턴이 형성된 부분까지 두께를 감축하는, SOI 기판 제조 방법.
  5. 제4항에 있어서,
    절연 패턴이 두께 감축의 스톱퍼(stopper)로 기능하는, SOI 기판 제조 방법.
KR1020190143759A 2019-11-11 2019-11-11 Soi 기판 제조 방법 KR20210056831A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190143759A KR20210056831A (ko) 2019-11-11 2019-11-11 Soi 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190143759A KR20210056831A (ko) 2019-11-11 2019-11-11 Soi 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20210056831A true KR20210056831A (ko) 2021-05-20

Family

ID=76143071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190143759A KR20210056831A (ko) 2019-11-11 2019-11-11 Soi 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20210056831A (ko)

Similar Documents

Publication Publication Date Title
KR100268121B1 (ko) 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법
JP2000243944A (ja) シリコン・オン・インシュレータ構造およびその製造方法
TW200418130A (en) Semiconductor-on-insulator chip and method thereof
EP1638141A1 (en) Process for manufacturing composite wafers of semiconductor material by layer transfer
JP2001109136A (ja) ステンシルマスク及びステンシルマスクの形成方法
KR20210056831A (ko) Soi 기판 제조 방법
KR102204732B1 (ko) Soi 기판 제조 방법
KR102546554B1 (ko) 멀티 soi 기판 제조 방법 및 멀티 soi 기판
KR102533585B1 (ko) Soi 기판 제조 방법
KR20210009113A (ko) Soi 기판 제조 방법
KR20220100385A (ko) Soi 기판 제조 방법
KR102466929B1 (ko) 부분 soi 기판 및 그 제조 방법
KR20220099675A (ko) Soi 기판 제조 방법
TWI758942B (zh) Soi襯底的製造方法
KR20210009112A (ko) Soi 기판 제조 방법
KR20210156507A (ko) Soi 기판 제조 방법
KR20220001720A (ko) Soi 기판 제조 방법
KR100511900B1 (ko) 에스오아이 기판의 제조방법
KR20220003226A (ko) Soi 기판 제조 방법
JPH02205339A (ja) 半導体装置の製造方法
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact
CN114725003A (zh) Soi基板的制造方法
JP3079532B2 (ja) 半導体基板の製造方法
KR100691311B1 (ko) 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼
JPH05326692A (ja) 半導体装置の製造方法