JP2001109136A - ステンシルマスク及びステンシルマスクの形成方法 - Google Patents

ステンシルマスク及びステンシルマスクの形成方法

Info

Publication number
JP2001109136A
JP2001109136A JP28354599A JP28354599A JP2001109136A JP 2001109136 A JP2001109136 A JP 2001109136A JP 28354599 A JP28354599 A JP 28354599A JP 28354599 A JP28354599 A JP 28354599A JP 2001109136 A JP2001109136 A JP 2001109136A
Authority
JP
Japan
Prior art keywords
silicon
layer
etching
silicon layer
stencil mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28354599A
Other languages
English (en)
Other versions
JP3339477B2 (ja
Inventor
Fumihiro Oba
文博 小場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28354599A priority Critical patent/JP3339477B2/ja
Priority to KR10-2000-0058065A priority patent/KR100366748B1/ko
Priority to TW089120650A priority patent/TW455741B/zh
Priority to US09/678,101 priority patent/US6468701B1/en
Priority to CN00129585A priority patent/CN1290957A/zh
Publication of JP2001109136A publication Critical patent/JP2001109136A/ja
Application granted granted Critical
Publication of JP3339477B2 publication Critical patent/JP3339477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Weting (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】本発明は、ステンシルマスクの裏面からのエッ
チング(バックエッチング)時のエッチングレートのウ
エハ面内均一性を向上させ、パターン位置精度の高いス
テンシルマスクを提供することを課題とする。 【解決手段】 ステンシルマスク作製用のSOI基板の
シリコン絶縁膜11の下に高濃度ボロンシリコン層2
1、低濃度ボロンシリコン層22を構成して、KOH溶
液等のアルカリ溶液でウエットエッチングする。高濃度
ボロンシリコン層21の働きによりエッチングレートの
バラツキが抑えられ、均一化が図られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
微細加工のための電子ビーム露光やイオンビーム露光、
X線露光などに用いられるステンシルマスク及びそのス
テンシルマスクの形成方法に関するものである。
【0002】
【従来の技術】ステンシルマスクは、金属薄膜やシリコ
ン基板に作製したいパターンの形状に部分的に穴を設け
たマスクであり、電子ビーム露光やイオンピーム露光、
X線露光などに用いられる。その使用にあたっては、電
子ビームやイオンビームをステンシルマスクに照射し開
口部に入射される粒子を透過させ、透過させたビームを
基板上のレジストなどに照射することにより露光が行わ
れる。
【0003】このステンシルマスクとしては、パターン
形成側となるシリコン基板と支持台側となるシリコン基
板とを張り合わせた貼り合わせウェハから作製されるも
のがある。また、一のシリコン基板上に不純物をドープ
したシリコン層をエピタキシャル成長させたウエハから
作製されるものも用いられる。現在、一般には、貼り合
わせウェハを用いるのが主流となっている。いずれにし
てもステンシルマスク用のウエハはパターン形成側とな
るシリコン層と支持台側となるシリコン層とを備える。
ここで支持台側とは、ステンシルマスクの変形に対する
強度を高め、ステンシルマスクの露光装置への装着時に
通常下側(裏面側)に位置してパターン形成側を変形さ
せることなく支える支持台が形成される側である。ま
た、支持台側となるシリコン層のエッチングの際にその
エッチングを抑止することとなる層が上記二層の間に介
在して作製されいる場合が多い。かかる内部に介在する
層をSiO2等の無機膜とするステンシルマスク乃至そ
の形成方法(従来技術1とする。)が特開平5−216
216に係る発明として提案されている。また、特開平
5−216216における従来技術の項には、かかる内
部に介在する層を高イオン注入層とするステンシルマス
ク乃至その形成方法(従来技術2とする。)が開示され
ている。これらの従来技術につき特開平5−21621
6には以下のような説明がなされている。
【0004】[従来技術1]図2に、従来技術1のステ
ンシルマスク形成方法の工程断面図を示す。
【0005】特開平5−216216には、従来技術1
について以下のような記載が認められる。第一の半導体
シリコン基板111上に、無機膜112としてシリコン
酸化膜を1μm厚堆積し(図2(a))、この無機膜上
に第二の半導体シリコン基板113を接触させ、110
0゜C、2時間の熱処理を行い、二枚のシリコン基板を
張り合わせる(図2(b))。次に、張り合わせたシリ
コン基板113をポリッシング技術によってエッチング
して、シリコン基板を約30μmに薄膜化させる。この
半導体シリコン基板の両面に保護無機膜114としてシ
リコン酸化膜を500nm厚形成し、シリコン基板裏面
の無機膜上にリソグラフィー技術を用いてレジストパタ
−ンを形成し、このレジストパターンをマスクとして無
機膜のエッチングを行い、第一の半導体シリコン基板1
11の裏面を選択的に露出させる。さらに、このパタ−
ンをマスクとして、エチレンジアミン・ピロカテコール
溶液を用いて第一の半導体シリコン基板111を裏面か
らエッチングして、シリコン酸化膜112の裏面を露出
させる(図2(c)バックエッチング工程)。その後、
保護無機膜114をすべて除去し、第二の半導体シリコ
ン基板113の表面上にリソグラフィー技術を用いてレ
ジストパタ−ン115を形成する(図2(d))。さら
に、このレジストパタ−ンをマスクとして第二の半導体
シリコン基板113、および、シリコン酸化膜112を
エッチングしパターンを貫通させ、貫通部200を形成
することによって、容易に、機械的強度のすぐれた、熱
安定性の高い、ステンシルマスクを形成することができ
る(図2(e))。従来技術1に関する記載によれば、
以上のように、半導体シリコン基板を酸化し、二枚のシ
リコン基板を張り合わせることによって、ステンシルマ
スク作成工程を大幅に簡略化することができるものとさ
れている。また、容易に半導体シリコン基板の裏面エッ
チングにおけるストッパーを形成することができ、電子
ビームの加速電圧が50KVの場合でも、電子を遮閉す
ることができる、膜厚均一性の良い実用的な電子ビーム
縮小転写リソグラフィー用ステンシルマスクを形成する
ことができる。なお、ここでは第一の半導体シリコン基
板111上に形成する無機膜112が、シリコン酸化膜
であったが、シリコン窒化膜であっても良い。
【0006】[従来技術2]図3に、従来技術2のステ
ンシルマスク形成方法の工程断面図を示す。
【0007】従来技術2においては、半導体シリコン基
板111に加速電圧50〜100KV、ドーズ量1×1
20cm-2でボロンイオン142の注入を行い、イオン
注入層141を形成する(図3(a))。この上にシリ
コンのエピタキシャル層143を形成し、さらにこのエ
ピ層上と半導体シリコン基板111の裏面に保護膜とし
てシリコン窒化膜144を堆積する(図3(b))。そ
の後、リソグラフィー技術とドライエッチング技術を用
いて半導体シリコン基板111の裏面のシリコン窒化膜
144を選択的に除去し、シリコン窒化膜144をマス
クにして半導体シリコン基板111の裏面をエチレンジ
アミン・ピロカテコール溶液でボロン注入層141まで
エッチングし、保護膜をすべて除去する(図3(c):
バックエッチング工程))。次に、エピ層の上に、電子
ビームリソグラフィー技術を用いてレジストパターン1
45の形成を行う(図3(d))。このレジストパター
ン145をマスクとして、エピ層およびイオン注入層の
エッチングを行い、マスクパターンを形成する(図3
(e))。従来技術2に関する記載によれば、以上のよ
うな方法により、電子ビーム縮小転写リソグラフィーに
おいて用いられるステンシルマスクを形成することがで
きる。ここで、高イオン注入層を形成するのは、半導体
シリコン基板を裏面からエッチングする場合、エッチン
グのストッパーとして用いるためである。
【0008】以上の従来技術1に用いられる張り合わせ
ウェハの断面構成は、シリコン層−Si02層−シリコ
ン層からなり、従来技術2に用いられるウェハの断面構
成は、シリコン層−高濃度不純物シリコン層−低濃度不
純物シリコン層からなる。
【0009】
【発明が解決しようとする課題】以上の従来技術におい
ては、バックエッチング工程におけるエッチングレート
の不均一さに起因する問題点があった。バックエッチン
グ工程において理想的であるのは、エッチングの進行方
向と垂直な面においてエッチングレートが均一であるこ
とである。ウエハ表面に垂直にエッチングは進行するも
のであるから、言い換えれば、ウエハ表面と平行なウエ
ハの任意の断面内(以下、ウエハ面内という。)におい
てエッチングレートが均一であることである。つまり、
エッチングが進行していく過程で各部のエッチング深度
が横並びに同一であるということである。そしてウエハ
の内部でエッチングを止める場合は、エッチング工程終
了後得られるエッチング仕上がり面にオーバーエッチン
グ、アンダーエッチング等の起伏が生じておらず平坦な
面が得られることが理想である。したがって、理想的で
ない場合とは、エッチング工程中ウエハ面内においてエ
ッチングレートが均一でなく、各部のエッチング深度に
バラツキがあるということである。そしてウエハの内部
でエッチングを止める場合、エッチング工程終了後得ら
れるエッチング仕上がり面にオーバーエッチング、アン
ダーエッチング等の起伏が生じることは理想的でない。
エッチング工程中ウエハ面内においてエッチングレート
にバラツキがある場合、エッチングに基づく応力がウエ
ハ面内で偏って働く。局所的に急峻な応力が働くと、そ
の応力の発生部分は、反り、ねじり、伸縮等の歪みを生
じ、結果物たるステンシルマスクのパターン形成部分を
不均一に変形させ、ステンシルマスクのパターンをゆが
ませる。上述のように、エッチング過程において、ウエ
ハー内の不純物濃度のバラツキによりウエハーがゆがん
でしまうので、ゆがんだウエハーにパターンニングして
も本来のパターンとの誤差が生じてしまう。すなわち、
パターン位置精度の低下という問題が発生する。これは
エッチング過程に起因する問題点であり、従来技術1及
び従来技術2では、かかる問題を解決できない。
【0010】従来技術1及び従来技術2において、ウエ
ハ面内でエッチングレートがばらつく原因は、シリコン
層111内の不純物濃度のバラツキである。例えば、不
純物をボロン(B)とし、エッチング液をKOH(水酸
化カリウム)溶液等のアルカリ溶液とする場合、シリコ
ン層内の不純物濃度が高くなるほどエッチングレートが
遅くなることが知られている。また、不純物をリン
(P)とし、エッチング液をフッ酸溶液とする場合、シ
リコン層内の不純物濃度が高くなるほどエッチングレー
トが速くなることが知られている。したがって、均一な
不純物濃度のシリコンウエハを用いれば、上記問題点は
解決できるということになる。しかし、均一な不純物濃
度のシリコンウエハは高価である。デバイス活性領域に
は、高価であっても均一な不純物濃度のシリコンウエハ
を用いる必要がある。これに対して、ステンシルマスク
の支持台側のウエハの場合、ステンシルマスクが完成し
てしまえば、不純物濃度の不均一性による特性の悪化等
の悪影響がないため、安価なCZウエハ(引き上げ結
晶)を用いる方が好ましい。均一な不純物濃度のシリコ
ンウエハを使用すると、上述の技術的問題を解決できる
反面、過度にコストをかけることになり、有効な解決手
段とはなり得ない。
【0011】さらに、エッチングの仕上がり精度に起因
する問題点がある。特に、従来技術2において著しい。
従来技術2の高濃度不純物シリコン層はエッチングレー
トが遅いというだけで、完全にエッチングストッパーと
はならず、わずかに溶解する。また、従来技術1のSi
02層は、従来技術2の高濃度不純物シリコン層に比較
すれば、溶解量は少ないものの、全く溶解しないわけで
はない。これらに起因して、エッチング工程終了後得ら
れるエッチング仕上がり面にオーバーエッチングがある
場合には、パターン欠陥を発生させる。また、エッチン
グ仕上がり面にオーバーエッチング、アンダーエッチン
グ等の起伏が生じ、パターン形成部に厚みのバラツキが
あると、ステンシルマスクが電子ビームを受け加熱され
た場合等に応力が生じれば、ステンシルマスクを不均一
に変形させ、ステンシルマスクのパターンをゆがませ
る。その結果、本来のパターンとの誤差が生じてしま
う。すなわち、パターン位置精度の低下という問題が発
生する。
【0012】本発明は以上の従来技術における問題に鑑
みてなされたものであって、ステンシルマスクの裏面か
らのエッチング(バックエッチング)時のエッチングレ
ートのウエハ面内均一性を向上させ、パターン位置精度
の高いステンシルマスクを提供することを課題とする。
【0013】
【課題を解決するための手段】前記課題を解決する本出
願第1の発明は、マスクパターン形成層と、前記マスク
パターン形成層の下部の所定位置に連続して形成された
支持台とを備えるステンシルマスクにおいて、前記支持
台の下端から上方へ向けて、特定のエッチング液に対す
るエッチングレートが比較的高いシリコン層から比較的
低いシリコン層へと積層される3層以上のシリコン層
と、前記3層以上のシリコン層の上に積層される他のシ
リコン層とを備え、少なくとも下端から2層は前記支持
台を構成し、少なくとも最上部の層は前記マスクパター
ンを構成することを特徴とするステンシルマスクであ
る。
【0014】したがって、本出願第1の発明のステンシ
ルマスクを形成する際には、前記特定のエッチング液を
使用して、バックエッチング行い、はじめはエッチング
レートが比較的高いシリコン層をエッチングし、ウエハ
面内のエッチングレートがばらつく傾向になっても、順
次、エッチングレートが比較的低いシリコン層へとエッ
チングが進み、エッチングレートのバラツキが抑えられ
る傾向となる。ゆえに、エッチングレートのウエハ面内
均一性をエッチング工程の終盤になるほど向上させ、上
述のバックエッチング工程におけるエッチングレートの
不均一さに起因する悪影響を抑えるとことができる。こ
れにより、本出願第1の発明のステンシルマスクによれ
ば、高いパターン位置精度が確保される。
【0015】シリコン層のエッチングレートの高低を制
御するには、シリコン中の不純物濃度を制御すれば良
い。不純物濃度を高めるとエッチングレートが高まる
(速くなる)場合と、不純物濃度を高めるとエッチング
レートが低まる(遅くなる)場合とがある。エッチング
レートのウエハ面内均一性を向上させるためには、シリ
コンウエハに対して積極的にエッチングレートを抑える
ことが好ましい。
【0016】そこで本出願第2の発明は、マスクパター
ン形成層と、前記マスクパターン形成層の下部の所定位
置に連続して形成された支持台とを備えるステンシルマ
スクにおいて、前記支持台の下端から上方へ向けて、不
純物の濃度が比較的低いシリコン層から比較的高いシリ
コン層へと積層される3層以上のシリコン層と、前記3
層以上のシリコン層の上に積層される他のシリコン層と
を備え、前記不純物は特定のエッチング液に対するシリ
コン層のエッチングレートを高濃度になるほど低下させ
る性質を有し、少なくとも下端から2層は前記支持台を
構成し、少なくとも最上部の層は前記マスクパターンを
構成することを特徴とするステンシルマスクである。
【0017】不純物の濃度が異なるシリコン層を形成す
る方法には、エピタキシャル成長法と、イオン注入法と
がある。エピタキシャル成長法を用いる場合は、結晶構
成物質中の不純物供給割合を制御することで、不純物の
濃度が異なるシリコン層を多層形成することができる。
イオン注入法を用いる場合は、イオン化された不純物元
素の加速電圧及び注入量を制御することで、不純物の濃
度が異なるシリコン層を多層形成することができる。一
のシリコンウエハにエピタキシャル成長又はイオン注入
を繰り返し行うことによって、不純物の濃度が異なるシ
リコン層を多層形成することも可能である。しかし、異
なる条件でエピタキシャル成長又はイオン注入を施した
2のシリコンウエハを張り合わせることによって、さら
に有利に不純物の濃度が異なるシリコン層を多層形成す
ることができる。エピタキシャル成長法又はイオン注入
法によって形成された高濃度不純物シリコン層はバルク
層に対して濃度の均一性が向上する。また、最もエッチ
ングレートが低いシリコン層として、酸化シリコン、窒
化シリコン等のシリコン絶縁物層(シリコン絶縁膜)を
介在させた方がエッチングの仕上がり精度は向上する。
【0018】そこで本出願第3の発明は、マスクパター
ン形成層と、前記マスクパターン形成層の下部の所定位
置に連続して形成された支持台とを備えるステンシルマ
スクにおいて、前記支持台の下端から上方へ向けて、以
下のからの順序で積層するシリコン層を備え、下記
不純物は特定のエッチング液に対するシリコン層のエッ
チングレートを高濃度になるほど低下させる性質を有
し、前記エッチング溶液はシリコン絶縁物を溶解するこ
とはほぼ不能であり、少なくとも下端から2層は前記支
持台を構成し、少なくとも最上部の層は前記マスクパタ
ーンを構成することを特徴とするステンシルマスクであ
る。 不純物濃度の比較的低いシリコンバルク層 不純物濃度の比較的高いシリコンエピタキシャル層若
しくはイオン注入層(2層以上設ける場合には上の層ほ
ど不純物濃度を高く設定する。) シリコン絶縁物層 他のシリコン層
【0019】特定のエッチング液をKOH(水酸化カリ
ウム)溶液とする場合、特定のエッチング液に対するシ
リコン層のエッチングレートを高濃度になるほど低下さ
せる性質を有する不純物には、ボロン(B)が該当す
る。また、高濃度ボロンシリコン層よりも、シリコン絶
縁物層の方が、KOH溶液に対するエッチングレートが
遙かに低い。
【0020】そこで、本出願第4の発明は、本出願第2
の発明又は本出願第3の発明のステンシルマスクにおい
て、不純物をボロンとすることを特徴とする。本出願第
3の発明のステンシルマスクにおいて、不純物をボロン
とする発明は、以下のように表現できる。すなわち、マ
スクパターン形成層と、前記マスクパターン形成層の下
部の所定位置に連続して形成された支持台とを備えるス
テンシルマスクにおいて、前記支持台の下端から上方へ
向けて、ボロン濃度が比較的低いシリコン層から比較的
高いシリコン層へと積層される2層以上のシリコン層
と、前記2層以上のシリコン層の上に積層されるシリコ
ン絶縁物層と、前記シリコン絶縁物層の上に積層される
他のシリコン層とを備え、少なくとも下端から2層は前
記支持台を構成し、少なくとも最上部の層は前記マスク
パターンを構成することを特徴とするステンシルマスク
である。シリコン絶縁物層としては、酸化シリコン層
や、窒化シリコン層を用いることが好ましい。この場
合、CVD法等により酸化シリコンや、窒化シリコンを
シリコン基板上に堆積・被着させるか、又は熱酸化法等
によりをシリコン基板自体を酸化若しくは窒化させるこ
とにより、酸化シリコン層や、窒化シリコン層を形成す
る。
【0021】次に、前記課題を解決するステンシルマス
クの形成方法につき開示する。前記課題を解決する本出
願第5の発明は、第一のシリコン基板に絶縁膜を成膜
し、第二のシリコン基板に、特定のエッチング液に対す
るエッチングレートが第二のシリコン基板より低いシリ
コン層(以下、低エッチングレートシリコン層とい
う。)を形成し、前記絶縁膜の表面と低エッチングレー
トシリコン層の表面とを張り合わせSOI基板を構成す
る工程と、前記SOI基板を構成する第一のシリコン基
板のシリコン層又はシリコン層及び前記絶縁膜を選択エ
ッチングしてマスクパターンを形成する第一の工程と、
前記特定のエッチング液により、前記SOI基板を構成
する第二のシリコン基板を選択エッチングしてステンシ
ルマスクの支持台を形成する第二の工程とを備えること
を特徴とするステンシルマスクの形成方法である。
【0022】第一の工程において、第一のシリコン基板
のシリコン層(絶縁膜を除く部分)のみを選択エッチン
グしてマスクパターンを形成する場合には、第二の工程
の後に、前記絶縁膜を選択エッチングしてステンシルマ
スクの支持台を形成する工程が入ることとなる。その結
果、残された絶縁膜は支持台の基端部を構成する。第一
の工程において、第一のシリコン基板のシリコン層及び
前記絶縁膜を選択エッチングしてマスクパターンを形成
する場合には、第一の工程より前に第二の工程を行う。
第二の工程(バックエッチング工程)において、絶縁膜
をエッチングストッパとして、エッチングを抑止する機
能を持たせるためである。
【0023】したがって本出願第5の発明のステンシル
マスクの形成方法によれば、前記特定のエッチング液に
より、前記SOI基板を構成する第二のシリコン基板を
選択エッチングしてステンシルマスクの支持台を形成す
る工程を施す際には、はじめはエッチングレートが比較
的高いシリコン層をエッチングし、ウエハ面内のエッチ
ングレートがばらつく傾向になっても、順次、低エッチ
ングレートシリコン層へとエッチングが進み、エッチン
グレートのバラツキが抑えられる傾向となる。ゆえに、
エッチングレートのウエハ面内均一性をエッチング工程
の終盤になるほど向上させ、上述のバックエッチング工
程におけるエッチングレートの不均一さに起因する悪影
響を抑えるとことができるので、高いパターン位置精度
が得られるという効果がある。低エッチングレートシリ
コン層は一つでも良いが、エッチングレートのより低い
低エッチングレートシリコン層を順次積層することで2
層以上形成しても良い。しかし、低エッチングレートシ
リコン層は一つとする方が、工程数が少なくて済み、コ
スト面で有利である。上述したように、シリコン層のエ
ッチングレートの高低を制御には、シリコン中の不純物
濃度を制御すれば良い。不純物濃度を高めるとエッチン
グレートが高まる(速くなる)場合と、不純物濃度を高
めるとエッチングレートが低まる(遅くなる)場合とが
ある。しかし、エッチングレートのウエハ面内均一性を
向上させるためには、シリコンウエハに対して積極的に
エッチングレートを抑えることが好ましい。
【0024】そこで本出願第6の発明は、第一のシリコ
ン基板に絶縁膜を成膜し、第二のシリコン基板に、第二
のシリコン基板より不純物濃度の高いシリコン層を形成
し、前記絶縁膜の表面と前記不純物濃度の高いシリコン
層の表面とを張り合わせSOI基板を構成する工程と、
前記SOI基板を構成する第一のシリコン基板のシリコ
ン層又はシリコン層及び前記絶縁膜を選択エッチングし
てマスクパターンを形成する第一の工程と、前記特定の
エッチング液により、前記SOI基板を構成する第二の
シリコン基板を選択エッチングしてステンシルマスクの
支持台を形成する第二の工程とを備え、前記不純物は特
定のエッチング液に対するシリコン層のエッチングレー
トを高濃度になるほど低下させる性質を有することを特
徴とするステンシルマスクの形成方法である。
【0025】また上述のように、エピタキシャル成長法
又はイオン注入法によって形成された高濃度不純物シリ
コン層はバルク層に対して濃度の均一性が向上する。
【0026】そこで本出願第7の発明は、第一のシリコ
ン基板に絶縁膜を成膜し、第二のシリコン基板に、第二
のシリコン基板より不純物濃度の高いシリコン層をエピ
タキシャル成長又はイオン注入によって形成し、前記絶
縁膜の表面と前記不純物濃度の高いシリコン層の表面と
を張り合わせSOI基板を構成する工程と、前記SOI
基板を構成する第一のシリコン基板のシリコン層又はシ
リコン層及び前記絶縁膜を選択エッチングしてマスクパ
ターンを形成する第一の工程と、前記特定のエッチング
液により、前記SOI基板を構成する第二のシリコン基
板を選択エッチングしてステンシルマスクの支持台を形
成する第二の工程とを備え、前記不純物は特定のエッチ
ング液に対するシリコン層のエッチングレートを高濃度
になるほど低下させる性質を有することを特徴とするス
テンシルマスクの形成方法である。
【0027】また本出願第8の発明は、本出願第6の発
明又は本出願第7の発明のステンシルマスク形成方法に
おいて、特定のエッチング液を水酸化カリウム溶液と
し、不純物をボロンとすることを特徴とする。
【0028】
【発明の実施の形態】以下に本発明の一実施形態のステ
ンシルマスク及びステンシルマスクの形成方法につき、
図1を参照して説明する。図1は本実施形態のステンシ
ルマスクの形成方法の工程断面図である。
【0029】図1に示すように、本実施形態のステンシ
ルマスクの形成に用いられるウエハは、パターン形成側
となる第一のシリコン基板(パターン形成側シリコン基
板1)と、支持台側となる第二のシリコン基板(支持台
側シリコン基板2)とから構成される。支持台側シリコ
ン基板2は不純物としてボロンを含むものを選択する。
支持台側シリコン基板2には、CZウエハ(引き上げ結
晶)を用いるとコスト安となって良い。まず、ステンシ
ルマスクの形成方法につき説明する。
【0030】[絶縁膜形成工程・不純物注入工程(図1
(a))] (絶縁膜形成工程)パターン形成側シリコン基板1の張
り合わせ面にはSiO2等のシリコン絶縁膜11を成膜
する。成膜はCVD法等によりSiO2等の化合物をシ
リコン基板上に堆積・被着させるか又は熱酸化法等によ
りをシリコン基板自体を酸化させるかして行う。 (不純物注入工程)支持台側シリコン基板2の張り合わ
せ面にはボロンをイオン注入し、高濃度ボロンシリコン
層21を形成する。このときバルク層を低濃度ボロンシ
リコン層22とする。
【0031】[基板張り合わせ工程・基板研磨工程(図
1(b)] (基板張り合わせ工程)次に、シリコン絶縁膜11の表
面と高濃度ボロンシリコン層21とを接合して、熱処理
を行い、パターン形成側シリコン基板1と支持台側シリ
コン基板2とを張り合わせSOI基板を得る。 (基板研磨工程)次に、パターン形成側シリコン基板1
の表面を研磨加工して薄膜化する。研磨加工は機械研
磨、化学機械研磨等の一般のポリッシング技術によって
行う。 [マスクパターン形成工程(図1(c))]パターン形
成側シリコン基板1の表面上にリソグラフィー技術を用
いてレジストパタ−ン(図示せず)を形成する。さら
に、このレジストパタ−ンをマスクとして、ドライエッ
チング法によりパターン形成側シリコン基板1のシリコ
ン層(パターン形成側シリコン基板1のうちシリコン絶
縁膜11を除く層)10をエッチングしてパターンを形
成し、マスクバターン3を精度よく加工する。
【0032】[バックエッチング工程(図1(d))]
このSOI基板の両面にSiN等の保護膜(図示せず)
を形成し、支持台側シリコン基板2の裏面の保護膜上に
リソグラフィー技術を用いてレジストパタ−ンを形成す
る。このレジストパターンをマスクとして裏面の保護膜
のエッチングを行い、支持台側シリコン基板2の裏面を
選択的に露出させる。さらに、このパタ−ンが刻まれた
裏面の保護膜をマスクとして、支持台側シリコン基板2
をKOH溶液等のアルカリ溶液で裏面からエッチングし
てシリコン絶縁膜11の裏面を露出させる。このとき、
まずはじめに低濃度ボロンシリコン層22がエッチング
され、さらに高濃度ボロンシリコン層21がエッチング
される。低濃度ボロンシリコン層22のボロン濃度が比
較的不均一であるがためにエッチンレートにバラツキが
生じても、高濃度ボロンシリコン層21の働きによりエ
ッチングレートのバラツキが抑えられ、均一化が図られ
る。シリコン絶縁膜11はKOH溶液等のアルカリ溶液
によるエッチングを抑止する機能を有する。 [絶縁膜エッチング工程(図1(e))]次に、シリコ
ン絶縁膜をエッチングして、マスクパターン3を貫通さ
せる。その後、両面の保護膜をすべて除去し、図1
(e)に示されるような本実施形態のステンシルマスク
が得られる。
【0033】本実施形態のステンシルマスクは、図1
(e)に示されるように、支持台4の下端から上方へ向
けて順に、低濃度ボロンシリコン層22、高濃度ボロン
シリコン層21、シリコン絶縁膜11、マスクパターン
を形成するシリコン層10と積層している。支持台4は
シリコン絶縁膜11、高濃度ボロンシリコン層21及び
低濃度ボロンシリコン層22により構成される。
【0034】以上のステンシルマスク及びステンシルマ
スク形成方法は本発明の一例に過ぎない。上記マスクパ
ターン形成工程より先に、バックエッチング工程を行
い、マスクパターン形成工程において、パターン形成側
シリコン基板1のシリコン層及びシリコン絶縁膜11を
エッチングしてパターンを貫通させても良い。この場
合、上記絶縁膜エッチング工程は不要となる。またこの
場合、支持台4は高濃度ボロンシリコン層21及び低濃
度ボロンシリコン層22により構成される。また、絶縁
膜形成工程の代わりに、パターン形成側シリコン基板1
の張り合わせ面に、ボロンをイオン注入し、高濃度ボロ
ンシリコン層21よりも大幅に高濃度のボロン注入層を
形成する工程を行い、かかるボロン注入層をシリコン絶
縁膜11の代わりとして機能させても良い。
【0035】
【発明の効果】上述のように本発明は、ステンシルマス
クのバックエッチングにおけるエッチングレートのウエ
ハ面内均一性を向上させ、ステンシルマスクのパターン
位置精度を向上するすることができるという効果があ
る。
【図面の簡単な説明】
【図1】 本発明の一実施形態のステンシルマスクの形
成方法の工程断面図である。
【図2】 従来のステンシルマスク形成方法の工程断
面図である。
【図3】 従来の他のステンシルマスク形成方法の工
程断面図である。
【符号の説明】
1 パターン形成側シリコン基板 2 支持台側シリコン基板 3 マスクパターン 4 支持台 11 シリコン絶縁膜 21 高濃度ボロンシリコン層 22 低濃度ボロンシリコン層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 マスクパターン形成層と、前記マスク
    パターン形成層の下部の所定位置に連続して形成された
    支持台とを備えるステンシルマスクにおいて、前記支持
    台の下端から上方へ向けて、特定のエッチング液に対す
    るエッチングレートが比較的高いシリコン層から比較的
    低いシリコン層へと積層される3層以上のシリコン層
    と、前記3層以上のシリコン層の上に積層される他のシ
    リコン層とを備え、少なくとも下端から2層は前記支持
    台を構成し、少なくとも最上部の層は前記マスクパター
    ンを構成することを特徴とするステンシルマスク。
  2. 【請求項2】 マスクパターン形成層と、前記マスクパ
    ターン形成層の下部の所定位置に連続して形成された支
    持台とを備えるステンシルマスクにおいて、前記支持台
    の下端から上方へ向けて、不純物の濃度が比較的低いシ
    リコン層から比較的高いシリコン層へと積層される3層
    以上のシリコン層と、前記3層以上のシリコン層の上に
    積層される他のシリコン層とを備え、前記不純物は特定
    のエッチング液に対するシリコン層のエッチングレート
    を高濃度になるほど低下させる性質を有し、少なくとも
    下端から2層は前記支持台を構成し、少なくとも最上部
    の層は前記マスクパターンを構成することを特徴とする
    ステンシルマスク。
  3. 【請求項3】 マスクパターン形成層と、前記マスクパ
    ターン形成層の下部の所定位置に連続して形成された支
    持台とを備えるステンシルマスクにおいて、前記支持台
    の下端から上方へ向けて、以下のからの順序で積層
    するシリコン層を備え、下記不純物は特定のエッチング
    液に対するシリコン層のエッチングレートを高濃度にな
    るほど低下させる性質を有し、前記エッチング溶液はシ
    リコン絶縁物を溶解することはほぼ不能であり、少なく
    とも下端から2層は前記支持台を構成し、少なくとも最
    上部の層は前記マスクパターンを構成することを特徴と
    するステンシルマスク。 不純物濃度の比較的低いシリコンバルク層 不純物濃度の比較的高いシリコンエピタキシャル層若
    しくはイオン注入層(2層以上設ける場合には上の層ほ
    ど不純物濃度を高く設定する。) シリコン絶縁物層 他のシリコン層
  4. 【請求項4】 不純物をボロンとすることを特徴とする
    請求項2又は請求項3に記載のステンシルマスク。
  5. 【請求項5】 第一のシリコン基板に絶縁膜を成膜し、
    第二のシリコン基板に、特定のエッチング液に対するエ
    ッチングレートが第二のシリコン基板より低いシリコン
    層(以下、低エッチングレートシリコン層という。)を
    形成し、前記絶縁膜の表面と低エッチングレートシリコ
    ン層の表面とを張り合わせSOI基板を構成する工程
    と、前記SOI基板を構成する第一のシリコン基板のシ
    リコン層又はシリコン層及び前記絶縁膜を選択エッチン
    グしてマスクパターンを形成する第一の工程と、前記特
    定のエッチング液により、前記SOI基板を構成する第
    二のシリコン基板を選択エッチングしてステンシルマス
    クの支持台を形成する第二の工程とを備えることを特徴
    とするステンシルマスクの形成方法。
  6. 【請求項6】 第一のシリコン基板に絶縁膜を成膜し、
    第二のシリコン基板に、第二のシリコン基板より不純物
    濃度の高いシリコン層を形成し、前記絶縁膜の表面と前
    記不純物濃度の高いシリコン層の表面とを張り合わせS
    OI基板を構成する工程と、前記SOI基板を構成する
    第一のシリコン基板のシリコン層又はシリコン層及び前
    記絶縁膜を選択エッチングしてマスクパターンを形成す
    る第一の工程と、前記特定のエッチング液により、前記
    SOI基板を構成する第二のシリコン基板を選択エッチ
    ングしてステンシルマスクの支持台を形成する第二の工
    程とを備え、前記不純物は特定のエッチング液に対する
    シリコン層のエッチングレートを高濃度になるほど低下
    させる性質を有することを特徴とするステンシルマスク
    の形成方法。
  7. 【請求項7】 第一のシリコン基板に絶縁膜を成膜し、
    第二のシリコン基板に、第二のシリコン基板より不純物
    濃度の高いシリコン層をエピタキシャル成長又はイオン
    注入によって形成し、前記絶縁膜の表面と前記不純物濃
    度の高いシリコン層の表面とを張り合わせSOI基板を
    構成する工程と、前記SOI基板を構成する第一のシリ
    コン基板のシリコン層又はシリコン層及び前記絶縁膜を
    選択エッチングしてマスクパターンを形成する第一の工
    程と、前記特定のエッチング液により、前記SOI基板
    を構成する第二のシリコン基板を選択エッチングしてス
    テンシルマスクの支持台を形成する第二の工程とを備
    え、前記不純物は特定のエッチング液に対するシリコン
    層のエッチングレートを高濃度になるほど低下させる性
    質を有することを特徴とするステンシルマスクの形成方
    法。
  8. 【請求項8】 特定のエッチング液を水酸化カリウム溶
    液とし、不純物をボロンとすることを特徴とする請求項
    6又は請求項7に記載のステンシルマスク形成方法。
JP28354599A 1999-10-04 1999-10-04 ステンシルマスク及びステンシルマスクの形成方法 Expired - Fee Related JP3339477B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28354599A JP3339477B2 (ja) 1999-10-04 1999-10-04 ステンシルマスク及びステンシルマスクの形成方法
KR10-2000-0058065A KR100366748B1 (ko) 1999-10-04 2000-10-04 스텐실 마스크 및 스텐실 마스크의 형성 방법
TW089120650A TW455741B (en) 1999-10-04 2000-10-04 Stencil mask and method for forming the same
US09/678,101 US6468701B1 (en) 1999-10-04 2000-10-04 Stencil mask and method of forming the same
CN00129585A CN1290957A (zh) 1999-10-04 2000-10-08 模版掩模及模版掩模的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28354599A JP3339477B2 (ja) 1999-10-04 1999-10-04 ステンシルマスク及びステンシルマスクの形成方法

Publications (2)

Publication Number Publication Date
JP2001109136A true JP2001109136A (ja) 2001-04-20
JP3339477B2 JP3339477B2 (ja) 2002-10-28

Family

ID=17666922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28354599A Expired - Fee Related JP3339477B2 (ja) 1999-10-04 1999-10-04 ステンシルマスク及びステンシルマスクの形成方法

Country Status (5)

Country Link
US (1) US6468701B1 (ja)
JP (1) JP3339477B2 (ja)
KR (1) KR100366748B1 (ja)
CN (1) CN1290957A (ja)
TW (1) TW455741B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273665A (ja) * 2006-03-31 2007-10-18 Dainippon Printing Co Ltd モールド及びモールドの作製方法
JP2010050433A (ja) * 2008-07-24 2010-03-04 Toppan Printing Co Ltd 転写マスクの製造方法
DE10121181B4 (de) * 2001-04-30 2014-12-04 Infineon Technologies Ag Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203806A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体装置の製造方法、ステンシルマスク及びその製造方法
JP4220229B2 (ja) * 2002-12-16 2009-02-04 大日本印刷株式会社 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
TWI509702B (zh) * 2010-09-23 2015-11-21 United Microelectronics Corp 具有金屬閘極之電晶體及其製作方法
CN102817082B (zh) * 2011-06-08 2016-06-01 无锡华润华晶微电子有限公司 一种硅膜的制备方法
CN109188858B (zh) * 2018-09-10 2020-05-26 复旦大学 一种高精密硅基通孔掩膜版分体图形结构
CN113512697A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其加工方法
KR20210148674A (ko) * 2020-06-01 2021-12-08 에스케이하이닉스 주식회사 하드마스크를 이용한 반도체 장치 및 그의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148481B2 (ja) * 1993-10-22 2001-03-19 三洋電機株式会社 光励起プロセス用ステンシルマスク
EP0829034A1 (de) * 1995-05-30 1998-03-18 IMS Ionen Mikrofabrikations Systeme Gesellschaft m.b.H. Verfahren zur herstellung einer strukturierten maske
JPH1020095A (ja) 1996-06-27 1998-01-23 Nikon Corp 多層膜x線ハーフミラーの製造方法
JPH10260523A (ja) 1997-03-18 1998-09-29 Nikon Corp シリコンステンシルマスクの製造方法
JPH11162823A (ja) * 1997-12-01 1999-06-18 Nikon Corp マスク作製用部材、マスク及びそれらの製造方法
US6300017B1 (en) * 1998-08-20 2001-10-09 Micron Technology, Inc. Stencil masks and methods of manufacturing stencil masks
KR100310541B1 (ko) * 1998-09-21 2001-11-15 박종섭 스텐실 마스크
US6261726B1 (en) * 1999-12-06 2001-07-17 International Business Machines Corporation Projection electron-beam lithography masks using advanced materials and membrane size

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121181B4 (de) * 2001-04-30 2014-12-04 Infineon Technologies Ag Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske
JP2007273665A (ja) * 2006-03-31 2007-10-18 Dainippon Printing Co Ltd モールド及びモールドの作製方法
JP2010050433A (ja) * 2008-07-24 2010-03-04 Toppan Printing Co Ltd 転写マスクの製造方法

Also Published As

Publication number Publication date
KR20010039981A (ko) 2001-05-15
TW455741B (en) 2001-09-21
KR100366748B1 (ko) 2003-01-09
CN1290957A (zh) 2001-04-11
US6468701B1 (en) 2002-10-22
JP3339477B2 (ja) 2002-10-28

Similar Documents

Publication Publication Date Title
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
US7148119B1 (en) Process for production of semiconductor substrate
US8772875B2 (en) Semiconductor on glass substrate with stiffening layer
JP3395661B2 (ja) Soiウエーハの製造方法
EP0536790B1 (en) Method for producing semiconductor articles
JP3352340B2 (ja) 半導体基体とその製造方法
US7396734B2 (en) Substrate manufacturing method
EP0520216A2 (en) Fabrication of defect free silicon on an insulating substrate
US20030129780A1 (en) Method of fabricating substrates and substrates obtained by this method
KR20040095658A (ko) 마스크, 마스크 블랭크, 그리고 이들의 제조 방법
JPH0719738B2 (ja) 接合ウェーハ及びその製造方法
JP3339477B2 (ja) ステンシルマスク及びステンシルマスクの形成方法
JPS6359251B2 (ja)
WO2007125771A1 (ja) Soiウエーハの製造方法
KR19990055121A (ko) 반도체 소자 제조 방법
US7358147B2 (en) Process for producing SOI wafer
JP2976929B2 (ja) 半導体装置の製造方法
EP1965413A1 (en) Method for manufacturing soi substrate, and soi substrate
JPH11191617A (ja) Soi基板の製造方法
JP2007173694A (ja) 半導体基板の作製方法
JP2011029618A (ja) Simoxウェーハの製造方法、simoxウェーハ
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
JP2006269552A (ja) 半導体ウエーハの製造方法
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
JPH1197654A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees