CN1290957A - 模版掩模及模版掩模的形成方法 - Google Patents

模版掩模及模版掩模的形成方法 Download PDF

Info

Publication number
CN1290957A
CN1290957A CN00129585A CN00129585A CN1290957A CN 1290957 A CN1290957 A CN 1290957A CN 00129585 A CN00129585 A CN 00129585A CN 00129585 A CN00129585 A CN 00129585A CN 1290957 A CN1290957 A CN 1290957A
Authority
CN
China
Prior art keywords
silicon
mentioned
mask
silicon layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00129585A
Other languages
English (en)
Inventor
小场文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1290957A publication Critical patent/CN1290957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Weting (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种模版掩模在模版掩模制作用的SOI基板的硅绝缘膜11之下形成高浓度含硼硅层21和低浓度含硼硅层22,用KOH溶液等碱溶液进行湿性蚀刻。通过高浓度含硼硅层21的作用抑制蚀刻率的不均匀性,谋求均匀化。按这种模版掩模及其形成方法提高在从模版掩模的背面进行蚀刻(背蚀刻)时晶片面内的蚀刻率的均匀性并提供模样位置精度高的模版掩模。

Description

模版掩模及模版掩模的形成方法
本发明涉及一种用于半导体器件的精细加工的电子束暴光或离子束暴光、X射线暴光等的模版掩模及模版掩模的形成方法。
模版掩模是在金属薄膜或硅基板上依照想要制作的模样部分地设置漏空的掩模，用于电子束暴光或离子束暴光、X射线暴光等。使用时，把电子束或离子束照射在模版掩模上并使入射到开口部的粒子穿过，把穿过的粒子束照射在基板上的抗蚀膜上，由此进行暴光。
此模版掩模可以由使模样形成侧的硅基板和支持台侧的硅基板粘合后的粘合晶片作成。还有，也可以由使在一块硅基板上掺杂了杂质的硅层进行外延生长后的晶片作成。现在，一般来说，用粘合晶片的为主流。总之，模版掩模用的晶片具备有模样形成侧的硅层和支持台侧的硅层。这里，所谓支持台侧是指为了提高模版掩模的抗形变强度并在把模版掩模装到暴光装置时通常位于下侧(背面侧)并支持着模样形成侧不使之变形的支持台所形成的一侧。还有，在对支持台侧的硅层进行蚀刻时抑制该蚀刻的层通常被做在上述二层之间。把这样的介于内部的层设为SiO2等的无机膜的模版掩模及其形成方法(以往技术1)作为与特开平5-216216相关的发明被提出。还有，特开平5-216216中的以往技术项中公开了把这样的介于内部的层设为高离子注入层的模版掩模及其形成方法(以往技术2)。在特开平5-216216中这对这些以往技术作如下说明。
以往技术1
图2表示以往技术1的模版掩模形成方法的工序剖面图。
对以往技术1在特开平5-216216中可以看到如下记载。
在第一半导体硅基板111上沉积1μm厚的作为无机膜112的氧化硅膜(图2(a))，并使第二半导体硅基板113接触在此无机膜上，然后进行1100℃、2小时的热处理并使2片硅基板粘合(图2(b))。然后，借助于抛光技术对粘合了的基板113进行蚀刻，使硅基板成为约30μm厚的薄膜。在此半导体硅基板的两面上形成50nm厚的氧化硅膜作为保护无机膜114，用平版印刷术在硅基板背面的无机膜上形成抗蚀模样，以此抗蚀模样为掩模对无机膜进行蚀刻，有选择地使第一半导体硅基板111的背面暴露出来。还有，以此模样为掩模用乙二胺·焦儿茶酚溶液从背面对第一半导体硅基板111进行蚀刻，使氧化硅膜112的背面暴露出来(图2(c)背蚀刻工序)。
然后，把保护无机膜114全部除去，用平版印刷术在第二半导体硅基板113的表面上形成抗蚀模样115(图2(d))。还有，以此抗蚀模样为掩模对第二半导体硅基板113及氧化硅膜112进行蚀刻并使模样贯穿，通过形成贯穿部200可以容易地形成机械强度优良、热稳定性高的模版掩模(图2(e))。
根据关于以往技术1的记载，通过象以上那样把半导体硅基板氧化并使2片硅基板粘合可以大大简化模版掩模制作工序。还有，可以容易地形成在对半导体硅基板的背面蚀刻时的止蚀膜，即便在电子束的加速电压为50kV的情况下也可以遮蔽电子，可以形成膜厚均匀性好的实用的用于电子束缩小复制平版印刷的模版掩模。还有，这里，在第一半导体硅基板111上形成的无机膜112为氧化硅膜，但也可以是氮化硅膜。
以往技术2
图3表示以往技术2的模版掩模形成方法的工序剖面图。
在以往技术2中，在第一半导体硅基板111上以加速电压50～100kV、通量1×1020cm-2进行硼离子142的注入并形成离子注入层141(图3(a))。在其上形成硅的外延层143，然后在此外延层上和在第一半导体硅基板111的背面上沉积作为保护膜的氮化硅膜144(图3(b))。然后用平版印刷术和干式蚀刻技术有选择地除去第一半导体硅基板111的背面的氮化硅膜144，以氮化硅膜144为掩模用乙二胺·焦儿茶酚溶液蚀刻第一半导体硅基板111的背面至硼注入层并把保护膜全部除去(图3(c)：背蚀刻工序)。然后用电子束平版印刷术在外延层上进行抗蚀模样145的形成(图3(d))。以此抗蚀模样145为掩模对外延层及离子注入层进行蚀刻并形成模版掩模(图3(e))。
根据关于以往技术2的记载，通过象以上那样的方法可以形成用于电子束缩小复制平版印刷的模版掩模。这里，在从背面蚀刻半导体硅基板的情况下，形成高离子注入层是为了用作蚀刻的止蚀层。
用于以上的以往技术1的粘合晶片的剖面构成为硅层-SiO2层-硅层，用于以往技术2的晶片的剖面构成为硅层-高浓度杂质硅层-低浓度杂质硅层。
在以上的以往技术中，在背蚀刻工序中的蚀刻率的不均匀性会导致一些问题。
在背蚀刻工序中，理想的情形是在与蚀刻的行进方向垂直的面上蚀刻率均匀。因蚀刻在与晶片表面垂直的方向上行进，因此，换言之，蚀刻率在与晶片表面平行的晶片的任意剖面内(以下称为晶片面内)是均匀的。也就是说，在蚀刻行进的过程中各部分的蚀刻深度是并列相同的。于是，理想的情形是在晶片内部停止蚀刻的情况下在蚀刻工序结束后得到的蚀刻完成面上不产生过蚀刻、欠蚀刻等起伏而得到平坦的面。
因此，所谓不理想的情形是指在蚀刻工序中在晶片面内蚀刻率不均匀、各部分的蚀刻深度不整齐。于是，不理想的情形是在晶片内部停止蚀刻的情况下在蚀刻工序结束后得到的蚀刻完成面上产生过蚀刻、欠蚀刻等起伏。
在蚀刻工序中在晶片面内蚀刻率不均匀的情况下，基于蚀刻的应力在晶片面内不均匀地起作用。的急剧的应力局部地起作用时，该应力的发生部分产生弯曲、扭曲、伸缩等形变，使作为产品的模版掩模的模样形成部分不均匀地形变，从而使模版掩模的模样畸变。如上所述，在蚀刻过程中，晶片会因晶片内的杂质浓度的不均匀而畸变，因此，即便在畸变了的晶片上形成模样也会与本来的模样产生误差。也就是说，产生了模样位置精度低的问题。这是由蚀刻过程引起的问题，在以往技术1及以往技术2中无法解决这样的问题。
在以往技术1及以往技术2中，在晶片面内蚀刻率不均匀的原因是硅层111内的杂质浓度不均匀。例如，在假设杂质为硼(B)且蚀刻液为KOH(氢氧化钾)溶液等碱溶液的情况下，可以知道，硅层内的杂质浓度越高蚀刻率越低。还有，在假设杂质为磷(P)且蚀刻液为氢氟酸溶液的情况下，硅层内的杂质浓度越高蚀刻率越高。
因此，只要用杂质浓度均匀的硅晶片就可以解决上述问题。
但是，杂质浓度均匀的硅晶片其价格高。在器件激活区上，即便是高价也必须用杂质浓度均匀的硅晶片。
对此，对于模版掩模的支持台侧的晶片，如果完成模版掩模，杂质浓度的不均匀性不会产生导致对其特性劣化等坏影响，因此，最好使用便宜的CZ晶片(拉晶晶片)。如果使用杂质浓度均匀的硅晶片，则虽然可以解决上述问题，但成本花费过高，不能成为有效的解决手段。
此外，还有蚀刻完成精度所导致的问题。这在以往技术2中特别明显。以往技术2的高浓度杂质硅层其蚀刻率只是低，还稍微溶解，并不能完全成为止蚀层。还有，与以往技术2的高浓度杂质硅层相比，以往技术1的SiO2层其溶解量虽然少，但也不是完全不溶解。如果由此导致在蚀刻工序结束后得到的蚀刻完成面上产生过蚀刻，则产生模样缺陷。还有，当蚀刻完成面上产生过蚀刻、欠蚀刻等起伏且在模样形成部上有厚度不均匀时，如果模版掩模在接受电子束并被加热的情况下产生应力，则会使模版掩模不均匀低形变并使模版掩模的模样畸变。其结果是产生与本来的模样之间的误差。也就是说，产生了模样位置精度低的问题。
本发明鉴于以上以往技术中的问题，其目的是提高从模版掩模的背面进行蚀刻(背蚀刻)时在晶片面内的蚀刻率的均匀性并提供模样位置精度高的模版掩模。
解决上述问题的本申请的第1发明是一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上背连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以从对特定的蚀刻液的蚀刻率较高的硅层到较低的硅层的顺序被叠层的3层以上的硅层和被叠加在上述3层以上的硅层之上的其他硅层，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样。
因此，在形成本申请的第1发明的模版掩模时，使用上述特定的蚀刻液进行背蚀刻，开始先对蚀刻率较高的硅层进行蚀刻，即便在晶片面内的蚀刻率有可能不均匀，蚀刻也依次向蚀刻率较低的硅层行进，有可以抑制蚀刻率的不均匀性的趋势。因此，越临近蚀刻工序的末尾越可以提高在晶片面内的蚀刻率的均匀性，可以抑制在上述背蚀刻工序中的蚀刻率的不均匀性所导致的坏影响。由此，根据本申请的第1发明的模版掩模，可以确保高的模样位置精度。
为了抑制硅层的蚀刻率的不均匀性，只要控制硅中的杂质浓度即可。有可能杂质浓度越高蚀刻率也越高(变快)，也有可能杂质浓度越高蚀刻率越低(变慢)。但是，为了提高在晶片面内的蚀刻率的均匀性，最好对硅晶片积极地抑制其蚀刻率。
本申请的第2发明是一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上背连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以从杂质浓度较低的硅层到较高的硅层的顺序被叠层的3层以上的硅层和被叠加在上述3层以上的硅层之上的其他硅层，上述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样。
形成杂质浓度不同的硅层的方法有外延生长法和离子注入法。在使用外延生长法的情况下，通过控制结晶构成物质中的杂质的供给比例可以形成多层杂质浓度不同的硅层。在使用离子注入法的情况下，通过控制对电离了的杂质元素的加速电压及注入量可以形成多层杂质浓度不同的硅层。通过在一硅晶片上反复进行外延生长或离子注入也可以形成多层杂质浓度不同的硅层。但是，通过使在不同的条件下实施了外延生长或离子注入的2片硅晶片粘合可以更有利于形成多层杂质浓度不同的硅层。
通过外延生长法或离子注入法所形成的高浓度杂质的硅层相对于主体层提高了浓度的均匀性。还有，把氧化硅、氮化硅等硅绝缘层(硅绝缘膜)作为蚀刻率最低的硅层夹层可以提高蚀刻的完成精度。
本申请的第3发明是一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上背连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以如下①～④的顺序进行叠层的硅层，下述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低，上述蚀刻溶液几乎不能溶解硅绝缘物，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样。
①杂质浓度较低的硅主体层
②杂质浓度较高的硅外延层或离子注入层(在设置2层以上的情况
 下，依照越往上的层杂质浓度越高进行设定)
③硅绝缘层
④其他硅层
在假设特定的蚀刻液为KOH(氢氧化钾)溶液的情况下，杂质硼(B)所具有的性质是杂质浓度越高则对于特定的蚀刻液的硅层的蚀刻率越低。还有，与含高浓度硼的硅层相比，硅绝缘层对KOH溶液的蚀刻率要低得多。
那么，本申请的第4发明其特征在于在本申请的第2发明或本申请的第3发明的模版掩模中以硼为杂质。
在本申请的第3发明的模版掩模中，以硼为杂质的发明可以如下表现。具体来说，是一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上背连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以从硼浓度较低的硅层到较高的硅层的顺序被叠层的2层以上的硅层、被叠加在上述2层以上的硅层之上的硅绝缘层和被叠加在上述硅绝缘层上的其他硅层，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样。
最好把氧化硅层或氮化硅层用作硅绝缘层。在此情况下，通过CVD法等使氧化硅或氮化硅沉积和粘附在硅基板上，或通过热氧化法等使硅基板自身氧化或氮化并形成氧化硅层或氮化硅层。
下面说明关于解决上述课题的模版掩模的形成方法。
解决上述问题的本申请的第5发明是一种模版掩模的形成方法，其特征在于在第一硅基板上形成绝缘膜，在第二硅基板上形成对于特定的蚀刻液的蚀刻率比第二硅基板低的硅层(以下称为低蚀刻率硅层)，具备有使上述绝缘膜的表面和低蚀刻率硅层的表面粘合并构成SOI基板的工序、对构成上述SOI基板的第一硅基板的硅层或硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的第一工序和通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的第二工序。
在第一工序中，在只对第一硅基板的硅层(除绝缘膜外的部分)进行选择蚀刻并形成掩模模样的情况下，在第二工序后，进入对上述绝缘膜进行选择蚀刻并形成模版掩模的支持台的工序。其结果，被留下的绝缘膜构成支持台的基础部。
在第一工序中，在对第一硅基板的硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的情况下，在第一工序之前进行第二工序。在第二工序(背蚀刻工序)中，把绝缘膜作为止蚀膜，使之带有抑制蚀刻的功能。
因此，根据本申请的第5发明的模版掩模的形成方法，在实施通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的工序时，开始先对蚀刻率较高的硅层进行蚀刻，即便在晶片面内的蚀刻率有可能不均匀，蚀刻也依次向低蚀刻率硅层行进，有可以抑制蚀刻率的不均匀性的趋势。因此，越临近蚀刻工序的末尾越可以提高在晶片面内的蚀刻率的均匀性，可以抑制在上述背蚀刻工序中的蚀刻率的不均匀性所导致的坏影响，因此，具有可以得到高的模样位置精度的效果。
低蚀刻率硅层可以是一层，但也可以把蚀刻率较低的低蚀刻率硅层依次叠层形成2层以上的硅层。但是，把低蚀刻率硅层设成一层可以减少工序数，在成本方面有利。
如上所述，为了抑制硅层的蚀刻率的不均匀性，只要控制硅中的杂质浓度即可。有可能杂质浓度越高蚀刻率也越高(变快)，也有可能杂质浓度越高蚀刻率越低(变慢)。为了提高在晶片面内的蚀刻率的均匀性，最好对硅晶片积极地抑制其蚀刻率。
本申请的第6发明是一种模版掩模的形成方法，其特征在于在第一硅基板上形成绝缘膜，在第二硅基板上形成杂质浓度比第二硅基板高的硅层，具备有使上述绝缘膜的表面和上述杂质浓度高的硅层的表面粘合并构成SOI基板的工序、对构成上述SOI基板的第一硅基板的硅层或硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的第一工序和通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的第二工序，上述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低。
还有，如上所述，通过外延生长法或离子注入法所形成的高浓度杂质的硅层相对于主体层提高了浓度的均匀性。
本申请的第7发明是一种模版掩模的形成方法，其特征在于在第一硅基板上形成绝缘膜，借助于外延生长法或离子注入法在第二硅基板上形成杂质浓度比第二硅基板高的硅层，具备有使上述绝缘膜的表面和上述杂质浓度高的硅层的表面粘合并构成SOI基板的工序、对构成上述SOI基板的第一硅基板的硅层或硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的第一工序和通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的第二工序，上述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低。
另外，本申请的第8发明其特征在于在本申请的第6发明或本申请的第7发明的模版掩模形成方法中以氢氧化钾溶液为特定的蚀刻液、以硼为杂质。
下面对附图进行简单说明。
图1为本发明的一实施例的模版掩模形成方法的工序剖面图。
图2为以往的模版掩模形成方法的工序剖面图。
图3为以往的另外的模版掩模形成方法的工序剖面图。
图中，1：模样形成侧硅基板，2：支持台侧硅基板，3：掩模模样，4：支持台，11：硅绝缘膜，21：高浓度含硼硅层，22：低浓度含硼硅层。
发明的实施例
下面，参照图1对本发明的一实施例的模版掩模及模版掩模形成方法进行说明。
图1为本实施例的模版掩模形成方法的工序剖面图。如图1所示，由于本实施例的模版掩模的形成的晶片是由模样形成侧的第一硅基板(模样形成侧硅基板1)和支持台侧的第二硅基板(支持台侧硅基板2)构成。支持台侧硅基板2选择含有作为杂质的硼的硅基板。在支持台侧硅基板2中如果使用CZ晶片(拉晶晶片)则价格可以便宜。
首先对模版掩模形成方法进行说明。
[绝缘膜形成工序·杂质注入工序(图1(a))]
(绝缘膜形成工序)
在模样形成侧硅基板1的粘合面上使SiO2等的硅绝缘膜11成膜。成膜是通过CVD法等使SiO2等的化合物沉积并粘附在硅基板上或通过热氧化法等使硅基板自身氧化进行的。
(杂质注入工序)
在支持台侧硅基板2的粘合面上注入硼离子，形成高浓度含硼硅层21。此时，把主体层设为低浓度含硼硅层22。
[基板粘合工序·基板磨削工序(图1(b))]
(基板粘合工序)
然后，使硅绝缘膜11的表面和高浓度含硼硅层21粘合并进行热处理，再使模样形成侧硅基板1和支持台侧硅基板2粘合而得到SOI基板。
(基板磨削工序)
然后对模样形成侧硅基板1的表面进行磨削加工并使之薄膜化。磨削加工是借助于机械磨削、化学机械磨削等一般的抛光技术进行的。
[掩模模样形成工序(图 1(c))]
用平板印刷技术在模样形成侧硅基板1的表面上形成抗蚀模样(未图示)。还有，以此抗蚀模样为掩模用干式蚀刻法对模样形成侧硅基板1的硅层(模样形成侧硅基板1之中除硅绝缘膜11之外的层)10进行蚀刻并形成模样，然后，以高精度加工掩模模样3。
[背蚀刻工序(图1(d))]
在此SOI基板的两面上形成SiN等保护膜(未图示)，用平板印刷技术在支持台侧硅基板2的背面的保护膜上形成抗蚀模样。以此抗蚀模样为掩模对背面的保护膜进行蚀刻，有选择地使支持台侧硅基板2的背面外露。
还有，以被刻了此模样的背面的保护膜为掩模用KOH溶液等碱溶液从背面对支持台侧硅基板2进行蚀刻，使硅绝缘膜11的背面外露。此时，低浓度含硼硅层22先被蚀刻，然后，高浓度含硼硅层21被蚀刻。
即便因为低浓度含硼硅层22的硼浓度较不均匀而导致在蚀刻率上产生不均匀，也可以通过高浓度含硼硅层21的作用抑制蚀刻率的不均匀，谋求均匀化。硅绝缘膜11具有抑制基于KOH溶液等碱溶液的蚀刻的功能。
[绝缘膜蚀刻工序(图1(e))]
然后，对硅绝缘膜进行蚀刻并穿透掩模模样3。
然后，把两面的保护膜全部除去，得到图1(e)所示那样的本实施例的模版掩模。
如图1(e)所示，本实施例的模版掩模和从支持台4的下端往上依次形成低浓度含硼硅层22、高浓度含硼硅层21、硅绝缘膜11和掩模模样的硅层10叠层。支持台4是由硅绝缘膜11、高浓度含硼硅层21及低浓度含硼硅层22构成。
以上的模版掩模及模版掩模的形成方法只不过是本发明的一例而已。也可以在上述掩模模样形成工序之前先进行背蚀刻工序，在掩模模样形成工序中，对模样形成侧硅基板1的硅层及硅绝缘膜11进行蚀刻并穿透模样。在此情况下，不需要上述绝缘膜蚀刻工序。还有，在此情况下，支持台4是由高浓度含硼硅层21及低浓度含硼硅层22构成。
还有，也可以在模样形成侧硅基板1的粘合面上注入硼离子并进行形成浓度比高浓度含硼硅层21高得多的硼注入层的工序取代绝缘膜形成工序，并以这样的硼注入层取代硅绝缘膜11起作用。
如上所述，本发明的效果是可以改善在模版掩模的背蚀刻中的晶片面内的蚀刻率的均匀性，提高模版掩模的模样位置精度。

Claims (8)

1．一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以从对特定的蚀刻液的蚀刻率较高的硅层到较低的硅层的顺序被叠层的3层以上的硅层和被叠加在上述3层以上的硅层之上的其他硅层，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样。
2．一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上背连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以从杂质浓度较低的硅层到较高的硅层的顺序被叠层的3层以上的硅层和被叠加在上述3层以上的硅层之上的其他硅层，上述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样。
3．一种模版掩模，具备有掩模模样形成层、在上述掩模模样形成层的下部的规定位置上背连续形成的支持台，其特征在于在此模版掩模中具备有从上述支持台的下端向上以如下①～④的顺序进行叠层的硅层，下述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低，上述蚀刻溶液几乎不能溶解硅绝缘物，至少从下端开始的2层构成上述支持台，至少最上部的层构成上述掩模模样，
①杂质浓度较低的硅主体层、
②杂质浓度较高的硅外延层或离子注入层(在设置2层以上的情况下，依照越往上的层杂质浓度越高进行设定)、
③硅绝缘层、
④其他硅层。
4．根据权利要求2或3所述的模版掩模，其特征在于以硼为杂质。
5．一种模版掩模的形成方法，其特征在于在第一硅基板上形成绝缘膜，在第二硅基板上形成对于特定的蚀刻液的蚀刻率比第二硅基板低的硅层(以下称为低蚀刻率硅层)，具备有使上述绝缘膜的表面和低蚀刻率硅层的表面粘合并构成SOI基板的工序、对构成上述SOI基板的第一硅基板的硅层或硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的第一工序和通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的第二工序。
6．一种模版掩模的形成方法，其特征在于在第一硅基板上形成绝缘膜，在第二硅基板上形成杂质浓度比第二硅基板高的硅层，具备有使上述绝缘膜的表面和上述杂质浓度高的硅层的表面粘合并构成SOI基板的工序、对构成上述SOI基板的第一硅基板的硅层或硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的第一工序和通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的第二工序，上述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低。
7．一种模版掩模的形成方法，其特征在于在第一硅基板上形成绝缘膜，借助于外延生长法或离子注入法在第二硅基板上形成杂质浓度比第二硅基板高的硅层，具备有使上述绝缘膜的表面和上述杂质浓度高的硅层的表面粘合并构成SOI基板的工序、对构成上述SOI基板的第一硅基板的硅层或硅层及上述绝缘膜进行选择蚀刻并形成掩模模样的第一工序和通过上述特定的蚀刻液对构成上述SOI基板的第二硅基板进行选择蚀刻并形成模版掩模的支持台的第二工序，上述杂质所具有的特性是其浓度越高则对于特定蚀刻液的硅层的蚀刻率越低。
8．根据权利要求6或7所述的模版掩模的形成方法，其特征在于以氢氧化钾溶液为特定的蚀刻液、以硼为杂质。
CN00129585A 1999-10-04 2000-10-08 模版掩模及模版掩模的形成方法 Pending CN1290957A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28354599A JP3339477B2 (ja) 1999-10-04 1999-10-04 ステンシルマスク及びステンシルマスクの形成方法
JP283545/1999 1999-10-04

Publications (1)

Publication Number Publication Date
CN1290957A true CN1290957A (zh) 2001-04-11

Family

ID=17666922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00129585A Pending CN1290957A (zh) 1999-10-04 2000-10-08 模版掩模及模版掩模的形成方法

Country Status (5)

Country Link
US (1) US6468701B1 (zh)
JP (1) JP3339477B2 (zh)
KR (1) KR100366748B1 (zh)
CN (1) CN1290957A (zh)
TW (1) TW455741B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100549820C (zh) * 2005-03-08 2009-10-14 台湾积体电路制造股份有限公司 改善双镶嵌蚀刻轮廓的方法
CN102817082A (zh) * 2011-06-08 2012-12-12 无锡华润华晶微电子有限公司 一种硅膜的制备方法
CN109188858A (zh) * 2018-09-10 2019-01-11 复旦大学 一种高精密硅基通孔掩膜版分体图形结构
CN113512697A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其加工方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203806A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体装置の製造方法、ステンシルマスク及びその製造方法
DE10121181B4 (de) * 2001-04-30 2014-12-04 Infineon Technologies Ag Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske
JP4220229B2 (ja) * 2002-12-16 2009-02-04 大日本印刷株式会社 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
JP4997811B2 (ja) * 2006-03-31 2012-08-08 大日本印刷株式会社 モールド及びモールドの作製方法
JP2010050433A (ja) * 2008-07-24 2010-03-04 Toppan Printing Co Ltd 転写マスクの製造方法
TWI509702B (zh) * 2010-09-23 2015-11-21 United Microelectronics Corp 具有金屬閘極之電晶體及其製作方法
KR20210148674A (ko) * 2020-06-01 2021-12-08 에스케이하이닉스 주식회사 하드마스크를 이용한 반도체 장치 및 그의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148481B2 (ja) * 1993-10-22 2001-03-19 三洋電機株式会社 光励起プロセス用ステンシルマスク
JPH11511868A (ja) * 1995-05-30 1999-10-12 アイエムエス イオネン ミクロファブリカティオーンス システメ ゲゼルシャフト エム・ベー・ハー パターン構造を有するマスクの製造方法
JPH1020095A (ja) * 1996-06-27 1998-01-23 Nikon Corp 多層膜ｘ線ハーフミラーの製造方法
JPH10260523A (ja) * 1997-03-18 1998-09-29 Nikon Corp シリコンステンシルマスクの製造方法
JPH11162823A (ja) * 1997-12-01 1999-06-18 Nikon Corp マスク作製用部材、マスク及びそれらの製造方法
US6300017B1 (en) * 1998-08-20 2001-10-09 Micron Technology, Inc. Stencil masks and methods of manufacturing stencil masks
KR100310541B1 (ko) * 1998-09-21 2001-11-15 박종섭 스텐실 마스크
US6261726B1 (en) * 1999-12-06 2001-07-17 International Business Machines Corporation Projection electron-beam lithography masks using advanced materials and membrane size

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100549820C (zh) * 2005-03-08 2009-10-14 台湾积体电路制造股份有限公司 改善双镶嵌蚀刻轮廓的方法
CN102817082A (zh) * 2011-06-08 2012-12-12 无锡华润华晶微电子有限公司 一种硅膜的制备方法
CN102817082B (zh) * 2011-06-08 2016-06-01 无锡华润华晶微电子有限公司 一种硅膜的制备方法
CN109188858A (zh) * 2018-09-10 2019-01-11 复旦大学 一种高精密硅基通孔掩膜版分体图形结构
CN113512697A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其加工方法

Also Published As

Publication number Publication date
JP2001109136A (ja) 2001-04-20
TW455741B (en) 2001-09-21
KR100366748B1 (ko) 2003-01-09
US6468701B1 (en) 2002-10-22
JP3339477B2 (ja) 2002-10-28
KR20010039981A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
CN1290957A (zh) 模版掩模及模版掩模的形成方法
DE202009009293U1 (de) Gasverteilungselektrode
CN110998436B (zh) 皮层以及皮层的制造方法
CN1522098A (zh) 掩模蒸镀方法及装置、掩模及其制造方法、显示板制造装置
CN1975998A (zh) 用于真空处理装置的静电吸盘、具有该静电吸盘的真空处理装置、及其制造方法
JP2000301500A (ja) 感光性ガラス基板を利用したマイクロ構造物の製造方法
JP4469194B2 (ja) 電鋳用型、電鋳方法、及びその電鋳用型の製造方法
CN1196175C (zh) 转印掩模的制造方法
JP4547429B2 (ja) メンブレン構造体及びその製造方法
JP2958284B2 (ja) 転写マスク及びその製造方法並びにパターン転写方法
TWI311234B (zh)
CN1440049A (zh) 半导体装置的制造方法
US6387574B1 (en) Substrate for transfer mask and method for manufacturing transfer mask by use of substrate
CN101051612A (zh) 硅化金属阻止区的形成方法及半导体器件的制造方法
CN1959940A (zh) 部分半导体组件的形成方法
JPH0778748A (ja) アパーチャマスク及びその製造方法
US20030049545A1 (en) Methods for manufacturing reticles and reticle blanks exhibiting reduced warp and resist stress for use in charged-particle-beam microlithography
JPH1098040A (ja) 半導体装置及びその製造方法
JP2000206675A (ja) 転写マスク用ブランクスおよび転写マスク
JP3143043B2 (ja) 転写マスク
JP3317148B2 (ja) プラズマエッチング電極の製造方法
JP2009188247A (ja) ステンシルマスク用ｓｏｉ基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法
JPH11268281A (ja) ノズルプレートの製造方法およびシリコン基板の加工方法
CN116190261A (zh) 晶圆的标识部位的加工方法及晶圆的制备方法
TW202426672A (zh) 剛性藍寶石基底之直接圖案化沉積光罩

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication