JP4469194B2 - 電鋳用型、電鋳方法、及びその電鋳用型の製造方法 - Google Patents

電鋳用型、電鋳方法、及びその電鋳用型の製造方法 Download PDF

Info

Publication number
JP4469194B2
JP4469194B2 JP2004070803A JP2004070803A JP4469194B2 JP 4469194 B2 JP4469194 B2 JP 4469194B2 JP 2004070803 A JP2004070803 A JP 2004070803A JP 2004070803 A JP2004070803 A JP 2004070803A JP 4469194 B2 JP4469194 B2 JP 4469194B2
Authority
JP
Japan
Prior art keywords
electroforming
support substrate
mold
oxide film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004070803A
Other languages
English (en)
Other versions
JP2005256110A (ja
Inventor
隆 新輪
徳男 千葉
幸一郎 重城
拓也 村住
剛嗣 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004070803A priority Critical patent/JP4469194B2/ja
Publication of JP2005256110A publication Critical patent/JP2005256110A/ja
Application granted granted Critical
Publication of JP4469194B2 publication Critical patent/JP4469194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)

Description

本発明は、電鋳法で使用される型の構造、および、電鋳の方法に関するものであり、特に、高アスペクト比で微細な部品の製造に用いる電鋳用型の構造と製造方法、および、その電鋳用型を用いた電鋳方法に関する。
電鋳法は微細な形状を有する部品や金型を製造するのに適した加工方法として、広く利用されている。
従来の電鋳用型としては、シリコンウエハにアルカリ性のエッチャントを用いた結晶異方性ウエットエッチングによって型構造体が形成され、通電膜を型構造体の全面に形成する構成が開示されている。
図7に示すように、特許文献1に開示されている電鋳用型は、シリコンウエハ61上の酸化膜62にフォトレジスト63を塗布し、レーザ光を用いてピットパターンを露光し、フォトリソグラフィ工程によって酸化膜62をパターニングし、フォトレジスト63を剥離した後に、アルカリ性のエッチャントを用いた異方性ウエットエッチングによってピット64を形成し、酸化膜62を除去した後に通電膜65としてニッケルを原盤のピット64が形成された面の全面に形成して原盤を作製した後、電鋳法によってニッケルでできたスタンパー66を作製している。
また、図8に示すように、特許文献2では、シリコンや水晶からなる基板に対して異方性ウエットエッチングを用いてアスペクト比の高い電鋳用型71を作製した後、通電膜72としてスパッタリングによってニッケルを異方性ウエットエッチングによって形成した構造体の全面に形成し、電鋳法によって電鋳用型の形状を転写して金型73を形成している。
また、従来の電鋳用型としては、導電性を有する基板上に、フォトレジストからなる型構造体が形成されている構成が開示されている。
図9示すように、特許文献3に開示されている電鋳用型は、導電性を有する基板82上に塗被された感光不溶性材料81に対して、マスク83を通して紫外線を照射する露光工程と、感光不溶性材料81の紫外線で露光されていない未露光部分のみを溶解除去する現像工程によって型構造体84を形成し、電鋳用型を作製している。感光不溶性材料81、すなわち、型構造体84の厚さは、約60μmと厚い(例えば特許文献1〜3参照)。
特開平5−12722号公報 特開平5−4232号公報 特開2003−119588号公報
しかしながら、特許文献1では、Siの結晶性を利用した型加工であるため、作製可能な平面方向の形状が主に矩形となり、自由曲線や円などの形状を作製するのが困難であるという形状自由度が低い問題があった。
また、特許文献2で示すような矩形の孔の底面と側面の両方に電極を形成し、電鋳を行う場合、孔の底面および側面の両方から金属膜が成長してしまう。電鋳が進行するにした
がって、孔径が小さくなり、電解液の出入りが困難となり、成膜速度が低下してしまい、電鋳で作製される部品または金型に凹凸ができてしまう。また、孔の上部で析出した金属によって孔がふさがれてしまい、電鋳で作製される部品や金型に空洞部分ができてしまう問題があった。
また、特許文献3では、Siの結晶性を利用しないため、作成可能な形状の自由度が高いものの、レジストを紫外光で露光して型を作製しているため、露光時の光の回折の影響によって、レジスト構造体の矩形パターンのエッジ部が丸くなったり、あるいは深さ方向に光が発散したりして、レジスト構造体の垂直性が低下してしまう。このため、電鋳によって製造される部品や金型の所望の形状が得られなかったり、寸法精度が低下したりするという問題があった。
本発明は、上記の問題点を鑑みてなされたものであり、形状精度や寸法精度が高い部品を作製できる電鋳用型とその電鋳用型を用いた電鋳方法を提供することを目的とする。
そこで、本発明では、シリコンで形成された支持基板と、支持基板の上面に形成された絶縁接続層と、絶縁接続層の支持基板に接する面と反対の面に接し、かつ、支持基板に対して略垂直な側壁を有するシリコンで形成された複数の型構造体と、型構造体の側壁および上面を被覆する絶縁体と、絶縁接続層の露出している面の少なくとも一部が除去されて形成された絶縁接続層の上面と下面とを貫く貫通孔と、を備えることを特徴とする電鋳用型とした
また、支持基板がN型のシリコン基板であることを特徴とする電鋳用型とした。また、支持基板がP型のシリコン基板であることを特徴とする電鋳用型とした。また、支持基板に、不純物がドープされたドープエリアを有しており、ドープエリアに電気的接続が可能な窓が形成されていることを特徴とする電鋳用型とした。また、ドープエリアが、支持基板の型構造体が形成されている面と反対側の面に形成されていることを特徴とする電鋳用型とした。また、ドープエリアが、支持基板の上面に形成されており、絶縁接続層の貫通孔の少なくとも一つが窓であることを特徴とする電鋳用型とした。また、絶縁接続層の貫通孔が、文字、模様、あるいは、これらの組み合わせであることを特徴とする電鋳用型とした。また、上記の電鋳用型を用い、支持基板の少なくとも一カ所と電気的な接続をし、支持基板を通して電流を流し、絶縁接続層の貫通孔から金属を成長させることを特徴とする電鋳方法とした。また、ドープエリアの少なくとも一カ所と電気的な接続を行うことを特徴とする電鋳方法とした。
また、シリコンで形成された支持基板と、支持基板の上面に形成された酸化膜層と、酸化膜層の上面に形成された活性層とで形成された基板において、支持基板の一部に電極を形成する工程と、活性層の酸化膜層と接する面と反対の面に熱酸化膜を形成する工程と、フォトリソグラフィを用いて熱酸化膜のマスクを形成する工程と、活性層をエッチングし、型構造体を形成する工程と、型構造体において、少なくともエッチングにより露出した面に絶縁体を形成する工程と、絶縁体の型構造体と接する面と反対の面にレジストパターンを形成する工程と、酸化膜層の露出している面の一部に前記酸化膜層の上面と下面を貫く貫通孔を形成し、酸化膜層から絶縁接続層を形成する工程と、レジストパターンを除去する工程と、を有することを特徴とする電鋳用型の製造方法とした。また、電極が支持基板に不純物を導入して形成されるドープエリアである事を特徴とする電鋳用型の製造方法とした。また、ドープエリアは、支持基板の表面に露出している事を特徴とする電鋳用型の製造方法とした。また、ドープエリアは、支持基板の酸化膜層と接する面と反対の面に形成されることを特徴とする電鋳用型の製造方法とした。また、ドープエリアは貫通孔に露出することを特徴とする電鋳用型の製造方法とした。また、酸化膜層が二酸化ケイ素のBOX層であり、活性層がSi活性層であることを特徴とする電鋳用型の製造方法とした。
したがって、高精度、かつ、形状の自由度が高い加工法で作製されたシリコンを型とした電鋳型を製造でき、型の底面から電鋳法によって金属を析出させることができる。
したがって、本発明では、形状精度や寸法精度の良い部品や金型を作製できる。また、貫通孔の上面から見た形状が、会社名、製品名、ロゴなどの文字や図柄などである場合、電鋳部品の装飾性が向上し、付加価値の高い部品や金型を提供できる。
図1は、本発明の実施例1に係る電鋳用型100の断面図である。電鋳用型100は、支持基板3、支持基板3の上に形成された絶縁接続層2、絶縁接続層2の上に形成された型構造体1、型構造体1を覆うように形成された絶縁体4、支持基板3の型構造体1が形成された面とは反対側の面に形成されたドープエリア6と、ドープエリア6以外の部分を覆う絶縁体5からなり、絶縁接続層2に形成された貫通孔7が形成されている。型構造体1の材質は、シリコンである。また、絶縁接続層2、絶縁体4、および絶縁体5は、二酸化珪素や窒化シリコンなどの絶縁体である。また、支持基板3は、n型のシリコン、または、p型のシリコンであり、ドープエリア6は、イオン・インプランテーションや封管拡散などの不純物導入方法によって、支持基板3にリン、ボロン、ヒ素などの不純物を導入し、熱拡散によって不純物を再分布させて形成した部分である。支持基板3の厚さは、200μm以上、1mm以下である。絶縁接続層2の厚さは、数10nm以上、20μm以下である。また、型構造体1の厚さは、数μm以上、数mm以下である。また、型構造体1の側壁の角度は、略90度である。また、絶縁体4の厚さは、1μm以下であり、後述する電鋳工程時の絶縁破壊を防止するために数10nm以上あればよい。
図2は、本発明の実施の形態1に係る電鋳用型100の製造方法を説明する図である。まず、図2(a)に示すように、スタート基板として、支持基板23と、支持基板23上に形成された埋め込み酸化膜層(以下、BOX層)22、および、BOX層22の上に形成された活性層21からなるSOI(Silicon On Insulator)ウエハを用意する。支持基板23および活性層21の材質は、シリコンであり、BOX層22の材質は、二酸化珪素である。支持基板23、BOX層22および活性層21の厚さは、それぞれ、支持基板3、絶縁接続層2、および型構造体1の厚さと同じである。
次に、図2(b)に示すように、フォトリソグラフィ工程を用いて支持基板23上にマスク24を形成する。マスク24の材料は、たとえば、フォトレジストや二酸化珪素である。その後、支持基板23にマスク24側からイオン・インプランテーションや封管拡散などの不純物導入方法によって、リン、ボロン、ヒ素などの不純物を導入する。その後、マスク24を除去し、活性層21および支持基板23の表面に熱酸化膜を形成する。熱酸化膜形成工程は、900℃から1100℃の高温での工程であるため、導入された不純物は、熱酸化工程によって支持基板23内で拡散する。
次に、図2(c)に示すように、活性層21上の熱酸化膜をフォトリソグラフィ工程によってパターニングし、型構造体マスク26を形成する。フォトリソグラフィ工程で用
いるエッチング方法は、リアクティブイオンエッチング(以下、RIE)をはじめとするドライエッチングやフッ化水素酸や緩衝フッ酸などを用いたウエットエッチングが用いられる。また、支持基板23上の熱酸化膜をフォトリソグラフィ工程によってパターニングし、窓パターン25を形成し、熱酸化形成工程で不純物が拡散してできたドープエリア27を露出させる。型構造体マスク26の厚さは、数100nm以上、数μm以下であり、型パターンマスク26を形成するためのフォトレジストの厚さは、数100nm以上、数μm以下である。特許文献3で用いられているフォトレジストの厚さ数10μmに比べ、本発明で用いるフォトレジストの厚さが薄いため、露光時の光の回折による影響が少なく、フォトマスクのパターンをフォトレジストへ形状精度や寸法精度が良く転写することができ、かつ、フォトレジストのパターンを形状精度や寸法精度良く型構造体マスク26に転写することができる。
次に、図2(d)に示すように、活性層21をドライエッチングによってパターニングする。ここで、活性層21を加工する方法として、ドライエッチングであるディープリアクティブイオンエッチング(DRIE)を用いる。DRIEは、エッチング工程と側壁への保護膜形成工程を繰り返しながらシリコンをエッチングする加工方法であり、シリコンを高アスペクト比で加工できる装置である。DRIE加工によって形成されるシリコンパターンのアスペクト比は、大きいもので20程度である。また、DRIEは、エッチング形状の側壁を保護しながら深さ方向に加工する方法であるため、活性層21は、型構造体マスク26のパターンを形状精度や寸法精度よく転写したアスペクト比の高いパターンとなる。
次に、図2(e)に示すように、化学気相合成法(CVD)、スパッタ、熱酸化などの方法によって、絶縁28をパターニングした活性層21の表面に形成する。なお、絶縁28の形成方法が熱酸化の場合、支持基板23の表面にも絶縁28が形成されるが、その後にフォトリソグラフィ工程を行うことで窓パターン25と同等のパターンを形成することができる。絶縁28の材料は、二酸化珪素や窒化シリコンなどの絶縁体である。
次に、図2(f)に示すように、絶縁28の上にレジストパターン29をフォトリソグラフィ工程を用いて形成する。レジストパターン29を形成するためのフォトレジストは、スピンコートやスプレーコートなどの方法を用いて塗布する。なお、フォトレジストを絶縁28の側壁にも均一性よく塗布するためには、フォトレジストの塗布方法は、スプレーコートが望ましい。また、露光工程は、コンタクトマスクアライナを用いても良いし、投影露光方式のアライナを用いてBOX層22近傍に焦点を合わせて露光を行っても良い。また、レーザ光や電子線などを直接フォトレジストに照射する直描方式によってフォトレジストを感光しても良い。
次に、図2(g)に示すように、RIEやプラズマエッチングなどのドライエッチングやフッ化水素酸水溶液や緩衝フッ酸を用いたウエットエッチングなどの方法によって貫通孔7を形成し、レジストパターン29を除去することによって、電鋳用型100が形成できる。
図3は、本発明の実施の形態1に係る電鋳用型100を用いた電鋳工程を説明する図である。電鋳漕11に電鋳液10が満たされており、電鋳液10に、電鋳用型100と電極9が浸されている。電鋳液10は、析出させる金属によって異なるが、たとえば、ニッケルを析出させる場合、スルファミン酸ニッケル水和塩を含む水溶液を使用する。また、電極9の材料は、析出させたい金属とほぼ同一の材料であり、ニッケルを析出させる場合は、ニッケルとし、ニッケル板や、チタンバスケットにニッケルボールを入れたものを電極9として用いる。なお、本発明の製造方法で析出する材料はニッケルに限定されるわけではない。銅(Cu)、コバルト(Co)、スズ(Sn)等、電鋳可能な材料すべてに適用可能である。電鋳用型100のドープエリア6と、電極9は、電源Vに接続されている。ドープエリア6が形成されていることによって、電源Vと支持基板3は、オーミックコンタクトとなり、安定した電流供給をすることが可能である。なお、支持基板3の抵抗値が、電源Vとオーミックコンタクトがとれる程度小さい場合、ドープエリア6は、必ずしも必要ではない。電源Vの電圧によって、支持基板3中を電流が流れ、貫通孔7から電子が供給されることによって、貫通孔7から徐々に金属が析出する。析出した金属は、支持基板3の厚さ方向に成長するとともに、支持基板3の厚さ方向と直交する方向にも成長する。
図4は、本発明の実施の形態1に係る電鋳用型100を用いて作製した電鋳部品8を説明する図である。その後、析出した金属は、絶縁体4で囲まれた型構造体1に沿って成長し、最終的に図4(a)に示す電鋳部品8となる。電鋳終了後、図4(b)に示すように、電鋳用型100から電鋳部品8を取り出し、電鋳部品8を得る。所望の部品厚さとするために、電鋳部品8を研磨しても良い。また、研磨によって、貫通孔7の形状に相当する凸部分を除去しても良い。また、貫通孔7の上面から見た形状が、会社名、製品名、ロゴなどの文字や図柄などとしても良く、この場合、電鋳部品8の装飾性が向上する。
以上説明したように、本発明の実施の形態1で説明した電鋳用型100によれば、高精度、かつ、作製形状の自由度が高いドライエッチングであるDRIEにより加工された高アスペクト比なシリコンを型として用いることができ、型の底面から電鋳法によって金属を析出させることができるため、形状精度や寸法精度の良い部品や金型を作製できる。また、貫通孔7の上面から見た形状が、会社名、製品名、ロゴなどの文字や図柄などである場合、電鋳部品8の装飾性が向上し、付加価値の高い部品や金型を提供できる。
なお、上記では、電鋳用型100を用いて、電鋳部品8を得るための説明をしたが、電鋳法によって、金属を析出させ、その金属でできた形状を型として、樹脂でできた部品を形成しても良い。
図5は、本発明の実施例2に係る電鋳用型200を説明する図である。なお、実施の形態1で説明した電鋳用型100と同じ構成要素については、同一符号を使用し、説明を省略する。電鋳用型200において、ドープエリア6が貫通孔7の下に形成されている点と、支持基板3の型構造体1が形成されている面と反対側の面のすべてに析出防止層31が形成されている点が、電鋳用型100と異なる点である。
図6は、本発明の実施の形態2に係る電鋳用型200を用いた電鋳工程を説明する図である。ドープエリア6の少なくとも一カ所が、電源Vに接続される。電源Vの電圧によって、支持基板3中を電流が流れ、貫通孔7から電子が供給されることによって、貫通孔7から徐々に金属が析出する。
析出防止層31は、二酸化珪素や窒化シリコンなどの絶縁体である。また、支持基板3がn型のシリコンである場合、析出防止層31は、p型の不純物を拡散したものであっても良い。この場合、pn接合が形成され、電鋳を実施するときには、逆バイアス状態となるため、析出防止膜層31上には、金属が析出しない。なお、析出防止層31は必ずしも必要ではなく、析出防止層31がない場合、支持基板3の型構造体1が形成されている面と反対側の面にも金属が析出する。電鋳用型200は、貫通孔7の少なくとも一つから電気的接続を行うことによって、電鋳用型100と同様に電鋳を実施することができる。
以上説明したように、本発明の実施の形態2に係る電鋳用型200によれば、実施の形態1で説明した効果に加え、パターニングを必要とする構成要素を基板の片側だけとすることができるため、容易に電鋳用型を得ることができ、電鋳用型200の作製コストを低くすることができる。また、電鋳用型200が、析出防止層31を有している場合、支持基板3の型構造体1が形成された面と反対側の面に金属が析出しない。したがって、電極9の消耗を抑えることができるため、長時間の電鋳を実施することができたり、電鋳液10の組成が安定するため、安定した組成の金属を析出することができる。
本発明の実施の形態1に係る電鋳用型100の断面図である。 本発明の実施の形態1に係る電鋳用型100の製造方法を説明する図である。 本発明の実施の形態1に係る電鋳用型100を用いた電鋳工程を説明する図である。 本発明の実施の形態1に係る電鋳用型100を用いて作製した電鋳部品8を説明する図である。 本発明の実施の形態2に係る電鋳用型200を説明する図である。 本発明の実施の形態2に係る電鋳用型200を用いた電鋳工程を説明する図である。 従来の技術を説明する図である。 従来の技術を説明する図である。 従来の技術を説明する図である。
1・・・型構造体
2・・・絶縁接続
3・・・支持基板
4・・・絶縁体
5・・・絶縁体
6・・・ドープエリア
7・・・貫通孔
8・・・電鋳部品

Claims (14)

  1. シリコンで形成され、不純物がドープされたドープエリアを有しており、前記ドープエリアに電気的接続が可能な窓が形成されている支持基板と、
    前記支持基板の上面に形成された絶縁接続層と、
    前記絶縁接続層の前記支持基板に接する面と反対の面に接し、かつ、前記支持基板に対して略垂直な側壁を有するシリコンで形成された複数の型構造体と、
    前記型構造体の側壁および上面の熱酸化膜上を被覆する絶縁体と、
    前記絶縁接続層の露出している面の少なくとも一部が除去されて形成された絶縁接続層の上面と下面とを貫く貫通孔と、
    を備えることを特徴とする電鋳用型。
  2. 前記支持基板がN型のシリコン基板であることを特徴とする請求項1に記載の電鋳用型。
  3. 前記支持基板がP型のシリコン基板であることを特徴とする請求項1に記載の電鋳用型。
  4. 前記ドープエリアが、前記支持基板の前記型構造体が形成されている面と反対側の面に形成されていることを特徴とする請求項1から3のいずれかの一つに記載の電鋳用型。
  5. 前記ドープエリアが、前記支持基板の上面に形成されており、前記貫通孔の少なくとも一つが前記窓であることを特徴とする請求項1から3のいずれかの一つに記載の電鋳用型。
  6. 前記貫通孔が、文字、模様、あるいは、これらの組み合わせであることを特徴とする請求項1からのいずれか一つに記載の電鋳用型。
  7. 請求項1からのいずれかに記載の電鋳用型を用い、前記支持基板の少なくとも一カ所と電気的な接続をし、前記支持基板を通して電流を流し、前記貫通孔から金属を成長させることを特徴とする電鋳方法。
  8. 前記ドープエリアの少なくとも一カ所と電気的な接続を行うことを特徴とする請求項に記載の電鋳方法。
  9. シリコンで形成された支持基板と、前記支持基板の上面に形成された酸化膜層と、前記酸化膜層の上面に形成され、シリコンで形成された活性層とで形成された基板において、
    前記支持基板の一部に電極を形成する工程と、
    前記活性層の前記酸化膜層と接する面と反対の面に熱酸化膜を形成する工程と、
    フォトリソグラフィを用いて前記熱酸化膜のマスクを形成する工程と、
    前記活性層をエッチングし、型構造体を形成する工程と、
    前記型構造体において、エッチングにより露出した面に絶縁体を形成する工程と、
    前記絶縁体の前記型構造体と接する面と反対の面にレジストパターンを形成する工程と、
    前記酸化膜層の露出している面の一部に前記酸化膜層の上面と下面を貫く貫通孔を形成し、前記酸化膜層から絶縁接続層を形成する工程と、
    前記レジストパターンを除去する工程と、
    を有することを特徴とする電鋳用型の製造方法。
  10. 前記電極が前記支持基板に不純物を導入して形成されるドープエリアである事を特徴とする請求項に記載の電鋳用型の製造方法。
  11. 前記ドープエリアは、前記支持基板の表面に露出している事を特徴とする請求項10に記載の電鋳用型の製造方法。
  12. 前記ドープエリアは、前記支持基板の前記酸化膜層と接する面と反対の面に形成されることを特徴とする請求項11に記載の電鋳用型の製造方法。
  13. 前記ドープエリアは前記貫通孔によって露出することを特徴とする請求項11に記載の電鋳用型の製造方法。
  14. 前記酸化膜層が二酸化ケイ素のBOX層であり、前記活性層がSi活性層であることを特徴とする請求項から13のいずれか1つに記載の電鋳用型の製造方法。
JP2004070803A 2004-03-12 2004-03-12 電鋳用型、電鋳方法、及びその電鋳用型の製造方法 Expired - Lifetime JP4469194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004070803A JP4469194B2 (ja) 2004-03-12 2004-03-12 電鋳用型、電鋳方法、及びその電鋳用型の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070803A JP4469194B2 (ja) 2004-03-12 2004-03-12 電鋳用型、電鋳方法、及びその電鋳用型の製造方法

Publications (2)

Publication Number Publication Date
JP2005256110A JP2005256110A (ja) 2005-09-22
JP4469194B2 true JP4469194B2 (ja) 2010-05-26

Family

ID=35082137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070803A Expired - Lifetime JP4469194B2 (ja) 2004-03-12 2004-03-12 電鋳用型、電鋳方法、及びその電鋳用型の製造方法

Country Status (1)

Country Link
JP (1) JP4469194B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029094B2 (ja) * 2007-03-29 2012-09-19 オムロン株式会社 電気鋳造方法
EP2230207A1 (fr) 2009-03-13 2010-09-22 Nivarox-FAR S.A. Moule pour galvanoplastie et son procédé de fabrication
EP2230206B1 (fr) * 2009-03-13 2013-07-17 Nivarox-FAR S.A. Moule pour galvanoplastie et son procédé de fabrication
EP2263971A1 (fr) * 2009-06-09 2010-12-22 Nivarox-FAR S.A. Pièce de micromécanique composite et son procédé de fabrication
WO2012084046A1 (en) * 2010-12-23 2012-06-28 Replisaurus Group Sas An ecpr master electrode, and a method for providing such master electrode
EP2655700A1 (en) * 2010-12-23 2013-10-30 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode and a method for providing such ecpr master electrode
JP5736787B2 (ja) * 2011-01-18 2015-06-17 コニカミノルタ株式会社 回折格子の製造方法ならびに該製造方法によって製造された回折格子およびこの回折格子を用いたx線撮像装置
EP2533271B1 (en) * 2011-06-07 2014-05-21 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode, and a method for providing such master electrode
EP2533273B1 (en) * 2011-06-07 2017-02-08 Luxembourg Institute of Science and Technology (LIST) An ECPR master electrode, and a method for providing such master electrode
EP2533272B1 (en) * 2011-06-07 2014-03-12 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode, and a method for providing such master electrode
JP5073879B1 (ja) * 2011-11-15 2012-11-14 株式会社Leap 多段転写金型の製造方法、その多段転写金型、及びそれによる部品
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびx線撮像装置
JP2023044211A (ja) 2021-09-17 2023-03-30 富士フイルム株式会社 電鋳用原盤、電鋳用原盤の製造方法及び電鋳物の製造方法
JP2023051451A (ja) 2021-09-30 2023-04-11 富士フイルム株式会社 電鋳方法及び電鋳物の製造方法

Also Published As

Publication number Publication date
JP2005256110A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JP4469194B2 (ja) 電鋳用型、電鋳方法、及びその電鋳用型の製造方法
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
US10242870B2 (en) Method for producing patterns
US20040248390A1 (en) Method for forming a layered semiconductor technology structure and corresponding layered semiconductor technology structure
KR100192549B1 (ko) 마스크의 구조 및 제조방법
KR20180059733A (ko) 다중 유도된 자기 조립 패터닝 프로세스
US4654119A (en) Method for making submicron mask openings using sidewall and lift-off techniques
JP2005513812A (ja) 微細構造製造のためのレジストレスリソグラフィ方法
US6713827B2 (en) Micro-structures and methods for their manufacture
KR101274155B1 (ko) 금속 마스크 제조방법
US20070090530A1 (en) Porous silicon undercut etching deterrent masks and related methods
US20100227018A1 (en) Method to fabricate a mould for lithography by nano-imprinting
US7232631B2 (en) Mask for charged particle beam exposure, and method of forming the same
US11201064B2 (en) Signal line patterning for standard cells
EP0031260B1 (fr) Procédé d'alignement de photogravures par rapport aux murs d'isolement de caisson dans des circuits intégrés
JPS58161342A (ja) 半導体装置の製造方法
TWI397722B (zh) 光學元件的製造方法
JP4560356B2 (ja) 多孔質体および構造体の製造方法
US7482225B2 (en) Method of fabricating floating gate of flash memory device
JP5186663B2 (ja) 微細構造の製造方法および回路基盤の製造方法
JP2018046212A (ja) 多段構造体を有するテンプレートの製造方法
TW522566B (en) Vertical field-effect-transistor and its production method
JP2009188247A (ja) ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法
Ohno et al. Fabrication of Deep Silicon Microstructures by the Combination of Anodization and p++ Etch Stop
CN112864012A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3