TWI397722B - 光學元件的製造方法 - Google Patents

Description

光學元件的製造方法

本發明係有關於一種光學元件的製造方法，且特別有關於一種高圖形密度(high pattern density)與高深寬比(high aspect ratio)元件的製造方法。

在習知技術中，常見的高深寬比元件常出現於微電子、微機械與微光學領域中，微電子元件中有記憶體(DRAM)中溝槽式電容結構、微機械則有微致動器(actuator)扮演能量轉換要角，而微光學領域中則以菲涅耳波帶片(Fresnel zone plate,FZP)為代表，本案將以菲涅耳波帶片為研究開發之範例。菲涅耳波帶片是一種能有效聚集X光束的元件，其聚集效率係因應本身的結構而有不同。其中，上述結構由交替的同心環構成，用於調整光束波前，以在焦點產生建設性干涉。

菲涅耳波帶片因為具有高聚集效率，而成為全場穿透式X光顯微鏡(full－field X－ray microscopy)的關鍵光學元件，並作為X光影像的放大元件。而在掃瞄式X光顯微鏡中，菲涅耳波帶片則能有效地將進來的X光束轉換成微探針或奈米探針。

因為菲涅耳波帶片的解析度與其結構中最小的區寬度(zone width)成比例，所以業界亟需一種精確的製程來製作此微光學元件，以提升任一顯微鏡的解析度。

本發明一實施例係提供一種已達奈米等級微元件的製造方法，包括：提供一矽基板；在該矽基板的上、下表面形成一薄膜；在矽基板上表面薄膜沉積一導電層，由此逐步形成一疊層結構；在該矽基板之下表面形成一開口，露出該疊層結構之一部份下表面；在該疊層結構上表面之導電層上形成一光阻層；將該光阻層圖案化，形成一光阻圖案，其中，該光阻圖案包含複數個溝槽；在該複數個溝槽內進行電沈積；最後移除殘留之光阻圖案。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

本發明係有關於一種光學元件的製造方法，且特別有關於一種高圖形密度與高深寬比元件的製造方法。

如第1圖所示，在本發明中，係使用奈米級製造方法以生產厚度大於500nm且最小線寬寬度為25nm純金結構之菲涅耳波帶片500，圖中白色區域為純金結構，兩純金結構間之黑色區域為空隙，其線寬由內往外遞減，最外圈線寬最小可達25nm。上述奈米級製造方法包含幾個尖端的奈米級製造步驟，且每一個步驟都能微調，以生產深寬比大於20的奈米元件結構。

其中一個製造步驟是電子束微影法(e－beam lithography)，可以定義高解析度(<10nm)的圖案，因為此方法並無傳統光學微影所產生之下切(under cut)的 問題。藉由將初始圖案設計之特徵最適化與電子束劑量參數設定，之後搭配最佳化的顯影步驟，可以得到所要的空白圖形結構，複數溝槽於焉形成。

其中另一個製造步驟是電沉積(electrodeposition)，用於生產具有高圖形密度與高深寬比的金結構。由於結構中之最小區深度係比溶液內之金離子的擴散長度短，所以在此步驟中，必須精確地控制電沉積參數，以避免過度沉積。其中，上述電沉積參數例如是電流密度、沈積時間與沈積模式，才能形成不同寬度之高密度區，並使得全部金結構有均勻之厚度。另外，整個電沉積浴設計與最適化參數也必須精確地控制，其中，上述最適化參數例如是陽極形狀、陽極與陰極間之距離、以及陽極與陰極間之表面積比，此項設計可獲得均勻之電場分佈，進一步提高電沉積品質。在藉由局部電化學沈積法製造高深寬比結構的經驗中可以發現，具有相似形狀與面積的陽極與陰極會影響最終產品。

如第4和5圖所示，在全域影像模式(full field imaging mode)下測試後，證實本發明之方法確實可以製造出最外圍區310之金屬線214寬度為25nm與深寬比大於20的菲涅耳波帶片500。

第2圖係繪示本發明一實施例之斷線方法所形成的菲涅耳波帶片光阻層210。第3a至3c圖係繪示本發明一實施例之電子元件之製程剖面圖。在一實施例中，提供一種製造高圖形密度與高深寬比元件的方法，包括圖案設計、電 子束微影、電沉積(electrodeposition)等步驟。以下，詳細說明各步驟。

圖案設計

在此步驟中，當使用100KeV電子束直寫系統(e-beam writer)定義波帶片(zone plate)圖案時，會發現大小變形的現象。除了電子束劑量的參數控制，還必須考慮電子束因前向散射與背向散射所產生之鄰近效應(proximity effect)，尤其是在使用較厚之光阻劑的時候。之後進行圖案化、顯影與電沈積等步驟。首先，為了解決電子束打入矽基板所產生之背向散射效應的問題，在試片前處理步驟中所蝕刻矽基板而產生薄膜可讓多數電子束透過，可大量減少背向散射電子數目。此外，為了解決鄰近效應產生之圖形尺寸變形的問題，在使用電子束直寫前之圖形設計階段，採用比所需寬度更小的設計，讓電子束直寫系統定義較小的寬度區，如此一來，在電沉積的時候可以擴大成所欲的大小。例如，在電沉積步驟之前，電子束在PMMA系列光阻(MicroChem)上定義圖形時，可以將原來的線寬降低，也就是說，將原線寬定義減小5nm~10nm之間。在此實施例中，圖形設計階段之原線寬尺寸約降低30%~50%。最後，為確保顯影過程不致因顯影劑張力作用導致光阻倒塌，各同心圓區原始圖形定義為有斷線結構，待電子束微影後可得到如第2圖所示之網狀光阻層結構210。

電子束微影

因為波帶片結構係由不同寬度區所構成，且經顯影步 驟而形成不同尺寸的溝槽，所以必須根據不同的區寬度計算所需的劑量。如第3a圖所示，在一實施例中，電子束微影的步驟如下。首先，提供一矽基板200。之後，在該矽基板200的上、下表面分別形成薄膜202和204。接著，在矽基板200上表面薄膜202沉積一緩衝層205與一導電層207，由此逐步形成一疊層結構209。然後，在該矽基板200之下表面形成一開口208，露出該疊層結構209之一部份下表面211。接著，在該疊層結構209上表面之導電層207上形成一光阻層，並將該光阻層藉由電子束直寫圖案化，形成一網狀的光阻圖案210，其中，該光阻圖案210包含複數個溝槽212。在此實施例中，形成該上、下表面薄膜202和204的方法包括低壓化學氣相沈積法，該上、下表面薄膜202和204之材料包括氮化矽，且厚度約為1微米。在此實施例中，該疊層結構209中之導電層207由下而上包括：一緩衝層205；以及一金屬層206。在此實施例中，該緩衝層205由鉻構成，厚度約為5奈米；該金屬層206由金構成，厚度則約為12奈米或介於10~20奈米之間。在此實施例中，在該矽基板200之下表面形成一開口208的步驟包括：利用一光學微影蝕刻製程，移除欲形成該開口208之區域內的下表面薄膜204；以及利用一KOH溶液，移除欲形成該開口208之區域內的矽基板200。在此實施例中，在該複數個溝槽212內進行電沈積之步驟係在定電壓以及外加脈衝模式下進行。在此實施例中，該脈衝模式的參數設定係供電狀態維持0.5秒而關電狀態維持 10秒。

為了將電子束微影的參數最適化，可以從中心部分至外圍部分將整個區板圖案劃分成23區，而30奈米以下區域則更進一步細分劑量區，為每一線寬區域為一劑量區。如此做的話，不但有助於算出波帶片之每一部份所需的電子束劑量，更能輕易調整所施加之能量，以製造出具有優異性能的高深寬比波帶片結構。

典型的顯影劑是二元混合物，包含強溶劑與非溶劑，對於PMMA(polymethyl methacrylate)光阻劑來說，一般習慣性採用(cherrypicking)的顯影劑中，最常使用的是甲基異丁基甲酮(methylisobutylketone)與異丙醇(isopropanol)的混合物，其比例為1：3。但是，對於奈米級尺寸的緻密圖案而言，甲基異丁基甲酮會侵蝕未曝光的光阻，而影響奈米級圖案的解析度與精確度。而且，甲基異丁基甲酮濃度過高的話，會造成未曝光光阻產生膨脹效應，此現象亦會限制解析度。在此實施例中，為了解決上述問題，係使用異丙醇與水之混合比例為7：3的混合物來作為標準之顯影劑。

如第3a和3b圖所示，在此實施例中，於進行電沉積步驟之前，先對曝光後的光阻進行顯影，接著清洗顯影過後所形成的光阻圖案210，之後進行電沉積步驟。此時，經顯影過後之波帶片必須立刻浸在電解水中，除了移除殘留於波帶片上之顯影劑外，此步驟可以確保波帶片上形成之溝槽212保持在潤濕的狀態下，以利後續電鍍液的滲 入。之後，在濕潤的波帶片上滴電鍍液306，並施加工作電流或電壓，以進行電沉積步驟。

電沉積

如先前所述，電沉積步驟係用於生產如第3c圖所示之具有高密度與高深寬比的金屬結構214之菲涅耳波帶片500。最小區之尺寸係比溶液內之金離子的擴散長度短。在此步驟中，必須精確地控制電沉積參數，才能形成不同寬度之高密度區，其中，上述電沉積參數例如是電流密度、沈積時間與沈積模式。

由於波帶片500為同心圓結構，如第1圖所示，其最外圍區係由最小為25奈米大小之區所構成，且其面積最小僅約為1400微米平方，因此，假如陰陽極尺寸差異太大的話，且兩極間距離太遠的話，兩者間之電場將無法均勻形成，因而無法製作出不同線寬但具備同樣厚度金波帶片結構(gold zone plate structure)。因為電沈積面積降至奈米等級之大小，所以傳統電沈積製程無法沈積所需之金屬層。為了利用電沈積製程製造奈米等級之高度緻密的圖案，必須更精確地控制電場。所施加之電流不穩定的話，會使得電流局部集中，這樣的現象表示部分區域已經過度沈積。在此實施例中，採用類似局部電化學沉積法(localized electrochemical deposition)模式的電沈積製程，其中，如第3b和3c圖所示，此電沈積製程以鈍態金屬圓棒作為陽極302，控制陽極302與可視為陰極之金屬層206之間距d保持在2mm，且以液滴方式在圖型上以定 量滴管滴入約1 mm³ 之電鍍液306。在此實施例中，上述作為陽極302之鈍態金屬圓棒之直徑R約為3mm，可以避免產生電場不均以及電流局部集中的現象。

在進行電沈積製程以形成奈米等級線寬與高深寬比金屬結構214時，電鍍液的金屬離子會迅速消耗。金屬離子在高深寬比溝槽212內消耗而補充不足時會導致水解反應產生氫氣氣泡形成。這些氫氣氣泡會抑制電鍍液306與底層金屬晶種層206的接觸，造成後續沈積反應無法進行。故，必須讓溝槽212內有足夠時間適當地補充金屬離子。在此實施例中，係在固定施加電壓並外加脈衝的模式下進行電沈積製程。上述之施加電壓為-0.8V或介於-0.7~-1V之間，脈衝模式的參數係供電狀態維持0.5秒而關電狀態維持10秒。

當對系統施加工作電壓時，由於溝槽空間小，電解液內的金屬離子會迅速消耗，而產生奈米等級的金屬與溝槽。但如此一來，在沒有補充新的金屬離子前，會因濃度不足阻礙進一步的電沈積反應。另外，水解反應所產生的氫氣氣泡也會阻礙進一步的電沈積反應。因此，在此實施例中，採用了脈衝模式的電沈積製程，以提供一段讓溝槽內空間可以補充金屬離子的時間，而解決上述問題。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

500‧‧‧菲涅耳波帶片

200‧‧‧矽基板

202、204‧‧‧薄膜

205‧‧‧緩衝層

206‧‧‧金屬層

207‧‧‧導電層

208‧‧‧開口

209‧‧‧疊層結構

210‧‧‧光阻圖案

211‧‧‧表面

212‧‧‧溝槽

214‧‧‧金屬結構

302‧‧‧陽極

306‧‧‧電鍍液

310‧‧‧外圍區

d‧‧‧間距

R‧‧‧直徑

第1圖係繪示本發明一實施例之方法所形成的菲涅耳波帶片。

第2圖係繪示本發明一實施例之斷線方法所形成的菲涅耳波帶片光阻層。

第3a至3c圖係繪示本發明一實施例之菲涅耳波帶片之製程剖面圖。

第4圖係繪示本發明一實施例之菲涅耳波帶片成品以及其最小線寬區域25nm之電子顯微鏡影像。

第5圖係繪示本發明一實施例之菲涅耳波帶片最小線寬區域25nm之厚度橫截面電子顯微鏡影像。

500‧‧‧菲涅耳波帶片

Claims (10)

1. 一種光學元件的製造方法，包括：提供一矽基板；在該矽基板的上、下表面形成一薄膜；在該矽基板上表面薄膜沉積一導電層，由此逐步形成一疊層結構；在該矽基板之下表面形成一開口，露出該疊層結構之一部份下表面；在該疊層結構上表面之導電層上形成一光阻層；藉由電子束微影法將該光阻層圖案化，形成一光阻圖案，其中，該光阻圖案包含複數個溝槽，該光阻圖案的最小線寬寬度為25奈米且該些溝槽的深寬比大於20；採用類似局部電化學沈積法在該複數個溝槽內進行電沈積；以及移除該溝槽圖案。
2. 如申請專利範圍第1項所述之光學元件的製造方法，其中，形成該上、下表面薄膜的方法包括化學氣相沈積法。
3. 如申請專利範圍第2項所述之光學元件的製造方法，其中，該上、下表面薄膜之材料包括氮化矽，且厚度介於0.5~1.5微米之間。
4. 如申請專利範圍第1項所述之光學元件的製造方法，其中，形成該疊層結構之方法包括電子束磊晶法。
5. 如申請專利範圍第4項所述之光學元件的製造方 法，其中，該疊層結構之導電層由下而上包括：一緩衝層；以及一金屬層。
6. 如申請專利範圍第5項所述之光學元件的製造方法，其中，該緩衝層由鉻構成，厚度為5nm；該金屬層由金構成，厚度介於10~20nm之間。
7. 如申請專利範圍第1項所述之光學元件的製造方法，其中，在該矽基板之下表面形成一開口的步驟包括：利用一光學微影蝕刻製程，移除欲形成該開口之區域內的下表面薄膜；以及利用一KOH溶液，移除欲形成該開口之區域內的矽基板。
8. 如申請專利範圍第1項所述之光學元件的製造方法，其中，在該複數個溝槽內進行電沈積之步驟係在定電壓且外加脈衝供電模式下進行。
9. 如申請專利範圍第8項所述之光學元件的製造方法，其中，定電壓範圍為-0.7~-1V間。
10. 如申請專利範圍第8項所述之光學元件的製造方法，其中，該脈衝供電模式的參數係供電狀態維持0.5秒而關電狀態維持10秒。